JP2592472Y2 - ワイパモータ制御回路 - Google Patents
ワイパモータ制御回路Info
- Publication number
- JP2592472Y2 JP2592472Y2 JP1992061015U JP6101592U JP2592472Y2 JP 2592472 Y2 JP2592472 Y2 JP 2592472Y2 JP 1992061015 U JP1992061015 U JP 1992061015U JP 6101592 U JP6101592 U JP 6101592U JP 2592472 Y2 JP2592472 Y2 JP 2592472Y2
- Authority
- JP
- Japan
- Prior art keywords
- vehicle speed
- wiper motor
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Direct Current Motors (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、ワイパモータ制御回路
に関し、特に、車速の高低変化に応じてワイパモータの
間欠動作時間を変化させるためのワイパモータ制御回路
に関する。
に関し、特に、車速の高低変化に応じてワイパモータの
間欠動作時間を変化させるためのワイパモータ制御回路
に関する。
【０００２】
【従来の技術】従来、ワイパモータの制御に於いて、例
えば車速の増大に伴って間欠時間を減少させるようにし
た車速感応ワイパコントローラがある。そのような車速
に対する間欠時間の変化を制御するには、例えばＣＰＵ
を用いて、車速を演算しかつその車速値に対応する間欠
時間のデータを求めることにより可能であり、車速の上
昇に対して間欠時間の減少幅を漸減させる非線形特性に
極めて近い制御特性を得ることができる。しかしなが
ら、ＣＰＵを用いることから、その使用環境制限や、開
発費などコストアップするという問題がある。
えば車速の増大に伴って間欠時間を減少させるようにし
た車速感応ワイパコントローラがある。そのような車速
に対する間欠時間の変化を制御するには、例えばＣＰＵ
を用いて、車速を演算しかつその車速値に対応する間欠
時間のデータを求めることにより可能であり、車速の上
昇に対して間欠時間の減少幅を漸減させる非線形特性に
極めて近い制御特性を得ることができる。しかしなが
ら、ＣＰＵを用いることから、その使用環境制限や、開
発費などコストアップするという問題がある。
【０００３】また、アナログやディジタル回路のハード
面で対応することも考えられる。この場合には、車速パ
ルスを例えば電圧に変換し、その電圧値に応じて段階的
に間欠時間を決定することができる。しかしながら、こ
の場合には、車速変化に対して階段状に間欠時間が変化
することになるため、非線形特性の高精度化を達成する
ためには回路の規模が大きくなって装置が高騰化すると
いう問題がある。
面で対応することも考えられる。この場合には、車速パ
ルスを例えば電圧に変換し、その電圧値に応じて段階的
に間欠時間を決定することができる。しかしながら、こ
の場合には、車速変化に対して階段状に間欠時間が変化
することになるため、非線形特性の高精度化を達成する
ためには回路の規模が大きくなって装置が高騰化すると
いう問題がある。
【０００４】
【考案が解決しようとする課題】このような従来技術の
問題点に鑑み、本考案の主な目的は、回路規模を大きく
することなく、高精度な非線形特性を実現し得るワイパ
モータ制御回路を提供することにある。
問題点に鑑み、本考案の主な目的は、回路規模を大きく
することなく、高精度な非線形特性を実現し得るワイパ
モータ制御回路を提供することにある。
【０００５】
【課題を解決するための手段】このような目的は、本考
案によれば、車速の高低変化に応じてワイパモータの間
欠時間を変化させるためのワイパモータ制御回路であっ
て、前記車速の変化に応じて周期を変化させる車速パル
ス信号を出力する車速信号発生手段と、前記車速パルス
信号をリップル成分を有するＦ／Ｖ変換信号に変換する
ためのＦ／Ｖ変換回路と、前記Ｆ／Ｖ変換信号のリップ
ル成分を異なる閾値毎に比較するための複数の比較回路
と、前記複数の比較回路の出力の変化に応じて増減する
時定数を与える時定数回路と、前記時定数に基づいて前
記ワイパモータの間欠時間を設定する間欠時間設定回路
と、前記間欠時間設定回路の出力によりワイパモータを
駆動するモータ駆動回路とを有することを特徴とするワ
イパモータ制御回路を提供することにより達成される。
案によれば、車速の高低変化に応じてワイパモータの間
欠時間を変化させるためのワイパモータ制御回路であっ
て、前記車速の変化に応じて周期を変化させる車速パル
ス信号を出力する車速信号発生手段と、前記車速パルス
信号をリップル成分を有するＦ／Ｖ変換信号に変換する
ためのＦ／Ｖ変換回路と、前記Ｆ／Ｖ変換信号のリップ
ル成分を異なる閾値毎に比較するための複数の比較回路
と、前記複数の比較回路の出力の変化に応じて増減する
時定数を与える時定数回路と、前記時定数に基づいて前
記ワイパモータの間欠時間を設定する間欠時間設定回路
と、前記間欠時間設定回路の出力によりワイパモータを
駆動するモータ駆動回路とを有することを特徴とするワ
イパモータ制御回路を提供することにより達成される。
【０００６】
【作用】このようにすれば、車速パルス信号をＦ／Ｖ変
換し、そのＦ／Ｖ出力をリップル成分を有する信号にし
て、複数の比較回路にてそれらの異なる閾値と比較して
おり、各比較回路の出力が車速の変化に応じてＰＷＭ制
御された状態になるため、複数の比較回路の出力に応じ
て時定数を増減させて、ワイパモータの間欠時間を車速
に応じて変化させることができる。
換し、そのＦ／Ｖ出力をリップル成分を有する信号にし
て、複数の比較回路にてそれらの異なる閾値と比較して
おり、各比較回路の出力が車速の変化に応じてＰＷＭ制
御された状態になるため、複数の比較回路の出力に応じ
て時定数を増減させて、ワイパモータの間欠時間を車速
に応じて変化させることができる。
【０００７】
【実施例】以下、本考案の好適実施例を添付の図面を参
照して詳しく説明する。
照して詳しく説明する。
【０００８】図１は、本考案が適用された車速感応ワイ
パコントローラの回路図の要部を示す図である。図示さ
れない車速センサからのパルス信号が、エミッタ接地さ
れたトランジスタにより構成された車速パルス発生器１
に入力され、その車速パルス発生器１の出力がＦ／Ｖコ
ンバータ２に入力されるようになっている。なお、Ｆ／
Ｖコンバータ２の入力端子ＩＮが抵抗Ｒ１を介して電源
に接続され、Ｆ／Ｖコンバータ２のＴＣ端子がコンデン
サＣ１を介して接地されている。
パコントローラの回路図の要部を示す図である。図示さ
れない車速センサからのパルス信号が、エミッタ接地さ
れたトランジスタにより構成された車速パルス発生器１
に入力され、その車速パルス発生器１の出力がＦ／Ｖコ
ンバータ２に入力されるようになっている。なお、Ｆ／
Ｖコンバータ２の入力端子ＩＮが抵抗Ｒ１を介して電源
に接続され、Ｆ／Ｖコンバータ２のＴＣ端子がコンデン
サＣ１を介して接地されている。
【０００９】Ｆ／Ｖコンバータ２の出力信号ラインは、
Ｆ／Ｖ出力信号をリップル成分を有する信号にするべ
く、互いに並列に接続された抵抗Ｒ２及びコンデンサＣ
２介して接地されている。Ｆ／Ｖコンバータ２から出力
されるリップル成分を有するＦ／Ｖ信号は、複数の比較
回路としての第１〜第４コンパレータ３ａ〜３ｄの負側
端子に反転入力される。それら第１〜第４コンパレータ
３ａ〜３ｄの各正側端子には、電源及び接地間に直列に
接続された５本の抵抗Ｒ３〜Ｒ７の各ノードが閾値とし
ての各基準電圧を印加するべくそれぞれ接続されてい
る。なお、第１コンパレータ３ａの方の基準電圧値が第
４コンパレータ３ｄの方よりも高く設定されている。
Ｆ／Ｖ出力信号をリップル成分を有する信号にするべ
く、互いに並列に接続された抵抗Ｒ２及びコンデンサＣ
２介して接地されている。Ｆ／Ｖコンバータ２から出力
されるリップル成分を有するＦ／Ｖ信号は、複数の比較
回路としての第１〜第４コンパレータ３ａ〜３ｄの負側
端子に反転入力される。それら第１〜第４コンパレータ
３ａ〜３ｄの各正側端子には、電源及び接地間に直列に
接続された５本の抵抗Ｒ３〜Ｒ７の各ノードが閾値とし
ての各基準電圧を印加するべくそれぞれ接続されてい
る。なお、第１コンパレータ３ａの方の基準電圧値が第
４コンパレータ３ｄの方よりも高く設定されている。
【００１０】各第１〜第４コンパレータ３ａ〜３ｄの出
力信号が、対応して設けられた第１〜第４トランジスタ
Ｑ１〜Ｑ４のベースにそれぞれ入力するようになってい
る。それら第１〜第４トランジスタＱ１〜Ｑ４の各エミ
ッタが電源に接続されており、電源及び第１トランジス
タＱ１のエミッタ間のノードと、第１〜第４トランジス
タＱ１〜Ｑ４の各コレクタとが、互いに並列に設けられ
た５本の抵抗Ｒ８〜Ｒ１２をそれぞれ介して、間欠時間
設定回路としてのタイマＩＣ（例えば５５５）４の放電
端子ＤＩに接続されている。
力信号が、対応して設けられた第１〜第４トランジスタ
Ｑ１〜Ｑ４のベースにそれぞれ入力するようになってい
る。それら第１〜第４トランジスタＱ１〜Ｑ４の各エミ
ッタが電源に接続されており、電源及び第１トランジス
タＱ１のエミッタ間のノードと、第１〜第４トランジス
タＱ１〜Ｑ４の各コレクタとが、互いに並列に設けられ
た５本の抵抗Ｒ８〜Ｒ１２をそれぞれ介して、間欠時間
設定回路としてのタイマＩＣ（例えば５５５）４の放電
端子ＤＩに接続されている。
【００１１】タイマＩＣ４のリセット端子ＲＳが電源に
接続されている。放電端子ＤＩと閾値端子ＴＨとの間に
は、抵抗Ｒ１３とダイオードＤ１とが並列に接続されて
おり、閾値端子ＴＨ及びトリガ端子ＴＲ間が、互いに短
絡されてコンデンサＣ３を介して接地されている。ま
た、端子ＣＶがコンデンサＣ４を介して接地されてい
る。上記各抵抗Ｒ８〜Ｒ１２とコンデンサＣ３との組み
合わせにより時定数回路が構成される。
接続されている。放電端子ＤＩと閾値端子ＴＨとの間に
は、抵抗Ｒ１３とダイオードＤ１とが並列に接続されて
おり、閾値端子ＴＨ及びトリガ端子ＴＲ間が、互いに短
絡されてコンデンサＣ３を介して接地されている。ま
た、端子ＣＶがコンデンサＣ４を介して接地されてい
る。上記各抵抗Ｒ８〜Ｒ１２とコンデンサＣ３との組み
合わせにより時定数回路が構成される。
【００１２】タイマＩＣ４の出力端子ＯＵＴが、モータ
駆動回路のインバータＮＴを介して、エミッタ接地され
た制御トランジスタＱ５のベースと接続されている。そ
の制御トランジスタＱ５のコレクタがモータ駆動素子の
ＦＥＴのゲートに接続されている。ＦＥＴのソースは図
示されないバッテリに接続され、ＦＥＴのドレインが、
一端を接地されたワイパモータ５の他端に接続されてい
る。
駆動回路のインバータＮＴを介して、エミッタ接地され
た制御トランジスタＱ５のベースと接続されている。そ
の制御トランジスタＱ５のコレクタがモータ駆動素子の
ＦＥＴのゲートに接続されている。ＦＥＴのソースは図
示されないバッテリに接続され、ＦＥＴのドレインが、
一端を接地されたワイパモータ５の他端に接続されてい
る。
【００１３】このようにして構成されたワイパモータ制
御回路の作動要領について、図２のタイムチャートを参
照して以下に示す。なお、図２では車速が上昇する場合
を示しており、車速パルス信号である車速パルス発生器
１の出力信号波形のピッチ及び幅が漸次狭まっている。
Ｆ／Ｖコンバータ２から出力される信号波形は、コンデ
ンサＣ２・抵抗Ｒ２の値を小さくすることにより、図２
に示されるように、リップル成分を有する鋸歯状の信号
となる。その鋸歯状Ｆ／Ｖ信号は、車速の上昇に伴って
ピッチを狭めかつ平均値を上昇させるようになる。
御回路の作動要領について、図２のタイムチャートを参
照して以下に示す。なお、図２では車速が上昇する場合
を示しており、車速パルス信号である車速パルス発生器
１の出力信号波形のピッチ及び幅が漸次狭まっている。
Ｆ／Ｖコンバータ２から出力される信号波形は、コンデ
ンサＣ２・抵抗Ｒ２の値を小さくすることにより、図２
に示されるように、リップル成分を有する鋸歯状の信号
となる。その鋸歯状Ｆ／Ｖ信号は、車速の上昇に伴って
ピッチを狭めかつ平均値を上昇させるようになる。
【００１４】上記Ｆ／Ｖ信号が各コンパレータ３ａ〜３
ｄに入力され、それぞれの基準電圧値と比較される。な
お、本実施例では、Ｆ／Ｖ信号が基準電圧よりも低い場
合にコンパレータが導通状態になる。その比較結果とし
て、例えば第２及び第３コンパレータ３ｂ・３ｃについ
て、それらの各出力信号を図２の下２段に示す。なお、
第３コンパレータ３ｃの基準電圧値Ｖｃが第２コンパレ
ータ３ｂの基準電圧値Ｖｂよりも低く設定されている。
ｄに入力され、それぞれの基準電圧値と比較される。な
お、本実施例では、Ｆ／Ｖ信号が基準電圧よりも低い場
合にコンパレータが導通状態になる。その比較結果とし
て、例えば第２及び第３コンパレータ３ｂ・３ｃについ
て、それらの各出力信号を図２の下２段に示す。なお、
第３コンパレータ３ｃの基準電圧値Ｖｃが第２コンパレ
ータ３ｂの基準電圧値Ｖｂよりも低く設定されている。
【００１５】基準電圧値Ｖｃに対して入力Ｆ／Ｖ信号が
低いと第３コンパレータ３ｃの出力が高レベル（Ｈ）で
あり、第２コンパレータ３ｂの出力も高レベル（Ｈ）で
ある。車速の上昇に伴って、Ｆ／Ｖ信号の基準電圧値Ｖ
ｃより低い区間が短くなるため、第３コンパレータ３ｃ
の導通状態である出力のＨレベルの幅が順次減少してい
くＰＷＭ制御された状態の信号波形が得られる。さらに
車速が上昇するに連れて、第３コンパレータ３ｃのＨレ
ベル出力が消滅するが、完全に消滅する前にＦ／Ｖ信号
の基準電圧値Ｖｂを越える区間が生じて、同様に第２コ
ンパレータ３ｂのＨレベルの幅が順次減少していく。上
記両コンパレータ３ｂ・３ｃのＰＷＭ化された波形によ
り、対応する各トランジスタＱ２・Ｑ３がスイッチング
制御される。
低いと第３コンパレータ３ｃの出力が高レベル（Ｈ）で
あり、第２コンパレータ３ｂの出力も高レベル（Ｈ）で
ある。車速の上昇に伴って、Ｆ／Ｖ信号の基準電圧値Ｖ
ｃより低い区間が短くなるため、第３コンパレータ３ｃ
の導通状態である出力のＨレベルの幅が順次減少してい
くＰＷＭ制御された状態の信号波形が得られる。さらに
車速が上昇するに連れて、第３コンパレータ３ｃのＨレ
ベル出力が消滅するが、完全に消滅する前にＦ／Ｖ信号
の基準電圧値Ｖｂを越える区間が生じて、同様に第２コ
ンパレータ３ｂのＨレベルの幅が順次減少していく。上
記両コンパレータ３ｂ・３ｃのＰＷＭ化された波形によ
り、対応する各トランジスタＱ２・Ｑ３がスイッチング
制御される。
【００１６】ところで、タイマＩＣ４の出力波形は、図
３に示されるようにパルス波として出力され、そのＨレ
ベル区間が間欠時間Ｔ１になり、Ｌレベル区間がワイパ
モータ５の駆動時間Ｔ２になる。間欠時間Ｔ１は、抵抗
Ｒ８〜Ｒ１２の選択されたものとコンデンサＣ３とによ
る時定数で決定され、駆動時間Ｔ２は、抵抗Ｒ１３とコ
ンデンサＣ３とによる時定数で決定される。ここで、抵
抗Ｒ８は、常時コンデンサＣ３と接続状態であり、駆動
時間Ｔ２の基準時定数要素として用いられ、Ｒ８×Ｃ３
の時定数が最長となるようにされている。他の各抵抗Ｒ
９〜Ｒ１２は、それぞれ対応するトランジスタＱ１〜Ｑ
４のオン時に、抵抗Ｒ８と並列状態にてコンデンサＣ３
と接続される時定数要素として用いられるが、車速が十
分低い場合には全トランジスタＱ１〜Ｑ４がオフ状態で
あり、車速の上昇に伴ってトランジスタＱ４から順にオ
ン状態になる。
３に示されるようにパルス波として出力され、そのＨレ
ベル区間が間欠時間Ｔ１になり、Ｌレベル区間がワイパ
モータ５の駆動時間Ｔ２になる。間欠時間Ｔ１は、抵抗
Ｒ８〜Ｒ１２の選択されたものとコンデンサＣ３とによ
る時定数で決定され、駆動時間Ｔ２は、抵抗Ｒ１３とコ
ンデンサＣ３とによる時定数で決定される。ここで、抵
抗Ｒ８は、常時コンデンサＣ３と接続状態であり、駆動
時間Ｔ２の基準時定数要素として用いられ、Ｒ８×Ｃ３
の時定数が最長となるようにされている。他の各抵抗Ｒ
９〜Ｒ１２は、それぞれ対応するトランジスタＱ１〜Ｑ
４のオン時に、抵抗Ｒ８と並列状態にてコンデンサＣ３
と接続される時定数要素として用いられるが、車速が十
分低い場合には全トランジスタＱ１〜Ｑ４がオフ状態で
あり、車速の上昇に伴ってトランジスタＱ４から順にオ
ン状態になる。
【００１７】図２のタイムチャートでは、車速がある程
度低いときから上昇する場合を示しており、その初期に
は第２及び第３コンパレータ３ｂ・３ｃの出力ともＨレ
ベルであり、両抵抗Ｒ１０・Ｒ１１が抵抗Ｒ８と並列に
コンデンサＣ３と接続状態になり（抵抗Ｒ１２も同様で
ある）、それらの組み合わせによる時定数に基づいてタ
イマＩＣ４の出力の間欠時間Ｔ１が決定される。そし
て、車速の上昇に伴って、トランジスタＱ３が間欠的に
オン／オフし始め、そのオン時間の増加に伴って時定数
が変化することになり、次いでトランジスタＱ２がオン
／オフし始め、さらに時定数が変化することになり、間
欠時間Ｔ１が短くなる。
度低いときから上昇する場合を示しており、その初期に
は第２及び第３コンパレータ３ｂ・３ｃの出力ともＨレ
ベルであり、両抵抗Ｒ１０・Ｒ１１が抵抗Ｒ８と並列に
コンデンサＣ３と接続状態になり（抵抗Ｒ１２も同様で
ある）、それらの組み合わせによる時定数に基づいてタ
イマＩＣ４の出力の間欠時間Ｔ１が決定される。そし
て、車速の上昇に伴って、トランジスタＱ３が間欠的に
オン／オフし始め、そのオン時間の増加に伴って時定数
が変化することになり、次いでトランジスタＱ２がオン
／オフし始め、さらに時定数が変化することになり、間
欠時間Ｔ１が短くなる。
【００１８】また、Ｆ／Ｖの出力波形の波長が両基準電
圧値Ｖｂ・Ｖｃの間隔よりも短くされており、トランジ
スタＱ３が完全にオン状態になる前に、トランジスタＱ
２が間欠的にオン／オフし始めるようになる。そのた
め、両者の間欠的オン／オフ状態がオーバラップするよ
うになっており、車速−間欠時間の好適な非線形特性が
より一層近似的に実現し得る。なお、本実施例では、コ
ンパレータ４を４個用いて制御するようにしたが、コン
パレータの数は何個であっても良い。また、Ｒ３〜Ｒ
７、及びＲ８〜Ｒ１２の値を適当に設定することによ
り、間欠時間の特性を任意に変更可能である。
圧値Ｖｂ・Ｖｃの間隔よりも短くされており、トランジ
スタＱ３が完全にオン状態になる前に、トランジスタＱ
２が間欠的にオン／オフし始めるようになる。そのた
め、両者の間欠的オン／オフ状態がオーバラップするよ
うになっており、車速−間欠時間の好適な非線形特性が
より一層近似的に実現し得る。なお、本実施例では、コ
ンパレータ４を４個用いて制御するようにしたが、コン
パレータの数は何個であっても良い。また、Ｒ３〜Ｒ
７、及びＲ８〜Ｒ１２の値を適当に設定することによ
り、間欠時間の特性を任意に変更可能である。
【００１９】
【考案の効果】このように本考案によれば、ＣＰＵを用
いることなく、車速−間欠時間の好適な非線形特性を実
現できるため、装置コストを低減化し得ると共に、回路
構成も複雑化することなく、極めて容易に車速に応じた
間欠時間の変化の高精度化を実現でき、その効果は極め
て大である。
いることなく、車速−間欠時間の好適な非線形特性を実
現できるため、装置コストを低減化し得ると共に、回路
構成も複雑化することなく、極めて容易に車速に応じた
間欠時間の変化の高精度化を実現でき、その効果は極め
て大である。
【図１】本考案に基づく車速感応ワイパ装置の要部を示
す回路図。
す回路図。
【図２】本ワイパ装置の作動要領を示すタイムチャー
ト。
ト。
【図３】車速の変化に対する間欠時間の変化を示すタイ
ムチャート。
ムチャート。
１ 車速パルス発生器 ２ Ｆ／Ｖコンバータ ３ａ〜３ｄ 第１〜第４コンパレータ ４ タイマＩＣ ５ ワイパモータ
Claims (1)
- 【請求項１】 車速の高低変化に応じてワイパモータ
の間欠時間を変化させるためのワイパモータ制御回路で
あって、 前記車速の変化に応じて周期を変化させる車速パルス信
号を出力する車速信号発生手段と、前記車速パルス信号
をリップル成分を有するＦ／Ｖ変換信号に変換するため
のＦ／Ｖ変換回路と、前記Ｆ／Ｖ変換信号のリップル成
分を異なる閾値毎に比較するための複数の比較回路と、
前記複数の比較回路の出力の変化に応じて増減する時定
数を与える時定数回路と、前記時定数に基づいて前記ワ
イパモータの間欠時間を設定する間欠時間設定回路と、
前記間欠時間設定回路の出力によりワイパモータを駆動
するモータ駆動回路とを有することを特徴とするワイパ
モータ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992061015U JP2592472Y2 (ja) | 1992-08-05 | 1992-08-05 | ワイパモータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992061015U JP2592472Y2 (ja) | 1992-08-05 | 1992-08-05 | ワイパモータ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621397U JPH0621397U (ja) | 1994-03-18 |
| JP2592472Y2 true JP2592472Y2 (ja) | 1999-03-24 |
Family
ID=13159080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992061015U Expired - Fee Related JP2592472Y2 (ja) | 1992-08-05 | 1992-08-05 | ワイパモータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592472Y2 (ja) |
-
1992
- 1992-08-05 JP JP1992061015U patent/JP2592472Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621397U (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209994363U (zh) | 电路以及电压-时间转换器电路 | |
| JP2592472Y2 (ja) | ワイパモータ制御回路 | |
| CN110312342B (zh) | 光电传感器的投光调整系统 | |
| JP3231318B2 (ja) | 時間／電圧変換方法及び装置 | |
| JP3024514B2 (ja) | ソレノイド制御装置 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| CN101320952A (zh) | 风扇马达的驱动装置 | |
| KR0152915B1 (ko) | 아이리스 회로 | |
| JPH0391317A (ja) | 比較回路 | |
| KR0155280B1 (ko) | 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로 | |
| SU1619393A1 (ru) | Широтно-импульсный модул тор | |
| JPH0122273Y2 (ja) | ||
| JPH10214090A (ja) | ブザー駆動回路 | |
| JPH0637604A (ja) | 三角波発生回路 | |
| SU1026285A1 (ru) | Генератор импульсов | |
| JPH0570020U (ja) | 信号出力回路 | |
| JPS5918745Y2 (ja) | 可変周波発生回路 | |
| RU2028724C1 (ru) | Формирователь пилообразных импульсов удвоенной частоты | |
| SU921071A1 (ru) | Устройство преобразовани величины напр жени в длительность импульса | |
| KR0127670Y1 (ko) | 양방향 데드타임 발생회로 | |
| JPH0543527Y2 (ja) | ||
| SU841085A1 (ru) | Генератор импульсов | |
| JPH0421393A (ja) | Ｐｗｍ制御回路 | |
| SU1527707A1 (ru) | Генератор импульсов | |
| JPH0550236B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |