KR0155280B1 - 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로 - Google Patents

펄스폭 변조방식을 이용한 디지탈 펄스 발생회로 Download PDF

Info

Publication number
KR0155280B1
KR0155280B1 KR1019920014865A KR920014865A KR0155280B1 KR 0155280 B1 KR0155280 B1 KR 0155280B1 KR 1019920014865 A KR1019920014865 A KR 1019920014865A KR 920014865 A KR920014865 A KR 920014865A KR 0155280 B1 KR0155280 B1 KR 0155280B1
Authority
KR
South Korea
Prior art keywords
digital
pulse
down counter
count
counter means
Prior art date
Application number
KR1019920014865A
Other languages
English (en)
Other versions
KR940004961A (ko
Inventor
오인환
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920014865A priority Critical patent/KR0155280B1/ko
Publication of KR940004961A publication Critical patent/KR940004961A/ko
Application granted granted Critical
Publication of KR0155280B1 publication Critical patent/KR0155280B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details

Landscapes

  • Pulse Circuits (AREA)
  • Feedback Control In General (AREA)

Abstract

본 발명은 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로에 관한 것으로, 특히 설정된 디지탈 제어신호에 의해 다운카운터가 다운카운트 동작을 수행하고, 이 다운카운터의 카운트수행에 의해 래치수단이 펄스열을 출력하도록 됨으로써, 디지탈 펄스를 얻기 위한 D/A 변환이 필요없게 되어 완전한 디지탈 제어시스템을 구성할 수가 있게 됨으로 그에 따라 제어시스템의 신뢰성을 향상시킬 수 있도록 된 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로에 관한 것이며, 제어시스템에 의해 설정된 디지탈 제어신호에 따라 다운카운트하도록 된 다운카운터수단(2), 이 다운카운터수단(2)에 일정주기의 클럭신호를 공급하도록 된 클럭단(3), 상기 다운카운터수단(2)의 카운트 조건에 따라 일정주기의 펄스열을 출력하도록 된 래치수단(4)으로 구성되어, 상기 제어시스템에 의해 설정된 디지탈 제어신호에 따라 다운카운터수단(2)이 다운카운트 동작을 수행하게 되고, 이 다운카운터수단(2)의 다운카운트 수행에 따라 발생되는 출력신호에 의해 래치수단(4)이 펄스폭이 변조된 펄스열을 발생시키도록 된 것이다.

Description

펄스폭 변조방식을 이용한 디지탈 펄스 발생회로
제1도는 본 발명의 회로도이고,
제2도는 본 발명의 출력상태를 설명하기 위한 파형도이며,
제3도는 종래 디지탈 펄스 발생회로의 회로도이고,
제4도 (a), (b)는 종래 디지탈 펄스 발생회로의 출력상태를 설명하기 위한 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이크로 프로세서 2 : 다운카운터수단
3 : 클럭단 4 : 래치수단
5 : 서보모터
본 발명은 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로에 관한 것으로, 특히 설정된 디지탈 제어신호에 의해 다운카운터가 다운카운트 동작을 수행하고, 이 다운카운터의 카운트수행에 의해 래치수단이 펄스열을 출력하도록 됨으로써, 디지탈 펄스를 얻기 위한 D/A 변환이 필요없게 되어 완전한 디지탈 제어시스템을 구성할 수가 있게 됨으로 그에 따라 제어시스템의 신뢰성을 향상시킬 수 있도록 된 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로에 관한 것이다.
일반적으로 디지탈 서보 제어시스템이나 각종 전력 제어시스템에는 디지탈시스템을 정확히 제어하기 위해 먼저 디지탈로 처리된 값을 인버터회로(도시안됨)를 통하여 온/오프 제어함에 따라 아날로그의 출력신호로 변환되게 한다. 또한 이 아날로그의 출력신호를 다시 디지탈 펄스 신호로 변환 처리하여 디지탈 제어시스템 예컨데, 서보모터등에 공급하도록 됨으로, 이 서보모터를 디지탈 펄스 신호에 의해 정확히 제어할 수 있도록 된다. 그리고 상기와 같은 디지탈 펄스 발생회로를 제3도를 참고로 살펴 보면, 제어시스템(70)으로부터 출력된 디지탈 아날로그 신호를 변환하도록 된 D/A 컨버터(71), 이 D/A 컨버터(71)로부터 출력된 아날로그 신호와 삼각파를 비교 출력하도록 된 비교기(72), 이 비교기(72)로 삼각파를 출력시키도록 된 삼각파 발생부(73)로 구성되어, 제어시스템(70) 즉 마이크로 프로세서에서 제어대상의 서보모터(74) 혹은 전력제어시스템을 제어하기 위해 설정된 디지탈 제어신호를 상기 D/A 컨버터(71)로 출력시키게 되면 이 D/A 컨버터(71)에서 이 디지탈 신호를 제4도 (a)의 아날로그 신호를 변환한 다음 비교기(72)로 출력시키게 되고, 그와 동시에 상기 삼각파 발생부(73)에서도 제4도 (a)의 일정주기의 삼각파를 발생시켜 비교기(72)의 다른 입력단에 인가시킨다. 그러면 이 비교기(72)에서 제4도 (a)와 같은 파형들을 비교ㆍ판단한 다음 그 출력으로 제4도 (b)에 도시된 바와 같은 파형의 펄스열을 출력하게 된다. 그리고 이 출력된 디지탈 펄스열을 서보모터(74)등에 공급함으로 서보모터(74)가 이 펄스열의 주기에 따라 동작되게 된다. 여기서 상기 펄스열의 펄스폭 K와 펄스폭 L이 서로 다르므로 이 펄스폭(K, L)의 각 주기에 따라 서보모터(74)의 동작수행 시간도 각각 다르게 된다.
그러나, 상기와 같은 종래 디지탈 펄스 발생회로는 저항등의 수동소자들이 포함되어 있으므로 온도나 환경등의 영향을 받게 되어 이로 인해 소자의 오차가 발생됨으로 그 출력특성이 변화하게 되었음은 물론 정확한 디지탈신호 제어를 위해 디지탈신호를 아날로그신호로 변환한 다음 다시 디지탈신호로 변환해야 되었다. 따라서 D/A 컨버터(71)가 필요하게 됨으로 회로가 복잡해지고 오차특성으로 인하여 제어시스템의 신뢰도가 저하되게 되는등의 문제점이 발생되었다.
이에 본 발명은 상기와 같은 제반문제점을 해결하기 위해 발명된 것으로, 설정된 디지탈 제어신호에 의해 다운카운터가 다운카운트 동작을 수행하고, 이 다운카운터의 카운트 수행에 의해 래치수단이 펄스열을 출력하도록 됨으로써, 디지탈 펄스열을 얻기 위한 D/A 변환이 필요없게 되어 간단한 구성으로 완전한 디지탈 제어시스템을 구성할 수가 있게 됨으로 그에 따라 제어시스템의 신뢰성을 향상시킬 수 있도록 된 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 마이크로 프로세서등으로부터 출력된 디지탈 제어신호에 따라 다운카운트 하도록 된 다운카운터수단, 이 다운카운터수단에 일정주기의 클럭신호를 공급하도록 된 클럭단, 상기 다운카운터수단의 카운트 조건에 따라 일정주기의 펄스열을 출력하도록 된 래치수단으로 구성되어, 상기 마이크로 프로세서의 디지탈 제어신호에 따라 다운카운터수단이 다운카운트 동작을 수행하게 되고, 이 다운카운터수단의 다운카운트 수행에 따라 발생되는 출력신호에 의해 래치수단에 펄스폭이 변조된 펄스열을 발생시키도록 되는 것을 특징으로 한다.
이하 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.
본 발명은 제1도에 도시된 바와 같이 제어시스템 즉, 마이크로 프로세서(1)등으로부터 출력된 디지탈 제어신호에 따라 다운카운트 하도록 된 다운카운터수단(2), 이 다운카운터수단(2)에 일정주기의 클럭신호를 공급하도록 된 클럭단(3), 그리고 상기 다운카운터수단(2)에 카운트 조건에 따라 일정주기의 펄스열을 출력하도록 된 래치수단(4)으로 이루어져 있다.
다음에는 상기와 같은 구성을 된 본 발명의 작용ㆍ효과를 설명한다.
본 발명은 제1도에 도시된 바와 같이 제어시스템 즉, 마이크로 프로세서(1)에서 제어대상 시스템 예컨데 서보모터(5)라든가 전력제어장치에 제어신호를 인가하게 되면 동작되게 된다. 즉 마이크로 프로세서(1)에서 다운카운터수단(2)으로 디지탈 비트의 제어신호를 인가하게 되는데, 이때 클럭단(3)에서 일정주기의 클럭을 계속 공급하게 되고 그에 따라 상기 다운카운터수단(2)이 다운카운트를 시작하게 된다. 그리고 이 다운카운터수단(2)이 동작되는 동안에는 래치수단(4)으로 로우레벨의 출력신호가 계속 로드되게 됨으로 세트상태로 설정된 이 래치수단(4)의 출력단에는 제2도에서와 같은 하이신호의 파형이 나타난다.
한편, 다운카운터수단(2)이 다운카운트를 종료하게 되면 래치수단(4)의 출력은 반전되어 로우신호를 출력하게 되면서 리세트(Reset) 상태에 있게 된다. 따라서 제2도의 b점과 같은 종료점을 생성하게 됨으로 일정 펄스폭이 출력파형을 얻을 수 있다.
또한, 마이크로 프로세서(1)에서 다운카운터수단(2)의 카운트 개시점(a)과 종료점(b)을 형성하는 디지탈 제어신호를 매 샘플링 시간마다 적절히 설정하게 되면 각 펄스폭들이 서로 같거나 서로 다르게 발생되므로 다양한 펄스폭의 파형을 얻을 수 있다. 예컨데, 제2도에 도시된 바와 같이 펄스폭의 해상도를 a~f까지 100 구간으로 설정하고 매 샘플링 시간을 100μ[sec] 로 설정하게 되면 1μ [sec] 의 클럭(clock)이 사용될 수 있으므로 펄스폭에 따른 해상도를 설정된 제어신호만큼 향상시킬 수 있게 된다. 또한, 상기 래치수단(4)이 하이신호를 출력할 때만 서보모터(5)등이 동작됨으로 정밀한 동작을 수행할 수 있게 된다.
이상 설명에서와 같이 본 발명은, 설정된 디지탈 제어신호에 의해 다운카운터가 다운카운트 동작을 수행하고, 이 다운카운터의 카운트 수행에 의해 래치수단이 펄스열을 출력하도록 됨으로써 디지탈 펄스열을 얻기 위한 D/A 변환이 필요없게 되어 간단한 구성으로 완전한 디지탈 제어시스템을 구성할 수가 있게 됨으로 그에 따라 제어시스템의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 제어시스템에 의해 설정된 디지탈 제어신호에 따라 다운카운트하도록 된 다운카운터수단(2), 이 다운카운터수단(2)에 일정주기의 클럭신호를 공급하도록 된 클럭단(3), 상기 다운카운터수단(2)의 카운트 조건에 따라 일정주기의 펄스열을 출력하도록 된 래치수단(4)으로 구성되어, 상기 제어시스템에 의해 설정된 디지탈 제어신호에 따라 다운카운터수단(2)이 다운카운트 동작을 수행하게 되고, 이 다운카운터수단(2)의 다운카운트 수행에 따라 발생되는 출력신호에 의해 래치수단(4)이 펄스폭이 변조된 펄스열을 발생시키도록 되는 것을 특징으로 하는 펄스폭 변조 방식을 이용한 디지탈 펄스 발생회로.
  2. 제1항에 있어서, 상기 래치수단(4)으로부터 발생되는 펄스열이 시작점(a)와 종료점(b)으로 구성되는 것을 특징으로 하는 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로.
  3. 제1항에 있어서, 상기 래치수단(4)으로부터 출력되는 펄스열의 각 펄스폭들이 서로 같거나 서로 다르게 발생되도록 되는 것을 특징으로 하는 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로.
KR1019920014865A 1992-08-18 1992-08-18 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로 KR0155280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920014865A KR0155280B1 (ko) 1992-08-18 1992-08-18 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014865A KR0155280B1 (ko) 1992-08-18 1992-08-18 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로

Publications (2)

Publication Number Publication Date
KR940004961A KR940004961A (ko) 1994-03-16
KR0155280B1 true KR0155280B1 (ko) 1998-12-15

Family

ID=19338149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014865A KR0155280B1 (ko) 1992-08-18 1992-08-18 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로

Country Status (1)

Country Link
KR (1) KR0155280B1 (ko)

Also Published As

Publication number Publication date
KR940004961A (ko) 1994-03-16

Similar Documents

Publication Publication Date Title
US4034367A (en) Analog-to-digital converter utilizing a random noise source
KR0155280B1 (ko) 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로
GB2232835A (en) A controller for an electrical load.
US3305856A (en) Analog to digital conversion apparatus
EP0381217B1 (en) Signal level detecting circuits
US7054360B2 (en) Method and apparatus for generating pulse width modulated waveforms
US5093582A (en) Pulse-width modulation waveform generator
EP1322969B1 (en) Rf power measurement
EP0257726A3 (en) Sweep generator error characterization
JPS6324577B2 (ko)
KR100209270B1 (ko) 모터 구동 제어 장치
SU1458877A1 (ru) Устройство дл контрол интегратора
SU1748082A1 (ru) Преобразователь отклонени частоты от номинального значени в аналоговый сигнал
SU1553990A1 (ru) Функциональный генератор
SU1355073A1 (ru) Генератор оптических импульсов
JPS6311914Y2 (ko)
RU2138903C1 (ru) Электропривод постоянного тока
SU758497A1 (ru) Формирователь импульсов переменной амплитуды
SU1453556A1 (ru) Способ управлени инвертором
JPH07170726A (ja) 電源電圧制御方法および装置
SU1120298A1 (ru) Цифровой регул тор
KR940005143B1 (ko) 디지탈 서보의 pwm 구동장치
KR0159543B1 (ko) 서보드라이브의 펄스폭변조 펄스발생장치
SU1629867A1 (ru) Способ цифрового преобразовани энергии коротких одиночных импульсов сложной формы в цифровой код и устройство дл его осуществлени
JPH0746856A (ja) デジタル式pwm回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee