JP3024514B2 - ソレノイド制御装置 - Google Patents
ソレノイド制御装置Info
- Publication number
- JP3024514B2 JP3024514B2 JP7174675A JP17467595A JP3024514B2 JP 3024514 B2 JP3024514 B2 JP 3024514B2 JP 7174675 A JP7174675 A JP 7174675A JP 17467595 A JP17467595 A JP 17467595A JP 3024514 B2 JP3024514 B2 JP 3024514B2
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- current
- solenoids
- voltage
- voltage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子機器に設けられた
複数のソレノイドを同一タイミングで電流フィードバッ
ク制御を行うソレノイド制御装置に関する。
複数のソレノイドを同一タイミングで電流フィードバッ
ク制御を行うソレノイド制御装置に関する。
【０００２】
【従来の技術】図４は従来のソレノイド制御装置の構成
を示すブロック図である。図４において、この例には、
定電圧電源１と、この定電圧電源１に一端が直列接続さ
れたソレノイドＬ１と、このソレノイドＬ１の他端がコ
レクタに接続されて電流フィードバック制御を行うソレ
ノイド駆動用トランジスタＱ１が設けられている。
を示すブロック図である。図４において、この例には、
定電圧電源１と、この定電圧電源１に一端が直列接続さ
れたソレノイドＬ１と、このソレノイドＬ１の他端がコ
レクタに接続されて電流フィードバック制御を行うソレ
ノイド駆動用トランジスタＱ１が設けられている。
【０００３】また、ソレノイド駆動用トランジスタＱ１
のエミッタと接地間に接続されて、エミッタ電流による
降下電圧（ソレノイドＬ１の通流電流に対応）を得るた
めの電流／電圧変換用抵抗器Ｒ１と、この電流／電圧変
換用抵抗器Ｒ１で得られた電圧からエミッタ電流に対応
した電圧値に変換するための電流−電圧（Ｉ−Ｖ）変換
器２ａと、マイクロコンピュータ（ＭＰＵ）３が設けら
れている。
のエミッタと接地間に接続されて、エミッタ電流による
降下電圧（ソレノイドＬ１の通流電流に対応）を得るた
めの電流／電圧変換用抵抗器Ｒ１と、この電流／電圧変
換用抵抗器Ｒ１で得られた電圧からエミッタ電流に対応
した電圧値に変換するための電流−電圧（Ｉ−Ｖ）変換
器２ａと、マイクロコンピュータ（ＭＰＵ）３が設けら
れている。
【０００４】ＭＰＵ３は、ＣＰＵ３ａと、Ａ／Ｄ変換器
３ｂと、インタフェース（Ｉ／Ｆ）部３ｃを有してい
る。また、ソレノイドＬ２の他端がコレクタに接続され
て電流フィードバック制御を行うソレノイド駆動用トラ
ンジスタＱ２と、ソレノイド駆動用トランジスタＱ２の
エミッタと設置間に接続されて、エミッタ電流による降
下電圧（ソレノイドＬ２の通流電流に対応）を得るため
の電流／電圧変換用抵抗器Ｒ２と、電流／電圧変換用抵
抗器Ｒ２で得られた電圧からエミッタ電流に対応した電
圧値（出力電圧ＶI ）に変換するための電流−電圧（Ｉ
−Ｖ）変換器２ｂが設けられている。
３ｂと、インタフェース（Ｉ／Ｆ）部３ｃを有してい
る。また、ソレノイドＬ２の他端がコレクタに接続され
て電流フィードバック制御を行うソレノイド駆動用トラ
ンジスタＱ２と、ソレノイド駆動用トランジスタＱ２の
エミッタと設置間に接続されて、エミッタ電流による降
下電圧（ソレノイドＬ２の通流電流に対応）を得るため
の電流／電圧変換用抵抗器Ｒ２と、電流／電圧変換用抵
抗器Ｒ２で得られた電圧からエミッタ電流に対応した電
圧値（出力電圧ＶI ）に変換するための電流−電圧（Ｉ
−Ｖ）変換器２ｂが設けられている。
【０００５】以上のように構成されたソレノイド制御装
置について、以下にその動作について説明する。
置について、以下にその動作について説明する。
【０００６】ソレノイドＬ１の電流フィードバック制御
をソレノイド駆動用トランジスタＱ１で行っている。ま
た、ソレノイドＬ２の電流フィードバック制御をソレノ
イド駆動用トランジスタＱ２で行っている。この場合の
電流フィードバック制御はソレノイド駆動用トランジス
タＱ１，Ｑ２のエミッタにそれぞれ設けられた電流／電
圧変換用抵抗器Ｒ１，Ｒ２での降下電圧からＩ−Ｖ変換
器２ａ，２ｂがソレノイドＬ１、Ｌ２の通流電流に対応
する電圧値を生成し、このＩ−Ｖ変換器２ａからの電圧
をＭＰＵ３のＡ／Ｄ変換器３ｂでデジタル化してＣＰＵ
３ａが取り込んでいる。また、Ｉ−Ｖ変換器２ｂからの
電圧をＡ／Ｄ変換器４でデジタル化してＭＰＵ３のイン
タフェース（Ｉ／Ｆ）部４を通じてＣＰＵ３ａで取り込
んでいる。このように上記従来例のソレノイド制御装置
では、Ｉ−Ｖ変換器２ａ，２ｂが出力するソレノイドＬ
１，Ｌ２の通流電流に対応する電圧値をデジタル化し、
ＭＰＵ３がソレノイド駆動用トランジスタＱ１，Ｑ２を
駆動して、電流フィードバック制御を行うことが出来
る。
をソレノイド駆動用トランジスタＱ１で行っている。ま
た、ソレノイドＬ２の電流フィードバック制御をソレノ
イド駆動用トランジスタＱ２で行っている。この場合の
電流フィードバック制御はソレノイド駆動用トランジス
タＱ１，Ｑ２のエミッタにそれぞれ設けられた電流／電
圧変換用抵抗器Ｒ１，Ｒ２での降下電圧からＩ−Ｖ変換
器２ａ，２ｂがソレノイドＬ１、Ｌ２の通流電流に対応
する電圧値を生成し、このＩ−Ｖ変換器２ａからの電圧
をＭＰＵ３のＡ／Ｄ変換器３ｂでデジタル化してＣＰＵ
３ａが取り込んでいる。また、Ｉ−Ｖ変換器２ｂからの
電圧をＡ／Ｄ変換器４でデジタル化してＭＰＵ３のイン
タフェース（Ｉ／Ｆ）部４を通じてＣＰＵ３ａで取り込
んでいる。このように上記従来例のソレノイド制御装置
では、Ｉ−Ｖ変換器２ａ，２ｂが出力するソレノイドＬ
１，Ｌ２の通流電流に対応する電圧値をデジタル化し、
ＭＰＵ３がソレノイド駆動用トランジスタＱ１，Ｑ２を
駆動して、電流フィードバック制御を行うことが出来
る。
【０００７】
【発明が解決しようとする課題】しかしながら、従来例
のソレノイド制御装置では、個々のソレノイドの駆動電
流に対応した変換電圧値をデジタル化するためのＡ／Ｄ
変換器がそれぞれに必要となり、その構成が複雑化して
装置規模が増大化するという欠点がある。
のソレノイド制御装置では、個々のソレノイドの駆動電
流に対応した変換電圧値をデジタル化するためのＡ／Ｄ
変換器がそれぞれに必要となり、その構成が複雑化して
装置規模が増大化するという欠点がある。
【０００８】本発明は、このような従来の問題を解決す
るものであり、個々のソレノイドの駆動電流に対応した
変換電圧値を一時的に保持して、ソレノイドの電流フィ
ードバック制御を同一タイミングで駆動することがで
き、例えば、Ａ／Ｄ変換器の必要数が低減して装置規模
を縮小できる優れたソレノイド制御装置の提供を目的と
する。
るものであり、個々のソレノイドの駆動電流に対応した
変換電圧値を一時的に保持して、ソレノイドの電流フィ
ードバック制御を同一タイミングで駆動することがで
き、例えば、Ａ／Ｄ変換器の必要数が低減して装置規模
を縮小できる優れたソレノイド制御装置の提供を目的と
する。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載のソレノイド制御装置は、複数のソレ
ノイドと、複数のソレノイドのそれぞれの駆動電流を制
御する複数の制御素子と、複数のソレノイドのそれぞれ
の駆動電流を電圧に変換した変換電圧値を得る電圧値生
成手段と、電圧値生成手段からの複数の変換電圧値を順
番にデジタル化する一つのＡ／Ｄ変換手段と、Ａ／Ｄ変
換手段が電圧値生成手段からの複数の変換電圧値を順番
にデジタル化するために複数の変換電圧値を順次遅延さ
せ、かつ、保持して出力する保持手段と、Ａ／Ｄ変換手
段から取り込んだ複数のソレノイドのそれぞれの変換電
圧値に基づいて複数のソレノイドの電流フィードバック
制御を同一タイミングで行うために複数の制御素子を駆
動する制御手段とを備える構成である。
に、請求項１記載のソレノイド制御装置は、複数のソレ
ノイドと、複数のソレノイドのそれぞれの駆動電流を制
御する複数の制御素子と、複数のソレノイドのそれぞれ
の駆動電流を電圧に変換した変換電圧値を得る電圧値生
成手段と、電圧値生成手段からの複数の変換電圧値を順
番にデジタル化する一つのＡ／Ｄ変換手段と、Ａ／Ｄ変
換手段が電圧値生成手段からの複数の変換電圧値を順番
にデジタル化するために複数の変換電圧値を順次遅延さ
せ、かつ、保持して出力する保持手段と、Ａ／Ｄ変換手
段から取り込んだ複数のソレノイドのそれぞれの変換電
圧値に基づいて複数のソレノイドの電流フィードバック
制御を同一タイミングで行うために複数の制御素子を駆
動する制御手段とを備える構成である。
【００１０】請求項２記載のソレノイド制御装置は、前
記複数の制御素子として、それぞれにトランジスタを用
いると共に、それぞれのソレノイドが電源とそれぞれの
トランジスタのコレクタに接続され、かつ、電圧値生成
手段として、それぞれのトランジスタのエミッタと接地
間に設けた抵抗器と、この抵抗器に流れる電流を電圧変
換する電流−変換回路を用いると共に、制御手段がトラ
ンジスタのベースを駆動して複数のソレノイドの電流フ
ィードバック制御を同一タイミングで行う構成である。
記複数の制御素子として、それぞれにトランジスタを用
いると共に、それぞれのソレノイドが電源とそれぞれの
トランジスタのコレクタに接続され、かつ、電圧値生成
手段として、それぞれのトランジスタのエミッタと接地
間に設けた抵抗器と、この抵抗器に流れる電流を電圧変
換する電流−変換回路を用いると共に、制御手段がトラ
ンジスタのベースを駆動して複数のソレノイドの電流フ
ィードバック制御を同一タイミングで行う構成である。
【００１１】請求項３記載のソレノイド制御装置は、前
記保持手段として、複数の変換電圧値を順番に遅延させ
る半導体素子と、変換電圧値を充電して保持するための
コンデンサと、変換電圧値を通電させて今回の変換電圧
値をコンデンサで充電して保持するための第１のスイッ
チング回路と、充電して保持している前回の変換電圧値
をコンデンサから放電するための第２のスイッチング回
路とを備える構成としている。
記保持手段として、複数の変換電圧値を順番に遅延させ
る半導体素子と、変換電圧値を充電して保持するための
コンデンサと、変換電圧値を通電させて今回の変換電圧
値をコンデンサで充電して保持するための第１のスイッ
チング回路と、充電して保持している前回の変換電圧値
をコンデンサから放電するための第２のスイッチング回
路とを備える構成としている。
【００１２】
【作用】このような構成により、請求項１，２，３記載
のソレノイド制御装置は、複数のソレノイドのそれぞれ
の駆動電流を、制御素子のトランジスタのエミッタに設
けた抵抗器に流れる電流を電圧変換した変換電圧値とし
て生成し、この変換電圧値を順次遅延して一つのＡ／Ｄ
変換手段でデジタル化している。この場合、今回の変換
電圧値をコンデンサで充電して保持し、また、前回の変
換電圧値をコンデンサから放電している。そして、デジ
タル化した複数のソレノイドのそれぞれの変換電圧値に
基づいて複数のソレノイドの電流フィードバック制御を
制御素子のトランジスタのベースを駆動して同一タイミ
ングで行っている。したがって、従前の説明のようにソ
レノイドに対応した数のＡ／Ｄ変換器が必要なくなり、
装置規模が縮小される。
のソレノイド制御装置は、複数のソレノイドのそれぞれ
の駆動電流を、制御素子のトランジスタのエミッタに設
けた抵抗器に流れる電流を電圧変換した変換電圧値とし
て生成し、この変換電圧値を順次遅延して一つのＡ／Ｄ
変換手段でデジタル化している。この場合、今回の変換
電圧値をコンデンサで充電して保持し、また、前回の変
換電圧値をコンデンサから放電している。そして、デジ
タル化した複数のソレノイドのそれぞれの変換電圧値に
基づいて複数のソレノイドの電流フィードバック制御を
制御素子のトランジスタのベースを駆動して同一タイミ
ングで行っている。したがって、従前の説明のようにソ
レノイドに対応した数のＡ／Ｄ変換器が必要なくなり、
装置規模が縮小される。
【００１３】
【実施例】以下、本発明のソレノイド制御装置の実施例
を図面を参照して詳細に説明する。図１は本発明のソレ
ノイド制御装置の実施例における構成を示すブロック図
である。図１において、この例には、定電圧電源１１
と、定電圧電源１１に一端が直列接続されたソレノイド
Ｌ１１と、このソレノイドＬ１１の他端がコレクタに接
続されて電流フィードバック制御を行うソレノイド駆動
用トランジスタＱ１１が設けられている。さらに、ソレ
ノイド駆動用トランジスタＱ１１のエミッタと設置間に
接続されて、エミッタ電流が降下した電圧（ソレノイド
Ｌ１１の通流電流に対応）を得るための電流／電圧変換
用抵抗器Ｒ１１と、電流／電圧変換用抵抗器Ｒ１１で得
られた降下電圧からエミッタ電流に対応した電圧値に変
換するための電流−電圧（Ｉ−Ｖ）変換器１２ａと、マ
イクロコンピュータ（ＭＰＵ）１３が設けられている。
このＭＰＵ１３はＣＰＵ１３ａと、Ａ／Ｄ変換器１３ｂ
と、インタフェース（Ｉ／Ｆ）部１３ｃからなる。さら
に、以降で説明するＩ−Ｖ変換器１２ｂからの出力電圧
ＶI を一時的に保持（演算処理余裕時間内）した出力電
圧ＶO を出力する電圧値保持回路１４が設けられてい
る。また、定電圧電源１１に一端が直列接続されたソレ
ノイドＬ１２と、このソレノイドＬ１２の他端がコレク
タに接続されて電流フィードバック制御を行うソレノイ
ド駆動用トランジスタＱ１２とが設けられている。さら
に、ソレノイド駆動用トランジスタＱ１２のエミッタと
設置間に接続されて、エミッタ電流による降下電圧（ソ
レノイドＬ１２の通流電流に対応）を得るための電流／
電圧変換用抵抗器Ｒ１２と、電流／電圧変換用抵抗器Ｒ
１２で得られた電圧からエミッタ電流に対応した電圧値
（出力電圧ＶI ）に変換するためのＩ−Ｖ変換器１２ｂ
が設けられている。
を図面を参照して詳細に説明する。図１は本発明のソレ
ノイド制御装置の実施例における構成を示すブロック図
である。図１において、この例には、定電圧電源１１
と、定電圧電源１１に一端が直列接続されたソレノイド
Ｌ１１と、このソレノイドＬ１１の他端がコレクタに接
続されて電流フィードバック制御を行うソレノイド駆動
用トランジスタＱ１１が設けられている。さらに、ソレ
ノイド駆動用トランジスタＱ１１のエミッタと設置間に
接続されて、エミッタ電流が降下した電圧（ソレノイド
Ｌ１１の通流電流に対応）を得るための電流／電圧変換
用抵抗器Ｒ１１と、電流／電圧変換用抵抗器Ｒ１１で得
られた降下電圧からエミッタ電流に対応した電圧値に変
換するための電流−電圧（Ｉ−Ｖ）変換器１２ａと、マ
イクロコンピュータ（ＭＰＵ）１３が設けられている。
このＭＰＵ１３はＣＰＵ１３ａと、Ａ／Ｄ変換器１３ｂ
と、インタフェース（Ｉ／Ｆ）部１３ｃからなる。さら
に、以降で説明するＩ−Ｖ変換器１２ｂからの出力電圧
ＶI を一時的に保持（演算処理余裕時間内）した出力電
圧ＶO を出力する電圧値保持回路１４が設けられてい
る。また、定電圧電源１１に一端が直列接続されたソレ
ノイドＬ１２と、このソレノイドＬ１２の他端がコレク
タに接続されて電流フィードバック制御を行うソレノイ
ド駆動用トランジスタＱ１２とが設けられている。さら
に、ソレノイド駆動用トランジスタＱ１２のエミッタと
設置間に接続されて、エミッタ電流による降下電圧（ソ
レノイドＬ１２の通流電流に対応）を得るための電流／
電圧変換用抵抗器Ｒ１２と、電流／電圧変換用抵抗器Ｒ
１２で得られた電圧からエミッタ電流に対応した電圧値
（出力電圧ＶI ）に変換するためのＩ−Ｖ変換器１２ｂ
が設けられている。
【００１４】図２は電圧値保持回路１４の詳細な構成を
示す回路図である。図２において、この電圧値保持回路
１４には、Ｉ−Ｖ変換器１２ｂの出力電圧ＶI をＭＰＵ
１３のＣＰＵ１３ａ，Ｉ／Ｆ部１３ｃを通じてオン・オ
フするスイッチ（ＳＷ）１６と、スイッチ１６からの出
力電圧ＶI を指定時間で保持（遅延）するためのオペア
ンプ１７と、このオペアンプ１７の出力端に対する逆流
防止用のダイオードＤ１が設けられている。また、オペ
アンプ１７の出力電圧を充電する際に制限するための充
電電流制限用抵抗器Ｒ１９と、オペアンプ１７の出力電
圧を充電するコンデンサＣ２０とが設けられている。さ
らに、コンデンサＣ２０の電荷放電を制限するための放
電電流制限用抵抗器Ｒ２１と、ＭＰＵ１３のＣＰＵ１３
ａ，Ｉ／Ｆ部１３ｃを通じてオン・オフし、コンデンサ
Ｃ２０の電荷を放電するためのスイッチ２２が設けられ
ている。
示す回路図である。図２において、この電圧値保持回路
１４には、Ｉ−Ｖ変換器１２ｂの出力電圧ＶI をＭＰＵ
１３のＣＰＵ１３ａ，Ｉ／Ｆ部１３ｃを通じてオン・オ
フするスイッチ（ＳＷ）１６と、スイッチ１６からの出
力電圧ＶI を指定時間で保持（遅延）するためのオペア
ンプ１７と、このオペアンプ１７の出力端に対する逆流
防止用のダイオードＤ１が設けられている。また、オペ
アンプ１７の出力電圧を充電する際に制限するための充
電電流制限用抵抗器Ｒ１９と、オペアンプ１７の出力電
圧を充電するコンデンサＣ２０とが設けられている。さ
らに、コンデンサＣ２０の電荷放電を制限するための放
電電流制限用抵抗器Ｒ２１と、ＭＰＵ１３のＣＰＵ１３
ａ，Ｉ／Ｆ部１３ｃを通じてオン・オフし、コンデンサ
Ｃ２０の電荷を放電するためのスイッチ２２が設けられ
ている。
【００１５】次に、この実施例の動作について説明す
る。図３は、この実施例の動作における電圧波形及びタ
イミングを示す図である。図１から図３において、Ｉ−
Ｖ変換器１２ｂからの出力電圧ＶI は図３中の（ａ）示
すように変化する。そして、ＭＰＵ１３のＣＰＵ１３ａ
によってＩ／Ｆ部１３ｃを通じて図３中の（ｃ）（ｄ）
に示すように、図２に示すスイッチ１６をオンに設定
し、スイッチ２２をオフに設定して、図３中の（ｂ）及
び状態変化１に示すように、Ｉ−Ｖ変換器１２ｂの出力
電圧ＶI と電圧値保持回路１４の出力電圧ＶO とを同等
に設定する。
る。図３は、この実施例の動作における電圧波形及びタ
イミングを示す図である。図１から図３において、Ｉ−
Ｖ変換器１２ｂからの出力電圧ＶI は図３中の（ａ）示
すように変化する。そして、ＭＰＵ１３のＣＰＵ１３ａ
によってＩ／Ｆ部１３ｃを通じて図３中の（ｃ）（ｄ）
に示すように、図２に示すスイッチ１６をオンに設定
し、スイッチ２２をオフに設定して、図３中の（ｂ）及
び状態変化１に示すように、Ｉ−Ｖ変換器１２ｂの出力
電圧ＶI と電圧値保持回路１４の出力電圧ＶO とを同等
に設定する。
【００１６】そして、同時刻でソレノイドＬ１１，Ｌ１
２を駆動するため、ＭＰＵ１３のＣＰＵ１３ａがＩ／Ｆ
部１３ｃを通じた制御でスイッチ１６，２２をオフ（Ｏ
ＦＦ）に設定し、図３中の状態変化２に示すように、ソ
レノイドＬ１２の駆動電流／変換電圧値である出力電圧
ＶI を電圧値保持回路１４で保持する。電圧値保持回路
１４では制御でスイッチ１６がオン（ＯＮ）の場合に出
力電圧ＶI をオペアンプ１７で遅延させ、かつ、ダイオ
ードＤ１及び充電電流制限用抵抗器Ｒ１９を通じてコン
デンサＣ２０に充電して保持している。
２を駆動するため、ＭＰＵ１３のＣＰＵ１３ａがＩ／Ｆ
部１３ｃを通じた制御でスイッチ１６，２２をオフ（Ｏ
ＦＦ）に設定し、図３中の状態変化２に示すように、ソ
レノイドＬ１２の駆動電流／変換電圧値である出力電圧
ＶI を電圧値保持回路１４で保持する。電圧値保持回路
１４では制御でスイッチ１６がオン（ＯＮ）の場合に出
力電圧ＶI をオペアンプ１７で遅延させ、かつ、ダイオ
ードＤ１及び充電電流制限用抵抗器Ｒ１９を通じてコン
デンサＣ２０に充電して保持している。
【００１７】同時にソレノイドＬ１１の駆動電流／変換
電圧値、すなわち、ソレノイド駆動用トランジスタＱ１
１のエミッタに設けられた電流／電圧変換用抵抗器Ｒ１
１の降下電圧をＩ−Ｖ変換器１２ａで変換し、この電圧
値をＭＰＵ１３のＡ／Ｄ変換器１３ｂでデジタル化して
ＣＰＵ１３ａが取り込む。次にＣＰＵ１３ａは電圧値保
持回路１４のコンデンサＣ２０に保持している出力電圧
ＶO であるソレノイドＬ１２の駆動電流／変換電圧値を
Ａ／Ｄ変換器１３ｂでデジタル化して取り込む。このよ
うにして、一つのＡ／Ｄ変換器１３ｂを通じてソレノイ
ドＬ１１の駆動電流／変換電圧値を取り込み、そして、
ソレノイドＬ１１の駆動電流と同時に流れているソレノ
イドＬ１２の駆動電流／変換電圧値を電圧値保持回路１
４で保持した後にＡ／Ｄ変換器１３ｂでを通じて取り込
んでいる。このＣＰＵ１３ａが取り込んた、ソレノイド
Ｌ１１，Ｌ１２の駆動電流／変換電圧値に基づいて、ソ
レノイド駆動用トランジスタＱ１１，Ｑ１２のベースに
Ｉ／Ｆ部１３ｃを通じて駆動電圧を供給している。すな
わち、ソレノイドＬ１１，Ｌ１２の電流フィードバック
制御が同一タイミングで行われる。
電圧値、すなわち、ソレノイド駆動用トランジスタＱ１
１のエミッタに設けられた電流／電圧変換用抵抗器Ｒ１
１の降下電圧をＩ−Ｖ変換器１２ａで変換し、この電圧
値をＭＰＵ１３のＡ／Ｄ変換器１３ｂでデジタル化して
ＣＰＵ１３ａが取り込む。次にＣＰＵ１３ａは電圧値保
持回路１４のコンデンサＣ２０に保持している出力電圧
ＶO であるソレノイドＬ１２の駆動電流／変換電圧値を
Ａ／Ｄ変換器１３ｂでデジタル化して取り込む。このよ
うにして、一つのＡ／Ｄ変換器１３ｂを通じてソレノイ
ドＬ１１の駆動電流／変換電圧値を取り込み、そして、
ソレノイドＬ１１の駆動電流と同時に流れているソレノ
イドＬ１２の駆動電流／変換電圧値を電圧値保持回路１
４で保持した後にＡ／Ｄ変換器１３ｂでを通じて取り込
んでいる。このＣＰＵ１３ａが取り込んた、ソレノイド
Ｌ１１，Ｌ１２の駆動電流／変換電圧値に基づいて、ソ
レノイド駆動用トランジスタＱ１１，Ｑ１２のベースに
Ｉ／Ｆ部１３ｃを通じて駆動電圧を供給している。すな
わち、ソレノイドＬ１１，Ｌ１２の電流フィードバック
制御が同一タイミングで行われる。
【００１８】次に、ＭＰＵ１３のＣＰＵ１３ａがＩ／Ｆ
部１３ｃを通じて図２に示すスイッチ１６をオフ、スイ
ッチ２２をオンに制御し、図３中の状態変化３に示すよ
うに、コンデンサＣ２０の電荷を放電電流制限用抵抗器
Ｒ２１及びスイッチ２２を通じて放電し、次回の電圧保
持に備える。また、ＭＰＵ１３のＣＰＵ１３ａがＩ／Ｆ
部１３ｃを通じて図２に示すスイッチ１６，２２をオフ
に制御し、図３中の状態変化４に示すように、コンデン
サＣ２０の充電を行う。さらに、ＭＰＵ１３のＣＰＵ１
３ａがＩ／Ｆ部１３ｃを通じて図２に示すスイッチ１６
をオン、スイッチ２２をオフに制御し、図３中の状態変
化５に示すように出力電圧ＶI と電圧値保持回路１４の
出力電圧ＶO とを同電圧に設定して、次回のソレノイド
Ｌ１１，Ｌ１２の電流フィードバック制御を行う。ここ
で状態変化５は状態変化１と同一状態であり、この状態
変化１から状態変化４を繰り返してソレノイドＬ１１，
Ｌ１２の電流フィードバック制御を行う。
部１３ｃを通じて図２に示すスイッチ１６をオフ、スイ
ッチ２２をオンに制御し、図３中の状態変化３に示すよ
うに、コンデンサＣ２０の電荷を放電電流制限用抵抗器
Ｒ２１及びスイッチ２２を通じて放電し、次回の電圧保
持に備える。また、ＭＰＵ１３のＣＰＵ１３ａがＩ／Ｆ
部１３ｃを通じて図２に示すスイッチ１６，２２をオフ
に制御し、図３中の状態変化４に示すように、コンデン
サＣ２０の充電を行う。さらに、ＭＰＵ１３のＣＰＵ１
３ａがＩ／Ｆ部１３ｃを通じて図２に示すスイッチ１６
をオン、スイッチ２２をオフに制御し、図３中の状態変
化５に示すように出力電圧ＶI と電圧値保持回路１４の
出力電圧ＶO とを同電圧に設定して、次回のソレノイド
Ｌ１１，Ｌ１２の電流フィードバック制御を行う。ここ
で状態変化５は状態変化１と同一状態であり、この状態
変化１から状態変化４を繰り返してソレノイドＬ１１，
Ｌ１２の電流フィードバック制御を行う。
【００１９】なお、この実施例では二つのソレノイドＬ
１１，Ｌ１２の電流フィードバック制御について説明し
たが、三つ以上のソレノイドの電流フィードバック制御
を行う場合は、電圧値保持回路１４の入力側に複数のＩ
−Ｖ変換器からの駆動電流／変換電圧値を時分割で選択
するように構成して、同様の電流フィードバック制御を
行う。
１１，Ｌ１２の電流フィードバック制御について説明し
たが、三つ以上のソレノイドの電流フィードバック制御
を行う場合は、電圧値保持回路１４の入力側に複数のＩ
−Ｖ変換器からの駆動電流／変換電圧値を時分割で選択
するように構成して、同様の電流フィードバック制御を
行う。
【００２０】このように、この実施例では、一つのＡ／
Ｄ変換器１３ｂによって、二つのソレノイドＬ１１，Ｌ
１２の電流フィードバック制御が行われるため、従前の
説明のようにソレノイドに対応した数のＡ／Ｄ変換器が
必要なくなり、装置規模を縮小できるようになる。
Ｄ変換器１３ｂによって、二つのソレノイドＬ１１，Ｌ
１２の電流フィードバック制御が行われるため、従前の
説明のようにソレノイドに対応した数のＡ／Ｄ変換器が
必要なくなり、装置規模を縮小できるようになる。
【００２１】
【発明の効果】以上の説明から明らかなように、請求項
１〜３記載のソレノイド制御装置によれば、複数のソレ
ノイドのそれぞれの駆動電流を、制御素子に流れる電流
を電圧変換した変換電圧値として生成し、この変換電圧
値を順次遅延して一つのＡ／Ｄ変換手段でデジタル化
し、そして、複数のソレノイドの電流フィードバック制
御を制御素子を駆動して同一タイミングで行っているた
め、ソレノイドに対応した数のＡ／Ｄ変換器が必要なく
なり装置規模を縮小できるという効果を有する。
１〜３記載のソレノイド制御装置によれば、複数のソレ
ノイドのそれぞれの駆動電流を、制御素子に流れる電流
を電圧変換した変換電圧値として生成し、この変換電圧
値を順次遅延して一つのＡ／Ｄ変換手段でデジタル化
し、そして、複数のソレノイドの電流フィードバック制
御を制御素子を駆動して同一タイミングで行っているた
め、ソレノイドに対応した数のＡ／Ｄ変換器が必要なく
なり装置規模を縮小できるという効果を有する。
【図１】本発明のソレノイド制御装置の実施例における
構成を示すブロック図
構成を示すブロック図
【図２】同実施例における電圧値保持回路の詳細な構成
を示す回路図
を示す回路図
【図３】同実施例における電圧波形動作を示すタイミン
グ図
グ図
【図４】従来のソレノイド制御装置の構成を示すブロッ
ク図
ク図
１１ 定電圧電源 １２ａ，１２ｂ Ｉ−Ｖ変換器 １３ ＭＰＵ １３ａ ＣＰＵ １３ｂ Ａ／Ｄ変換器 １３ｃ Ｉ／Ｆ部 １４ 電圧値保持回路 １６，２２ スイッチ １７ オペアンプ Ｃ２０ コンデンサ Ｌ１１，Ｌ１２ ソレノイド Ｑ１１，Ｑ１２ ソレノイド駆動用トランジスタ Ｒ１１，Ｒ１２ 電流／電圧変換用抵抗器 Ｒ１９ 充電電流制限用抵抗器 Ｒ２１ 放電電流制限用抵抗器
Claims (3)
- 【請求項１】 複数のソレノイドと、前記複数のソレノ
イドのそれぞれの駆動電流を制御する複数の制御素子
と、前記複数のソレノイドのそれぞれの駆動電流を電圧
に変換した変換電圧値を得る電圧値生成手段と、前記電
圧値生成手段からの複数の変換電圧値を順番にデジタル
化する一つのＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段が
前記電圧値生成手段からの複数の変換電圧値を順番にデ
ジタル化するために複数の変換電圧値を順次遅延させ、
かつ、保持して出力する保持手段と、前記Ａ／Ｄ変換手
段から取り込んだ複数のソレノイドのそれぞれの変換電
圧値に基づいて複数のソレノイドの電流フィードバック
制御を同一タイミングで行うために前記複数の制御素子
を駆動する制御手段とを備えることを特徴とするソレノ
イド制御装置。 - 【請求項２】 前記複数の制御素子として、それぞれに
トランジスタを用いると共に、それぞれのソレノイドが
電源とそれぞれのトランジスタのコレクタに接続され、
かつ、電圧値生成手段として、それぞれのトランジスタ
のエミッタと接地間に設けた抵抗器と、この抵抗器に流
れる電流を電圧変換する電流−変換回路を用いると共
に、制御手段がトランジスタのベースを駆動して複数の
ソレノイドの電流フィードバック制御を同一タイミング
で行うことを特徴とする請求項１記載のソレノイド制御
装置。 - 【請求項３】 前記保持手段として、複数の変換電圧値
を順番に遅延させる半導体素子と、変換電圧値を充電し
て保持するためのコンデンサと、変換電圧値を通電させ
て今回の変換電圧値をコンデンサで充電して保持するた
めの第１のスイッチング回路と、充電して保持している
前回の変換電圧値をコンデンサから放電するための第２
のスイッチング回路とを備えることを特徴とする請求項
１記載のソレノイド制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7174675A JP3024514B2 (ja) | 1995-07-11 | 1995-07-11 | ソレノイド制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7174675A JP3024514B2 (ja) | 1995-07-11 | 1995-07-11 | ソレノイド制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927420A JPH0927420A (ja) | 1997-01-28 |
| JP3024514B2 true JP3024514B2 (ja) | 2000-03-21 |
Family
ID=15982736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7174675A Expired - Fee Related JP3024514B2 (ja) | 1995-07-11 | 1995-07-11 | ソレノイド制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024514B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101465412B1 (ko) * | 2012-08-24 | 2014-12-10 | 주식회사 만도 | 솔레노이드 밸브 제어장치 |
-
1995
- 1995-07-11 JP JP7174675A patent/JP3024514B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0927420A (ja) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102337B2 (en) | Feedback circuit for power switching circuit | |
| JPH02215222A (ja) | ハーフブリッジ様式に接続されたトランジスタのためのドライブ信号発生器 | |
| US6181269B1 (en) | Method for controlling an analog/digital converter | |
| JP4026422B2 (ja) | 電源制御回路、多チャネル電源回路装置、及びソフトスタート回路 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3024514B2 (ja) | ソレノイド制御装置 | |
| JP3478890B2 (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| US12027966B2 (en) | Control circuit and method for use in stackable multiphase power converter | |
| US4051428A (en) | Current control circuit with current proportional circuit | |
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JP2592472Y2 (ja) | ワイパモータ制御回路 | |
| JP3081387B2 (ja) | 逐次比較型ａｄコンバータ | |
| US6879199B2 (en) | PWM control signal generation method and apparatus | |
| JPS59202724A (ja) | アナログ・デイジタル変換器 | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
| JP2775805B2 (ja) | Ｃｍｏｓで構成したａ／ｄ変換回路 | |
| JP3059263B2 (ja) | アナログーデジタル変換器 | |
| JP2832947B2 (ja) | 直並列型ａ／ｄ変換器 | |
| SU1343518A1 (ru) | Цифровое устройство дл управлени тиристорным преобразователем | |
| KR100280872B1 (ko) | 히스테리시스 원리를 이용한 아날로그/디지탈 변환 장치 | |
| JPS62163587A (ja) | 直流サ−ボモ−タ駆動装置 | |
| JPS62118766A (ja) | 両極性スイツチング電源 | |
| JPS63287266A (ja) | シンクチツプクランプ回路 | |
| JPH0149059B2 (ja) | ||
| CN1073310A (zh) | 单稳态多谐振荡器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |