SU1273836A2 - Преобразователь разности фаз в напр жение - Google Patents

Abstract

Изобретение относитс  к измерительной технике. Может быть использовано в аналоговых и цифровых приборах дл  измерени  разности фаз. Явл етс  дополнительньм по авт.св. № 1045158. Целью изобретени   вл етс  расширение рабочего диапазона частот преобразовател  разности фаз в напр жение . Дл  достижени  поставленной цели в устройство, содержащее аналоговый запоминающий блок 1, одновибратор 2, формирователь 3, конденсатор 4, переключатель 5, операционные усилители 6, 7, источник порогового напр жени , резистор 12, дополнительно введены пороговые блоки 9, 10, блок 11 управлени , а резистор 12 выполнен управл емым. В описании изобретени  также раскрыты блоки 1,9,10,11. Устройство позвол ет производить преобразование фазового сдвига сигналов в напр жение, причем результат измерени  в широком диапазоне частот не зависит от частоты входных сигналов. Рабочий диапазон частот в устройстве (Л на несколько пор дков шире за счет автоматического регулировани  постос:  нной времени интегрировани . 2 ил« to со 00 со а 14)

Description

Изобретение относитс  к измерительной технике и может быть использовано в аналоговых и цифровых приборах дл  измерени  разности фаз.

Целью изобретени   вл етс  расширение рабочего диапазона частот преобразовател  разности фаз в напр жение .

На фиг.1 приведена структурна  сусема преобразовател  разности фаз в напр жение; на фиг,2 - временные диаграммы , по сн ющие работу устройства , где а - сигнал на втором входе переключател , б - сигнал на выходе одновибратора, в - сигнал на втором входе аналогового запоминающего блока , г - сигнал на выходе аналогового запоминающего блока.

Преобразователь разности фаз в напр жение содержит аналоговый запоминающий блок 1, одно1вибратор 2, формирователь 3, конденсатор 4, переключатель 5, первьй и второй операционные усилители 6 и 7, источник 8 опорного напр жени , первый и второй пороговые блоки 9 и 1О, блок 11 управлени  и управл емый резистор 12.

Аналоговьй запоминаю11)(ий блок 1 содержит ключ 13, буферный усилитель 14 и конденсатор 15.

Блок 1t управлени  содержит операционный усилитель 16, первый, второй и третий резисторы 17, 18, 19, конденсатор 20, четвертый резистор 21, светодиод 22, п тый и шестой резисторы 23 и 24.

Первый пороговый блок 9 содержит компаратор 25, резисторы 26 и 27.

Второй пороговый блок 10 содержит компаратор 28, резисторы 29 и 30 и инвертор 31.

Выход аналогового запоминающего блока 1 соединен с выходной клеммой устройства, первый вход через одновибратор 2 соединен с выходом формировател  3, входы которого соединены с входными клеммами устройства, второй вход аналогового запоминающего блока соединен с первой обкладкой конденсатора 4 и первым выводом переключател  5, вторым, третьим, четвертым вьшодами соединенного соответственно с выходами формировател  3, первого операционного усилител  6, второго операционного усилител  7, при этом источник 8 опорного напр жени  соединен с пр мьм входом второго операхдаонного усилител  7, инверсный вход которого соединен с второй обкладкой конденсатора 4, и инверсным входом первого операционного усилител  6, пр мым входом соединенного с общей шиной, первый пороговый блок 9 и второй пороговый блок 10 выходами соединены блоком 11 управлени , выходной ток которого определ ет сопротивление управл емого резистора 12, соедин ющего выход аналогового запоминающего блока 1 с инверсными входами первого и второго операционных усилителей 6 и 7, инверсный вход первого порогового блока 9 соединен с пр мым входом второго порогового блока 10 и первой обкладкой конденсатора 4, а пр мой вход первого порогового блока 9 соединен с клеммой положительного порогового напр жени , при этом инверсный вход второго порогового блока 10 соединен с клеммой отрицательного порогового напр жени .

В аналоговом запоминающем блоке 1 выход ключа 13 соединен с входом буферного усилител  14 непосредственно и через конденсатор 15 - с общей пшной , при этом входами аналогового запоминающего блока 1  вл ютс  входы ключа 13, а выходом - выход буферного усилител  14.

В блоке 11 управлени  операционный усилитель 16 пр мым входом соединен с общей шиной, а инверсным - с резисtopavai 17, 18, 19 и конденсатором 20, другой обкладкой соединенным с выходом операционного усилител  16, и через последовательно соединенные четвертый резистор 21 и светодиод 22 - с отрицательной шиной питани , первый вход блока 11 управлени  соединен с вторым вьшодом первого резистора 17 и через п тый резистор 23 с положительной шиной питани , второй вход блока 11 управлени  соединен с вторым выводом второго резистора 18, через шестой резистор 24 - с положительной шиной питани .

В пороговом блоке 9 пр мой вход компаратора 25 через резистор 26 соединен с клеммой положительного порогового напр жени  U, , а через резистор 27 - с выходом компаратора 25,  вл ющегос  вькодом порогового блока 9, инверсным входом которого  вл етс  инверсный вход компаратора 25.

Claims (1)

1. В пороговом блоке 10 инверсный вход компаратора 28 через резистор 29 соединен с клеммой отрицательного, порогового напр жени  и через резистор 30 и инвертор 31с выходом компаратора 28,  вл ющегос  выходом порогового блока 10, пр мым входом которого  вл етс  пр мой вход компаратора 28. Преобразователь разности фаз в напр жение работает следующим образом . Если в неустановившемс  режиме работы частота входных сигналов вели ка, то амплитуда напр жени  на перво обкладке конденсатора 4 мала и не превышает пороговых напр жений U , и вследствие малых времен его зар  д -разр да, входы блока 11 управлени закорочены йа общую шину, компараторы 25, 28 имеют открытый выход. В этом случае ток, протекающий через резистор 19, медленно измен ет напр  жение на выходе операционного усилител  16, увеличива  излучение светодиода 22, уменьша  сопротивление резистора 12. Посто нна  времени интег рировани  операционных усилителей 6, 7 медленно уменьшаетс , амплитуда напр жени  на втором входе блока 1 увеличиваетс  до тех пор, пока она по модулю не превысит один из порого вых уровней Ufi п Р этом ерабатьшают соответствующие компараторы 25, 28, а к входу операционного усилител  16 начинает протекать ток от положительного источника питани . .Напр жение на выходе операционного усилител  16 начинает уменьшатьс , светодиод 22 уменьшает излучение, сопротивление резистора 12 уменьшает с , уменьша  амплитуду напр жени  на втором входе блока 1. Дл  устранени  дребезга пороговых блоков 9, 10 и обеспечени  устойчивой работы систем автоматического регулировани  блоки 9и 10имеют гистерезис. Гистерезис сра батывани  обеспечиваетс  цеп ми: резисторы26 , 27, резисторы 29, 30 и инвертор 31. Посто нна  времени зар да интегратора на операционном усилителе 16 через резисторы 24, 18, 23, 17 примерно на пор док больше максимально возможного периода входных сигналов. Посто нна  времени зар да через резистор 19 примерно на четыре - п ть пор дков больше максимально возможного периода входных сигналов. Эти посто нные времени выбираютс  из условий 364 обеспечени  устойчивости системы автоматического регулировани . Таким образом, система автоматического регулировани  так измен ет посто нную времени зар да - разр да интеграторов на операционных усилител х 6, 7.,чтобы обеспечить режим их работы близким к оптимальному дл  всего рабочего диапазона частот входных сигналов, исключа  возможность входа операционных усилителей 6, 7 в насыщение и резкого ухудшени  точности преобразовани . В установившемс  режиме предлагаемое устройство работает аналогично известному. Формирователь импульсов 3 формирует импульсы длительностью дТ, пропорциональной фазовому сдвигу между входными сигналами (фиг.2а), кроме того, формирователь импульсов 3 и одновибратор 2 вырабатывают последовательность импульсов записи с периодом, равным периоду входных сигналов (фиг.26). Переключатель 5 осуществл ет подключение конденсатора 4 к выходам операционных усилителей 6 и 7. В те конденчение интервала времени сатор 4 подключен к выходу операционного усилител  6. В результате напр жени  на выходе операционного усилител  (фиг.2 6) изменитс  на величину ли,-и,. - напр жение на выходе блогде и ка 1; L - посто нна  времени интегрировани . В интервале времени Т -Т конденсатор 4 подключен к выходу операционного усилител  7. За этот интервал времени напр жение на выходе операционного усилител  7 (фиг.2€) измен етс  на величину ч т,,-т, ли,и,+(и-и. , где UQ - величина напр жени  источника опорного напр жени . В интервале конденсатор 4 п ть подключен к выходу операционного усилител  6. В результате напр жеие на его выходе измен етс  на еличину ,. Аналоговый блок 1 осуществл ет операцию выборки и хранени  выходного напр жени  операционного усилител  6 (фиг.2г). В результате дл  установившегос  «режима справедливо следующее вьфажениё: uU,-buU2+AUg 0, откуда и и .lli.u ---„ бых о Т HJ X йТ С учетом того, что пропорциональ но фазовому сдвигу между входными напр жени ми U и U, функци  преобразовани  имеет вид и,„,5ги.. Следовательно, полученный результат зависит только от величины опорного напр жени , стабильность которого мо жет быть настолько высока, чтобы практически не вли ть на точность преобразовани . Полученный результат измерени  не зависит от частоты входных сигналов в широком диапазоне частот, пока сис тема автоматического регулировани  может обеспечить нормальный режим работы операционных усилителей 6, 7 Таким образом, предлагаемое устрой ство позвол ет производить преобразо j вание фазового сдвига входных сигналов в напр жение, причем результат измерени  в широком диапазоне частот не зависит от частоты входных сигналов . Рабочий диапазон частот вустройстве на несколько пор дков шире за счет автоматического регулировани  посто нной времени интегрировани . Формула изобретени  Преобразователь разности фаз в напр жение по авт.св. № 1045158, отличающийс  тем, что, с целью расширени  рабочего диапазона частот, в него введены первый и второй пороговые блоки и блок управлени , а резистор выполнен управл емым, при этом выходы первого и второго пороговых блоков соединены соответственно с входами блока управлени , выход которого оптически св зан с управл емым резистором, а инверсный вход первого порогового блока и пр мой вход вторбго порогового блока соединен с первой обкладкой конденсатора, при этом пр мой вход первого порогового блока соединен с шиной положительного порогового напр жени , а инверсный вход второго порогового блока соединен с шиной отрицательного порогового напр жени .

   S

   (