DE102005020903B3

DE102005020903B3 - Steuerbare Verzögerungseinrichtung

Info

Publication number: DE102005020903B3
Application number: DE102005020903A
Authority: DE
Inventors: Rex Kho
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2005-05-07
Filing date: 2005-05-07
Publication date: 2006-11-09
Anticipated expiration: 2025-05-08
Also published as: US7620857B2; US20060282714A1; JP2006314108A

Abstract

Zur steuerbaren Verzögerung elektrischer Signale zwischen einem Schaltungseingang und mindestens einem Schaltungsausgang (YG) sind zwei Verzögerungsketten (KF, KG) mit jeweils n hintereinandergeschalteten unidirektionalen Verzögerungselementen vorgesehen. Jedes Verzögerungselement (F; G) ist eine aktive Schaltung mit fester Durchlaufzeit. Der Eingang des ersten Verzögerungselementes (F1) der ersten Kette (F) ist mit dem Schaltungseingang (X) verbunden, und der Ausgang jedes Verzögerungselementes (Fi) der ersten Verzögerungskette (KF) ist selektiv über den jeweils zugeordneten Schalter (SGi) einer ersten Schalterguppe (SG1...n) mit dem Eingang des (n-i+1)-ten Verzögerungselementes (Gi) der zweiten Verzögerungskette (KG) verbindbar, wobei i = 1...n die Ordnungszahl der Verzögerungselemente der ersten Verzögerungskette (KF) ist. Der Ausgang des letzten Verzögerungselementes (G1) der zweiten Kette (KG) ist mit dem ersten Schaltungsausgang (YG) verbunden.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur steuerbaren Verzögerung elektrischer Signale. Ein bevorzugtes, jedoch nicht ausschließliches Anwendungsgebiet der Erfindung ist die steuerbare Verzögerung von Taktsignalen in Digitalschaltungen.

Es sind steuerbare Verzögerungsschaltungen bekannt und üblich, die eine Kette aus mehreren Verzögerungselementen jeweils fester (und meist gleicher) Durchlaufzeit enthalten und eine Auswahleinrichtung aufweisen, die mit Anzapfungen der Kette verbunden ist, um eine jeweils gewünschte Anzapfung auszuwählen und dadurch einen gewünschten Teilabschnitt der Kette zwischen den Schaltungseingang und den Schaltungsausgang einzufügen. Die wirksame Gesamtverzögerung zwischen Eingang und Ausgang ist dann gleich der Summe der Durchlaufzeiten der im gewählten Teilabschnitt liegenden Verzögerungselemente. Üblicherweise enthält die Auswahleinrichtung für jede der wählbaren Anzapfungen eine selektiv einschaltbare Schaltstrecke, die von der betreffenden Anzapfung zu einem gemeinsamen Anschluss führt. Bei manchen bekannten Ausführungsformen ist dieser gemeinsame Anschluss der Eingang der Schaltung, wo das zu verzögernde Signal angelegt wird (Speise-Multiplex). Bei anderen Ausführungsformen ist der gemeinsame Anschluss der Ausgang, wo das verzögerte Signal entnommen wird (Entnahme-Multiplex). Es sind auch Ausführungsformen mit zwei Ausgängen bekannt, um aus einem Eingangssignal zwei steuerbar verzögerte Signale zu erhalten, die um ein festes Maß zueinander zeitverschoben sind. Hierbei sind zwei Auswahleinrichtungen vorgesehen, die in verschachtelter Weise abwechselnden Anzapfungen derselben Kette zugeordnet sind (bei Speise-Multiplex) oder deren jede einer gesonderten Kette von zwei parallel betriebenen Ketten zugeordnet ist (bei Entnahme-Multiplex).

Alle diese Ausführungsformen nach dem Stand der Technik haben gewisse Nachteile, die nachstehend anhand der 1 bis 4 der beigefügten Zeichnungen näher erläutert werden.

1 zeigt eine bekannte Verzögerungsschaltung mit Speise-Multiplex und einem einzigen Ausgang;

2 zeigt eine bekannte Verzögerungsschaltung mit Entnahme-Multiplex und einem einzigen Ausgang;

3 zeigt eine bekannte Verzögerungsschaltung mit Speise-Multiplex und zwei Ausgängen;

4 zeigt eine bekannte Verzögerungsschaltung mit Entnahme-Multiplex und zwei Ausgängen.

In allen Figuren sind gleiche oder gleichartige Elemente mit jeweils gleichen Bezugszeichen in Großbuchstaben versehen, denen zur näheren Identifizierung eine Zahl oder ein Kleinbuchstabe als laufende Nummer nachgestellt ist. In der nachstehenden Beschreibung wird der Kleinbuchstabe "i" als Stellvertreter für eine "beliebige" Nummer verwendet.

Die in 1 dargestellte bekannte Ausführungsform einer Verzögerungsschaltung enthält eine Kette K aus einer Mehrzahl n gleichartiger Verzögerungselemente A1 bis An, die direkt hintereinandergeschaltet sind und deren jedes eine aktive (also nicht passive) und unidirektionale Schaltung mit einer definierten festen Durchlaufzeit ("Elementarverzögerung") τ_E ist. Beim gezeigten Beispiel ist n = 6. Die Angaben "unidirektional" und "aktiv" bedeuten, dass das Element Signale nur in einer Richtung überträgt und als Treiber wirkt, derart dass der Signalpegel beim Durchlaufen der Kette von Element zu Element nicht wesentlich abnimmt. Dementsprechend sind die Verzögerungselemente A1...n in 1 (und auch die Verzögerungselemente in allen anderen Figuren) durch das übliche Treibersymbol dargestellt, in Form eines Dreiecks, dessen Spitze den Ausgang markiert. Wenn das zu verzögernde Signal ein binäres Signal wie z.B. ein Taktsignal oder ein Digital signal ist, werden als Verzögerungselemente A1...n vorzugsweise jeweils zwei (oder eine größere gerade Anzahl) hintereinandergeschaltete Inverter verwendet.

Der Eingangsanschluss X der Verzögerungsschaltung nach 1 liegt auf der Eingangsseite der Kette K, also am Eingang des ersten Verzögerungselementes A1. Die Kette K hat am Ausgang jedes der Elemente A1...n eine Anzapfung, die selektiv mit einem Ausgangsanschluss Y verbunden werden kann. Hierzu sind insgesamt n Schaltstrecken SA1...n vorgesehen, jeweils eine für jede der Anzapfungen an den Ausgängen der Elemente A1...n. Jede dieser Schaltstrecken kann durch ein zugeordnetes Steuersignal leitend gemacht ("durchgeschaltet") oder gesperrt werden. Die Schaltstrecken sind der Anschaulichkeit halber symbolhaft wie mechanische Leitungsschalter gezeichnet. In Wirklichkeit handelt sich üblicherweise um elektronische Schalter, etwa in Form von Feldeffekttransistoren, vorzugsweise MOSFETs. In 1 ist eine entsprechende Ausführungsform für den Schalter SA1 detailliert dargestellt, stellvertretend für alle Schalter SA1...n, die alle in gleicher Weise ausgebildet sind. Der dargestellte Feldeffekttransistor FET bildet die betreffende Schaltstrecke durch den Kanal zwischen der Source-Diffusion S und der Drain-Diffusion D. Diese Strecke ist gesperrt (nichtleitender "0-Zustand"), wenn ein am Gate G des FET angelegtes binäres Steuersignal 0/1 einen Binärwert "0" hat, und leitend (durchgeschalteter "1-Zustand"), wenn das Steuersignal einen Binärwert "1" hat.

Für den Betrieb der Verzögerungsschaltung nach 1 wird immer nur eine einzige der n Schaltstrecken SA1...n durchgeschaltet, wobei die Gesamtverzögerung τ_Y vom Eingangsanschluss X zum Ausgangsanschluss Y durch die Auswahl der betreffenden Schaltstrecke bestimmt wird. Allgemein gilt für die Durchschaltung der i-ten Schaltstrecke SAi, dass das Eingangssignal von seinem Weg vom Eingang X zum Ausgang Y eine Anzahl i der Verzögerungselemente (nämlich die Elemente A1...i) durchläuft. Im Idealfall, wenn die Laufzeiten über die jewei ligen Verbindungsleitungen und Schaltstrecken vernachlässigbar klein sind, ergibt sich für die Gesamtverzögerung τ_Y der Wert i*τ_E (das Symbol * steht hier und im Folgenden für den Operator der Multiplikation). In der Praxis können sich aber die nachstehend beschriebenen Probleme ergeben.

Ein erstes Problem sind die Leitungsverzögerungen, die in der Praxis oft nicht vernachlässigbar sind und deswegen zu merklichen Ungenauigkeiten bei der Einstellung der Verzögerungsschaltung führen können. Die Zeitkonstante dieser Verzögerungen ist der Wirkwiderstand der jeweils durchgeschalteten Schaltstrecke multipliziert mit der elektrischen Kapazität der Leitungslänge zwischen der zugeordneten Anzapfung der Kette K und dem Schaltungsausgang. Da das zu verzögernde Signal bei unterschiedlichen Multiplexer-Einstellungen unterschiedliche Leitungslängen durchläuft, was bei der Schaltungsanordnung nach 1 kaum zu vermeiden ist, ist der Beitrag der Leitungsverzögerung zur Gesamtverzögerung τ_Y von Einstellung zu Einstellung verschieden. Somit ändert sich die Gesamtverzögerung nicht linear mit der Anzahl der von X nach Y durchlaufenen Verzögerungselemente, d.h. die Steuerkennlinie (τ_Y als Funktion von i) ist nichtlinear, was für viele Anwendungsfälle unerwünscht ist. Um die Linearität herzustellen, muss man die Verzögerungsschaltung in mühevoller Arbeit justieren, etwa durch unterschiedliche Trimmung der Durchlaufzeiten der verschiedenen Verzögerungselemente A1...n innerhalb der Kette K oder durch Einfügung und Trimmung zusätzlicher Laufzeitglieder im Leitungssystem. Dies kann nur mithilfe von Messungen an der fertigen Verzögerungsschaltung geschehen.

Ein zweites Problem ist die Gesamtlast, die über die jeweils durchgeschaltete Schaltstrecke SAi vom zugeordneten Verzögerungselement Ai getrieben werden muss. Diese Gesamtlast enthält neben der externen Ausgangslast am Ausgangsanschluss Y mehrere interne Lastkomponenten, nämlich erstens die Eingangsimpedanz des nachfolgenden Verzögerungselementes Ai+1, zweitens die parasitären Kapazitäten der durchgeschalteten Schaltstrecke SAi, drittens die elektrische Kapazität des gesamten Leitungssystems zwischen den Schaltstrecken SA1...n und dem Ausgangsanschluss Y, und viertens alle parasitären Kapazitäten, die an den mit diesem Leitungssystem verbundenen Enden aller anderen (nicht durchgeschalteten) Schaltstrecken wirksam sind. Bei Verwendung von Feldeffekttransistoren sind die erwähnten parasitären Schalter-Kapazitäten vornehmlich die Kapazität C_SB zwischen Source-Diffusion S und Bulk B (Substrat) und die Kapazität C_DB zwischen Drain-Diffusion D und Bulk B. Diese Kapazitäten sind an dem in 1 gezeigten FET eingezeichnet.

Die beschriebene Gesamtlast ist natürlich umso größer, je länger die Verzögerungskette K ist, d.h. je größer die Anzahl n der Verzögerungselemente ist. Irgendwann wird die Last für ein einzelnes Verzögerungselement Ai zu groß, so dass die maximale Kettenlänge begrenzt werden muss. Dies ist von Nachteil, weil dadurch die maximal einstellbare Verzögerung beschränkt wird. Ein Ausweg ist, die Kette in mehrere Abschnitte zu unterteilen, deren jeder auf einen eigenen Multiplexer arbeitet, die dann in einer Baumschaltung, jeweils unter Zwischenschaltung eines Verstärkers, über eine oder mehrere weitere Multiplexer-Ebenen zusammengeführt werden. Diese gestufte Multiplexierung hat aber, neben dem hohen Schaltungsaufwand, den weiteren Nachteil, dass die Stufung selber eine zusätzliche Leitungsverzögerung einführt, was zur Folge hat, dass der Mindestwert der einstellbaren Verzögerung relativ groß ist. Ferner ist diese zusätzliche Verzögerung keine lineare Funktion der Anzahl der durchlaufenen Verzögerungselemente. Hierdurch wird der oben erwähnte Justieraufwand für die Linearisierung der Steuerkennlinie noch zusätzlich erhöht.

Ähnliche Probleme ergeben sich, wenn die Verzögerungsschaltung für einen Betrieb mit Speise-Multiplex ausgebildet ist, wie in 2 gezeigt. Hierbei ist in der Verzögerungskette K vor jedem Verzögerungselement Ai ein Schalter SAi vorgesehen, der selektiv betätigt werden kann, um den Eingang des betreffenden Verzögerungselementes mit dem Eingangsanschluss X zu verbinden. Bei Herstellung einer solchen Verbindung sollte der Ausgang des in der Kette vorangehenden Verzögerungselementes A(i–1) vom Eingangsanschluss X effektiv entkoppelt werden. Dies lässt sich z.B. dadurch erreichen, dass man die Schalter als Umschalter (2:1-Multiplexer) ausbildet, wie durch entsprechende Schaltersymbole in 2 verdeutlicht. Jeder Schalter SAi kann durch ein binäres Steuersignal 0/1 zwischen zwei Zuständen umgeschaltet werden, um den Eingang des betreffenden Verzögerungselementes Ai entweder über einem Anschluss "1" mit dem Eingangsanschluss X zu verbinden ("1-Zustand" des Schalters), oder um den Eingang des betreffenden Verzögerungselementes Ai über einen Anschluss "0" mit dem Ausgang des vorangehenden Verzögerungselementes A(i–1) zu verbinden ("0-Zustand" des Schalters). Der "0"-Anschluss des Schalters SA1 vor dem ersten Verzögerungselement A1 bleibt ungenutzt.

Auch die Schalter SA1...n in der Verzögerungsschaltung nach 2 haben parasitäre Kapazitäten, die an ihren Anschlüssen wirksam sind. Diese Schalter können ebenfalls durch FETs gebildet sein, wie es für den Schalter SA2 in 2 detailliert dargestellt ist, stellvertretend für alle Schalter SA1...n, die alle in gleicher Weise ausgebildet sind. Der Kanal eines Feldeffekttransistors FET1 bildet die Schaltstrecke vom "1"-Anschluss zum Eingang des nachgeschalteten Verzögerungselementes und wird durchgeschaltet, wenn ein binäres Steuersignal 0/1 den Binärwert "1" hat. Der Kanal eines Feldeffekttransistors FET0 bildet die Schaltstrecke vom "0"-Anschluss zum Eingang des nachgeschalteten Verzögerungselementes und wird durchgeschaltet, wenn ein binäres Steuersignal 0/1 den Binärwert "0" hat.

Im Betrieb der Schaltung nach 2 wird immer nur ein einziger der Schalter SA1...n in den 1-Zustand gesetzt. Das zu verzögernde Signal gelangt dann vom Eingangsanschluss X zum Eingang des zugeordneten Verzögerungselementes und durchläuft dann den Rest der Kette K bis zum Ausgangsanschluss Y, der sich am Ausgang der letzten Verzögerungselementes An befindet und wo das Signal mit einer Verzögerung (n–i+1)·τ_E entnommen werden kann.

Hier muss das Eingangssignal auf eine Last arbeiten, die sich zusammensetzt aus der Summe der parasitären Kapazitäten an den "1"-Anschlüssen der Schalter SA1...n und der Impedanz des gesamten Leitungssystems zwischen dem Eingangsanschluss X und diesen Schaltern. Bei sehr langer Kette erfordert dies einen Treiber riesiger Leistung. In vielen Umgebungen ist ein solcher Treiber nicht praktikabel, so dass die maximale Länge der Kette in der Praxis begrenzt werden muss. Hinsichtlich der Leitungsverzögerungen ergeben sich die gleichen Probleme wie bei Schaltungsanordnung nach 1.

Wie bereits angedeutet wurde, ist es ferner bekannt, steuerbare Verzögerungsschaltungen der vorstehend beschrieben Art so zu erweitern, dass an zwei Ausgangsanschlüssen zwei um ein festes Zeitmaß zueinander verschobene Versionen des Eingangssignals entnommen werden können, nämlich eine "Früh"-Version steuerbarer Verzögerungszeit und eine "Spät"-Version, die um das feste Zeitmaß τ_E später als die Früh-Version erscheint. Solche Verzögerungsschaltungen werden u.a. in DLLs ("Delay-Locked Loops") eingesetzt, also in Verzögerungs-Regelkreisen, insbesondere zur Regelung der zeitlichen Verschiebung eines binären Taktsignals. Ein solches Taktsignal besteht gewöhnlich aus einer Impulsfolge, deren steigende oder fallende Flanken jeweils beim Erreichen eines vorgegebenen Schwellenwerts den Takt bestimmen. Durch gewichtete Überlagerung der Früh-Version einer Taktflanke mit der um τ_E verspäteten Spät-Version dieser Flanke in einem geeigneten Mischer lässt sich eine resultierende Taktflanke erhalten, die den Schwellenwert zu einem Zeitpunkt innerhalb der Zeitintervalls zwischen Früh- und Spät-Version erreicht, wobei dieser Zeitpunkt durch Steuerung der relativen Gewichtung im Mischer steuerbar ist.

Die 3 zeigt eine erste bekannte Ausführungsform einer steuerbaren Verzögerungsschaltung zur Lieferung der vorstehend erwähnten Früh- und Spät-Versionen eines eingangsseitigen Taktsignals. Diese Schaltung arbeitet mit Entnahme-Multiplex und unterscheidet sich von der Schaltung nach 1 dadurch, dass statt eines einzigen Ausgangsanschlusses Y zwei Ausgangsanschlüsse Ya und Yb vorgesehen sind. Die Anzapfungen der Verzögerungskette K an den Ausgängen jedes zweiten Verzögerungselementes A2, A4, ... (alle Elemente gerader Ordnungszahl) führen über zugeordnete Schaltstrecken SAb1, SAb2, ... zum zweiten Ausgangsanschluss Yb, und die Anzapfungen an den Ausgängen der anderen Verzögerungselemente A1, A3, ... (alle Elemente ungerader Ordnungszahl) führen über zugeordnete Schaltstrecken SAa1, SAa2, ... zum Ausgangsanschluss Ya. Durch selektives Durchschalten jeweils eines Schalterpaars SAai, SAbi wird erreicht, dass das am Eingangsanschluss X angelegte Taktsignal am Ausgangsanschluss Yb als "Spät"-Takt mit einer Verzögerung 2i·τ_E erscheint und am Ausgangsanschluss Ya als "Früh"-Takt mit einer um τ_E geringeren Verzögerung (2i–1)·τ_E erscheint.

Eine alternative bekannte Ausführungsform einer steuerbaren Verzögerungsschaltung zur Lieferung von Früh- und Spät-Versionen eines eingangsseitigen Taktsignals ist in 4 gezeigt. Diese Schaltung arbeitet mit Speise-Multiplex, ähnlich wie Schaltung nach 2, sie enthält jedoch zwei Verzögerungsketten Ka und Kb, deren jede zu einem eigenen Ausgangsanschluss Ya bzw. Yb führt. Die Kette Kb enthält n Verzögerungselemente B1...n, wobei die Eingänge der Elemente B1, B3, ... (also aller Elemente ungerader Ordnungszahl) über zugeordnete Schalter SB1, SB2, ... selektiv mit dem Eingangsanschluss X verbindbar sind. Die Kette Ka enthält n–1 Verzögerungselemente A1...(n–1), wobei die Eingänge der Elemente A1, A3, ... (also aller Elemente ungerader Ordnungszahl) über zugeordnete Schalter SA1, SA2, ... selektiv mit dem Eingangsanschluss X verbindbar sind. Durch selektives Schalten jeweils eines Schalterpaars SBi, SAi in den 1-Zustand wird erreicht, dass das am Eingangsanschluss X angelegte Taktsignal am Ausgangsanschluss Yb als "Spät"-Takt mit einer Verzögerung (n–2i+2)·τ_E erscheint und am Ausgangsanschluss Ya als "Früh"-Takt mit einer um 1τ_E geringeren Verzögerung (n–2i+1)·τ_E erscheint.

Bei den bekannten Früh/Spät-Verzögerungsschaltungen nach den 3 und 4 ergeben sich die gleichen Probleme, wie sie weiter oben für die bekannten Schaltungen nach den 1 und 2 beschrieben wurden. Das heißt, beim Stand der Technik werden die Belastungen einzelner Schaltungsteile und auch die Ungenauigkeiten der jeweils eingestellten Verzögerungen umso größer, je länger die Verzögerungsketten sind. Bei der Variante nach 4 kommt als weiterer Nachteil hinzu, dass eine relativ große Anzahl von Verzögerungselementen benötigt wird; für einen Steuerbereich der Verzögerung von 1τ_E bis n·τ_E sind insgesamt 2·n–1 Verzögerungselemente erforderlich.

Aus der US 5,355,037 ist eine Verzögerungsschaltung mit zwei gegenläufigen Ketten von Verzögerungselementen bekannt. Eine erste Verzögerungskette weist dabei n hintereinander geschaltete unidirektionale Verzögerungselemente mit einer festen Durchlaufszeit auf, wobei der Eingang des ersten Verzögerungselements mit einem Schalteingang verbunden ist und der Ausgang jedes Verzögerungselements selektiv über einen individuell zugeordneten Schalter einer ersten Schaltgruppe mit einer zu einem ersten Schaltausgang führenden Weiterleitungsschaltung verbindbar ist. Die Weiterleitungsschaltung weist ferner die zum ersten Schaltausgang führende zweite Verzögerungskette auf, die ebenfalls n hintereinander geschaltete unidirektionale Verzögerungselemente mit einer festen Durchlaufszeit aufweist. Der Ausgang des i-ten Verzögerungselements der ersten Verzögerungskette ist dabei selektiv über den jeweils zugeordneten Schalter der ersten Schaltgruppe mit dem Eingang des (n–i+1)-ten Verzögerungselement der zweiten Verzögerungskette verbindbar, wobei i = 1 ... n die Ordnungszahl der Verzögerungselemente der ersten Verzögerungskette ist. Eine ähnliche Verzögerungsschaltung ist aus der US 5,777,501 A , der EP 0 866 555 A2 und der JP 2002-84170 A bekannt.

Die Aufgabe der Erfindung besteht darin, eine mit angezapfter Verzögerungskette arbeitende steuerbare Verzögerungsschaltung so auszubilden, dass die maximale Belastung der zum Betrieb benötigten Schaltungselemente geringer ist als beim Stand der Technik und unabhängig von der Kettenlänge ist. Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst.

Demnach wird die Erfindung realisiert in einer Schaltungsanordnung zur steuerbaren Verzögerung elektrischer Signale zwischen einem Schaltungseingang und mindestens einem Schaltungsausgang, enthaltend eine erste Verzögerungskette mit n hintereinandergeschalteten unidirektionalen Verzögerungselementen, deren jedes eine aktive Schaltung mit fester Durchlaufzeit ist, wobei der Eingang des ersten Verzögerungselementes mit dem Schaltungseingang verbunden ist und der Ausgang jedes Verzögerungselementes selektiv über einen indivi duell zugeordneten Schalter einer ersten Schaltergruppe mit einer zu einem ersten Schaltungsausgang führenden Weiterleitungsschaltung verbindbar ist. Die Weiterleitungsschaltung weist eine zum ersten Schaltungsausgang führende zweite Verzögerungskette auf, die n hintereinandergeschaltete unidirektionale Verzögerungselemente enthält, deren jedes eine aktive Schaltung mit fester Durchlaufzeit ist. Der Ausgang jedes Verzögerungselementes der ersten Verzögerungskette ist selektiv über den jeweils zugeordneten Schalter der ersten Schaltergruppe mit dem Eingang des (n–i+1)-ten Verzögerungselementes der zweiten Verzögerungskette (KG) verbindbar, wobei i = 1 ... n die Ordnungszahl der Verzögerungselemente der ersten Verzögerungskette (KF) ist.

Mit der Verwendung zweier Verzögerungsketten ist es möglich, durch ausgewählte Steuerung der vorhandenen Schalter eine beliebige Anzahl von Paaren der Verzögerungselemente in Reihe zwischen den Schaltungseingang und einen Schaltungsausgang einzufügen, wobei die Belastung jedes Elementes und auch die Gesamtlast am Schaltungseingang gering bleibt und unabhängig von der Länge der Verzögerungsketten ist. Somit können die Ketten beliebig lang gemacht werden, ohne dass es zu Lastproblemen kommt.

Ferner ist es durch Hinzufügung einer dritten Verzögerungskette mit zugeordneten Schaltern in einfacher Weise möglich, eine steuerbar verzögerte Früh-Version und eine demgegenüber um ein festes Zeitmaß verspätete Version des am Schaltungseingang angelegten Signals zu erhalten. Hierbei werden für einen n-stufigen Steuerbereich der Verzögerung nur 3n/2 Verzögerungselemente benötigt.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Zur näheren Erläuterung der Erfindung werden nachstehend Ausführungsbeispiele anhand der 5 und 6 beschrieben.
5 zeigt eine Ausführungsform einer Verzögerungsschaltung mit einem einzigen Ausgang;
6 zeigt eine erfindungsgemäße Verzögerungsschaltung mit zwei Ausgängen zur steuerbaren Früh- und Spät-Verzögerung eines Eingangssignals.
In den 5 und 6 sind die Schalter und die Verzögerungselemente in den erfindungsgemäßen Verzögerungsschaltungen durch die gleichen Symbole dargestellt wie in den 2 und 4 und sind jeweils auch in der gleichen Weise ausgebildet, wie es anhand der 2 und bis 4 beschrieben wurde.
Die Schaltung nach 5 enthält eine erste Verzögerungskette KF mit n aufeinander folgenden Verzögerungselementen F1...n, deren jedes ein unidirektionales und aktives Element mit fester Durchlaufzeit τ_E ist. Im hier als Beispiel gezeigten Fall ist n = 5. Der Eingang des ersten Verzögerungselementes F1 der Kette KF ist mit dem Schaltungseingang X verbunden, wo das zu verzögernde Signal angelegt wird.
Ferner ist eine zweite Verzögerungskette KG mit n aufeinander folgenden Verzögerungselementen Gn...1 vorgesehen, deren jede ein unidirektionales und aktives Element fester Durchlaufzeit τ_E ist. In der 5 und im nachstehenden Beschreibungstext sind die Verzögerungselemente Gn...1 der zweiten Kette KG in absteigender Richtung entgegen den Ordnungszahlen ihrer natürlichen Reihenfolge nummeriert, d.h. das erste Element ist mit Gn bezeichnet, und das n-te Element ist mit G1 bezeichnet (demnach bezeichnet Gi das (n–i+1)-te Verzögerungselement der Kette KG). Der Ausgang des letzten Verzögerungselementes der Kette KG ist mit einem Schaltungsausgang YG verbunden.
In der zweiten Verzögerungsketten KG ist eine Schaltergruppe vorgesehen, die n Schalter SG1...n enthält. Jeder Schalter SGi dieser Gruppe ist beim gezeigten Ausführungsbeispiel als Umschalter ausgebildet, der zwischen zwei Zuständen umschaltbar ist, nämlich einem 0-Zustand, in welchem er den Eingang eines individuell zugeordneten Verzögerungselementes Gi der zweiten Kette KG mit dem Ausgang des vorangehenden Verzögerungselementes G(i+1) dieser Kette verbindet (sofern vorhanden), und einem 1-Zustand, in welchem er den besagten Eingang mit dem Ausgang eines individuell zugeordneten Verzögerungselementes Fi der ersten Kette FG verbindet.
Zum Einstellen einer gewünschten Verzögerungszeit τ_YG zwischen dem Schaltungseingang X und dem Schaltungsausgang YG wird jeweils nur ein einziges ausgewähltes Exemplar SGi der Schalter SG1...n in den 1-Zustand geschaltet, während alle anderen Schalter im 0-Zustand gehalten werden. Allgemein formuliert, wenn nur der Schalter SGi am Eingang des (n–i+1)-ten Verzögerungselementes Gi der Kette KG im 1-Zustand ist, erscheint das am Schaltungseingang X angelegte Signal am Schaltungsausgang YG, nachdem es die ersten i Verzögerungselemente F1...i der ersten Kette KF, dann den Schalter SGi und dann die letzten i Verzögerungselemente der zweiten Kette KG durchlaufen hat. Bezeichnet man die Durchlaufzeit des Schalters SGi mit τ_S und die Verzögerungszeit der Querverbindungsleitung zur Kette KF mit τ_Qi, dann beträgt die Gesamtverzögerung τYG = 2i·τE + i·τS + τQi, Gl.1wobei i eine ganze Zahl 1...n ist.
Wie aus der 5 ersichtlich, ist die Belastung der einzelnen Verzögerungselemente in den Ketten weit geringer als beim Stand der Technik. Jedes der Verzögerungselemente "sieht" nur höchstens zwei Schaltungselemente als Last. Jedes Verzögerungselement der ersten Kette KF sieht als Last nur den Eingang des nächstfolgenden Elementes (falls vorhanden) dieser Kette und die parasitäre Kapazität des seinem Ausgang zugeordneten Schalters und, wenn dieser Schalter im 1-Zustand ist, auch den Eingang des über diesen Schalter getriebenen Verzögerungselementes der anderen Kett KG. Jedes der n–1 ersten Verzögerungselemente der zweiten Kette KG, also jedes der Elemente G2...n, sieht als Last die parasitäre Kapazität des nachfolgenden Schalters und, falls dieser Schalter im 0-Zustand ist, den Eingang des jeweils nachfolgenden Verzögerungselementes dieser Kette. Das letzte Verzögerungselement G1 der Kette KG sieht als Last nur die Eingangsimpedanz des an den Schaltungausgang YG angeschlossenen externen Verbrauchers.
Die Verzögerungsketten KF und KG können daher beliebig lang gemacht werden (also eine beliebig hohe Stufenzahl n haben), ohne dass dies einen Einfluss auf die Belastung der einzelnen Verzögerungselemente hat. Vorzugsweise ist an den Ausgang des letzten Verzögerungselementes Fn der ersten Kette KF zusätzlich ein weiteres Verzögerungselement F(n+1) angeschlossen, oder irgendein sonstiges Element, welches eine Lastimpedanz bildet, die gleich der Eingangsimpedanz jedes der Verzögerungselemente ist, um das letzte Verzögerungselement in gleicher Weise wie die anderen Verzögerungselemente zu belasten.
Indem man die beiden Verzögerungsketten KF, KG in der gezeigten Weise räumlich parallel zueinander und in gegensinniger Durchlaufrichtung anordnet (also "antiparallel"), lassen sich alle Verbindungswege zwischen den Verzögerungsketten KF und KG mit minimaler und zudem gleicher Länge einrichten. Somit ist das Maß τ_Qi in der obigen Gleichung Gl.1 nicht nur minimal, sondern auch unabhängig davon, welcher Schalter SG1...n geschlossen ist. Die Gesamtverzögerung τ_YG ist mithin eine lineare Funktion der Anzahl der durchlaufenen Verzögerungselemente, so dass kein Justieraufwand für die Linearisierung der Steuerkennlinie erforderlich ist. Das Maß τ_Qi macht sich nur als Offset der linearen Steuerkennlinie bemerkbar. Dieser Offset kann in einfacher Weise kompensiert werden, indem man die Durchlaufzeit des letzten Elementes G1 der zweiten Kette KG auf einen Wert τ_E–τ_Qi trimmt (alternativ kann in der Schaltung nach 5 auch das erste Element F1 der ersten Kette KF entsprechend getrimmt werden).
Die 6 zeigt, wie die Verzögerungsschaltung nach 5 ergänzt werden kann, um das am Schaltungseingang X angelegte Signal an einem zweiten Schaltungsausgang YH mit einer Verzögerung zu erhalten, die gegenüber der am ersten Ausgang YG erhaltenen Version um 1·(τ_E + τ_S) verschoben ist. Diese Ergänzung besteht darin, dass eine dritte Verzögerungskette KH mit n+1 aufeinander folgenden Verzögerungselementen Hn...0 vorgesehen ist, deren jedem ein Schalter einer zweiten Schaltergruppe SHn...0 zugeordnet ist. Die Verzögerungselemente Hn...0 und die Schalter SHn...0 der dritten Kette KH sind genau so ausgebildet wie die Verzögerungselemente und die Schalter in der zweiten Kette KG.
Die ersten n Verzögerungselemente Hn...1 und die zugeordneten Schalter SHn...1 der dritten Kette KH bilden die gleiche Anordnung wie die Verzögerungselemente Gn...1 und die Schalter SGn...1 der zweiten Kette KG und sind auch in der gleichen Weise mit der ersten Kette KF verbunden. Der Ausgang des letzen Verzögerungselementes H0 der dritten Kette KH ist mit dem zweiten Schaltungsausgang YH verbunden. Der Schalter SH0 verbindet, wenn er im 0-Zustand ist, den Eingang des letzten Verzögerungselementes H0 mit dem Ausgang des vorletzten Verzögerungselementes H1 und, wenn er im 1-Zustand ist, mit dem Schaltungseingang X.
Zum Einstellen einer gewünschten Verzögerungszeit τ_YH zwischen dem Schaltungseingang X und dem zweiten Schaltungsausgang YH wird jeweils nur ein einziges ausgewähltes Exemplar SHi der n+1 Schalter SH0...n in den 1-Zustand geschaltet. Ist z.B. der Schalter SH0 im 1-Zustand, durchläuft das am Schaltungseingang X angelegte Signal bis zum zweiten Schaltungsausgang YH nur ein einziges Verzögerungselement, nämlich nur das letzte Element H0 der dritten Kette KH. Ist der Schalter SH1 zum Eingang des vorletzten Verzögerungselementes H1 im 1-Zustand, werden drei Verzögerungselemente durchlaufen, nämlich das erste Verzögerungselement F1 der ersten Kette KF und die letzten beiden Verzögerungselemente H1 und H0 der dritten Kette KH. Allgemein gesagt, wenn der Schalter SHi zum Eingang des Verzögerungselementes Hi der Kette KH im 1-Zustand ist, erscheint das am Schaltungseingang X angelegte Signal am Schaltungsausgang YH mit einer Verzögerung (2i+1)·(τ_E+τ_S), wobei τ_S die Durchlaufzeit eines einzelnen Schalters ist. Bezeichnet man die Verzögerungszeit der über einen Schalter SHi führenden Verbindungsleitung zwischen den Ketten KF und KH mit τ_Qi, dann beträgt die Gesamtverzögerung τYH = (2i+1)·τE + (i+1)·τS + τQi, Gl.2wobei i eine ganze Zahl 0...n ist. Ähnlich wie oben anhand der 5 beschrieben, kann das Maß τ_Qi auch hier minimal und unabhängig von der Schalterauswahl gehalten werden, und der durch τ_Qi hervorgerufene Offset kann durch entsprechende Trimmung des letzten Verzögerungselementes H0 der dritten Kette KH kompensiert werden.
Mit der Verzögerungsschaltung nach 6 ist es also möglich, durch Schalten eines beliebigen Exemplars SHi der n+1 Schalter SH0...n in den 1-Zustand eine Gesamtverzögerung am Ausgang YH zu erhalten, die ein beliebiges ungeradzahliges Vielfaches von τ_E+τ_S ist. Gleichzeitig ist es möglich, durch Schalten eines beliebigen Exemplars SGi der n Schalter SG1...n in den 1-Zustand eine Gesamtverzögerung am anderen Ausgang YG zu erhalten, die ein beliebiges geradzahliges Vielfaches von τ_E+τ_S ist.
Wie bereits oben angedeutet wurde, kann dies genutzt werden um aus einem eingangsseitig angelegten Taktsignal zwei Versionen zu erhalten, nämlich eine in gleichmäßiger Schrittweite τ_E+τ_S steuerbare Früh-Version und eine demgegenüber um einen zusätzlichen Schritt τ_E+τ_S verzögerte Spät-Version. Soll die Verzögerung der Früh-Version ein ungeradzahliges Vielfaches 2i+1 von τ_E+τ_S sein, dann werden die Schalter SHi und SG(i+1) in den 1-Zustand geschaltet, und die Früh-Version wird am Ausgang YH entnommen, während die Spät-Version am Ausgang YG entnommen wird. Soll die Verzögerung der Früh-Version ein geradzahliges Vielfaches von τ_E+τ_S sein, dann werden die Schalter SHi und SGi in den 1-Zustand geschaltet, und die Früh-Version wird am Ausgang YG entnommen, während die Spät-Version am Ausgang YH entnommen wird.
Andererseits kann die Verzögerungsschaltung nach 6 auch genutzt werden, um ein einziges Ausgangssignal zu erhalten, dessen Verzögerung in gleichmäßiger Schrittweite τ_E+τ_S steuerbar ist. Hierzu braucht man nur die beiden Ausgänge YG und YH miteinander zu verbinden und zur Einstellung der gewünschten Verzögerungszeit nur einen einzigen Schalter entweder der Schaltergruppe SG1...n oder der Schaltergruppe SH0...n zu schließen.
Auch bei der Verzögerungsschaltung nach 6 ist die dynamische Belastung der einzelnen Verzögerungselemente in den Ketten weit geringer als beim Stand der Technik nach 3 oder 4. Die maximale Belastung jedes Verzögerungselementes ist unabhängig von der Gesamtlänge der Verzögerungsschaltung. Jedes Verzögerungselement Fi der Kette KF braucht immer nur drei Lastimpedanzen zu treiben, nämlich die Eingangsimpedanz des folgenden Verzögerungselementes F(i+1) dieser Kette und zwei weitere Lasten, deren jede die Impedanz der parasitären Kapazität eines Schalters und, falls der Schalter im 1-Zustand ist, zusätzlich noch die über den Schalter gesehene Eingangsimpedanz eines Verzögerungselementes einer der anderen Ketten ist. Vorzugsweise ist am Schaltungseingang X ein zusätzliches Verzögerungselement G0 angeschlossen, oder irgendein sonstiges Element, welches eine Lastimpedanz bildet, die gleich der Eingangsimpedanz jedes der Verzögerungselemente ist, um einen (nicht gezeigten) Treiber für den Schaltungseingang in gleicher Weise wie die einzelnen Verzögerungselemente der Kette KF zu belasten.
Jedes der ersten bis vorletzten Verzögerungselemente der anderen Ketten KG und KF braucht immer nur eine Lastimpedanz zu treiben, welche die parasitäre Kapazität eines Schalters und, falls der Schalter im 0-Zustand ist, die Eingangsimpedanz des folgenden Verzögerungselementes der betreffenden Kette enthält. Die letzten Verzögerungselemente G1 und H0 der Ketten KG und KH sind nur durch die jeweils angeschlossene externe Last (nicht gezeigt) belastet.
Die Steuersignale 0/1 für die einzelnen Schalter in den Schaltungsanordnungen nach den 5 und 6 können von einer Steuereinrichtung erzeugt und über zugeordnete Steuerleitungen an die Steueranschlüsse der Schalter gelegt werden. Die Steuereinrichtung und die Steuerleitungen für die Schalter sind in den Figuren nicht gesondert dargestellt.
Die vorstehend anhand der 5 und 6 beschriebenen Schaltungsanordnungen sind nur Beispiele und können in verschiedener Weise im Rahmen des Erfindungsgedankens abgewandelt werden. So können die aufeinander folgenden Verzögerungselemente in den Ketten KG und KH auch direkt miteinander verbunden werden, und statt der gezeigten Umschalter (2:1-Multiplexer) können einfache Leitungsschalter in den Querverbindungen zwischen den Ketten eingefügt sein. Zur Herstellung einer Verbindung zwischen dem Ausgang eines gewählten Verzögerungselementes Fi der ersten Kette KF und dem Eingang eines Verzögerungselementes Gi bzw. Hi einer anderen Kette KG bzw. KH wird der betreffende Schalter geschlossen. Das hierzu erzeugte Steuersignal kann gleichzeitig dazu verwendet werden, um in der betreffenden anderen Kette KG bzw. KH den Ausgang desjenigen Verzögerungselementes G(i–1) bzw. H(i–1) zu deaktivieren, welches der durch den geschlossenen Schalter hergestellten Verbindung vorgeschaltet ist. Eine solche Deaktivierung kann durch entsprechende Ausbildung der Verzögerungselemente ermöglicht werden, z.B. unter Verwendung eines Tristate-Ausgangs.
Gewünschtenfalls kann in der ersten Kette KF vor jedem Verzögerungselement Fi ein zusätzlicher und selektiv steuerbarer Schalter (nicht gezeigt) vorgesehen sein, um den Signalfluss zu diesem Element (und damit zu allen folgenden Elementen der Kette KF) zu unterbrechen, wenn die unmittelbar vorangehende Anzapfung dieser Kette mit der anderen Kette (oder den anderen Ketten) verbunden wird. Dies führt zur Einsparung von Betriebsstrom.

Claims

Schaltungsanordnung zur steuerbaren Verzögerung elektrischer Signale zwischen einem Schaltungseingang (X) und einem ersten und zweiten Schaltungsausgang (YG, YH), enthaltend: eine erste Verzögerungskette (KF) mit n hintereinandergeschalteten unidirektionalen Verzögerungselementen (F1...n), eine zweite Verzögerungskette (KG) mit n hintereinandergeschalteten unidirektionalen Verzögerungselementen (Gn...1), und eine dritte Verzögerungskette (KH) mit n+1 hintereinandergeschalteten unidirektionalen Verzögerungselementen (Hn...0), wobei jedes Verzögerungselement eine aktive Schaltung mit fester Durchlaufzeit ist, wobei der Eingang des ersten Verzögerungselementes (F1) der ersten Verzögerungskette (KF) mit dem Schaltungseingang (X) verbunden ist, wobei der Ausgang des n-ten Verzögerungselementes (G1) der zweiten Verzögerungskette (KG) mit dem ersten Schaltungsausgang (YG) verbunden ist, wobei der Ausgang des (n+1)-ten Verzögerungselementes (HO) der dritten Verzögerungskette (KH) mit dem zweiten Schaltungsausgang (YH) verbunden ist, wobei der Ausgang des i-ten Verzögerungselementes (Fi) der ersten Verzögerungskette (KF) selektiv über einen individuell zugeordneten Schalter (SGi) einer ersten Schaltergruppe (SG1...n) mit dem Eingang des (n–i+1)-ten Verzögerungselementes (Gi) der zweiten Verzögerungskette (KG) verbindbar ist, wobei der Ausgang des i-ten Verzögerungselementes (Fi) der ersten Verzögerungskette (KF) selektiv über einen individuell zugeordneten Schalter (SHi) einer zweiten Schaltergruppe (SH1...n) mit dem Eingang des (n–i+1)-ten Verzögerungselementes (Hi) der dritten Verzögerungskette (KH) verbindbar ist, wobei der Eingang des (n+1)-ten Verzögerungselementes (H0) der dritten Verzögerungskette (KH) über einen individuell zugeordneten Schalter (SH0) der zweiten Schaltergruppe (SH1...n) mit dem Schaltungseingang (X) verbindbar ist, und wobei i = 1 ... n die Ordnungszahl der Verzögerungselemente in der ersten, zweiten und dritten Verzögerungskette (KF) ist.
Schaltungsanordnung nach Anspruch 1, wobei der Schaltungseingang (X) mit einer zusätzlichen Lastimpedanz (G0) verbunden ist, deren Wert gleich der Eingangsimpedanz jedes Verzögerungselementes der Verzögerungsketten ist.
Schaltungsanordnung nach Anspruch 1 oder 2, wobei der Ausgang des letzten Verzögerungselementes (Fn) der ersten Verzögerungskette (KF) mit einer zusätzlichen Lastimpedanz (F(n+1)) verbunden ist, deren Wert gleich der Eingangsimpedanz jedes Verzögerungselementes der Verzögerungsketten ist.
Schaltungsanordnung nach Anspruch 2 oder 3, wobei die zusätzliche Lastimpedanz (G0; F(n+1)) gebildet ist durch ein Verzögerungselement, das den Verzögerungselementen der Verzögerungsketten gleicht.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei eine derartige räumlich parallele Anordnung und Orientierung der Verzögerungsketten (KF, KG, KH) relativ zueinander und eine derartige Leitungsführung zwischen den Verzögerungsketten vorgesehen ist, dass alle Verbindungen zwischen den Ketten die gleiche räumliche Entfernung überspannen und gleiche Leitungslänge haben.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei alle Verbindungen zwischen den Verzögerungsketten (KF, KG, KH) gleiche Durchlaufzeit τ_Q haben.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei alle Verzögerungselemente (Fi, Gi, Hi) der Verzögerungsketten (KF, KG, KH) gleiche Durchlaufzeit τ_E haben.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche 1 bis 6, wobei alle Verzögerungselemente (F1...n) der ersten Verzögerungskette (KF) und alle Verzögerungselemente außer dem jeweils letzten Verzögerungselement (G1; H0) der zweiten und dritten Verzögerungskette (KG, KH), gleiche Durchlaufzeit τ_E haben, und wobei die Durchlaufzeit des jeweils letzten Verzögerungselementes (G1; H0) der zweiten und dritten Verzögerungskette (KG, KH) gleich τ_E – τ_Q ist.