JPH01119775A - スキャンレジスタラッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＬＳＩ内部回路、例えば論理回路の試験に
用いられる双方向シフトレジスタに係り、特にスキャン
デザイン回路を構成する双方向シフトレジスタに関する
ものである。

〔従来の技術） 多数の論理回路を内蔵するＬＳＩまたはプリント回路板
の内部回路を試験するためスキャンという方式が採用さ
れているが、そのうちの１つであるシフトレジスタ方式
のスキャンデザイン回路は、内部フリップフロップ回路
をすべて直列に接続してシフトレジスタを構成し、試験
データをシフトインして、その結果をスキャンアウトす
るものである。

第２図はスキャンデザイン回路における従来の単方向シ
フトレジスタを示す回路図である。この図において、１
は単方向シフトレジスタ、ＳＩはスキャンイン端子、Ｓ
Ｏはスキャンアウト端子である。

次に動作について説明する。

通常動作は、ＤおよびＣの信号線を用いて行われ、スキ
ャンイン端子ＳＩ、スキャンアウト端子ＳＯ，信号線Ａ
およびＢに対応する回路が試験用シフトレジスタを構成
するために付加されている。

シフトレジスタ方式スキャンは、単方向シフトレジスタ
１を直列にｎ段（ｎは整数）接続してスキャンデザイン
回路を構成し、試験データをスキャンインし、結果をス
キャン・アウトする。試験データは、単方向シフトレジ
スタ１のスキャンイン端子ＳＩから入力され、スキャン
アウト端子ＳＯから出力される。単方向シフトレジスタ
１は、スキャンアウト端子Ｓｏ出力を次のスキャンイン
端子ｓｒ入力に結線し、信号線Ａ、Ｂに入力される２相
のクロックを用いることによりシフト動作を行う。

上記のような従来の単方向シフトレジスタ１を用いたス
キャンデザイン回路では、試験対象のＬＳＩ内部回路等
が年々回路規模を増大する傾向にあるため、試験データ
のスキャンインおよびスキャンアウトに要する時間の短
縮が問題になってきた。このため、双方向シフトレジス
タを採用し、試験時間を短縮する方式が特開昭６０−２
６２２４７号公報等で開示されている。

この方式は、スキャンインとスキャンアウトのための合
計シフト数が必ず全スキャン段数ｎとなる従来の方式に
対し、試験対象の回路に近い方のスキャン端から試験デ
ータをスキャンインし、逆方向シフトによってスキャン
アウトすることで、最小限のスキャンクロツタ数でスキ
ャンイン／スキャンアウトするものである。

〔発明が解決しようとする問題点〕

ところが、一般に双方向シフトレジスタではハードウェ
ア量が増大し、複雑な回路構成になるという問題点かあ
フた。

この発明は上記のような問題点を解決するためになされ
たもので、単方向シフトレジスタを用いてその入力系路
と出力系路を切り換えることにより双方向へのシフトが
可能な双方向シフトレジスタを得ることを目的とする。

〔問題点を解決するための手段） この発明に係る双方向シフトレジスタは、試験対象の論
理回路の試験データを出力する単方向シフトレジスタと
、試験パターンに基づいて論理回路のスキャン方向を規
定するスキャンモード信号を出力する試験用制御回路と
、この試験用制御回路から出力されるスキャンモード信
号に従い単方向シフトレジスタの入力系路を出力系路に
、出力系路を入力系路に切り換える切り換え回路とを設
けたものである。

〔作用） この発明における双方向シフトレジスタは、単方向シフ
トレジスタが試験対象の論理回路の試験データを出力し
、試験用制御回路が試験パターンに基づいて論理回路の
スキャン方向を規定するスキャンモード信号を出力し、
切り換え回路が試験用制御回路から出力されるスキャン
モード信号に従い、単方向シフトレジスタの入力系路と
出力系路を切り換える。

（実施例） 第１図はこの発明の双方向シフトレジスタの一実施例を
示す回路構成図である。

この図において、第２図と同一符号は同一または相当部
分を示し・、ＳＭはスキャンモード信号で、試験パター
ンに基づいて論理回路のスキャン方向を規定する信号と
なり、試験用制御回路（図示せず）から出力される。２
．４はＰチャネル・トランスミッション・ゲート、３．
５はＮチャネル・トランスミッション・ゲート、ＳＩＯ
，，５ＩＯ２はスキャンインアウト端子であり、以上で
この発明による切り換え回路を構成する。

この切り換え回路は、試験用制御回路から出力されるス
キャンモード信号ＳＭがＰおよびＮチャネル・トランス
ミッション・ゲート２．４および３．５に印加されるこ
とにより、単方向シフトレジスタ１のスキャンイン端子
ＳＩの入力系路をスキャンインアウト端子ＳＩＯ，ある
いは５ＩＯ２に、また、スキャンアウト端子Ｓｏの出力
系路をスキャンインアウト端子ｓｒｏ、あるいはＳＩＯ
１に切り換える。したがって、単方向シフトレジスタ１
は試験対象の論理回路（図示せず）の試験データを双方
向について出力する。

次に動作について説明する。

まず、スキャンモード信号ＳＭがｒ　ＨＪの時は右シフ
トとなり、Ｐチャネル・トランスミッション・ゲート２
，４はｒｏＦＦＪ状態、Ｎチャネル・トランスミッショ
ン・ゲート３．５は「ＯＮ」状態となる。そして、試験
データはスキャンインアウト端子５ＩＯＩより入力され
、Ｎチャネル・トランスミッション・ゲート３．単方向
シフトレジスタ１．Ｎチャネル・トランスミッション・
ゲート５を経由してスキャンインアウト端子５Ｉ０２よ
り出力される。

一方、スキャンモード信号ＳＭが「Ｌ」の時は左シフト
となり、Ｐチャネル・トランスミッション・ゲート２．
４は「ＯＮ」状態、Ｎチャネル・トランスミッション・
ゲート３，５はｒｏ　Ｆ　ＦＪ状態となる。そして、試
験データはスキャンインアウト端子５ＩＯ２より人力さ
れ、Ｐチャネル・トランスミッション・ゲート２．単方
向シフトレジスタ１．Ｐチャネル・トランスミッション
・ゲート４を経由して、スキャンインアウト端子５Ｉｏ
１より出力される。

したがって、単方向シフトレジスタ１を経由する場合、
試験データは必ずスキャンイン端子ＳＩより人力され、
スキャンアウト端子Ｓｏより出力される。このため、こ
の発明の双方向シフトレジスタを直列に接続することに
より構成されたスキャンデザイン回路では、試験対象の
回路の位置に応じてシフト方向を制御できる。

なお、単方向シフトレジスタ１の回路構成は、上記実施
例のものに限定されず、スキャンイン端子Ｓｒおよびス
キャンアウト端子ＳＯを備えていれば他の回路構成でも
よい。

また、双方向シフトレジスタとしてのシフト方向を制御
するトランスミッション・ゲートも上記実施例のものに
限定されず。ＰチャネルまたはＮチャネルに統一し、イ
ンバータを付加した構成でもよい。

〔発明の効果〕

この発明の双方向シフトレジスタは以上説明したとおり
、試験対象の論理回路の試験データを出力する単方向シ
フトレジスタと、試験パターンに基づいて論理回路のス
キャン方向を規定するスキャンモード信号を出力する試
験用制御回路と、この試験用制御回路から出力されるス
キャンモード信号に従い単方向シフトレジスタの入力系
路を出力系路に、出力系路を入力系路に切り換える切り
換え回路とを設けたので、回路構成がシンプルでシフト
制御が容易という効果がある。

【図面の簡単な説明】

第１図はこの発明の双方向シフトレジスタの一実施例を
示す回路構成図、第２図はスキャンデザイン回路におけ
る従来の単方向シフトレジスタを示す回路図である。 図において、１は単方向シフトレジスタ、２゜４はＰチ
ャネル・トランス樗ツション・ゲート、３．５はＮチャ
ネル・トランスミッション・ゲートである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第１図 Ｓ￥ 第２図 呪 手続補正書（自発） 〜。

Claims (1)

【特許請求の範囲】
1. 　試験対象の論理回路の試験データを出力する単方向シ
   フトレジスタと、試験パターンに基づいて前記論理回路
   のスキャン方向を規定するスキャンモード信号を出力す
   る試験用制御回路と、この試験用制御回路から出力され
   るスキャンモード信号に従い前記単方向シフトレジスタ
   の入力系路を出力系路に、出力系路を入力系路に切り換
   える切り換え回路とを具備したことを特徴とする双方向
   シフトレジスタ。