CN100487470C

CN100487470C - 半导体器件及其测试方法

Info

Publication number: CN100487470C
Application number: CNB2003101197983A
Authority: CN
Inventors: 崔桢焕
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-12-06
Filing date: 2003-12-05
Publication date: 2009-05-13
Anticipated expiration: 2023-12-05
Also published as: EP1426780A3; EP1426780B1; JP2004192790A; DE60307405D1; EP1426780A2; CN1506691A; DE60307405T2; JP4686124B2

Abstract

具有同步双向(SBD)数据端口的半导体器件，用于这种器件的测试板组态，以及用于这种器件的测试方法。器件具有两个SBD数据端口和在端口间传送数据的传递模式。重要的是，每一个器件包括允许测试模式的可配置的交换元件，其中所述在一个SBD数据端口上的单向输入/输出数据被映射到在另一SBD数据端口上的双向数据。这允许器件使用采用单向数据信号的自动测试设备测试，并且还允许这样的设备测试这种器件的SBD功能。

Description

半导体器件及其测试方法

技术领域

本发明涉及采用同步双向发射的半导体器件，以及用于测试这种器件的方法和设备。

背景技术

象处理器，控制器，存储器设备，等的半导体器件通常装备允许它们接收和发射数字信号的数据收发器。通常，这种收发器是可以重新设置为横穿附加的传输线接收或者发射数据。近来，具有同步双向(SBD)发射/接收功能的器件受到了更多的关注。就像其名字所提到的，SBD收发器具有在同一时钟周期内在同一传输线上接收和发射数字数据的功能。

图1示出了现有的在两个半导体器件20和40之间的SBD连接。器件20和40分别包括SBD收发器22和42。SBD收发器22包括数据驱动器24和数据接收器26。被驱动的内部数据信号Dout1，被作为到驱动器24的输入和到接收器26的控制信号提供。驱动器24的输出被连接到接收器26的输入。接收器26还接收两个用于比较的参考电压，VrefH和VrefL，在下面将要简要的解释。接收器26的输出是到器件20的数据输入Din1。

器件40的收发器42优选的与器件20的收发器22匹配。收发器42包括以和收发器22的驱动器和接收器同样的组态连接的驱动器44和接收器46。驱动器44从内部数据信号Dout2取得输入，并且接收器46产生数据输入Din2。

半导体器件20和40能够按照如图1所示的组态通过将驱动器24和44的输出连接到传输线30来彼此连接。注意到在这个组态中，驱动器24和驱动器44的驱动状态确定在传输线30上的比特线电压V_BL。共用的参考电压产生器32提供VrefH和VrefL到两个电路。

图2包括示出了在器件20和40之间在传输线30上的数据的同步交换的波形。Dout1在时间段T1，T2和T5中为高电平。Dout2在时间段T1，T3和T5中为高电平。然后，在时间段T1中，驱动器24和44将比特线电压V_BL拉高，例如，到高干线电压V_h。在时间段T2中，驱动器24尝试将比特线电压V_BL拉高且驱动器44尝试将V_BL拉低，例如，到低干线电压V₁。使用匹配的驱动器，V_BL将假定在高干线电压V_h和低干线电压V₁的中间的近似的电压V_mid。在时间段T3中，两个驱动器颠倒，且V_BL停留在V_mid。在时间段T4中，两个驱动器都将V_BL拉低到V₁。

接收器26和46通过选择合适的比较电压基于它们自己的驱动器的已知驱动状态在每一个时间段中确定其它器件的驱动器的驱动状态。例如，在时间段T1和T2，接收器26知道驱动器24将线30推高——这样V_BL的仅仅两个可能的值是V_h(如果驱动器44也将线30推高)和V_mid(如果驱动器44将线30推低)。这样在时间段T1和T2中，接收器26将V_BL和在Vh和Vmid中间的VrefH比较，并且能够确定驱动器44在T1时间段中发送高电平并在T2时间段中发送低电平。类似的，在T3和T4时间段中，接收器26知道驱动器24将线30推低，并且将V_BL和VrefL比较。接收器46类似地操作，但是基于驱动器44的已知状态来确定驱动器24的驱动状态。

SBD传输技术的一个应用是比如在如图3所示的部分系统中的点对点存储器系统。在这样的存储器系统中，器件可以通过分开的连接与上行流器件和下行流器件通信。例如，器件20可以是一个存储器控制器，且器件40和60可以是连接到控制器的两个存储器器件。并且因为器件40放置在器件60和20之间，器件40是器件60的上行流，用来控制存储器操作的地址和控制信号总线没有在图3中显示。

虽然这样的组态能够具有任意的实际数据总线宽度，图3示出了4个比特的总线宽度。一个总线包括点对点比特线30-0，30-1，30-2，和30-3，同时器件20作为上行流器件并且器件40作为下行流器件。第二总线包括点对点比特线50—0，50—1，50—2，和50—3，同时器件40作为上行流器件并且器件60作为下行流器件。

器件40具有包括四个上行流SBD收发器42—0，42—1，42—2，和42—3的上行流端口和具有四个下行流SBD收发器48—0，48—1，48—2，和48—3的下行流端口。在器件40中，上行流SBD收发器和对应的下行流SBD收发器连接。这样，例如，在收发器42—0接收的数据，既是到器件40的数据输入Din0也是到收发器48—0的下行流驱动器的输入Ddn0。并且，例如在收发器48—0接收的数据Dup0，和器件40输出数据Dout0一起在多路复用器45—0多路复用，用于输入到收发器42—0的上行流驱动器。

器件20和40如先前所述与比特线30—n并行的工作，通信n比特的SBD数据。但是，依靠存储器操作，由器件40接收的数据可能的目的地为器件40或者下行流器件(例如，器件60)，由器件40发射的数据可能是内部数据或从器件60接收的数据。这样器件20和60使用它们各自到器件40的点对点总线在彼此之间通信数据，且器件40在传递模式下在它的上行流和下行流端口之间转发数据业务。

发明内容

根据本发明的一个方面，提供一种用于测试具有外部数据端口和至少一个内部数据端口的器件组态的方法，其中所述每一数据端口包括焊盘，且其中所述外部和内部数据端口的焊盘支持同步双向(SBD)数据信令，该方法包括：

连接外部数据端口的焊盘来和使用单向数据信令的测试器通信；

将至少一个内部数据端口的第一焊盘和内部数据端口的第二焊盘连接；以及

在器件组态的至少一个器件中设置内部数据路径来协作的进行如下步骤

将在外部数据端口的第一焊盘接收的第一写入信号发送到内部数据端口的第一焊盘的输出驱动器，

将在外部数据端口的第二焊盘接收的第二写入信号发送到内部数据端口的第二焊盘的输出驱动器，

将由内部数据端口的第一焊盘的接收器接收的信号作为第一读取信号发送到外部数据端口的第三焊盘，以及

将由内部数据端口的第二焊盘的接收器接收的信号作为第二读取信号发送到外部数据端口的第四焊盘。

根据本发明的另一个方面，提供一种半导体器件，包括：

第一数据端口和第二数据端口，每一数据端口至少包括每一个都支持同步双向(SBD)数据传输的第一和第二焊盘；

正常数据路径，连接第一数据端口和器件的内部电路系统；

传递路径，在第一数据端口焊盘到第二数据端口焊盘的第一对应方式下将第一数据端口连接到第二数据端口；以及

测试路径，在第一数据端口焊盘到第二数据端口焊盘的第二对应方式下将第一数据端口连接到第二数据端口；以及

路径选择电路系统，在传递路径和测试路径之间选择。

附图说明

图1示出了现有技术的在分开的半导体器件上由传输线连接的两个SBD收发器；

图2示出了图1的收发器的数据输入值/输出值之间的关系；

图3示出了具有传递(pass-through)数据端口的现有技术的半导体器件，其允许该器件和两个其它的器件通过点对点数据总线连接；

图4是一方框图，示出了根据本发明实施例的半导体器件；

图5A和5B示出了根据本发明的实施例，用于两个通信SBD器件的器件测试组态；

图6A和6B示出了根据本发明的实施例，用于三个通信SBD器件的器件测试组态；

图7示出了根据本发明的实施例，用于五个通信SBD器件的器件组态；

图8A和8B示出了根据本发明的实施例，用于两个通信SBD器件的第二套器件测试组态；并且

图9A，9B和9C示出了根据本发明的实施例，用于一个SBD器件的器件测试组态。

具体实施方式

通常，自动测试设备(ATE)用于从很多半导体器件中选出不好的半导体器件。ATE站通过测试板和需要测试的器件连接。ATE站是可编程的，这样它可以被配置来将测试信号用在待测器件(DUT)的输入，并且接收来自DUT的输出信号。例如，如果DUT是存储器器件，ATE站可能模拟存储器控制器地址和控制信令来在存储器器件中写入特定的比特图形，且之后读回比特图形来查看所写入的是否已被成功存储并取回。

传统的ATE站不支持SBD传送。即使这种站支持SBD传送，站可能不得不使用和DUT的SBD收发器匹配的SBD收发器，或者SBD传送会倾向于发生错误或不可能进行。因此，需要在ATE站和DUT之间的测试通信保持单向性，即使是对具有SBD数据端口的DUT。但是DUT的SBD功能对器件操作是决定性的，并且必须测试。

描述的实施例在允许待测器件组态和ATE站之间的进行单向通信的环境中提供SBD器件的测试，包括这种器件的SBD功能。像将要示出的，本发明包括多种测试这样的器件组态的方法，集成的电路测试板，和使用所述方法和测试板应该测试的半导体器件。在整个实施例中存在的一个概念是设置SBD半导体器件使其具有在测试模式中能够使用的两个数据端口焊盘分别接收一个单向数据信号和发射另一个单向数据信号的功能，同时这两个数据信号分别连接到/来自作为SBD焊盘操作的第三焊盘。这个概念将随着下面详细解说的实施例变得清晰。

图4示出了根据本发明一实施例的半导体器件100。北面，或者上行流的，SBD数据端口包括焊盘N0，N1，N2，和N3，分别连接到收发器102—0，102—1，102—2，和102—3。南面，或者下行流的，SBD数据端口包括焊盘S0，S1，S2，和S3，分别连接到SBD收发器104—0，104—1，104—2，和104—3。像现有技术的器件一样，输入到器件的数据和从器件输出的数据在正常模式下使用北面或上行流端口。通过模式使用传递路径，其以一对一焊盘对应连接北面端口和南面端口，例如，收发器102—0与收发器104—0连接，收发器102—1和收发器104—1连接等。但是不像现有技术的器件，这个路径不是固定的——至少一个第二焊盘对应方可以对于测试有用，并在测试模式中是有效的。

因为包含允许在北面和南面端口焊盘之间不同的对应方的交叉连接交换元件，器件100的多个传递路径是可能的。对于单向测试信令很重要的是，能够设置交换元件来在多种两焊盘对一焊盘映射中传递数据。例如，考虑焊盘N0，N1，S0和S1。收发器102—0和102—1都提供接收到多路复用器(MUX)108—0和108—1的信号。测试模式信号TM确定哪个输入形成每一MUX的输出。这样Din0或者Din1能够被在选做信号Ddn0，以由收发器104—0外部驱动。同样的，Din0或者Din1能够被选做信号Ddn1，以由收发器104—1外部驱动。

类似的，MUX106—0和106—1确定由收发器102—0和102—1分别外部驱动的多个源中的一个。MUX106—0，例如，能够在Dup0，Dup1和Dout0(从芯片核心提供的输出数据)中选择。

类似的交换元件安排将北面端口焊盘N2和N3与南面端口焊盘S2和S3连接。对于具有更大的总线宽度的器件，交换元件组态能够为每一组两个北面和两个南面焊盘重复。注意到虽然如图4所示的多路复用器作为交换元件，单独的交换机也可实现相同的功能，或者是这个功能的子集。

通过在前面对半导体器件实施例的适当的描述，一些器件组态现在将示出并描述。这些器件组态中的每一个都允许DUT的一些(或者全部)SBD焊盘在SBD模式中作为内部SBD端口使用，并将其它的SBD用作外部单向端口。

图5A和5B示出了包括半导体器件120和140的第一器件组态。外部数据端口包括器件120的北面端口和器件140的南面端口。偶数的端口焊盘N0和N2(器件120)和S0以及S2(器件140)被配置为接收端口来接收来自附加的测试器(没有示出)的数据。奇数端口焊盘N1和N3(器件120)和S1以及S3(器件140)被设置为发射端口来发射数据到附加的测试器。

示出了两个内部数据端口。第一内部数据端口包括器件120的南面端口焊盘，且第二内部数据端口包括器件140的北面端口焊盘。第一和第二内部数据端口的端口焊盘通过测试板以一对一对应方式连接，例如，器件120端口焊盘S0和器件140端口焊盘N0通过在测试板里/上的比特线130—0连接。

在测试模式中，使用两个测试阶段来进行内部数据端口的SBD测试。在第一阶段中，在器件120和140中的内部数据路径按照如图5A所示设置。在第二阶段中，内部数据路径按照如图5B所示设置。每一个阶段将依次解释。

在第一阶段中，对器件120的偶数的南面端口焊盘和器件140的偶数的北面端口焊盘进行测试。这样在器件120中，配置内部数据路径来将在N0和N2接收的写入数据分别传递到S0和S2，并且将在S0和S2接收的写入数据分别传递到N1和N3。在器件140中，配置内部数据路径来将在S0和S2接收的写入数据分别传递到N0和N2，并且将在N0和N2接收的写入数据分别传递到S1和S3。能够做出这个组态，例如，通过使ATE设置器件120和140的模式注册表集中的测试模式字段，来设置比如那些如图4所示的交换元件。

一旦完成了数据路径配置，ATE将比特图形写入到指定的外部端口写入焊盘来测试内部端口的SBD功能。例如，能够将逻辑零写入器件120端口焊盘N0和N2，同时将逻辑一写入器件140端口焊盘S0和S2。这使得收发器124—0在比特线130—0上驱动逻辑零同时收发器142—0在相同比特线上驱动逻辑一。如果收发器124—0和142—0正确的操作，收发器124—0将接收逻辑一并且收发器142—0将接收逻辑零。由收发器124—0和142—0接收的值将被分别内部转发到收发器122—1和144—1，并且从器件120端口焊盘N1和器件140端口焊盘S1驱动到ATE。

因为ATE通常还对刚刚描述的相反的信号极性执行SBD功能，之后ATE以不同的比特图形重复上述的写入/读取过程，例如，将逻辑一写入器件120端口焊盘N0和N2并将逻辑零写入器件140端口焊盘S0和S2。这使得，例如，收发器124—0写入逻辑一并读取逻辑零，并且收发器142—0写入逻辑零并读取逻辑一。

因为在这种组态中外部端口单向模式焊盘的数量和内部端口SBD焊盘的数量相等，仅能够同时测试一半的SBD焊盘。如图5B所述的第二阶段，测试内部端口SBD焊盘的另一半。参考图5B，在器件120中，设置内部数据路径来将在N0和N2接收的写入数据分别传递到S1和S3，并且将在S1和S3接收的写入数据分别传递到N1和N3。在器件140中，设置内部数据路径来将在S0和S2接收的写入数据分别传递到N1和N3，并且将在N1和N3接收的写入数据分别传递到S1和S3。能够做出这个组态，例如，通过使ATE设置器件120和140的模式注册表集中的测试模式字段来产生从图5A的组态到图5B的组态的转换。

一旦完成了测试路径的重新配置，ATE重复先前的写入/读取比特图形测试来测试奇数的在器件120上的SBD焊盘S1和S3以及在器件140上的SBD焊盘N1和N3。虽然对测试的每一个阶段仅仅描述了两个比特图形，本领域技术人员应认识到在测试过程中可以以不同顺序尝试多种比特图形。

假定器件通过了所述测试，在器件120上的南面端口和在器件140上的北面端口被证实在SBD模式下是可操作的。如果两个器件都是DUT，在器件组态中交换器件位置并重复测试可以测试它们其它的端口。此外，一个器件可以是已知优良器件(KGD)。另一器件是待测器件，并通过第一次在器件120的位置在器件140是KGD的情况下测试，且之后在器件140的位置在器件120是KGD的情况下，完全地进行测试。

图6A和6B示出了包括半导体器件200，220和240的第二器件组态。外部数据端口包括器件200的北面端口焊盘和器件240的南面端口焊盘。偶数的端口焊盘N0和N2(器件200)和S0以及S2(器件240)被设置为接收端口来接收来自附加的测试器(没有示出)的数据。奇数端口焊盘N1和N3(器件200)和S1以及S3(器件240)被设置为发射端口来发射数据到附加的测试器。

在图6A的组态中存在四个内部数据端口。四个内部数据端口是：器件200的南面端口；器件220的北面和南面端口；以及器件240的北面端口。器件200的南面端口焊盘和器件220的北面端口焊盘通过测试板以一对一对应方式连接，例如，器件200端口焊盘S0和器件220端口焊盘N0通过比特线210—0连接。器件220南面端口焊盘和器件240北面端口焊盘以一对一对应方式连接，例如，器件220端口焊盘S0和器件240端口焊盘N0通过比特线230—0连接。

像在先前的实例中的，使用两个测试阶段来进行内部数据端口的SBD测试。在第一阶段中，内部数据路径按照如图6A所示设置。在第二阶段中，内部数据路径按照如图6B所示设置。每一个阶段将依次解释。

在第一阶段中，测试偶数的内部端口。像在图5A中的器件120和140来分别配置器件200和240。在直接的传递组态中配置器件220，例如，端口焊盘N0和端口焊盘S0双向通信，等。能够做出这种组态，例如，通过使ATE设置器件220和240的模式注册表集中的测试模式字段(器件220的组态可能不是测试组态，但是也可能是)。

一旦完成了数据路径配置，ATE像在先前的实例中那样继续进行比特图形测试来测试四个内部数据端口的偶数的端口焊盘。因为和先前实例相比数据将多通过一个点对点总线，所以不同于先前的实例的路径是在组态的内部。

一旦比特图形测试完成了这个设置，ATE按照如图6B(就像图5B中器件120和140分别组态的那样)的组态继续进行器件200和240的配置来测试奇数的内部端口焊盘，像在先前的实例中那样。

当本测试周期结束，器件220的SBD功能被完全的测试。如果器件200和240是KGD，另一候选器件能够代替器件220并且可以重复测试周期，此外，如果所有器件是DUT，器件200和器件240能够交换，且新的候选器件插入器件220的位置，且重复测试周期。这个过程在两个测试周期中完全地测试器件200，最初和第二器件220，以及器件240的SBD功能。

图7示出了包括5个半导体器件300，310，320，340和350的第三器件组态。外部数据端口包括器件310和320的北面端口焊盘和器件340和350的南面端口焊盘。偶数的端口N0和N2(器件310和320)和S0以及S2(器件340和350)被设置为接收端口来接收来自附加的测试器(没有示出)的数据。奇数端口焊盘N1和N3(器件310和320)和S1以及S3(器件340和350)被设置为发射端口来发射数据到附加的测试器。

在图7的组态中存在六个内部数据端口。六个内部数据端口是：器件310和320的南面端口；器件300的南面和北面端口；以及器件340和350的北面端口。器件310和320的一半南面端口焊盘分别连接到器件300的北面端口焊盘的分别一半，例如：器件310端口焊盘S1通过比特线330—0连接到器件300端口焊盘N0；器件310端口焊盘S2通过比特线330—1连接到器件300端口焊盘N1；器件320端口焊盘S0通过比特线330—2连接到器件300端口焊盘N2；器件320端口焊盘S2通过比特线330—3连接到器件300端口焊盘N3。类似的连接将器件340和350的一半北面端口焊盘通过比特线360—0，360—1，360—2，和360—3分别连接到器件300的南面端口焊盘的分别一半。

在这个实例中，相当于先前实例中两倍的外部端口焊盘可以使用。因此，器件300的所有端口焊盘可被同时测试。在器件310上在N0输入的数据信号，例如，传递到端口焊盘S1，被驱动到在器件300上的端口焊盘N0，传递到端口焊盘S0，被驱动到在器件340上的端口焊盘N1，传递到端口焊盘S1，被驱动到ATE。同时，在器件340上的端口S0输入的另一数据信号传递到端口焊盘N1，在比特线360—0和330—0与第一数据信号交叉到在器件310上的端口焊盘S1，传递到端口焊盘N1，被驱动到ATE。其它的ATE输入和输出类似的穿过其它的外部和内部端口焊盘。

如图7所示的组态的一个应用是对除了器件300外的所有器件使用KGD。注意到在所有KGD上的半数的内部端口仍然可用，且能够连接到第二测试槽并用于以类似对器件300的方式测试第二DUT，

通常优选的或者使用其它DUT或者KGD来测试DUT的SBD功能。但是，可以在一些DUT SBD端口焊盘和其它在同一DUT的SBD端口焊盘配对处建立器件组态。图8A和8B示出了这样的一个组态；图9A，9B和9C示出了另一个。

图8A，像图5A一样，示出了两器件测试组态。但是，在图8A的组态中，仅有的一个外部端口是器件400的北面端口。器件400端口焊盘N0和N2接收来自附加的ATE的数据信号；器件400端口焊盘N1和N3发射数据信号到附加的ATE。

在图8A中，存在三个内部SBD端口。器件400的南面端口和器件420的北面端口以一对一端口焊盘对应方式连接，例如，器件400端口焊盘S0通过比特线410—0和器件420端口焊盘N0连接，等。器件420的南面端口和自己连接——端口焊盘S0通过比特线430—0和端口焊盘S2连接，并且端口焊盘S1通过比特线430—1和端口焊盘S3连接。

使用两个测试阶段来测试器件420的SBD功能。在第一测试阶段中，ATE发射第一数据信号到器件400端口焊盘N0并发射第二数据信号到器件400端口焊盘N2。第一数据信号被内部发送到器件400端口焊盘S0，在比特线410—0上驱动到器件420端口焊盘N0，内部发送到器件420端口焊盘S0，在比特线430—0上驱动到器件420端口焊盘S2，再次被内部发送到器件420端口焊盘N2，在比特线410—2上驱动到器件400端口焊盘S2，被内部发送到器件400端口焊盘N3，并被驱动到ATE。同时，第二数据信号被内部发送到器件400端口焊盘S2，在比特线410—2，430—0和410—0上被反向驱动，到达器件400端口焊盘S0，被内部发送到器件400端口焊盘N1，并被驱动到ATE。

在第二测试阶段中，器件400的内部数据路径如图8B所示被重新撇之，使得器件400端口焊盘S1和S3是器件400的有效SBD焊盘。再一次驱动测试比特图形到器件400，这次测试与比特线410—1，430—1，和410—3连接的端口焊盘。

在第二测试阶段后，器件420的所有端口焊盘经过了SBD功能的测试。

一另外的测试器件组态设置如图9A，9B和9C所示，这个组态对包括单一的器件，DUT。在图9A和9B中，器件500的北面端口用于和ATE单向通信，且器件500的南面端口和它自己连接来形成内部端口。在图9C中，器件500的南面端口和北面端口交换角色。

测试所有SBD端口焊盘需要四个测试阶段。图9A示出了第一测试阶段，在第一测试阶段中，ATE发射第一数据信号到器件500端口焊盘N0以及第二数据信号到器件500端口焊盘N2。第一数据信号被内部发送到器件500端口焊盘S0，在比特线510—0上驱动到器件500端口焊盘S2，被内部发送到器件500端口焊盘N3，并被驱动到ATE。同时，第二数据信号被内部发送到器件500端口焊盘S2，被在比特线510—0上反向驱动，到达器件500端口焊盘S0，被内部发送到器件500端口焊盘N1，被驱动到ATE。

在第二测试阶段中，器件500内部数据路径如图9B所示重新配置，使得器件500端口焊盘S1和S3是器件的有效SBD焊盘。再次驱动测试比特图形到器件400，这次测试和比特线510—1连接的端口焊盘。

为测试北面端口的SBD功能，第三和第四测试阶段使用将图9A和9B中北面和南面端口的角色交换的器件组态(第三测试阶段如图9C所示)。在第三测试阶段中，比特线520—0测试在器件500端口焊盘N0和N2之间的SBD功能。在第四测试阶段中，测试在端口焊盘N1和N3之间的比特线(没有示出)。

本领域技术人员将认识到能够预想很多其它的器件组态改变。例如，两个连续的DUT能够占据器件220(图6A)或器件300(图7)的位置。多数器件具有大大超过所述四个比特的数据端口宽度——所示连接图形能够仅仅在每一端口对每一附加的四比特宽度重复。其它另外的内部器件交叉连接图形和器件到器件端口焊盘安排也是可行的，虽然相信最简单的器件布局将通常来自将相邻的端口焊盘配对的电路系统。

用在所述实施例中的测试板构造的解释的直接说明被省略了。相信提供这里所做出的器件到器件线路安排的图解，这样一个测试板的布局对本领域的技术人员是容易的。

虽然先前描述的重点是在SBD测试上，本发明的实施例也能够用于所有以单向ATE连接测试DUT的一些情况中。

Claims

1.一种用于测试具有外部数据端口和至少一个内部数据端口的器件组态的方法，其中所述每一数据端口包括焊盘，且其中所述外部和内部数据端口的焊盘支持同步双向(SBD)数据信令，该方法包括：

2.如权利要求1所述的方法，进一步包括将至少一个内部数据端口的第三焊盘连接到内部数据端口的第四焊盘，且在发送第一和第二写入信号之后，在器件组态的至少一个器件中设置内部数据路径来协作的进行如下步骤：

将在外部数据端口的第一焊盘接收的第三写入信号发送到内部数据端口的第三焊盘的输出驱动器；

将在外部数据端口的第二焊盘接收的第四写入信号发送到内部数据端口的第四焊盘的输出驱动器；

将由内部数据端口的第三焊盘的接收器接收的信号作为第三读取信号发送到外部数据端口的第三焊盘，以及

将由内部数据端口的第四焊盘的接收器接收的信号作为第四读取信号发送到外部数据端口的第四焊盘。

3.如权利要求1所述的方法，进一步包括将至少一个内部数据端口的第三焊盘连接到内部数据端口的第四焊盘，并且，作为设置内部数据路径的一部分，在器件组态的至少一个器件中设置内部数据路径来协作的进行如下步骤：

将在外部数据端口的第五焊盘接收的第三写入信号发送到内部数据端口的第三焊盘的输出驱动器；

将在外部数据端口的第六焊盘接收的第四写入信号发送到内部数据端口的第四焊盘的输出驱动器；

将由内部数据端口的第三焊盘的接收器接收的信号作为第三读取信号发送到外部数据端口的第七焊盘，以及

将由内部数据端口的第四焊盘的接收器接收的信号作为第四读取信号发送到外部数据端口的第八焊盘。

4.如权利要求1所述的方法，其中所述器件组态包括具有第一和第二SBD端口的单一待测器件：

其中所述第一SBD端口被指定为外部数据端口并且第二SBD端口被指定为内部数据端口，并且；

其中将至少一个内部数据端口的第一焊盘连接到内部数据端口的第二焊盘包括：在使得可内部连接到相同的第一SBD端口的任意两个端口焊盘都不外部连接的组态中，将第二SBD端口的半数端口焊盘分别外部连接到第二SBD端口的另一半端口焊盘上。

5.如权利要求1所述的方法，其中所述器件组态包括第一和第二器件，每一个具有第一和第二SBD端口：

其中所述第一器件第一SBD端口和第二器件第二SBD端口被指定为外部数据端口，并且第一器件第二SBD端口和第二器件第一SBD端口被分别指定为第一和第二内部数据端口；

其中将至少一个内部数据端口的第一焊盘连接到内部数据端口的第二焊盘包括将第一内部数据端口的焊盘分别和第二内部数据端口的焊盘互连；并且

其中在器件组态中设置内部数据路径包括设置第一和第二器件，使得外部数据端口的第一和第三焊盘和第一器件第一SBD端口相联系，外部数据端口的第二和第四焊盘和第二器件第二SBD端口相联系，内部数据端口的第一焊盘和第一内部数据端口相联系，并且内部数据端口的第二焊盘和第二内部数据端口相联系。

6.如权利要求5所述的方法，进一步包括在器件组态中交换第一和第二器件的位置并重复权利要求5中的步骤。

7.如权利要求1所述的方法，其中所述器件组态包括第一和第二器件，每一个具有第一和第二SBD端口，其中所述第一器件是一已知优良器件(KGD)且第二器件是一待测器件(DUT)：

其中所述KGD第一SBD端口被指定为外部数据端口，并且KGD第二SBD端口和DUT第一和第二SBD端口被分别指定为第一，第二和第三内部数据端口；

其中将至少一个内部数据端口的第一焊盘连接到内部数据端口的第二焊盘包括：在使得可内部连接到相同的第二内部数据端口焊盘的任意两个端口焊盘都不外部连接的组态中，将第一内部数据端口的焊盘和第二内部数据端口的焊盘分别互连，并且将第三内部数据端口的一半端口焊盘和第三内部数据端口的另一半端口焊盘分别外部连接；并且

其中在器件组态中设置内部数据路径包括：配置第一和第二器件，使得第一写入信号从外部数据端口的第一焊盘通过第一内部数据端口的第一焊盘传递到第二内部数据端口的第一焊盘，通过第三内部数据端口的第一焊盘传递到第三内部数据端口的第二焊盘，通过第二内部数据端口的第二焊盘传递到第一内部数据端口的第二焊盘，并作为第二读取信号离开外部数据端口的第四焊盘，且第二写入信号从外部数据端口的第二焊盘通过第一内部数据端口的第二焊盘传递到第二内部数据端口的第二焊盘，通过第三内部数据端口的第二焊盘传递到第三内部数据端口的第一焊盘，通过第二内部数据端口的第一焊盘传递到第一内部数据端口的第一焊盘，并作为第一读取信号离开外部数据端口的第三焊盘。

8.如权利要求1所述的方法，其中所述器件组态包括第一和第二KGD和一个DUT，每一个具有第一和第二SBD端口：

其中第一KGD第一SBD端口和第二KGD第二SBD端口被指定为外部数据端口，并且第一KGD第二SBD端口，DUT第一和第二SBD端口和第二KGD第一SBD端口被分别指定为第一，第二，第三和第四内部数据端口；

其中将至少一个内部数据端口的第一焊盘连接到内部数据端口的第二焊盘包括：将第一内部数据端口的焊盘和第二内部数据端口的焊盘分别互连，以及将第三内部数据端口的焊盘和第四内部数据端口的焊盘分别互连；并且

其中在器件组态中的设置内部数据路径包括：配置KGD和DUT，使得第一写入信号从在第一KGD上的第一外部数据端口焊盘，通过第一内部数据端口的第一焊盘传递到第二内部数据端口的第一焊盘，通过第三内部数据端口的第一焊盘传递到第四内部数据端口的第一焊盘，并作为第二读取信号通过在第二KGD上的外部数据端口的第四焊盘离开，并且第二写入信号从在第二KGD上的外部数据端口的第二焊盘，通过第四内部数据端口的第一焊盘传递到第三内部数据端口的第一焊盘，通过第二内部数据端口第一焊盘传递到第一内部数据端口的第一焊盘，并作为第一读取信号离开在第一KGD上的第三外部数据端口焊盘。

9.如权利要求8所述的方法，其中所述方法同时测试第二和第三内部端口的一半焊盘，该方法进一步包括内部至少重新配置第一和第二KGD的数据路径来同时测试第二和第三内部端口的另一半焊盘。

10.如权利要求1所述的方法，其中所述器件组态包括第一，第二，第三和第四KGD和一个DUT，每一个具有第一和第二SBD端口：

其中所述第一KGD第一SBD端口，第二KGD第一SBD端口，第三KGD第二SBD端口，和第四KGD第二SBD端口被指定为外部数据端口，并且第一KGD第二SBD端口，第二KGD第二SBD端口，DUT第一和第二SBD端口，第三KGD第一SBD端口，以及第四KGD第一SBD端口被分别指定为第一，第二，第三，第四，第五，第六内部数据端口；

其中将至少一个内部数据端口的第一焊盘连接到内部数据端口的第二焊盘包括：第一内部数据端口的一半焊盘和第三内部数据端口的一半焊盘分别互连，第二内部数据端口的一半焊盘和第三内部数据端口的另一半焊盘分别互连，第四内部数据端口的一半焊盘和第五内部数据端口的一半焊盘分别互连，以及第四内部数据端口的另一半焊盘和第六内部数据端口的一半焊盘分别互连；并且

其中在器件组态中设置内部数据路径包括：配置四个KGD和DUT，使得使用与在待测器件上的SBD端口焊盘相同数量的写入信号同时测试所有在DUT上的SBD端口焊盘，其中所述每一KGD接收外部数据端口写入信号的四分之一并发送外部数据端口读取信号的四分之一，并且其中所述每一KGD与在DUT上的SBD端口焊盘的四分之一通信SBD数据。

11.一种半导体器件，包括：

正常数据路径，连接第一数据端口和器件的内部电路系统；

路径选择电路系统，在传递路径和测试路径之间选择。

12.如权利要求11所述的半导体器件，其中所述传递路径将在第一数据端口第一焊盘接收的数据发射到第二数据端口第一焊盘，并将在第二数据端口第一焊盘接收的数据发射到第一数据端口第一焊盘，并且将在第一数据端口第二焊盘接收的数据发射到第二数据端口第二焊盘，并将在第二数据端口第二焊盘接收的数据发射到第一数据端口第二焊盘。

13.如权利要求12所述的半导体器件，其中所述测试路径包括第一可配置测试连接，将在第一数据端口第一焊盘接收的数据发射到第二数据端口第一焊盘并将在第二数据端口第一焊盘接收的数据发送到第一数据端口第二焊盘。

14.如权利要求13所述的半导体器件，其中所述测试路径包括第二可配置测试连接，将在第一数据端口第一焊盘接收的数据发射到第二数据端口第二焊盘并将在第二数据端口第二焊盘接收的数据发送到第一数据端口第二焊盘。

15.如权利要求11所述半导体器件，其中所述路径选择电路系统包括一组交叉连接交换元件，其可配置来允许数据在多个两焊盘对一焊盘映射中的第一数据端口焊盘和第二数据端口焊盘之间传递。

16.如权利要求15所述半导体器件，其中所述每一个两焊盘对一焊盘映射允许在数据端口中的一个上的两个焊盘接收和发射的单向数据被分别转换为在其它数据端口的一个焊盘上接收和发射的双向数据。

17.如权利要求15所述半导体器件，其中所述交叉连接交换元件组还可根据在第一数据端口焊盘和第二数据端口焊盘之间的至少一个一焊盘对一焊盘双向映射来配置。

18.如权利要求15所述半导体器件，每一数据端口焊盘连接至对应的SBD接收器和驱动器，每一接收器连接到两个交叉连接交换元件到相对数据端口的两个数据端口焊盘的驱动器。

19.如权利要求18所述半导体器件，其中所述路径选择电路系统进一步包括测试模式寄存器，测试模式寄存器产生至少一个测试模式信号来操作路径交换元件组。