CN113125941B - 用于芯片设计的探测方法及探测系统、探测装置 - Google Patents

Abstract

一种用于芯片设计的探测方法及探测系统、探测装置。该探测方法包括：复制芯片设计中待探测的时序路径通过的组合逻辑电路，并将该组合逻辑电路的输入端和输出端之间连接反相电路，得到被探测电路；在被探测电路中的任一连接路径上设置至少一个触发点，至少一个触发点与触发电路的输入端连接，触发电路的输出端与电压探测平台连接；向被探测电路施加测试信号，并将被探测电路响应于测试信号工作时，在至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过电压探测平台获得被探测电路的电压波形。该探测方法有利于提高芯片设计的工作性能。

Description

用于芯片设计的探测方法及探测系统、探测装置

技术领域

本公开的实施例涉及一种用于芯片设计的探测方法及探测系统、探测装置。

背景技术

在集成电路(例如系统级芯片(SOC，system on chip))设计，尤其是适应于高性能服务器的中央处理器和图形处理器超大规模集成电路(GPU VLSI，Graphic ProcessingUnit Very Large Scale Integration)芯片设计中，利用芯片电压频率的自适性变化来提升电路性能，是解决芯片设计中遇到的工艺变化带来的技术挑战的一种关键技术。动态测量芯片使用过程中电压-频率自适性变化时，所选择元件的关键路径或导通电阻是提高设计性能的关键因素之一。

发明内容

本公开的实施例提供一种用于芯片设计的探测方法及探测系统、探测装置。该探测方法有利于提高芯片设计的工作性能。

本公开至少一个实施例提供了一种用于芯片设计的探测方法，该探测方法包括：复制所述芯片设计中待探测的时序路径通过的组合逻辑电路，并将所述组合逻辑电路的输入端和输出端之间连接反相电路，得到被探测电路；在所述被探测电路中的任一连接路径上设置至少一个触发点，其中，所述至少一个触发点与触发电路的输入端连接，所述触发电路的输出端与电压探测平台连接；向所述被探测电路施加测试信号，并将所述被探测电路响应于测试信号工作时，在所述至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过所述电压探测平台获得所述被探测电路的电压波形。

例如，在本公开至少一实施例提供的探测方法中，所述被探测电路施加的测试信号为所述被探测电路的组合逻辑电路在所述芯片设计中所在的时序路径工作时的工作信号。

例如，在本公开至少一实施例提供的探测方法中，所述反相电路包括N个串联的反相器，其中，N为≥1的奇数。

例如，在本公开至少一实施例提供的探测方法中，所述组合逻辑电路包括M个逻辑器件，所述至少一个触发点包括X个触发点，X和M分别为≥1的正整数。

例如，在本公开至少一实施例提供的探测方法中，在所述被探测电路中的任一连接路径上设置所述至少一个触发点，包括：在所述组合逻辑电路的输入端、所述M个逻辑器件的输出端的其中至少之一设置Y个触发点，其中，Y＜X且Y≤M+1，所述Y个触发点的每个与所述触发电路连接，将所述组合逻辑电路响应于所述测试信号工作时，在所述Y个触发点产生的触发信号通过与所述Y个触发点对应连接的触发电路分别传输至所述电压探测平台，以通过所述电压探测平台获得所述组合逻辑电路的Y个电压波形，从所述Y个电压波形中获得所述Y个触发点对应的所述组合逻辑电路中逻辑器件的电压波形。

例如，在本公开至少一实施例提供的探测方法中，将所述Y个电压波形的其中之一作为参考电压波形。

例如，在本公开至少一实施例提供的探测方法中，将所述Y个电压波形中其它电压波形与所述参考电压波形进行比较，以获得所述Y个电压波形中其它电压波形中的延时信息。

例如，在本公开至少一实施例提供的探测方法中，所述Y个触发点包括第一触发点，所述触发电路包括第一触发电路，所述M个逻辑器件包括第一逻辑器件，所述第一逻辑器件的输入端与所述反相电路的输出端连接，在所述反相电路的输出端设置所述第一触发点，其中，所述第一触发点与所述第一触发电路的输入端连接，将所述组合逻辑电路响应于所述测试信号工作时，在所述第一触发点产生的触发信号通过所述第一触发电路传输至所述电压探测平台，以通过所述电压探测平台获得所述组合逻辑电路的第一电压波形，所述第一电压波形作为参考电压波形。

本公开至少一个实施例提供了一种用于芯片设计的探测装置，该探测装置包括：电路获得模块、触发点设置模块以及波形获得模块。电路获得模块包括被探测电路，所述被探电路包括复制所述芯片设计中待探测的时序路径通过的组合逻辑电路，并包括将所述组合逻辑电路的输入端和输出端之间连接的反相电路；触发点设置模块包括在所述被探测电路中的任一连接路径上设置的至少一个触发点以及触发电路，其中，所述至少一个触发点与所述触发电路的输入端连接，其中，所述触发电路的输出端与电压探测平台连接；波形获得模块配置为向所述被探测电路施加测试信号，并将所述被探测电路响应于测试信号工作时，在所述至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过所述电压探测平台获得所述被探测电路的电压波形。

本公开至少一个实施例提供了一种用于芯片设计的探测系统，该探测系统包括：电压测试平台以及如上述任一所述的探测装置。

本公开至少一实施例提供的探测方法，通过在被探测电路中的任一连接路径上设置至少一个触发点，在至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过电压探测平台获得被探测电路的电压波形，从而利用获得的被探测电路的电压波形，为探测芯片使用过程中的电压频率变化提供了更加准确的信息，以及精确测量组合逻辑电路的(例如各种逻辑门器件)延迟，以利于提高芯片设计的工作性能。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A为一种激光电压探测的工作原理示意图；

图1B为一种环形振荡器的工作频率探测的原理示意框图；

图2为本公开至少一实施例提供的一种用于芯片设计的探测方法的流程示意图；

图3为本公开至少一实施例提供的一种被探测电路示意图；

图4为本公开至少一实施例提供的一种组合逻辑电路的电路示意图；

图5为图4所示的组合逻辑电路和反相电路形成的被探测电路的示意图；

图6为图5所示的被探测电路的探测电压波形的电路示意图；

图7为本公开至少一实施例提供的一种用于芯片设计的探测装置的示意图；

图8为本公开至少一实施例提供的图7中的触发点设置模块的示意图；以及

图9为本公开至少一实施例提供的一种用于芯片设计的探测系统的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

图1A为一种激光电压探测的工作原理示意图；图1B为一种环形振荡器的工作频率探测的原理示意框图。

通常，在芯片设计中，使用门包和线包(gate-pack and wire-pack)的方法构建环形振荡器(RO，Ring Oscillator)，并进行统计建模，使探测系统能够控制正确的参数，以提高信号设计的新能。随着高性能服务器中央处理器和图形处理器技术的发展，集成密度逐渐增加，对集成电路故障或性能分析方法的要求发生了巨大的变化。激光电压探测(LVP，Laser Voltage Probe)是一种全光学激光技术。图1A显示了激光电压探测的工作原理。

如图1A所示，激光电压探测是一种基于激光的电压和时序波形采集系统，用于对倒装芯片进行故障分析。被探测器件DUT(detection unit)被去封装，以便暴露硅表面，使用背面机械减薄工具对硅衬底进行机械减薄。然后将减薄后的被探测器件DUT安装在可移动平台上，并连接到电刺激源。例如，激光电压探测使用双红外激光器来执行设备成像和波形采集。例如，一个激光器用于从设备获取图像或波形，而另一个激光器提供参考信号，该参考信号可用于从所获取的信号数据中减去不想要的噪声。例如，脉冲产生器PG(pulsegenerator)产生一个频率为f＝11MHZ的脉冲，并入射到被探测器件DUT。激光电压探测技术对被探测器件DUT进行测试时，可以使用1319纳米或1064纳米连续激光方法进行测量。例如，激光产生1319纳米的探测光束通过激光扫描显微镜LSM(laser scanningmicroscopy)、分光片PBS(pulse beam split)和光学镜片MO(mirror optical)将探测光束聚焦在被探测器件DUT的背面(硅背面)，例如探测光束打到当前探测器件的某一个晶体管上，会反射一个光信号。将该光信号传输至频谱分析仪，使用频谱分析仪提取频率信息。基于该频率信息可以获得被探测的晶体管的工作频率。

在上述方法中，使用激光电压探测LVP的方法探测被探测器件DUT的频率，但是采样得到的频率只能反映被探测器件DUT的整体是否发生延迟等，并不能知道被探测器件DUT中的每一个逻辑电路(与门，或非门，反相器)是否发生延迟，也就是无法精确到被探测器件DUT内的每一个具体的晶体管哪一个出了问题。其次，被探测器件DUT在被测试时被施加测试信号(例如上述电刺激源所施加)进行频率的探测，该测试信号与被探测器件DUT的实际工作信号并不一定相同，由此，得到的采样频率用于评价时序路径的延时与否不够准确。

如图1B所示，在传统方法中，将带有采样电路的环形振荡器RO，利用激光电压探测LVP方法计数给定的多个频率采样周期内的频率数，该频率数与参考频率进行比较，将环形振荡器RO频率计数发送到计数寄存器CR(count register)，允许测试系统读取环形振荡器的频率。在上述过程中，需要整个关键电路运行多个周期，并以频率数的平均计数作为静态测量到的频率。如此，每个周期的测量数据的工作状态可能有所差异，而没有一个采样的基准参考点，采样频率值不够准确。

本公开至少一实施例提供一种用于在芯片设计的探测方法包括：复制芯片设计中待探测的时序路径通过的组合逻辑电路，并将组合逻辑电路的输入端和输出端之间连接反相电路，得到被探测电路；在被探测电路中的任一连接路径上设置至少一个触发点，至少一个触发点与触发电路的输入端连接，触发电路的输出端与电压探测平台连接；以及向被探测电路施加测试信号，并将被探测电路响应于测试信号工作时，在至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过电压探测平台获得被探测电路的电压波形。

本公开上述实施例提供的用于在芯片设计的探测方法，通过在被探测电路中的任一连接路径上设置至少一个触发点，在至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过电压探测平台获得被探测电路的电压波形，从而利用获得的被探测电路的电压波形，为探测芯片使用过程中的电压频率变化提供了更加准确的信息，以及精确测量组合逻辑电路的(例如各种逻辑门器件)延迟，以利于提高芯片设计的工作性能。

下面结合附图对本公开的实施例及其示例进行详细说明。

图2为本公开至少一实施例提供的一种用于芯片设计的探测方法的流程示意图。图2所示的本公开实施例提供的用于芯片设计的探测方法包括步骤S101-步骤S103。

步骤S101：复制芯片设计中待探测的时序路径通过的组合逻辑电路，并将组合逻辑电路的输入端和输出端之间连接反相电路，得到被探测电路。

图3为本公开至少一实施例提供的一种被探测电路示意图。

如图3所示，芯片设计中待探测的时序路径通过组合逻辑电路110，组合逻辑电路110与反相电路130连接。例如，组合逻辑电路110的输入端和输出端之间连接反相电路130，即，组合逻辑电路110的输入端与反相电路130的输出端连接，组合逻辑电路110的输出端与反相电路130的输入端连接，得到被探测电路。该被探测电路例如为环形振荡器。

例如，在一些实施例中，反相电路包括N个串联的反相器，其中，N为≥1的奇数。如图3所示，反相电路130包括多个串联的反相器131，例如7个反相器131。例如，反相电路130的反相器131的个数为奇数即可以实现反相功能，本公开实施例不以此为限。

图4为本公开至少一实施例提供的一种组合逻辑电路的电路示意图。图5为图4所示的组合逻辑电路和反相电路形成的被探测电路的示意图。下面结合图4和图5的介绍得到被探测电路的过程。

例如，如图4所示，在芯片设计中待探测的时序路径为触发器201和触发器206之间的时序路径，该时序路径通过组合逻辑电路210。例如，组合逻辑电路210包括串联连接的与门202、或非门203、反相器204以及与门205。触发器201的输出端301和组合逻辑电路210的输入端连接，触发器206的输入端306和组合逻辑电路210的输出端连接。需要说明的是，本公开实施例不以组合逻辑电路210的具体结构为限。图4所示的组合逻辑电路210的电路结构作为示意性说明。将组合逻辑电路210复制出来到图5所示的电路中，在组合逻辑电路210的输入端302和输出端307之间连接反相电路207。例如，反相电路207包括一个反相器2071。反相器2071的输入端2072和组合逻辑电路210的输出端307连接，反相器2071的输出端2073和组合逻辑电路210的输入端302连接，从而得到被探测电路。该被探测电路实现为环形振荡器。

步骤S102：在被探测电路中的任一连接路径上设置至少一个触发点，其中，至少一个触发点的每个与触发电路的输入端连接，触发电路的输出端与电压探测平台连接。

例如，在一些实施例中，如图3所示，可以在被探测电路的任一连接路径，例如，图中的反相电路130的两个直接连接的反相器131之间设置触发点151。触发点151例如在图中最左侧的反相器131的输出端。触发点151与触发电路120连接。例如，触发电路120包括缓冲器121。触发电路120的输出端122与电压探测平台连接。

例如，本公开实施例中的电压探测平台的工作原理可以如图1A所示。例如，电压探测平台还可以为集成电路物理故障探测工具中的一种，例如，电子束探测或电子束测试(EBT，electron beam test)、激光电压探测(LVP)、时间分辨发射(TRE，time resolvedemission)、皮秒成像电路分析(PICA，picosecond imaging circuit analysis)等。本公开实施例不以电压探测平台的具体类型为限制。

例如，在一些实施例中，组合逻辑电路包括M个逻辑器件，至少一个触发点包括X个触发点，X和M分别为≥1的正整数。例如，如图3所示，组合逻辑电路110包括一个与门111，与门111的输入端112与反相器的输出端108连接，与门111的另一输入端113接收使能信号。此时，M的取值为1。例如，在图3所示的被探测器件中，可以在与门111的输入端112、与门111的输出端(即反相电路的输入端101)、反相电路130的多个反相器的输出端(102/103//104/105/106/107/108)上设置触发点。在电压探测平台的分辨率允许的情况下，也可以在与门111的输入端112设置多个触发点。本公开实施例不限于触发点的数量。

图6为图5所示的被探测电路的探测电压波形的电路示意图。

例如，如图6所示，组合逻辑电路210包括与门202、或非门203、反相器204以及与门205。此时，M的取值为4。可以在与门202的输入端302、与门202的输出端303(或者说或非门203的输入端)、或非门203的输出端304(或者说反相器204的输入端)、反相器204的输出端305(或者说与门205的输入端)和与门205的输出端307上设置触发点。

例如，在一些实施例中，如图3所示，在被探测电路中的任一连接路径上设置所述至少一个触发点，包括：在组合逻辑电路的输入端、M个逻辑器件的输出端的其中至少之一设置Y个触发点，其中，Y＜X且Y≤M+1。所述Y个触发点的每个与所述触发电路连接。例如，如图6所示，Y个触发点为在组合逻辑电路210上设置的触发点。Y个触发点可以设置在与门202的输入端302、与门202的输出端303(或者说或非门203的输入端)、或非门203的输出端304(或者说反相器204的输入端)、反相器204的输出端305(或者说与门205的输入端)以及与门205的输出端307。由此可以对应于组合逻辑电路的逻辑门器件进行精准探测。例如，图6中设置在与门202的输入端302的第一触发点401和第一触发电路510连接。设置在反相器204的输入端304的第二触发点402和第二触发电路520连接。例如，第一触发电路510包括缓冲器511。例如，第二触发电路520包括缓冲器521。

例如，如图3所示，Y个触发点还可以设置在与门111的输入端112、与门111的输出端(即反相电路的输入端101)。例如，图3中设置的触发点151与触发电路120连接。

步骤S103：向被探测电路施加测试信号，并将被探测电路响应于测试信号工作时，在至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过电压探测平台获得被探测电路的电压波形。

例如，在一些实施例中，如图3所示，向被探测电路施加测试信号，并将被探测电路响应于测试信号工作时，在触发点151产生的触发信号通过触发电路120传输至电压探测平台，通过电压探测平台(例如频谱分析)获得被探测电路的电压波形。例如，该电压波形为反相电路130中反相器131的波形，该电压波形的频率信息与组合逻辑电路110的频率信息对应，在所获得的电压波形中可以得到组合逻辑电路110的工作频率。由此，可以基于组合逻辑电路110的工作频率确定组合逻辑电路110是否出现异常。通过电压波形获得工作频率的方式更加准确。

例如，在图3中，反相电路130的输出端108还与缓冲器140连接，并通过缓冲器140的输出端141将被探测器件的工作信号输出。

例如，在一些实施例中，被探测电路施加的测试信号为被探测电路的组合逻辑电路在芯片设计中所在的时序路径工作时的工作信号。由此，被探测电路在测试时所在的工作状态与其在芯片设计中所在的时序路径上的工作状态是一致的，使得探测得到的电压波形与实际工作状态下的电压波形更加一致，提高了探测结果的准确性。

例如，在一些实施例中，将组合逻辑电路响应于测试信号工作时，在Y个触发点产生的触发信号通过与Y个触发点对应连接的触发电路分别传输至电压探测平台，以通过电压探测平台获得组合逻辑电路的Y个电压波形，从Y个电压波形中获得Y个触发点对应的组合逻辑电路中逻辑器件的电压波形。如图6所示，以Y个触发点包括第一触发点401和第二触发点402为例，第一触发点401产生的触发信号通过第一触发电路510传输至电压探测平台，第二触发点402产生的触发信号通过第二触发电路520传输至电压探测平台。通过电压探测平台可以得到第一触发点401和第二触发点402对应的电压波形。例如，第一触发点401的电压波形对应于与门205输出的信号的取反信号，所以从第一触发点401的电压波形可以得到与门205的工作频率。例如，第二触发点402的电压波形对应于或非门203输出的信号，所以从第二触发点402的电压波形可以得到或非门203的工作频率。

例如，在一些实施例中，将Y个电压波形的其中之一作为参考电压波形。例如，将第二触发点402的电压波形作为参考电压波形。

例如，在一些实施例中，将Y个电压波形中其它电压波形与参考电压波形进行比较，以获得Y个电压波形中其它电压波形中的延时信息。例如，在反相器204的输出端再设置一个触发点，该触发点产生的触发信号经触发电路传输至电压测试平台得到电压波形。该电压波形与第二触发点402的电压波形进行比较，即将分别对应于反相器204的输入端和输出端的电压波形进行比较。由此可以看出两个电压波形是否存在延时，从该延时情况中，可以确定反相器204是否发生异常，从而利用获得的被探测电路的电压波形可以精确测量组合逻辑电路的(例如各种逻辑门器件)延迟。

例如，在一些实施例中，Y个触发点包括第一触发点，触发电路包括第一触发电路，M个逻辑器件包括第一逻辑器件，第一逻辑器件的输入端与所反相电路的输出端连接，在反相电路的输出端设置第一触发点，第一触发点与所述第一触发电路的输入端连接。将组合逻辑电路响应于所述测试信号工作时，在第一触发点产生的触发信号通过第一触发电路传输至电压探测平台，以通过电压探测平台获得组合逻辑电路的第一电压波形，第一电压波形作为参考电压波形。例如，如图6所示，第一逻辑器件(例如与门202)的输入端302与反相电路207的输出端2073连接，在反相电路2071的输出端2073，即第一逻辑器件的输入端302，设置第一触发点401，第一触发点401与第一触发电路510的输入端连接。将第一触发点401产生的触发信号通过第一触发电路510传输至电压探测平台，通过电压探测平台(例如频谱分析)得到被探测电路的第一电压波形。例如，该第一电压波形作为被探测电路的参考电压波形。例如被探测电路上的其它触发点对应的电压波形分别与该参考电压波形进行比较，继而得到被探测电路的组合逻辑电路的多个逻辑们器件的延迟信息。

本公开至少一实施例还提供一种用于芯片设计的探测装置。图7为本公开至少一实施例提供的一种用于芯片设计的探测装置的示意图。

如图7所示，用于芯片设计的探测装置600包括电路获得模块610、触发点设置模块620以及波形获得模块630。

例如，电路获得模块610包括被探测电路，所述被探电路包括复制所述芯片设计中待探测的时序路径通过的组合逻辑电路，并包括将所述组合逻辑电路的输入端和输出端之间连接的反相电路。如图3所示，芯片设计中待探测的时序路径通过组合逻辑电路110，组合逻辑电路110与反相电路130连接。例如，组合逻辑电路110的输入端和输出端之间连接反相电路130，即，组合逻辑电路110的输入端与反相电路130的输出端连接，组合逻辑电路110的输出端与反相电路130的输入端连接，得到被探测电路。该被探测电路例如为环形振荡器。

例如，触发点设置模块620配置为在所述被探测电路中的任一连接路径上设置的至少一个触发点以及触发电路，其中，所述至少一个触发点的每个与所述触发电路的输入端连接，其中，所述触发电路的输出端与电压探测平台连接。例如，在一些实施例中，如图3所示，可以在被探测电路的任一连接路径，例如，图中的反相电路130的两个直接连接的反相器131之间设置触发点151。触发点151例如在图中最左侧的反相器131的输出端。触发点151与触发电路120连接。例如，触发电路120包括缓冲器121。触发电路120的输出端122与电压探测平台连接。

例如，波形获得模块630配置为向被探测电路施加测试信号，并将被探测电路响应于测试信号工作时，在至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过电压探测平台获得被探测电路的电压波形。例如，如图3所示，向被探测电路施加测试信号，并将被探测电路响应于测试信号工作时，在触发点151产生的触发信号通过触发电路120传输至电压探测平台，通过电压探测平台(例如频谱分析)获得被探测电路的电压波形。例如，该电压波形为反相电路130中反相器131的波形，该电压波形的频率信息与组合逻辑电路110的频率信息对应，在所获得的电压波形中可以得到组合逻辑电路110的工作频率。由此，可以基于组合逻辑电路110的工作频率确定组合逻辑电路110是否出现异常。通过电压波形获得工作频率的方式更加准确。

例如，在一些实施例中，被探测电路施加的测试信号为被探测电路的组合逻辑电路在芯片设计中所在的时序路径工作时的工作信号。由此，被探测电路在测试时所在的工作状态与其在芯片设计中所在的时序路径上的工作状态是一致的，使得探测得到的电压波形与实际工作状态下的电压波形更加一致，提高了探测结果的准确性。

例如，在一些实施例中，反相电路包括N个串联的反相器，其中，N为≥1的奇数。如图3所示，反相电路130包括多个串联的反相器131，例如7个反相器131。例如，反相电路130的反相器131的个数为奇数即可以实现反相功能，本公开实施例不以此为限。

例如，在一些实施例中，组合逻辑电路包括M个逻辑器件，至少一个触发点包括X个触发点，X和M分别为≥1的正整数。例如，如图3所示，组合逻辑电路110包括一个与门111，与门111的输入端112与反相器的输出端108连接，与门111的另一输入端113接收使能信号。此时，M的取值为1。例如，在图3所示的被探测器件中，可以在与门111的输入端112、与门111的输出端(即反相电路的输入端101)、反相电路130的多个反相器的输出端(102/103//104/105/106/107/108)上设置触发点。例如，如图6所示，组合逻辑电路210包括与门202、或非门203、反相器204以及与门205。此时，M的取值为4。可以在与门202的输入端302、与门202的输出端303(或者说或非门203的输入端)、或非门203的输出端304(或者说反相器204的输入端)、反相器204的输出端305(或者说与门205的输入端)和与门205的输出端307上设置触发点。

例如，在一些实施例中，如图8所示，触发点设置模块620包括触发点设置子模块621、信号传输子模块622以及电压波形获得子模块623。触发点设置子模块621配置为在组合逻辑电路的输入端、M个逻辑器件的输出端的其中至少之一设置Y个触发点，其中，Y＜X且Y≤M+1，其中，Y个触发点的每个与所述触发电路连接。例如，如图6所示，Y个触发点为在组合逻辑电路210上设置的触发点。Y个触发点可以设置在与门202的输入端302、与门202的输出端303(或者说或非门203的输入端)、或非门203的输出端304(或者说反相器204的输入端)、反相器204的输出端305(或者说与门205的输入端)以及与门205的输出端307。由此可以对应于组合逻辑电路的逻辑门器件进行精准探测。例如，图6中设置在与门202的输入端302的第一触发点401和第一触发电路510连接。设置在反相器204的输入端304的第二触发点402和第二触发电路520连接。

例如，信号传输子模块622配置为将组合逻辑电路响应于测试信号工作时，在Y个触发点产生的触发信号通过与Y个触发点对应连接的触发电路分别传输至电压探测平台，以通过电压探测平台获得组合逻辑电路的Y个电压波形。例如，电压波形获得子模块623配置为从Y个电压波形中获得Y个触发点对应的组合逻辑电路中逻辑器件的电压波形。如图6所示，以Y个触发点包括第一触发点401和第二触发点402为例，第一触发点401产生的触发信号通过第一触发电路510传输至电压探测平台，第二触发点402产生的触发信号通过第二触发电路520传输至电压探测平台。通过电压探测平台可以得到第一触发点401和第二触发点402对应的电压波形。例如，第一触发点401的电压波形对应于与门205输出的信号的取反信号，所以从第一触发点401的电压波形可以得到与门205的工作频率。例如，第二触发点402的电压波形对应于或非门203输出的信号，所以从第二触发点402的电压波形可以得到或非门203的工作频率。

例如，在一些实施例中，Y个触发点包括第一触发点，触发电路包括第一触发电路，M个逻辑器件包括第一逻辑器件，第一逻辑器件的输入端与反相电路的输出端连接，在反相电路的输出端设置第一触发点，其中，第一触发点与第一触发电路的输入端连接，将组合逻辑电路响应于测试信号工作时，在第一触发点产生的触发信号通过第一触发电路传输至电压探测平台，以通过电压探测平台获得组合逻辑电路的第一电压波形，第一电压波形作为参考电压波形。例如，如图6所示，第一逻辑器件(例如与门202)的输入端302与反相电路207的输出端2073连接，在反相电路2071的输出端2073，即第一逻辑器件的输入端302，设置第一触发点401，第一触发点401与第一触发电路510的输入端连接。将第一触发点401产生的触发信号通过第一触发电路510传输至电压探测平台，通过电压探测平台(例如频谱分析)得到被探测电路的第一电压波形。例如，该第一电压波形作为被探测电路的参考电压波形。例如被探测电路上的其它触发点对应的电压波形分别与该参考电压波形进行比较，继而得到被探测电路的组合逻辑电路的多个逻辑们器件的延迟信息。

例如，在一些实施例中，将所述Y个电压波形的其中之一作为参考电压波形。例如，将图6中第二触发点402的电压波形作为参考电压波形。

例如，在一些实施例中，如图7所示，探测装置600还包括延时信息获得模块640。延时信息获得模块640配置为将Y个电压波形中其它电压波形与参考电压波形进行比较，以获得Y个电压波形中其它电压波形中的延时信息。例如，在反相器204的输出端再设置一个触发点，该触发点产生的触发信号经触发电路传输至电压测试平台得到电压波形。该电压波形与第二触发点402的电压波形进行比较，即将分别对应于反相器204的输入端和输出端的电压波形进行比较。由此可以看出两个电压波形是否存在延时，从该延时情况中，可以确定反相器204是否发生异常，从而利用获得的被探测电路的电压波形可以精确测量组合逻辑电路的(例如各种逻辑门器件)延迟。本公开实施例提供的用于芯片设计的探测装置利用获得的被探测电路的电压波形可以精确测量组合逻辑电路的(例如各种逻辑门器件)延迟，为探测芯片使用过程中的电压频率变化提供了更加准确的信息，以利于提高芯片设计的性能。

本公开至少一实施例还提供一种用于芯片设计的探测系统。图9为本公开至少一实施例提供的一种用于芯片设计的探测系统的示意图。

如图9所示，用于芯片设计的探测系统700包括电压测试平台710和图7所示的探测装置600。

例如，本公开实施例中的电压探测平台的工作原理可以如图1A所示。例如，电压探测平台还可以为集成电路物理故障探测工具中的一种，例如，电子束探测或电子束测试(EBT，electron beam test)、激光电压探测(LVP)、时间分辨发射(TRE，time resolvedemission)、皮秒成像电路分析(PICA，picosecond imaging circuit analysis)等。本公开实施例不以电压探测平台的具体类型为限制。

需要说明的是，探测系统700可以取得的技术效果可以参考探测装置600，这里不再详细赘述。

除了上述描述之外，有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种用于芯片设计的探测方法，包括：

复制所述芯片设计中待探测的时序路径通过的组合逻辑电路，并将所述组合逻辑电路的输入端和输出端之间连接反相电路，得到被探测电路；

在所述被探测电路中的任一连接路径上设置至少一个触发点，其中，所述至少一个触发点与触发电路的输入端连接，所述触发电路的输出端与电压探测平台连接；以及

向所述被探测电路施加测试信号，并将所述被探测电路响应于测试信号工作时，在所述至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过所述电压探测平台获得所述被探测电路的Y个电压波形，Y为大于1的整数；

将所述Y个电压波形的其中之一作为参考电压波形；

将所述Y个电压波形中其它电压波形与所述参考电压波形进行比较，以获得所述Y个电压波形中其它电压波形中的延时信息。

2.根据权利要求1所述的探测方法，其中，所述被探测电路施加的测试信号为所述被探测电路的组合逻辑电路在所述芯片设计中所在的时序路径工作时的工作信号。

3.根据权利要求1所述的探测方法，其中，所述反相电路包括N个串联的反相器，

其中，N为≥1的奇数。

4.根据权利要求1-3任一所述的探测方法，其中，所述组合逻辑电路包括M个逻辑器件，所述至少一个触发点包括X个触发点，

X和M分别为≥1的正整数。

5.根据权利要求4所述的探测方法，其中，在所述被探测电路中的任一连接路径上设置所述至少一个触发点，包括：

在所述组合逻辑电路的输入端、所述M个逻辑器件的输出端的其中至少之一设置Y个触发点，其中，Y＜X且Y≤M+1，

所述Y个触发点的每个与所述触发电路连接，

将所述组合逻辑电路响应于所述测试信号工作时，在所述Y个触发点产生的触发信号通过与所述Y个触发点对应连接的触发电路分别传输至所述电压探测平台，以通过所述电压探测平台获得所述组合逻辑电路的所述Y个电压波形，

从所述Y个电压波形中获得所述Y个触发点对应的所述组合逻辑电路中逻辑器件的电压波形。

6.根据权利要求5所述的探测方法，其中，

所述Y个触发点包括第一触发点，所述触发电路包括第一触发电路，所述M个逻辑器件包括第一逻辑器件，所述第一逻辑器件的输入端与所述反相电路的输出端连接，

在所述反相电路的输出端设置所述第一触发点，其中，所述第一触发点与所述第一触发电路的输入端连接，

将所述组合逻辑电路响应于所述测试信号工作时，在所述第一触发点产生的触发信号通过所述第一触发电路传输至所述电压探测平台，以通过所述电压探测平台获得所述组合逻辑电路的第一电压波形，

所述第一电压波形作为参考电压波形。

7.一种用于芯片设计的探测装置，包括：

电路获得模块，包括被探测电路，所述被探电路包括复制所述芯片设计中待探测的时序路径通过的组合逻辑电路，并包括将所述组合逻辑电路的输入端和输出端之间连接的反相电路；

触发点设置模块，包括在所述被探测电路中的任一连接路径上设置的至少一个触发点以及触发电路，其中，所述至少一个触发点的每个与所述触发电路的输入端连接，其中，所述触发电路的输出端与电压探测平台连接；

波形获得模块，配置为向所述被探测电路施加测试信号，并将所述被探测电路响应于测试信号工作时，在所述至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过所述电压探测平台获得所述被探测电路的Y个电压波形，Y为大于1的整数；

延时信息获得模块，配置为将所述Y个电压波形的其中之一作为参考电压波形，以及将所述Y个电压波形中其它电压波形与所述参考电压波形进行比较，以获得所述Y个电压波形中其它电压波形中的延时信息。

8.一种用于芯片设计的探测系统，包括：

电压测试平台；以及

根据权利要求7所述的探测装置。

Images