JP5733011B2 - 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 - Google Patents
欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 Download PDFInfo
- Publication number
- JP5733011B2 JP5733011B2 JP2011108376A JP2011108376A JP5733011B2 JP 5733011 B2 JP5733011 B2 JP 5733011B2 JP 2011108376 A JP2011108376 A JP 2011108376A JP 2011108376 A JP2011108376 A JP 2011108376A JP 5733011 B2 JP5733011 B2 JP 5733011B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- defect
- chip
- wafer
- defective chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
以下、第1実施形態を図1〜図13に従って説明する。
図1に示すように、半導体装置の製造システム1では、半導体装置の製造工程の順に多数(ここでは、k個)の製造装置A1〜Akが配置されている。これら製造装置A1〜Akは、ポッド(FOUPとも言う。)2に収容されて搬送される半導体基板(ウェハ)Wに対して所定の製造処理を施す。すなわち、製造装置A1〜Akでは、例えばイオン注入工程、不純物活性化工程、化学気相成長工程、レジストパターン形成工程、エッチング工程、アッシング工程や化学機械研磨工程等の製造処理が行われる。また、製造装置A1〜Akは、1つ又は複数の処理装置(図示略)を有している。例えばレジストパターンを形成する製造装置は、レジスト塗布装置と、加熱装置と、露光装置と、現像装置とを有している。なお、製造装置A1〜Akの中には、同じ製造装置が含まれることもある。
図2に示すように、欠陥検査システム20は、欠陥の有無、個数、密度、形状、サイズ、座標等を示す検査データを出力する欠陥検査装置30と、その検査データを用いて欠陥についての評価、具体的にはSEMレビューを行うレビュー装置50とを有している。
図3に示すように、欠陥検査装置30は、外観検査部31と、データ処理部35とを備えている。外観検査部31は、ステージ32と、レーザ光源33と、光検出部34とを備えている。
次に、レビュー装置50の内部構成例を説明する。
図5に示すように、欠陥管理装置60は、処理装置61と、その処理装置61に接続される、メモリ62、入力装置63、表示装置64、記憶装置65、ドライブ装置66及び通信装置67とを備えている。
図7に示すように、ウェハ処理が開始されると、まず、ウェハWに対して所定の製造処理が施される(ステップS1)。ここでは、ウェハWが製造装置A1→…→A21の順に搬送されて、そのウェハWに対して製造装置A1〜A21による製造処理が施される。そして、製造装置A21による製造処理が終了すると、ウェハWが欠陥検査システム20に搬送され、その欠陥検査システム20によってウェハW上の欠陥がインラインで検査される(ステップS2)。このとき、致命欠陥が検出されると、欠陥管理装置60において、その致命欠陥を含むチップが不良チップと判定され、その不良チップの座標等を示す不良チップ情報がデータベース70に格納される。
図8に示すように、まず、欠陥検査装置30の検査領域設定部36Cによって、欠陥検査を実施する検査領域の設定が行われる(ステップS10)。ここでは、不良チップ情報が未だ生成されていないため、ウェハW上の全てのチップ領域が検査領域に設定される。
次に、上記第1の欠陥検査処理において欠陥が検出された場合には、レビュー装置50において、その欠陥がSEMレビューされ、そのSEMレビューで生成されたSEMデータに基づいてADCが行われる(ステップS12)。このADCにおいて、各欠陥が致命欠陥であるか否かが判定される。ここでは、図10(a)に示すように、ウェハW上の1つの欠陥11Aが致命欠陥として判定される。
まず、欠陥検査装置30の検査領域設定部36Cは、不良チップ情報に基づいて、欠陥検査を実施する検査領域を設定する(ステップS10)。ここでは、図12(b)に示す不良チップ情報に基づいて、不良チップ10A〜10Cを除くチップ領域が検査領域に設定される。
なお、本実施形態において、欠陥検出部36Aは第1の検査部及び第2の検査部の一例、致命欠陥11A〜11Cは致命的な欠陥の一例、ステップS10,S11は第1の検査工程の一例、ステップS12は第1の判定工程の一例、ステップS13は第1の生成工程の一例である。また、ステップS15,S16は第2の検査工程の一例、ステップS17は第2の判定工程の一例、ステップS19は第2の生成工程の一例、ステップS6,S7は第3の検査工程の一例、製造装置A21,A41による製造工程は第1の製造工程の一例、製造装置A22,A42による製造工程は第2の製造工程の一例である。
(1)低い検査感度でウェハW全体を検査した際に致命欠陥が検出された場合に、その致命欠陥を含む不良チップと隣接するチップに欠陥があるか否かを、高い検査感度で検査するようにした。ここで、低い検査感度で検出された不良チップが大きな傷に起因して発生した不良チップである場合には、その傷の発生メカニズムから、不良チップの隣接領域にも傷が発生している可能性が高い。すなわち、低い検査感度で検出された不良チップと隣接するチップ領域には、致命欠陥が存在する可能性が高い。このため、上記方法によれば、致命欠陥の発生している可能性が高い領域を高感度で検査することができ、高精度に致命欠陥を検出することができる。これにより、欠陥検出の精度を向上させることができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態のインライン欠陥検査では、第2の欠陥検査処理を1回実行するようにしたが、その第2の欠陥検査処理を2回以上実行するようにしてもよい。例えば図14(a)に示すように、第1の欠陥検査処理(ステップS11)及びSEMレビュー・ADC(ステップS12)でチップ10Aが不良チップと判定され、1回目の第2の欠陥検査処理(ステップS16)及びSEMレビュー・ADC(ステップS17)でチップ10B,10Cが不良チップと判定されたとする。このとき、1回目の第2の欠陥検査処理で不良チップと判定されたチップ10B,10Cとそれぞれ隣接するチップ10G,10Hを検査領域に設定し、欠陥検出用の閾値を第2の閾値T2に設定し、2回目の第2の欠陥検査処理を実行するようにしてもよい。
・上記実施形態では、第1の欠陥検査処理(ステップS11)及びSEMレビュー・ADC(ステップS12)で不良チップと判定されたチップと隣接するチップのうち、レーザ光の走査方向に沿って隣接するチップのみを、第2の欠陥検査処理の検査領域に設定するようにした。これに限らず、図14(b)に示すように、第1の欠陥検査処理でチップ12Aが不良チップと判定された場合に、レーザ光の走査方向に沿ってチップ12Aと隣接するチップ12B,12Cと併せて、そのレーザ光の走査方向とは直交する方向に沿ってチップ12Aと隣接するチップ12D,12Eを、第2の欠陥検査処理の検査領域に設定してもよい。この場合において、チップ12D,12Eを検査する際には、例えば図14(b)の破線矢印で示すように、レーザ光の走査方向を、チップ12D→12A→12Eと順に走査する方向に変更した上で、第2の欠陥検査処理を実行すればよい。
・上記実施形態における欠陥検査システム20に、欠陥管理装置60を含めるようにしてもよい。
・上記実施形態では、所定の製造工程後(キープロセス工程後)のみにインライン欠陥検査を実行するようにしたが、例えば全ての製造工程後にインライン欠陥検査を実行するようにしてもよい。
A1〜Ak 製造装置
20 欠陥検査システム
30 欠陥検査装置
36 制御部
36A 欠陥検出部
36B 感度制御部
36C 検査領域設定部
50 レビュー装置
60 欠陥管理装置
70 データベース
80 電気的特性検査装置
Claims (6)
- ウェハ上の複数のチップに亘って第1の光を照射し、前記複数のチップの境界領域からの前記第1の光の散乱光強度より高い第1の閾値を超える前記第1の光の散乱により欠陥を検出する第1の検査工程と、
前記第1の検査工程にて検出された欠陥により、不良チップを判定する第1の判定工程と、
前記不良チップに隣接するチップに第2の光を照射し、前記境界領域からの前記第2の光の散乱を検出しないようにして前記隣接するチップからの前記第2の光の散乱を検出し、前記第1の閾値より小さい第2の閾値を超える前記隣接するチップからの前記第2の光の散乱により欠陥を検出する第2の検査工程と、
を有することを特徴とする欠陥検査方法。 - 前記判定工程の後に、前記不良チップの位置情報を示す不良チップ情報を生成する第1の生成工程を有し、
前記第2の検査工程の後に、
前記第2の検査工程にて検出された欠陥により、不良チップを判定する第2の判定工程と、
前記第2の判定工程にて判定された前記不良チップの位置情報を前記不良チップ情報に追加する第2の生成工程と、
を有することを特徴とする請求項1に記載の欠陥検査方法。 - 前記第1の検査工程は、前工程までに生成された前記不良チップ情報に基づいて、前記不良チップを除くウェハ上の欠陥を検出することを特徴とする請求項2に記載の欠陥検査方法。
- ウェハに対して所定の製造処理を施す第1の製造工程と、
前記第1の製造工程後のウェハ上に欠陥があるか否かを、請求項1〜3のいずれか1つに記載の欠陥検査方法にて検査する工程と、
前記検査後のウェハに対して、前記第1の製造工程の次工程の製造処理を施す第2の製造工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ウェハに対する全ての製造処理が終了した後に、前記不良チップを除く前記ウェハ上のチップに対して、電気的特性検査を含む機能試験を行う第3の検査工程を有することを特徴とする請求項4に記載の半導体装置の製造方法。
- ウェハ上の複数のチップに亘って第1の光を照射し、前記複数のチップの境界領域からの前記第1の光の散乱光強度より高い第1の閾値を超える前記第1の光の散乱により欠陥を検出する第1の検査工程を実行する第1の検査部と、
前記第1の検査工程にて検出された欠陥により不良チップと判定されたチップが存在する場合に、前記不良チップを除いて、前記不良チップに隣接するチップを検査領域に設定する検査領域設定部と、
前記第1の検査工程にて検出された欠陥により前記不良チップと判定されたチップが存在する場合に、前記検査領域設定部で設定された検査領域のチップに第2の光を照射し、前記境界領域からの前記第2の光の散乱を検出しないようにして前記検査領域のチップからの前記第2の光の散乱を検出し、前記第1の閾値より小さい第2の閾値を超える前記検査領域のチップからの前記第2の光の散乱により欠陥を検出する第2の検査工程を実行する第2の検査部と、
を有することを特徴とする欠陥検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011108376A JP5733011B2 (ja) | 2011-05-13 | 2011-05-13 | 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011108376A JP5733011B2 (ja) | 2011-05-13 | 2011-05-13 | 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012238801A JP2012238801A (ja) | 2012-12-06 |
JP5733011B2 true JP5733011B2 (ja) | 2015-06-10 |
Family
ID=47461430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011108376A Expired - Fee Related JP5733011B2 (ja) | 2011-05-13 | 2011-05-13 | 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5733011B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101410218B1 (ko) | 2013-06-03 | 2014-06-20 | 주식회사 고영테크놀러지 | 기판 내 미실장칩 검출방법 |
JP6171835B2 (ja) * | 2013-10-21 | 2017-08-02 | 富士通セミコンダクター株式会社 | 検査装置、検査方法および検査プログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100660A (ja) * | 2000-07-18 | 2002-04-05 | Hitachi Ltd | 欠陥検出方法と欠陥観察方法及び欠陥検出装置 |
JP5024162B2 (ja) * | 2008-03-31 | 2012-09-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体試験装置 |
-
2011
- 2011-05-13 JP JP2011108376A patent/JP5733011B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012238801A (ja) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5284792B2 (ja) | 検査サンプル上で検出された欠陥分類のための方法とシステム | |
CN108352063B (zh) | 用于区域自适应缺陷检测的系统及方法 | |
TWI784018B (zh) | 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法 | |
JP5275017B2 (ja) | 欠陥検査方法及びその装置 | |
TWI734720B (zh) | 檢查晶圓之系統及方法 | |
TW201625915A (zh) | 用於程序窗特徵化之虛擬檢測系統 | |
KR20180095715A (ko) | 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선 | |
TWI484169B (zh) | Charged particle line device | |
CN110892516B (zh) | 识别晶片上的干扰缺陷的来源 | |
US20150120220A1 (en) | Detecting IC Reliability Defects | |
TWI743340B (zh) | 用於偵測缺陷之方法、掃描電子顯微鏡及儲存一程式之非暫時性電腦可讀媒體 | |
US11880971B2 (en) | Inspection method and system | |
US9251581B1 (en) | Methods for promoting semiconductor manufacturing yield and classifying defects during fabricating a semiconductor device, and computer readable mediums encoded with a computer program implementing the same | |
JP6129651B2 (ja) | ラインパターンの形状評価方法及びその装置 | |
US11783470B2 (en) | Design-assisted inspection for DRAM and 3D NAND devices | |
JP5733011B2 (ja) | 欠陥検査方法、半導体装置の製造方法及び欠陥検査装置 | |
CN109314067B (zh) | 在逻辑及热点检验中使用z层上下文来改善灵敏度及抑制干扰的系统及方法 | |
US10380731B1 (en) | Method and system for fast inspecting defects | |
JP2009192473A (ja) | 集積回路パターンの欠陥検査方法、及びその装置 | |
US8526708B2 (en) | Measurement of critical dimensions of semiconductor wafers | |
JP5744965B2 (ja) | 欠陥検査方法及びその装置 | |
KR20210011657A (ko) | 반도체 소자의 분석 시스템 및 방법 | |
JP6031151B2 (ja) | 欠陥検査方法及びその装置 | |
JP2009206295A (ja) | 半導体欠陥検査装置、および半導体欠陥検査方法 | |
JP2009218570A (ja) | 欠陥管理システム及び欠陥管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5733011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |