CN114144730B - 叠对测量目标设计 - Google Patents

叠对测量目标设计 Download PDF

Info

Publication number
CN114144730B
CN114144730B CN202080052814.3A CN202080052814A CN114144730B CN 114144730 B CN114144730 B CN 114144730B CN 202080052814 A CN202080052814 A CN 202080052814A CN 114144730 B CN114144730 B CN 114144730B
Authority
CN
China
Prior art keywords
layer
photoresist layer
base pad
pitch
extensions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080052814.3A
Other languages
English (en)
Other versions
CN114144730A (zh
Inventor
宏·萧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN114144730A publication Critical patent/CN114144730A/zh
Application granted granted Critical
Publication of CN114144730B publication Critical patent/CN114144730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G03F1/86—Inspecting by charged particle beam [CPB]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70655—Non-optical, e.g. atomic force microscope [AFM] or critical dimension scanning electron microscope [CD-SEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706843—Metrology apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

装置区域包含至少第一光致抗蚀剂层及第二光致抗蚀剂层。第一层计量目标定位于基垫的所述第一层的各侧中的一者的边缘处。所述第一层计量目标具有小于装置间距的松弛间距。可同时获得次级电子图像及背向散射电子图像。

Description

叠对测量目标设计
相关申请案的交叉参考
本申请案主张于2019年7月24日提出申请且被指派给美国申请案第62/877,898号的临时专利申请案的优先权，所述临时专利申请案的公开内容特此以引用方式并入。
技术领域
本发明涉及一种半导体计量。
背景技术
半导体制造产业的演化对合格率管理且特定来说对计量及检验系统提出更高要求。临界尺寸不断收缩，但产业需要减少实现高合格率、高价值生产的时间。最小化从检测合格率问题到解决所述问题的总时间确定半导体制造商的投资回报率。
制作半导体装置(例如逻辑及存储器装置)通常包含使用许多制作过程来处理半导体晶片以形成半导体装置的各种特征及多个层级。举例来说，光刻是涉及将图案从光罩转印到布置于半导体晶片上的光致抗蚀剂的半导体制作工艺。半导体制作工艺的额外实例包含但不限于晶片清洁、热氧化、化学机械抛光(CMP)、蚀刻、介电及导电薄膜沉积、选择性外延生长、离子植入及快速热退火(RTP)。制作于单个半导体晶片上的多个半导体装置的布置可被分离成个别半导体装置。
半导体装置内的结构的相对位置被称为叠对(OVL)。晶片上的连续经图案化层之间的叠对误差的测量是集成电路制造中的过程控制技术。叠对准确度通常关于第一经图案化层相对于安置于其上方或下方的第二经图案化层如何准确地对准的确定以及第一图案相对于安置于同一层上的第二图案如何准确地对准的确定。
在半导体制造过程期间的各种步骤处使用计量过程来监测并控制一或多个半导体层过程。叠对误差是经监测及经控制的特性中的一者。叠对误差通常利用具有形成于工件(例如，半导体晶片)的一或多个层上的结构的叠对目标来确定。如果两个层或图案经适当地形成，那么一个层或图案上的结构相对于另一层或图案上的结构往往是对准的。如果两个层或图案并非经适当地形成，那么一个层或图案上的结构相对于另一层或图案上的结构往往是偏移或不对准的。叠对误差是在半导体制作过程的不同阶段所使用的图案中的任一者之间的不对准。
叠对计量目标经印刷以测量两个或更多个层之间的配准。晶片上的结构可呈光栅形式，且这些光栅可以是周期性的。如果两个层或图案经适当地形成，那么一个层或图案上的结构相对于另一层或图案上的结构可以是对准的。
叠对测量在集成电路制造过程中可以是重要的，这是因为其确保掩模层彼此对准。主要使用光学仪器对经设计测量目标执行叠对测量。经设计测量目标通常位于晶片上的裸片之间的切割线上。随着特征大小深度地按比例调整成纳米范围，从切割线中的测试图案测量的叠对有时与真实装置的叠对并不相关，这是因为所述测试图案之间的图案差异及特征大小差异。这可导致集成电路制造中的合格率损失。
基于扫描电子显微镜(SEM)图像的叠对测量是用于进阶纳米节点处的集成电路过程控制的选项。图1展示SEM系统及SEM图像的示意图，所述SEM图像具有可用于叠对测量的先前层(层1)及当前层(层2)两者。电子束图像已用于在蚀刻装置区域之后测量叠对。显影后检验(ADI)叠对测量在不类似真实装置的特定设计的叠对目标上的切割线中使用光学系统。另一先前方法使用高着陆能量(LE)电子束以在ADI处测量装置上的叠对方向。
叠对计量随着特征大小收缩而变得更加重要。光学叠对目标上的通常使用的光学计量可不能够与装置的叠对结果相关，这是因为光学目标的特征大小通常大于真实装置，且光学目标通常位于裸片的切割线中，远离真实装置。测试具有SEM的装置上的图案蚀刻后叠对测量通常称作蚀刻后检验(AEI)。装置测量上的AEI SEM-OVL与光刻过程后光学叠对测量(通常称作ADI)之间的差异称作非零偏移(NZO)。进阶纳米技术节点的更多集成电路制造设施是使用NZO来校准及控制叠对的。随着技术进一步进展，如果可能，那么集成电路制造商可需要装置上在ADI处的SEM叠对测量。然而，使用ADI层，先前层被掩埋在范围介于从数十纳米到数百纳米(取决于装置及层)的一或多个膜下边。在AEI处，先前层通常已通过蚀刻工艺暴露。先前层图案可位于距表面数百纳米的沟槽或孔的底部处，例如当前层图案所位于的地方。为了利用SEM测量叠对，电子需要具有足够能量以到达经掩埋图案，其中束斑点紧密得足以分辨所述经掩埋图案且仍具有足够能量以从样品表面返回。为分辨所述经掩埋图案，图案材料与背景材料之间应存在足够对比度。电子束在进入样品之后分散。电子束前进得越深，分散直径就越大。初级束的经增加着陆能量可帮助减少束分散，但高能量电子容易穿透经掩埋图案且减少经掩埋图案的对比度。对于一些动态随机存取存储器(DRAM)ADI层，先前层被深深地掩埋且电子束在空间上分散太多。因此，先前层图案无法在装置区域中进行分辨且在装置区域中测量叠对可为困难的。
切割线中的目标上的ADI光学叠对测量有时与真实装置中的叠对误差并不相关。集成电路制造商需要等待基于SEM的装置上叠对测量结果来进行校正。对于电子束ADI装置上叠对测量，光致抗蚀剂将被电子束损坏且高能电子也可能损坏集成电路装置。来自电子束的损坏可摧毁装置。
叠对测量通常在光致抗蚀剂蚀刻之后执行。如果光致抗蚀剂未对准那么就对晶片进行返工，但光致抗蚀剂图案在其被电子束命中时可受影响。因此，可执行光学成像以避免对装置的损坏。然而，用于光学成像的叠对目标必须大于在电子束成像中所使用的那些叠对目标。空间在半导体晶片上有限，而这会使用更多空间。
随着集成电路装置变得更复杂，需要测量的经改进目标设计及方法。
发明内容
在第一实施例中，提供一种装置。所述装置包含：装置区域中的基垫，所述基垫具有四个侧；及第一层中的多个延伸部，所述多个延伸部延伸超出所述基垫的所述侧。所述基垫包含至少第一光致抗蚀剂层及安置于所述第一层上的第二光致抗蚀剂层。所述第一层中的所述延伸部中的每一者包含第一层计量目标。所述第一层计量目标具有小于所述基垫的所述第二层中的装置间距的松弛间距。所述第二层可界定孔口图案。所述第二层覆盖每一第一层计量目标的至少一部分。
所述装置区域可以是DRAM装置的一部分。
所述装置可包含所述第二层的多个延伸部。所述第二层的所述延伸部中的每一者是所述第二层在所述基垫的所述四个侧中的一者的边缘处的一部分。所述第二层中的所述延伸部可延伸超出所述基垫的所述侧。
所述基垫在高度及宽度上可小于60μm。所述第一层的所述延伸部可小于所述基垫。
所述装置可包含安置于所述第二层的与所述第一层相对的侧上的第三层。所述第三层可包含所述第三层的多个延伸部。所述第三层的所述延伸部中的每一者可位于所述基垫的所述四个侧中的一者的边缘处。所述第三层可界定多个孔口。
所述松弛间距可以是所述装置间距的四分之一。在例子中，所述松弛间距是所述装置间距的八分之一。所述松弛间距可大于40nm。
在第二实施例中，提供一种方法。所述方法包含提供装置。所述装置包含：装置区域中的基垫，所述基垫具有四个侧；及第一层中的多个延伸部，所述多个延伸部延伸超出所述基垫的所述侧。所述基垫包含至少第一光致抗蚀剂层及安置于所述第一层上的第二光致抗蚀剂层。所述第一层中的所述延伸部中的每一者包含第一层计量目标。所述第一层计量目标具有小于所述基垫的所述第二层中的装置间距的松弛间距。所述第二层界定孔口图案。所述第二层覆盖每一第一层计量目标的至少一部分。
第一层叠对目标中的至少一者的图像是利用电子束计量工具获得的。所述获得包含同时获得所述第二层的次级电子图像及获得具有所述松弛间距的所述第一层的背向散射电子图像。使用处理器，利用图像执行计量。所述计量可以是叠对或临界尺寸。
所述第二层的所述次级电子图像可与所述第一层的所述背向散射电子图像相距非零距离。所述第二层的所述次级图像可与所述侧中的最靠近者相距非零距离。
所述松弛间距可不由所述电子束计量工具分辨且所述装置间距可由所述电子束计量工具分辨。
所述装置区域可以是DRAM装置的一部分。
所述方法可包含具有所述第二层的多个延伸部的装置。所述第二层的所述延伸部中的每一者是所述第二层在所述基垫的所述四个侧中的一者的边缘处的一部分。所述第二层的延伸部延伸超出所述基垫的所述侧。
所述装置可包含安置于所述第二层的与所述第一层相对的侧上的第三层。所述第三层包含所述第三层的多个延伸部。所述第三层的所述延伸部中的每一者是所述第三层在所述基垫的所述四个侧中的一者的边缘处的一部分。所述第三层界定多个孔口。所述方法进一步包括：获得具有所述孔口图案的第三层的次级电子图像；及获得所述第一层的背向散射电子图像，可同时获得所述次级电子图像及所述背向散射电子图像。
所述基垫在高度及宽度上可小于60μm。所述第一层的所述延伸部可小于所述基垫。所述松弛间距可大于40nm。
一种电子束计量工具可用于第二实施例的方法。
附图说明
为了更全面地理解本发明的性质及目的，应参考结合附图做出的以下详细说明，在附图中：
图1是图解说明使用SEM的叠对测量的图式；
图2是第一层中的装置附接的叠对目标设计的实施例；
图3是第二层中的装置附接的叠对目标设计的实施例；
图4是第三层中的装置附接的叠对目标设计的实施例；
图5展示第一层与第二层之间的边界区；
图6图解说明示范性间距；
图7图解说明图6的在自对准四重图案化之后的间距；
图8图解说明当前层图案对经掩埋先前层图案；
图9图解说明当前层的ACI对图8的经掩埋先前层图案；
图10图解说明第二层对先前层图案的另一实例；
图11图解说明第三层对图10的第二层及第一层；
图12是第二层中的装置附接的叠对目标设计的另一实施例；及
图13是根据本公开的方法的实施例的流程图。
具体实施方式
尽管将依据某些实施例描述所主张标的物，但包含不提供本文中所陈述的全部益处及特征的实施例的其它实施例也在本发明的范围内。可在不脱离本发明的范围的情况下做出各种结构、逻辑、过程步骤及电子改变。因此，本发明的范围仅通过参考所附权利要求书来界定。
本文中所公开的实施例利用叠对计量解决数个问题。首先，光学叠对目标通常定位成远离装置区域，且光学叠对目标设计不同于真实装置布局。设计的距离及差异有助于光学叠对测量与真实装置中的叠对值之间的相关问题。本文中所公开的实施例使得能够在ADI叠对测量期间在真实装置图案中通过基于SEM的叠对测量系统来经掩埋先前层成像。经掩埋先前图案的间距距致密真实装置图案是松弛的，这意味着其可相对地成像，以用于叠对测量。利用大视野(FoV)SEM系统，可在不移动载台的情况下测量使用本文中所公开的实施例的层的所有四个目标。这允许在X方向及Y方向两者上的高效叠对测量。
本文中所公开的实施例可实现使用实际装置布局来形成电子束叠对测量目标以形成当前层(其是在ADI步骤处的光致抗蚀剂图案)，且在具有松弛间距的外围处延伸到经掩埋先前层。因此，电子束可分辨图案，即使在高能量电子束穿透深入到样品中以到达先前层时分辨率已经折衷。这可与自对准四重图案化(SAQP)一起使用，这是因为多个图案化辅助层需要在光致抗蚀剂涂布及图案化之前沉积。
SAQP可在一行中应用自对准双重图案化(SADP)两次以实现有效间距四等分。利用SADP，通过膜在先前图案上的沉积或反应，后续接着蚀刻以移除水平表面上的所有膜材料来形成间隔件。这在侧壁上仅留下材料。通过移除原始经图案化特征，仅留下间隔件。然而，由于对于每条线存在两个间隔件，因此线密度现在已加倍。当SAQP应用SADP两次时，临界尺寸(CD)及特征之间的间隔各自由第一间隔件或第二间隔件界定。
图2是第一层中的装置附接的叠对目标设计的实施例。所述第一层包含基垫100中的装置阵列，所述基垫至少部分地由光致抗蚀剂制成。基垫100中的每一者具有四个侧，但具有较多侧的多边形基垫是可能的。基垫100还可被称为块。“基垫”可以是存储器装置的一部分(例如DRAM结构)，但本文中所公开的实施例可应用于具有类似形状或装置结构的其它设计。第一层中的基垫100中的至少一者包含延伸部101。延伸部101各自位于基垫100的四个侧中的一者的边缘处。可使用SAQP来形成基垫100及/或延伸部101。
延伸部101中的每一者包含第一层计量目标102。第一层计量目标102可包含通常定向在X方向或Y方向上的结构(例如，线或光栅)，尽管其它定向是可能的。
虽然在图2中图解说明四个延伸部101，但仅可使用两个。可使用具有Y方向上的计量目标结构的一个延伸部101以及具有X方向上的计量目标结构的一个延伸部101。还可使用具有X方向及Y方向上的计量目标结构的单个延伸部101。
图3是第二层中的装置附接的叠对目标设计的实施例。基垫200上的装置阵列包含第二层。第二层也至少部分地由光致抗蚀剂制成。第二层安置于第一层上。第二层可界定孔口图案。孔口可以是装置结构的一部分。
基垫100及/或第一层计量目标102可具有小于基垫200或延伸部201的装置间距的松弛间距。基垫100及/或第一层计量目标102的间距可以是松弛的，这是因为所述间距是掩埋的。松弛间距可帮助通过装置层的进行分辨。举例来说，第一层计量目标102可具有是装置间距(例如在图11中)的四分之一或是装置间距(例如在图8中)的八分之一的松弛间距。
第二层的延伸部201各自位于基垫200的四个侧中的一者的边缘处。延伸部201具有基垫200的装置间距。
如图3中所展示，延伸部101延伸超出基垫200。超出基垫200的延伸部101并非由基垫200或延伸部201覆盖。第一层计量目标102中的至少一些计量目标由基垫200覆盖。少于全部的第一层计量目标102由基垫200覆盖。
图4是第三层中的装置附接的叠对目标设计的实施例。第三层也至少部分地由光致抗蚀剂制成。第三层安置于第二层上。第三层可界定孔口图案。
第三层的延伸部301各自位于基垫300的四个侧中的一者的边缘处。延伸部301具有基垫300的装置间距。
如图4中所展示，延伸部201延伸超出基垫300。超出基垫300的延伸部201并非由基垫300、延伸部101或延伸部201覆盖。第一层计量目标102中的至少一些计量目标由基垫300覆盖。少于全部的第一层计量目标102由基垫300覆盖。
虽然仅展示三个层，但四个层、五个层或多于五个层是可能的。所述层中的每一者可包含基垫及延伸部，所述延伸部类似于第一层、第二层或第三层中所描述的那些延伸部。
延伸部201及延伸部301可包含较之稍后形成的层具有松弛间距的计量目标。
本文中所公开的实施例的至少第二层及第三层是真实装置。因此，延伸部被定位成接近真实装置。装置的设计的改变可并非是必需的。
延伸部101的松弛间距可以是基垫200或基垫300中的装置的图案间距的至少四倍。举例来说，松弛间距可大于40nm或大于100nm。
延伸部101、延伸部201及延伸部301延伸超出基垫300到装置结构之间的区中。
在例子中，基垫100在高度及宽度上是60μm或更少。在另一例子中，基垫100在高度及宽度上小于50μm。基垫200及基垫300与基垫100可以是大约相同大小。各种计量目标具有小于基垫100的尺寸的尺寸。SEM扫描场在尺寸上通常小于2μm。
图5展示第一层100与第二层200之间的边界区。第二层的基垫200定位于具有第一层计量目标102的第一层100之上。电子束的扫描场400(用虚线展示)可使基垫200的延伸部101及装置阵列两者成像。然而，扫描区域可排除位于基垫200与延伸部101之间的边缘处的区401(用影线展示)。将区401排除可避免负载效果。举例来说，扫描场400可以是1μm乘以2μm且区401可以是大约1μm乘以大约1μm。
如用图5所展示，可使第一层100及第二层200同时成像。第一层计量目标102于扫描场400中成像。第一层计量目标102中的某一部分是在第二层200之下。因此，通过第二层200中的孔口使第二层200之下的第一层计量目标102成像。这展示于图8中。
当制作图2到4的结构时，光刻工艺图案化装置区域同时清除外围区域中的光致抗蚀剂。如图5中所展示，电子束可使装置区域及外围区域两者同时成像。
图2到5中的叠对目标的装置区域可以是以下各项的一部分：DRAM装置、静态随机存取存储器(SRAM)装置、磁性随机存取存储器(MRAM)装置或其它存储器装置。逻辑装置或其它集成电路装置也可受益于本文中所公开的实施例。
图6到8的设计是用于DRAM作用区域(AA)形成。图6展示线450右边的致密单元区域及线450左边的松弛间距451的布局。线450右边的区域具有装置间距452。举例来说，松弛间距451可以是装置间距452的两倍。在例子中，装置间距452是实际装置结构且松弛间距451是与具有不同间距的装置间距452类似的结构，以用于叠对测量。
图7展示在SAQP之后的先前层图案。图8图解说明右边的当前层图案及左边的经掩埋先前图案，所述经掩埋先前图案具有来自图7的松弛间距。在450右边具有孔口的光致抗蚀剂是在通过孔口且在450左边看的在先前图案上方的当前层图案。孔口可允许蚀刻工艺切割先前图案以形成DRAM装置的最终作用区域。为执行叠对，将第一层计量目标与第二层的装置结构进行比较。因此，将第一层计量目标的松弛间距与第二层的装置间距进行比较，例如通过第二层中的孔口。
SEM的次级电子(SE)图像可用于获得图像且以高分辨率来测量当前层(例如，基垫200)，并且最小化来自当前层下边的先前层的干扰。同时，SEM的背向散射电子(BSE)图像可用于使具有松弛间距的经掩埋先前图案(例如，延伸部101)成像。图9图解说明当前层的ACI对图8的经掩埋先前层图案。
图10及11展示具有三个层的实例。图10图解说明第二层对先前层图案的另一实例。线表示第一层的间距。块表示通过第二层中的孔口成像的区域。在例子中，图10图解说明图3的下部块201。
图11图解说明第三层对图10的第二层及第一层。垂直矩形表示第三层。当比较三个层的叠对时，可将第三层的装置间距与第二层的装置间距进行比较。可将第一层的松弛间距与第二层的装置间距或第三层的装置间距进行比较。
图12是第二层中的装置附接的叠对目标设计的另一实施例。延伸部101与延伸部201的松弛间距位于原始装置区域内部。注意，表示原始装置区域的虚线框。原始装置区域与图12中展示的其它基垫大小相同，尽管不同装置区域是可能的。在图12的实施例中，延伸部101及延伸部201是装置区域的延伸部或者是从当前层的拉回部。图12的实施例将减少对邻近基垫的外围电路的效果。
先前，不同于真实装置，光学目标设计有图案。这些光学目标被放置于切割线中，远离真实装置。不同于先前光学目标，本文中所公开的实施例将真实装置布局用于光致抗蚀剂图案及经掩埋先前层，所述经掩埋先前层也是具有松弛间距的与外围装置相似的装置。所述经掩埋先前层可放置成靠近真实装置。装置可具有致密、重复图案且可定位成彼此接近，这减少了误差。这些目标上的叠对及临界尺寸均匀性(CDU)测量可与真实装置中的叠对值相关。
因此，本文中所公开的实施例可使用装置区域中的整个基垫的装置布局来形成多个计量目标以测量并控制ADI层中的光刻过程。这可用于测量例如叠对及CD等参数。CD测量了可位于单个层中的两个点之间的距离。叠对测量了两个层中的结构之间的对准，这可通过使用算法寻找每一层的重心而确定。可比较这些重心。
使用真实装置图案或装置相似图案的目标可获得装置有关或装置相关的测量结果。对于基于电子束的叠对计量，真实装置层可用于当前层。先前层图案化中的具有松弛间距的装置相似布局可定位于基垫的一或多个侧处，例如在装置阵列基垫的所有四个侧上。
半导体制造商可将目标设计成装置布局。电子束叠对系统可用于在ADI步骤期间成像及测量叠对。
图13是方法500的实施例的流程图。在501处提供装置。叠对目标可位于基垫的延伸部中。所述基垫可以是具有四个侧的装置区域，例如图3中所展示的基垫。所述基垫可包含至少第一光致抗蚀剂层及安置于第一层上的第二光致抗蚀剂层。叠对目标还包含多个第一层计量目标，例如在延伸部中。第一层计量目标中的每一者是第一层在基垫的四个侧中的一者的边缘处的一部分。第一层计量目标具有小于基垫的装置间距的松弛间距。第二层界定孔口图案。叠对目标具有通常在X方向及Y方向两者上延伸的结构。
在502处获得利用电子束计量工具的第一层叠对目标的图像。获得图像包含同时获得第二层的SE图像及获得具有松弛间距的第一层的BSE图像。
在503处利用图像执行计量。所述计量可以是叠对或临界尺寸。举例来说，可在第一层与第二层、第二层与第三层或第三层与第一层之间测量叠对。
在例子中，第二层的次级电子图像与第一层的背向散射电子图像相距非零距离。第二层的次级图像与基垫的侧中的最靠近者相距非零距离。举例来说，图5展示矩形扫描场。第二层的次级电子图像通过经排除区与第一层的背向散射电子图像分离。
松弛间距可不由电子束计量工具分辨。装置间距可由电子束计量工具分辨。
叠对目标可包含第二层的多个延伸部。第二层的延伸部中的每一者是第二层在基垫的四个侧中的一者的边缘处的部分。第二层的延伸部延伸超出基垫的侧。
叠对目标可包含第三层，像图4中所图解说明那样。所述第三层安置于第二层的与第一层相对的侧上。第三层包含第三层的多个延伸部。第三层的延伸部中的每一者是第三层在基垫的四个侧中的一者的边缘处的一部分。第三层界定多个孔口。执行计量可包含：获得具有孔口图案的第三层的次级电子图像；及获得具有松弛间距的第一层的背向散射电子图像，所述获得可同时发生。
第二层的延伸部及第三层的延伸部可任选地包含可具有松弛间距或装置间距的计量目标。
电子束计量工具可用于执行方法500。电子束计量工具可与处理器电子通信，所述处理器经组态以发送用于成像的指令及/或对所得图像执行计量。这可包含使用个人计算机脑系统、图像计算机、大型计算机系统、工作站、网络器具、互联网器具或其它装置。
尽管已关于一或多个特定实施例描述本公开，但应理解可在不脱离本发明的范围的情况下执行本发明的其它实施例。因而，本公开被视为仅受所附权利要求书及其合理阐释限制。

Claims (20)

1.一种用于半导体计量的装置，其包括：
装置区域中的基垫，所述基垫具有四个侧，其中所述基垫包含至少第一光致抗蚀剂层及安置于所述第一光致抗蚀剂层上的第二光致抗蚀剂层；
所述第一光致抗蚀剂层中的多个延伸部，所述多个延伸部延伸超出所述基垫的所述侧，其中所述第一光致抗蚀剂层中的所述延伸部中的每一者包含第一层计量目标，且其中所述第一层计量目标具有小于所述基垫的所述第二光致抗蚀剂层中的装置间距的松弛间距；并且
其中所述第二光致抗蚀剂层界定孔口图案，且所述第二光致抗蚀剂层覆盖所述第一层计量目标中的每一者的至少一部分。
2.根据权利要求1所述的装置，其中所述装置区域是DRAM装置的一部分。
3.根据权利要求1所述的装置，其中所述松弛间距大于40nm。
4.根据权利要求1所述的装置，其进一步包括所述第二光致抗蚀剂层的多个延伸部，其中所述第二光致抗蚀剂层的所述延伸部中的每一者是所述第二光致抗蚀剂层在所述基垫的所述四个侧中的一者的边缘处的一部分。
5.根据权利要求4所述的装置，其中所述第二光致抗蚀剂层中的所述延伸部延伸超出所述基垫的所述侧。
6.根据权利要求1所述的装置，其中所述基垫在高度及宽度上小于60μm，且其中所述第一光致抗蚀剂层的所述延伸部小于所述基垫。
7.根据权利要求1所述的装置，其进一步包括安置于所述第二光致抗蚀剂层的与所述第一光致抗蚀剂层相对的侧上的第三层，其中所述第三层包含所述第三层的多个延伸部，其中所述第三层的所述延伸部中的每一者位于所述基垫的所述四个侧中的一者的边缘处。
8.根据权利要求7所述的装置，其中所述第三层界定多个孔口。
9.根据权利要求1所述的装置，其中所述松弛间距是所述装置间距的四分之一。
10.根据权利要求9所述的装置，其中所述松弛间距是所述装置间距的八分之一。
11.一种用于半导体计量的方法，其包括：
提供装置，所述装置包含：
装置区域中的基垫，所述基垫具有四个侧，其中所述基垫包含至少第一光致抗蚀剂层及安置于所述第一光致抗蚀剂层上的第二光致抗蚀剂；
所述第一光致抗蚀剂层中的多个延伸部，所述多个延伸部延伸超出所述基垫的所述侧，其中所述第一光致抗蚀剂层中的所述延伸部中的每一者包含第一层计量目标，且其中所述第一层计量目标具有小于所述基垫的所述第二光致抗蚀剂层中的装置间距的松弛间距；并且
其中所述第二光致抗蚀剂层界定孔口图案，且所述第二光致抗蚀剂层覆盖所述第一层计量目标中的每一者的至少一部分；
利用电子束计量工具获得第一光致抗蚀剂层叠对目标中的至少一者的图像，其中所述获得包含同时获得所述第二光致抗蚀剂层的次级电子图像及获得具有所述松弛间距的所述第一光致抗蚀剂层的背向散射电子图像；及
使用处理器，利用所述图像执行计量。
12.根据权利要求11所述的方法，其中所述计量是叠对或临界尺寸。
13.根据权利要求11所述的方法，其中所述第二光致抗蚀剂层的所述次级电子图像与所述第一光致抗蚀剂层的所述背向散射电子图像相距非零距离，且其中所述第二光致抗蚀剂层的所述次级电子图像与所述侧中的最靠近者相距非零距离。
14.根据权利要求11所述的方法，其中所述松弛间距不由所述电子束计量工具分辨且所述装置间距由所述电子束计量工具分辨。
15.根据权利要求11所述的方法，其中所述装置区域是DRAM装置的一部分。
16.根据权利要求11所述的方法，其中所述松弛间距大于40nm。
17.根据权利要求11所述的方法，其中所述装置进一步包括所述第二光致抗蚀剂层的多个延伸部，其中所述第二光致抗蚀剂层的所述延伸部中的每一者是所述第二光致抗蚀剂层在所述基垫的所述四个侧中的一者的边缘处的一部分，其中所述第二光致抗蚀剂层的所述延伸部延伸超出所述基垫的所述侧。
18.根据权利要求17所述的方法，其中所述装置进一步包括安置于所述第二光致抗蚀剂层的与所述第一光致抗蚀剂层相对的侧上的第三层，其中所述第三层包含所述第三层的多个延伸部，其中所述第三层的所述延伸部中的每一者是所述第三层在所述基垫的所述四个侧中的一者的边缘处的一部分，且其中所述第三层界定多个孔口，且其中所述方法进一步包括：
获得具有所述孔口图案的所述第三层的次级电子图像；及
获得所述第一光致抗蚀剂层的背向散射电子图像。
19.根据权利要求11所述的方法，其中所述基垫在高度及宽度上小于60μm，且其中所述第一光致抗蚀剂层的所述延伸部小于所述基垫。
20.一种电子束计量工具，其用于根据权利要求11所述的方法。
CN202080052814.3A 2019-07-24 2020-07-23 叠对测量目标设计 Active CN114144730B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962877898P 2019-07-24 2019-07-24
US62/877,898 2019-07-24
US16/933,297 US11914290B2 (en) 2019-07-24 2020-07-20 Overlay measurement targets design
US16/933,297 2020-07-20
PCT/US2020/043161 WO2021016408A1 (en) 2019-07-24 2020-07-23 Overlay measurement targets design

Publications (2)

Publication Number Publication Date
CN114144730A CN114144730A (zh) 2022-03-04
CN114144730B true CN114144730B (zh) 2023-01-31

Family

ID=74189422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080052814.3A Active CN114144730B (zh) 2019-07-24 2020-07-23 叠对测量目标设计

Country Status (5)

Country Link
US (1) US11914290B2 (zh)
KR (1) KR20220037465A (zh)
CN (1) CN114144730B (zh)
TW (1) TW202119127A (zh)
WO (1) WO2021016408A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023113850A1 (en) * 2021-12-17 2023-06-22 Kla Corporation Overlay target design for improved target placement accuracy

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239322A (zh) * 1998-06-15 1999-12-22 西门子公司 采用条纹图形的覆盖测定技术
CN104425613A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 多高度半导体结构
KR20150106171A (ko) * 2014-03-11 2015-09-21 에스케이하이닉스 주식회사 전자 장치
CN107636538A (zh) * 2015-05-19 2018-01-26 科磊股份有限公司 用于叠加测量的形貌相位控制
CN108886006A (zh) * 2016-04-04 2018-11-23 科磊股份有限公司 利用来自多个处理步骤的信息的半导体计量

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US6819426B2 (en) 2001-02-12 2004-11-16 Therma-Wave, Inc. Overlay alignment metrology using diffraction gratings
US7061615B1 (en) 2001-09-20 2006-06-13 Nanometrics Incorporated Spectroscopically measured overlay target
US7315087B2 (en) 2004-06-23 2008-01-01 Intel Corporation Angled elongated features for improved alignment process integration
US7642550B2 (en) * 2006-07-25 2010-01-05 Micron Technology, Inc. Multi-layer structures for parameter measurement
DE102007046850B4 (de) 2007-09-29 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
US8361683B2 (en) 2010-04-09 2013-01-29 International Business Machines Corporation Multi-layer chip overlay target and measurement
US9709903B2 (en) 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
US9007585B2 (en) 2012-03-07 2015-04-14 Kla-Tencor Corporation Imaging overlay metrology target and complimentary overlay metrology measurement system
NL2010458A (en) 2012-04-16 2013-10-17 Asml Netherlands Bv Lithographic apparatus, substrate and device manufacturing method background.
US9093458B2 (en) 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
US9454072B2 (en) 2012-11-09 2016-09-27 Kla-Tencor Corporation Method and system for providing a target design displaying high sensitivity to scanner focus change
JP6412163B2 (ja) 2014-05-13 2018-10-24 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジーに用いられる基板及びパターニングデバイス、メトロロジー方法、及びデバイス製造方法
US10228320B1 (en) 2014-08-08 2019-03-12 KLA—Tencor Corporation Achieving a small pattern placement error in metrology targets
KR101986258B1 (ko) 2014-08-29 2019-06-07 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법, 타겟 및 기판
WO2016136690A1 (ja) * 2015-02-23 2016-09-01 株式会社ニコン 計測装置、リソグラフィシステム及び露光装置、並びに管理方法、重ね合わせ計測方法及びデバイス製造方法
JP2016180783A (ja) * 2015-03-23 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法、パターンの重ね合わせ検査方法
CN108292108B (zh) 2015-11-27 2020-06-26 Asml荷兰有限公司 计量目标、方法和设备、计算机程序和光刻系统
US10768533B2 (en) * 2016-10-20 2020-09-08 Kla-Tencor Corporation Method and system for generating programmed defects for use in metrology measurements
US9812324B1 (en) 2017-01-13 2017-11-07 Globalfoundries Inc. Methods to control fin tip placement
US10474040B2 (en) 2017-12-07 2019-11-12 Kla-Tencor Corporation Systems and methods for device-correlated overlay metrology
US10473460B2 (en) 2017-12-11 2019-11-12 Kla-Tencor Corporation Overlay measurements of overlapping target structures based on symmetry of scanning electron beam signals
US20190278166A1 (en) 2018-03-08 2019-09-12 Globalfoundries Inc. Photolithography system and method using a reticle with multiple different sets of redundant framed mask patterns
JP2020041859A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 位置計測方法、位置計測装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239322A (zh) * 1998-06-15 1999-12-22 西门子公司 采用条纹图形的覆盖测定技术
CN104425613A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 多高度半导体结构
KR20150106171A (ko) * 2014-03-11 2015-09-21 에스케이하이닉스 주식회사 전자 장치
CN107636538A (zh) * 2015-05-19 2018-01-26 科磊股份有限公司 用于叠加测量的形貌相位控制
CN108886006A (zh) * 2016-04-04 2018-11-23 科磊股份有限公司 利用来自多个处理步骤的信息的半导体计量

Also Published As

Publication number Publication date
CN114144730A (zh) 2022-03-04
TW202119127A (zh) 2021-05-16
US20210026238A1 (en) 2021-01-28
WO2021016408A1 (en) 2021-01-28
US11914290B2 (en) 2024-02-27
KR20220037465A (ko) 2022-03-24

Similar Documents

Publication Publication Date Title
US7348556B2 (en) Method of measuring three-dimensional surface roughness of a structure
US10020166B1 (en) Alignment and registration targets for charged particle beam substrate patterning and inspection
US20190155174A1 (en) Semiconductor device having overlay pattern
US7368713B2 (en) Method and apparatus for inspecting semiconductor device
US10141156B2 (en) Measurement of overlay and edge placement errors with an electron beam column array
CN110100174B (zh) 用于图案化晶片特性化的混合度量
US6407396B1 (en) Wafer metrology structure
US10026589B1 (en) Alignment and registration targets for charged particle beam substrate patterning and inspection
US7732105B2 (en) Photomask with overlay mark and method of fabricating semiconductor device
TWI532075B (zh) 藉由檢測技術在半導體中決定重疊製程窗口的方法和系統
CN114144730B (zh) 叠对测量目标设计
US6605479B1 (en) Method of using damaged areas of a wafer for process qualifications and experiments, and system for accomplishing same
JP2024085420A (ja) マルチステッププロセス検査方法
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
Seo et al. Non-destructive depth measurement using SEM signal intensity
EP4361727A1 (en) Method of tilt metrology and associated apparatuses
US20240060916A1 (en) Overlay measuring method
US20240133683A1 (en) Overlay measuring method and system, and method of manufacturing a semiconductor device using the same
US20020100903A1 (en) Methodology to mitigate electron beam induced charge dissipation on polysilicon fine patterning
TW202303661A (zh) 用於電子束疊對之疊對記號設計
Rijpers et al. Use of 3D metrology for process control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant