JP2715288B2 - 半導体素子の欠陥調査用試験片の製造方法 - Google Patents
半導体素子の欠陥調査用試験片の製造方法Info
- Publication number
- JP2715288B2 JP2715288B2 JP8209243A JP20924396A JP2715288B2 JP 2715288 B2 JP2715288 B2 JP 2715288B2 JP 8209243 A JP8209243 A JP 8209243A JP 20924396 A JP20924396 A JP 20924396A JP 2715288 B2 JP2715288 B2 JP 2715288B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- test piece
- pattern layer
- semiconductor device
- defective portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/36—Embedding or analogous mounting of samples
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/02—Devices for withdrawing samples
- G01N1/04—Devices for withdrawing samples in the solid state, e.g. by cutting
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の不良
検査方法に関し、特に半導体素子のパターン層の底面に
発生した不良箇所を基板の後面で観察することができる
ような半導体素子の欠陥調査用試験片の製造方法に関す
る。
検査方法に関し、特に半導体素子のパターン層の底面に
発生した不良箇所を基板の後面で観察することができる
ような半導体素子の欠陥調査用試験片の製造方法に関す
る。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、半導体素
子の各層の構造は半導体素子の記憶容量を極大化させる
ために三次元的複雑な配列へと推移してきており、三次
元的構造を有する半導体素子のパターン層に発生する欠
陥を分析するための観察視点においても多元化が求めら
れている。
子の各層の構造は半導体素子の記憶容量を極大化させる
ために三次元的複雑な配列へと推移してきており、三次
元的構造を有する半導体素子のパターン層に発生する欠
陥を分析するための観察視点においても多元化が求めら
れている。
【０００３】多層構造の半導体素子の基板上に形成され
たパターン層に発生する接合金属のオープン不良のよう
な欠陥に対しては、走査電子顕微鏡による上面観察又は
斜め観察等ができないので、そのような欠陥を調査する
ため種々の研究が考えられている。例えば、その一つの
方法として、後面食刻（Ｂａｃｋｓｉｄｅ ｅｔｃｈ
ｉｎｇ）技術がある。これは、基板の後面をパターン層
が露出するまで機械的に研磨した後に研磨面を化学的処
理をしてパターン層を露出させるような方法である。
たパターン層に発生する接合金属のオープン不良のよう
な欠陥に対しては、走査電子顕微鏡による上面観察又は
斜め観察等ができないので、そのような欠陥を調査する
ため種々の研究が考えられている。例えば、その一つの
方法として、後面食刻（Ｂａｃｋｓｉｄｅ ｅｔｃｈ
ｉｎｇ）技術がある。これは、基板の後面をパターン層
が露出するまで機械的に研磨した後に研磨面を化学的処
理をしてパターン層を露出させるような方法である。
【０００４】従来のバックサイドエッチング技術につい
て図面を参照しながら説明する。図５（Ａ）に示すよう
に、パターン層に不良箇所が発生した試験片を返した状
態でシリコン基板１上に形成されたパターン層２上に次
の研磨及びエッチング工程によるパターン層の破損を防
止できるように樹脂３がモールディングされる。ここ
で、モールディング層３、パターン層２及びシリコン基
板１を一つとして第１試験片６と表示する。
て図面を参照しながら説明する。図５（Ａ）に示すよう
に、パターン層に不良箇所が発生した試験片を返した状
態でシリコン基板１上に形成されたパターン層２上に次
の研磨及びエッチング工程によるパターン層の破損を防
止できるように樹脂３がモールディングされる。ここ
で、モールディング層３、パターン層２及びシリコン基
板１を一つとして第１試験片６と表示する。
【０００５】次いで、図５（Ｂ）に示すように、樹脂が
モールディングされたダ第１試験片６は、回転研磨機４
上にシリコン基板１の後面が接触するように固定され、
研磨機の回転によりシリコン基板１の後面が研磨され
る。
モールディングされたダ第１試験片６は、回転研磨機４
上にシリコン基板１の後面が接触するように固定され、
研磨機の回転によりシリコン基板１の後面が研磨され
る。
【０００６】その後、図５（Ｃ）に示すように研磨工程
が終わると、最後に、研磨された面はＨＮＯ３＋ＨＦ溶
液でウェットエッチングされることにより、パターン層
の不良を測定するための第２試験片７が得られる。
が終わると、最後に、研磨された面はＨＮＯ３＋ＨＦ溶
液でウェットエッチングされることにより、パターン層
の不良を測定するための第２試験片７が得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
方法では、研磨率の不均一さによりパターンの露出領域
が不規則で且つ極めて狭くなるという問題があった。よ
り詳しくは、図５（Ｃ）に示すように、研磨率の不均一
さによりウェットエッチングした後はパターン層の表面
にシリコン基板の残留物５が残り、この残留物は、パタ
ーン面が一定でなく所々露出する原因となって、不良箇
所の位置の正確な把握が困難であり、多様構造において
下層が初めて露出するエンドポイントを設定しにくいの
で試験片製造の失敗率が高いという難点がある。さら
に、上述した研磨方法ではパターン層を露出させるため
にはシリコン基板の全てを研磨しなければならないの
で、所要時間が非常に多いという不都合もある。
方法では、研磨率の不均一さによりパターンの露出領域
が不規則で且つ極めて狭くなるという問題があった。よ
り詳しくは、図５（Ｃ）に示すように、研磨率の不均一
さによりウェットエッチングした後はパターン層の表面
にシリコン基板の残留物５が残り、この残留物は、パタ
ーン面が一定でなく所々露出する原因となって、不良箇
所の位置の正確な把握が困難であり、多様構造において
下層が初めて露出するエンドポイントを設定しにくいの
で試験片製造の失敗率が高いという難点がある。さら
に、上述した研磨方法ではパターン層を露出させるため
にはシリコン基板の全てを研磨しなければならないの
で、所要時間が非常に多いという不都合もある。
【０００８】
【課題を解決するための手段】従って、本発明の目的
は、前述した問題点を解決して、不良箇所の位置を正確
に把握することができる半導体素子の欠陥調査用試験片
の製造方法を提供することにある。
は、前述した問題点を解決して、不良箇所の位置を正確
に把握することができる半導体素子の欠陥調査用試験片
の製造方法を提供することにある。
【０００９】本発明によれば、先ず、欠陥箇所が発生し
たパターン層の欠陥箇所の近接部位を切断して欠陥箇所
が含まれた所定大きさの第１試験片を作る。次いで、上
記第１試験片のシリコン基板上に形成されたパターン層
の上に、研磨及びエッチング工程によるパターン層の損
傷を防止するために樹脂がモールディングされ、このモ
ールディングされた試験片は返された状態で研磨機によ
りシリコン基板の後面をパターン層の水平面に対して所
定の斜めを有するように研磨される。なお、研磨工程に
は、切断部位から欠陥箇所までグラインディングした後
にポリシングする過程が含まれる。次いで、研磨面は所
定のエッチング溶液でエッチングすることにより、欠陥
箇所が含まれたパターン層が露出される。
たパターン層の欠陥箇所の近接部位を切断して欠陥箇所
が含まれた所定大きさの第１試験片を作る。次いで、上
記第１試験片のシリコン基板上に形成されたパターン層
の上に、研磨及びエッチング工程によるパターン層の損
傷を防止するために樹脂がモールディングされ、このモ
ールディングされた試験片は返された状態で研磨機によ
りシリコン基板の後面をパターン層の水平面に対して所
定の斜めを有するように研磨される。なお、研磨工程に
は、切断部位から欠陥箇所までグラインディングした後
にポリシングする過程が含まれる。次いで、研磨面は所
定のエッチング溶液でエッチングすることにより、欠陥
箇所が含まれたパターン層が露出される。
【００１０】本発明の他の目的は、エンドポイントの設
定が難しいというバックサイドエッチング技術の欠点に
よる試験片製造の失敗を補完することにある。すなわ
ち、シリコン基板の後面は切断部位からパターン層の水
平面に対してθ角の斜めを持つように研磨された後にエ
ッチング工程が行われる。従って、エッチングされた試
験片はその切断部位からパターン面が露出されるのでエ
ンドポイント設定の可能な半導体素子の不良検査方法が
提供される。
定が難しいというバックサイドエッチング技術の欠点に
よる試験片製造の失敗を補完することにある。すなわ
ち、シリコン基板の後面は切断部位からパターン層の水
平面に対してθ角の斜めを持つように研磨された後にエ
ッチング工程が行われる。従って、エッチングされた試
験片はその切断部位からパターン面が露出されるのでエ
ンドポイント設定の可能な半導体素子の不良検査方法が
提供される。
【００１１】
【発明の実施の形態】図１（Ａ）および図１（Ｂ）は本
発明の実施例に係る半導体素子の欠陥調査用試験片の製
造方法を説明するための工程図である。先ずは、図１
（Ａ）に示すように、ダイヤモンドペンシルを用いてシ
リコン基板１１上に形成された欠陥箇所１５が含まれた
パターン層１２の近接部位を切断して欠陥箇所が含まれ
た所定大きさの第１試験片１６を作り、この試験片を返
した状態でパターン層１２上に樹脂１３をモールディン
グする。これは、バックサイドエッチング法で露出され
るパターン層１２の表面が研磨及びエッチング工程で損
傷されることを防止するためである。ここで用いられる
モールディング溶液は、ブエルラー（Ｂｕｅｈｌｅｒ）
社の製品で、サンプルクウィック粉末（商品名：Ｓａｍ
ｐｌｅ Ｋｗｉｃｋ Ｐｏｗｄｅｒ）：サンプルクウィ
ック液体（Ｓａｍｐｌｅ Ｋｗｉｃｋ Ｌｉｑｕｉｄ）
＝１：３の比率で混ぜたものである。
発明の実施例に係る半導体素子の欠陥調査用試験片の製
造方法を説明するための工程図である。先ずは、図１
（Ａ）に示すように、ダイヤモンドペンシルを用いてシ
リコン基板１１上に形成された欠陥箇所１５が含まれた
パターン層１２の近接部位を切断して欠陥箇所が含まれ
た所定大きさの第１試験片１６を作り、この試験片を返
した状態でパターン層１２上に樹脂１３をモールディン
グする。これは、バックサイドエッチング法で露出され
るパターン層１２の表面が研磨及びエッチング工程で損
傷されることを防止するためである。ここで用いられる
モールディング溶液は、ブエルラー（Ｂｕｅｈｌｅｒ）
社の製品で、サンプルクウィック粉末（商品名：Ｓａｍ
ｐｌｅ Ｋｗｉｃｋ Ｐｏｗｄｅｒ）：サンプルクウィ
ック液体（Ｓａｍｐｌｅ Ｋｗｉｃｋ Ｌｉｑｕｉｄ）
＝１：３の比率で混ぜたものである。
【００１２】その後、図１（Ｂ）に示すように、不良箇
所が含まれたシリコン基板１１の後面は、小さなチップ
（Ｔｉｐ）を備えた研磨機１４により切断部位からパタ
ーン層１２の水平面に対してθ角の斜めを持つようにグ
ラインディングされ、続いてグラインディングされた研
磨面は観察部位が十分に薄くなるようにポリシングされ
る。このような研磨工程は、上記θ角を小さくするほど
欠陥箇所が露出しやすくなるので、次の過程は容易に行
われる。
所が含まれたシリコン基板１１の後面は、小さなチップ
（Ｔｉｐ）を備えた研磨機１４により切断部位からパタ
ーン層１２の水平面に対してθ角の斜めを持つようにグ
ラインディングされ、続いてグラインディングされた研
磨面は観察部位が十分に薄くなるようにポリシングされ
る。このような研磨工程は、上記θ角を小さくするほど
欠陥箇所が露出しやすくなるので、次の過程は容易に行
われる。
【００１３】次は、研磨工程が終わった第２試験片１７
にエッチング工程が行われる。一次エッチングは薄めた
ＫＯＨ溶液で行われるが、このＫＯＨ液は、水との混合
比率が１：１５となるようにＫＯＨ２０ｍｇと水３００
ｍｌとを混ぜたものとして、グラインディング及びポリ
シングされたシリコン基板部位のみでエッチング反応す
るような特性を有している。
にエッチング工程が行われる。一次エッチングは薄めた
ＫＯＨ溶液で行われるが、このＫＯＨ液は、水との混合
比率が１：１５となるようにＫＯＨ２０ｍｇと水３００
ｍｌとを混ぜたものとして、グラインディング及びポリ
シングされたシリコン基板部位のみでエッチング反応す
るような特性を有している。
【００１４】一次エッチング処理が終わると、ＨＦ：Ｈ
ＮＯ3＝４：６の比率で混ぜたエッチング液により二次
エッチングが行われ、これによりパターン層１２が露出
される。なお、パターン層１２の界面に露出されたパタ
ーン層１２の酸化物は、ＫＯＨ液によるラフエッチング
により多少除去される。
ＮＯ3＝４：６の比率で混ぜたエッチング液により二次
エッチングが行われ、これによりパターン層１２が露出
される。なお、パターン層１２の界面に露出されたパタ
ーン層１２の酸化物は、ＫＯＨ液によるラフエッチング
により多少除去される。
【００１５】一方、パターン露出のためのエッチングは
上記のような溶液を用いて２次にわたって行うことが望
ましいが、ラフエッチングにはＫＯＨ液を使用し、ファ
インエッチングには上記ＨＦ＋ＨＮＯ3混合液の代わり
にほかの適切な溶液を使用することもできる。また、ラ
フエッチングにはＫＯＨ液の代わりにほかの適切な溶液
を使用し、ファインエッチングにはＨＦ＋ＨＮＯ3混合
液を使用することもできる。
上記のような溶液を用いて２次にわたって行うことが望
ましいが、ラフエッチングにはＫＯＨ液を使用し、ファ
インエッチングには上記ＨＦ＋ＨＮＯ3混合液の代わり
にほかの適切な溶液を使用することもできる。また、ラ
フエッチングにはＫＯＨ液の代わりにほかの適切な溶液
を使用し、ファインエッチングにはＨＦ＋ＨＮＯ3混合
液を使用することもできる。
【００１６】本発明は、半導体素子において金属接触の
オープンやボイド等のような不良を観察する場合にも適
用される。図２（Ａ）は、シリコン基板２１上に蒸着さ
れたアルミニウム金属層２３がコンタクトホールの縁部
でオープンされた欠陥が発生した場合を示しており、図
２（Ｂ）は、同図（Ａ）に示したような欠陥が発生した
半導体素子を本発明の方法により欠陥箇所の近接部位を
切断して欠陥箇所が含まれた試験片を作り、試験片のア
ルミニウム金属層２３上に樹脂２４がモールディングさ
れた後に研磨及びエッチング工程が行われて欠陥箇所が
露出された試験片を示す断面図である。
オープンやボイド等のような不良を観察する場合にも適
用される。図２（Ａ）は、シリコン基板２１上に蒸着さ
れたアルミニウム金属層２３がコンタクトホールの縁部
でオープンされた欠陥が発生した場合を示しており、図
２（Ｂ）は、同図（Ａ）に示したような欠陥が発生した
半導体素子を本発明の方法により欠陥箇所の近接部位を
切断して欠陥箇所が含まれた試験片を作り、試験片のア
ルミニウム金属層２３上に樹脂２４がモールディングさ
れた後に研磨及びエッチング工程が行われて欠陥箇所が
露出された試験片を示す断面図である。
【００１７】上記のコンタクトホール内で発生したオー
プン不良のような欠陥を観察するためには、前述した本
発明の方法により欠陥箇所を露出した後、図２（Ｂ）に
示すように欠陥箇所の観察が容易に行われるようにプラ
ズマ装置を用いて絶縁層２２を若干除去した後に欠陥を
観察する。
プン不良のような欠陥を観察するためには、前述した本
発明の方法により欠陥箇所を露出した後、図２（Ｂ）に
示すように欠陥箇所の観察が容易に行われるようにプラ
ズマ装置を用いて絶縁層２２を若干除去した後に欠陥を
観察する。
【００１８】なお、図３は、上記のバックサイドエッチ
ング方法により第１金属配線に存在するボイドを観察し
て走査電子顕微鏡で撮った写真として、不良箇所はＢ部
分である。
ング方法により第１金属配線に存在するボイドを観察し
て走査電子顕微鏡で撮った写真として、不良箇所はＢ部
分である。
【００１９】また、図４は、上記のバックサイドエッチ
ング方法によりＤＲＡＭセルのビットライン用ポリシリ
コン（Ｐｏｌｙ２で表示）とストレージノードコンタク
ト用ポリシリコン（Ｐｏｌｙ３で表示）に発生したコン
タクトオープンの不良を観察して走査電子顕微鏡で撮っ
た写真で、不良箇所はＣ部分である。
ング方法によりＤＲＡＭセルのビットライン用ポリシリ
コン（Ｐｏｌｙ２で表示）とストレージノードコンタク
ト用ポリシリコン（Ｐｏｌｙ３で表示）に発生したコン
タクトオープンの不良を観察して走査電子顕微鏡で撮っ
た写真で、不良箇所はＣ部分である。
【００２０】
【発明の効果】以上のように本発明は、研磨する部位を
不良箇所の近接部位に限定することにより、均一な研磨
面が得られ、これにより試験片の製造工程を短縮するこ
とから製造時間を短縮できる。従って、半導体素子の不
良分析に直接的に適用でき、実用性や正確性向上への効
果が期待できる。
不良箇所の近接部位に限定することにより、均一な研磨
面が得られ、これにより試験片の製造工程を短縮するこ
とから製造時間を短縮できる。従って、半導体素子の不
良分析に直接的に適用でき、実用性や正確性向上への効
果が期待できる。
【００２１】ここでは本発明の特定の実施形態について
図示及び説明したが、本発明の特許請求の範囲内におい
て当業者が修正及び変更をすることができる。従って特
許請求の範囲は本発明の真正な思想と範囲に属する限
り、全ての修正及び変形を含むことと理解できる。
図示及び説明したが、本発明の特許請求の範囲内におい
て当業者が修正及び変更をすることができる。従って特
許請求の範囲は本発明の真正な思想と範囲に属する限
り、全ての修正及び変形を含むことと理解できる。
【図１】（Ａ）〜（Ｂ）は、本発明の第１実施例に係る
半導体素子の欠陥調査用試験片の製造方法を説明するた
めの断面図である。
半導体素子の欠陥調査用試験片の製造方法を説明するた
めの断面図である。
【図２】（Ａ）は金属層の接触部位オープンのような欠
陥を調査するための試験片を示す断面図であり、（Ｂ）
は欠陥調査用試験片を本発明の方法により、欠陥箇所を
露出させた半導体素子の部分断面図である。
陥を調査するための試験片を示す断面図であり、（Ｂ）
は欠陥調査用試験片を本発明の方法により、欠陥箇所を
露出させた半導体素子の部分断面図である。
【図３】図２に示した本発明の方法により、第１の金属
配線を露出させて走査電子顕微鏡で撮った写真である。
配線を露出させて走査電子顕微鏡で撮った写真である。
【図４】図２に示した本発明の方法により、ＤＲＡＭセ
ルのビットライン用ポリシリコンとストレージノードコ
ンタクト用のポリシリコンを露出させて、走査電子顕微
鏡で撮った写真である。
ルのビットライン用ポリシリコンとストレージノードコ
ンタクト用のポリシリコンを露出させて、走査電子顕微
鏡で撮った写真である。
【図５】（Ａ）〜（Ｃ）は、従来の技術に係る半導体素
子の欠陥調査用試験片の製造方法を説明するための断面
図である。
子の欠陥調査用試験片の製造方法を説明するための断面
図である。
１ シリコン基板 ２ パターン層 ３ 樹脂 ４ 回転研磨機 ５ 残留物 １１ シリコン基板 １２ パターン層 １３ 樹脂 １４ 研磨機 １５ 欠陥箇所 ２１ シリコン基板 ２２ 絶縁層 ２３ アルミニウム金属層 ２４ 樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/306 Ｈ０１Ｌ 21/306 Ｚ
Claims (4)
- 【請求項１】 パターン層に欠陥箇所が発生したウェー
ハにおいて、上記欠陥箇所の近接部位を切断して欠陥箇
所が含まれた所定大きさの試験片を作る工程と、上記試
験片のシリコン基板上に形成されたパターン層の上に樹
脂をモールディングする工程と、上記シリコン基板の後
面をパターン層の水平面に対して所定の斜めを有するよ
うに研磨する工程と、研磨面を所定のエッチング溶液で
エッチングして欠陥箇所を露出させる工程とを含むこと
を特徴とする半導体素子の欠陥調査用試験片の製造方
法。 - 【請求項２】 上記エッチング工程は、ラフエッチング
とファインエッチングとの二段階からなることを特徴と
する請求項１に記載の半導体素子の欠陥調査用試験片の
製造方法。 - 【請求項３】 上記ラフエッチングにはＫＯＨ：Ｈ2Ｏ
＝１：１５の混合液を使用することを特徴とする請求項
２に記載の半導体素子の欠陥調査用試験片の製造方法。 - 【請求項４】 上記ファインエッチングにはＨＦ：ＨＮ
Ｏ3＝４：６の混合液を使用することを特徴とする請求
項２または３に記載の半導体素子の欠陥調査用試験片の
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P21184 | 1995-07-19 | ||
| KR1019950021184A KR0172720B1 (ko) | 1995-07-19 | 1995-07-19 | 반도체 소자의 결함 조사용 시편의 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219429A JPH09219429A (ja) | 1997-08-19 |
| JP2715288B2 true JP2715288B2 (ja) | 1998-02-18 |
Family
ID=19420916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209243A Expired - Fee Related JP2715288B2 (ja) | 1995-07-19 | 1996-07-19 | 半導体素子の欠陥調査用試験片の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5840205A (ja) |
| JP (1) | JP2715288B2 (ja) |
| KR (1) | KR0172720B1 (ja) |
| CN (1) | CN1077332C (ja) |
| DE (1) | DE19629250B4 (ja) |
| TW (1) | TW299480B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19749962C2 (de) * | 1997-11-04 | 2002-05-16 | Inst Halbleiterphysik Gmbh | Verfahren zur quantitativen Bestimmung der Misfitversetzungsdichte in Silizium-Germanium-Heterobipolartransistor- Schichtstapeln und Ätzlösung dafür |
| KR100533387B1 (ko) * | 1998-06-10 | 2006-01-27 | 매그나칩 반도체 유한회사 | 반도체소자의 역공정 방법 |
| KR100345677B1 (ko) * | 1999-12-13 | 2002-07-27 | 주식회사 하이닉스반도체 | 이미지센서의 결함 분석 방법 |
| KR100476983B1 (ko) * | 2002-08-09 | 2005-03-17 | (주)시티엠 | 전자부품의 회로패턴 오픈방법 |
| KR100476985B1 (ko) * | 2002-08-09 | 2005-03-18 | 김용욱 | 전자부품의 회로패턴 오픈장치 |
| RU185749U1 (ru) * | 2018-07-10 | 2018-12-17 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Устройство для изготовления косого шлифа |
| CN112864034B (zh) * | 2019-11-27 | 2023-09-01 | 上海先进半导体制造有限公司 | 铝腐蚀的处理方法及系统 |
| CN113654866B (zh) * | 2021-09-22 | 2024-03-01 | 河北光兴半导体技术有限公司 | 一种含有微米级一维铂铑缺陷的薄玻璃样品的制备及缺陷测试方法 |
| KR20230154491A (ko) | 2022-05-02 | 2023-11-09 | 한국수력원자력 주식회사 | 인공결함이 형성된 시험편의 대체 제작장치 및 제작방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3641405A (en) * | 1967-10-13 | 1972-02-08 | Gen Electric | Field-effect transistors with superior passivating films and method of making same |
| NL6817661A (ja) * | 1968-12-10 | 1970-06-12 | ||
| JPH0633027B2 (ja) * | 1985-06-28 | 1994-05-02 | ぺんてる株式会社 | 液式筆記具 |
| JP2811073B2 (ja) * | 1988-11-01 | 1998-10-15 | セイコーインスツルメンツ株式会社 | 断面加工観察装置 |
| US4978421A (en) * | 1989-11-13 | 1990-12-18 | International Business Machines Corporation | Monolithic silicon membrane device fabrication process |
| US5131752A (en) * | 1990-06-28 | 1992-07-21 | Tamarack Scientific Co., Inc. | Method for film thickness endpoint control |
| GB2247345B (en) * | 1990-07-05 | 1995-04-05 | Haroon Ahmed | Integrated circuit structure analysis |
| US5214283A (en) * | 1991-07-23 | 1993-05-25 | Sgs-Thomson Microelectronics, Inc. | Method of determining the cause of open-via failures in an integrated circuit |
| KR960005099B1 (ko) * | 1992-12-30 | 1996-04-20 | 현대전자산업주식회사 | 반도체 소자의 다층폴리구조의 층간 불량분석 방법 |
| JP2500772B2 (ja) * | 1993-07-26 | 1996-05-29 | 日本電気株式会社 | 透過型電子顕微鏡用試料作製方法 |
| JPH0783812A (ja) * | 1993-09-14 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 透過型電子顕微鏡用試料の作製方法 |
| BE1007675A3 (nl) * | 1993-10-28 | 1995-09-12 | Philips Electronics Nv | Werkwijze voor het vervaardigen van preparaten voor een elektronenmicroscoop. |
-
1995
- 1995-07-19 KR KR1019950021184A patent/KR0172720B1/ko not_active IP Right Cessation
-
1996
- 1996-07-16 TW TW085108637A patent/TW299480B/zh not_active IP Right Cessation
- 1996-07-19 CN CN96112228A patent/CN1077332C/zh not_active Expired - Fee Related
- 1996-07-19 JP JP8209243A patent/JP2715288B2/ja not_active Expired - Fee Related
- 1996-07-19 US US08/684,451 patent/US5840205A/en not_active Expired - Lifetime
- 1996-07-19 DE DE19629250A patent/DE19629250B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW299480B (ja) | 1997-03-01 |
| US5840205A (en) | 1998-11-24 |
| JPH09219429A (ja) | 1997-08-19 |
| KR0172720B1 (ko) | 1999-03-30 |
| CN1150326A (zh) | 1997-05-21 |
| CN1077332C (zh) | 2002-01-02 |
| DE19629250B4 (de) | 2004-12-16 |
| DE19629250A1 (de) | 1997-01-23 |
| KR970007380A (ko) | 1997-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2715289B2 (ja) | 半導体素子の３次元的な欠陥分析方法 | |
| JPH10326817A (ja) | フリップチップｉｃの基板を介しての検査 | |
| JP2715288B2 (ja) | 半導体素子の欠陥調査用試験片の製造方法 | |
| US6683304B1 (en) | Method for a plan-view transmission electron microscopy sample preparation technique for via and contact characterization | |
| CN104795340B (zh) | 一种Flash产品的ONO薄膜缺陷的失效分析方法 | |
| US7653236B2 (en) | Surface inspection device and method | |
| JPH0922932A (ja) | 半導体装置の不良分析のためのデプロセシング方法 | |
| US5849642A (en) | Method of fabricating specimen for exposing defects of a semiconductor device for observation and analysis | |
| CN116499933A (zh) | 清洗刷洁净度的测试方法及清洗工艺窗口的设定方法 | |
| US20080153183A1 (en) | Floating gate process methodology | |
| US7078320B2 (en) | Partial wafer bonding and dicing | |
| JP2004109097A (ja) | 物理解析用研磨冶具及び物理解析方法 | |
| US5498871A (en) | Method for analyzing the defectiveness of semiconductor device | |
| TWI240422B (en) | Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof | |
| US7691737B2 (en) | Copper process methodology | |
| US20030230790A1 (en) | Polishing of conductive layers in fabrication of integrated circuits | |
| KR0123851B1 (ko) | 반도체소자에서 반도체기판의 결함분석방법 | |
| US7112981B1 (en) | Method of debugging a 3D packaged IC | |
| Zachariasse | CMOS front-end investigation over large areas by deprocessing from the back side | |
| KR100602112B1 (ko) | 플래시 메모리 소자의 산화막/질화막/산화막 결함 검사 방법 | |
| KR20040031279A (ko) | 투과 전자현미경 분석용 시편 제조방법 | |
| JPH02184063A (ja) | 半導体装置及びその製造方法 | |
| JPH10200071A (ja) | 半導体装置及び欠陥検出方法 | |
| Haddock et al. | Cross-Section Analysis | |
| KR20230066525A (ko) | 반도체 시료 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |