CN207517696U - 基板及电子装置 - Google Patents
基板及电子装置 Download PDFInfo
- Publication number
- CN207517696U CN207517696U CN201721789369.0U CN201721789369U CN207517696U CN 207517696 U CN207517696 U CN 207517696U CN 201721789369 U CN201721789369 U CN 201721789369U CN 207517696 U CN207517696 U CN 207517696U
- Authority
- CN
- China
- Prior art keywords
- public electrode
- peripheral circuit
- substrate
- electrode lead
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种基板及电子装置。该基板包括:衬底基板、周边电路和公共电极引线。衬底基板包括工作区域、位于所述工作区域周边的非工作区域和外轮廓边缘;所述非工作区包括靠近所述工作区域的周边区域;周边电路设置于所述周边区域;公共电极引线沿所述衬底基板的至少部分外轮廓边缘设置;所述公共电极引线在所述衬底基板上的正投影与所述周边电路在所述衬底基板上的正投影至少部分重合,且所述公共电极引线与所述周边电路绝缘。该基板能够使得公共电极引线在非工作区单独占用的宽度减小,当将该基板用于显示装置等电子装置中时,有利于实现更窄的边框。
Description
技术领域
本公开至少一实施例涉及一种基板及电子装置。
背景技术
通常在显示器的围绕显示区域的周边区域设置或连接控制显示操作的驱动电路、集成电路芯片等,这些结构占用空间较大会造成显示器的边框尺寸较大。在保证边框与显示屏之间固定的可靠性的同时,想要尽可能地提高显示区域面积在显示器表面所占的比例,就要尽可能地压缩周边区域的尺寸,以形成尽可能窄的边框。随着显示器分辨率越来越大,为了尽可能地降低显示器中边框的占用比例,各个生产厂商均致力于窄化显示器的边框的研究。
实用新型内容
本公开至少一实施例提供一种基板,其包括:衬底基板、周边电路和公共电极引线。衬底基板包括工作区域、位于所述工作区域周边的非工作区域和外轮廓边缘;所述非工作区包括靠近所述工作区域的周边区域;周边电路设置于所述周边区域;公共电极引线沿所述衬底基板的至少部分外轮廓边缘设置;所述公共电极引线在所述衬底基板上的正投影与所述周边电路在所述衬底基板上的正投影至少部分重合,且所述公共电极引线与所述周边电路绝缘。
例如,本公开一实施例提供的基板还包括公共电极,所述公共电极由所述工作区域延伸至所述周边区域;所述公共电极与所述公共电极引线电连接。
例如,本公开一实施例提供的基板还包括跨接导电层,所述跨接导电层位于所述周边区域,与所述周边电路绝缘、延伸跨过所述周边电路且将所述公共电极引线和所述公共电极电连接。
例如,本公开一实施例提供的基板中,所述跨接导电层与所述公共电极引线直接搭接以实现所述跨接导电层与所述公共电极引线电连接;所述公共电极与所述跨接导电层一体成型;或者所述公共电极与所述跨接导电层直接搭接以实现所述公共电极与所述跨接导电层电连接。
例如,本公开一实施例提供的基板中,所述周边电路包括外连部分,所述外连部分包括外连结点和外连导线;所述周边区域包括远离所述工作区域的第一区域和靠近所述工作区域的第二区域;所述外连结点设置于所述周边区域的第二区域;外连结点在所述衬底基板上的正投影与所述公共电极引线在所述衬底基板上的正投影不重合。
例如,本公开一实施例提供的基板中,所述外连结点位于所述公共电极引线的靠近所述衬底基板的外轮廓边缘的一侧。
例如,本公开一实施例提供的基板还包括层间绝缘层,其中,所述层间绝缘层设置于所述周边电路与所述公共电极引线之间,覆盖所述周边电路从而将所述周边电路与所述公共电极引线绝缘。
例如,本公开一实施例提供的基板中,所述层间绝缘层包括暴露所述周边电路的外连结点的过孔,所述外连导线经由所述过孔与所述周边电路的外连结点电连接。
例如,本公开一实施例提供的基板中,所述外连导线与所述公共电极引线的材料相同且同层设置。
例如,本公开一实施例提供的基板中,所述周边电路包括:至少一个薄膜晶体管、电容器、周边电路信号输出引线和连接线。所述薄膜晶体管包括栅极、源极和漏极;电容器包括相对设置的第一极板和第二极板,所述第一极板和所述薄膜晶体管的栅极同层设置;周边电路信号输出引线配置为将所述周边电路的输出信号输出至所述工作区域;连接线包括第一部分;所述电容器的第二极板与所述薄膜晶体管的源极或漏极之间通过所述连接线的第一部分电连接;所述外连结点、所述电容器的第二极板、所述连接线同层设置。
例如,本公开一实施例提供的基板中,所述周边电路包括多个薄膜晶体管,所述连接线还包括第二部分和第三部分,其中,两个所述薄膜晶体管通过所述连接线的第二部分电连接;所述连接线的第三部分将所述薄膜晶体管的源极或漏极与所述周边电路信号输出引线电连接。
本公开至少一实施例还提供一种电子装置,包括上述任意一种基板。
本公开实施例提供的基板能够使得公共电极引线在非工作区单独占用的宽度减小,当将该基板用于显示装置等电子装置中时,有利于实现更窄的边框。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本实用新型的一些实施例,而非对本实用新型的限制。
图1为一种基板的平面示意图;
图2为沿图1中的I-I’线的剖面示意图;
图3为本公开一实施例提供的一种基板的平面示意图;
图4A为沿图3中的H-H’线的一种剖面示意图;
图4B为沿图3中的H-H’线的另一种剖面示意图;
图4C为沿图3中的H-H’线的又一种剖面示意图;
图4D为沿图3中的H-H’线的再一种剖面示意图;
图4E为本公开一实施例提供的另一种基板的平面示意图;
图4F为沿图4E中的G-G’线的一种剖面示意图;
图4G是图4A中的一种周边电路的局部放大示意图;
图5A为本公开一实施例提供的一种阵列基板的平面示意图;
图5B为本公开一实施例提供的另一种阵列基板的平面示意图;
图5C为本公开一实施例提供的又一种阵列基板的平面示意图;
图6为沿图5A中的G-G’线的剖面示意图;
图7为本公开一实施例提供的一种显示装置示意图;
图8A-8L为本公开一实施例提供的一种阵列基板制作方法示意图;
图8M为图8L中的一种周边电路的局部放大示意图;
图9A-9F为本公开一实施例提供的一种阵列基板的驱动电路的制作方法示意图。
附图标记
1001-周边区域;111-衬底基板;1002-驱动电路区域;1003-显示区域;201-驱动电路层;401-公共电极引线;601-跨接导电层;701-公共电极;101-非工作区;102-周边区域;1021-第一区域;1022-第二区域;103-工作区域;1-衬底基板;2-周边电路层;3-层间绝缘层;4-公共电极引线;5-平坦层;6-跨接导电层;7-公共电极;8-像素界定层;9-外连部分;901-外连结点;902-外连导线;10-基板;12-外轮廓边缘;13-周边电路;14-阵列元件;15-阳极;16-有机发光层;11-显示装置;100-阵列基板;301-过孔;903-公共电极引线层;602-导电层;1301-薄膜晶体管的第一部分;1302-第一绝缘层;1303-栅金属层;1304-电容器的第一极板;1305-栅极;1306-周边电路信号输出引线;1307-第二绝缘层;1308-第二过孔;1309-第二金属层;1310-电容器的第二极板;1311-连接线的第一部分;1312-连接线的第二部分;1313-连接线的第三部分;20-局部。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例的附图,对本实用新型实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本实用新型的一部分实施例,而不是全部的实施例。基于所描述的本实用新型的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例,都属于本实用新型保护的范围。
除非另作定义,此处使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
本公开所使用的附图的尺寸并不是严格按实际比例绘制,阵列基板中的阵列元件的个数也不是限定为图中所示的数量,各个结构的具体地尺寸和数量可根据实际需要进行确定。本公开中的附图仅是结构示意图。
有机发光二极管(OLED)显示装置可以不需用到背光板,同时显示视角广、画质均匀、响应速度快、较易彩色化、用简单驱动电路即可达到发光、制程简单、可制作成挠曲式面板,符合轻薄短小的需求,应用范围涵盖各尺寸面板。但是,现阶段有源矩阵OLED(AMOLED)显示装置在某些方面仍然具有一些不足之处。例如,与有源矩阵LCD(AMLCD)显示装置相比,AMOLED显示装置的有源背板周边电路结构占有相对较大的面积,使得其边框宽度较大。另外,目前AMOLED显示装置的寿命也低于AMLCD,一部分原因是周边电路中电流集中区域的焦耳热导致温升较高,从而对该区域附近的OLED器件寿命造成不利影响。而降低周边电路的焦耳热导致的温升通常也需要占用更大的面积来降低周边电路的布线电阻。
图1是一种基板的平面示意图,图2为沿图1中I-I’线的剖面示意图。参考图1和图2,该基板为一种显示基板,其包括衬底基板111,衬底基板111包括显示区域1003和位于显示区域1003周边的周边区域1001,周边区域1001包括驱动电路区域1002。在衬底基板111上设置有驱动电路层201,在驱动电路层201的对应于驱动电路区域1002处设置有驱动电路,例如栅驱动电路。该基板还包括设置于衬底基板111上的公共电极引线401,其位于驱动电路区域1002的远离显示区域1003的一侧,沿衬底基板111的外轮廓边缘延伸。在公共电极引线401与驱动电路层201之间设置有第一绝缘层,以使公共电极引线401与位于驱动电路区域1002的驱动电路绝缘。该基板周边电路结构还包括跨接导电层601和公共电极701,公共电极701通过跨接导电层601与公共电极引线401电连接,即跨接导电层601作为公共电极701通过跨接导电层601与公共电极引线401之间实现电连接的桥梁。公共电极701从显示区域103延伸至驱动电路区域1002与跨接导电层601的靠近显示区域1003的一端接触以实现电连接,跨接导电层601的远离显示区域1003的一端与公共电极引线401接触以实现电连接。
在图1和图2所示的显示基板中,公共电极引线在显示区域周边单独占用(即不与其他电路结构共用)一定的宽度,即单独占用一定的面积,这不利于在显示区域周边实现更窄的边框。另外,公共电极引线与公共电极之间的距离较大,跨接导电层的宽度较长,使得跨接导电层的电阻较大,不利提高信号的传输速度,而且会导致焦耳热增大,也不利于应用该显示基板的显示装置的寿命。
本公开至少一实施例提供一种基板,其包括:衬底基板、周边电路和公共电极引线。衬底基板包括工作区域、位于所述工作区域周边的非工作区域和外轮廓边缘;所述非工作区包括靠近所述工作区域的周边区域;周边电路设置于所述周边区域;公共电极引线沿所述衬底基板的至少部分外轮廓边缘设置;所述公共电极引线在所述衬底基板上的正投影与所述周边电路在所述衬底基板上的正投影至少部分重合,且所述公共电极引线与所述周边电路绝缘。
本公开至少一实施例还提供一种电子装置,包括上述基板。
本公开至少一实施例还提供一种基板制作方法,该方法包括:提供衬底基板,所述衬底基板具有外轮廓边缘且包括工作区域和位于工作区域外侧的周边区域;在周边区域中形成周边电路;沿衬底基板的至少部分外轮廓边缘形成公共电极引线。该方法中,公共电极引线在垂直于衬底基板的方向上与所述周边电路至少部分重叠且与所述周边电路绝缘。
下面通过几个具体的实施例对本公开涉及的结构、方法及技术效果作详细说明。
实施例一
图3为本实施例提供的一种基板的平面示意图,图4A为沿图3中的H-H’线的一种示例性剖面示意图,图4B为沿图3中的H-H’线的另一种示例性剖面示意图,图4C为沿图3中的H-H’线的又一种示例性剖面示意图,图4D为沿图3中的H-H’线的再一种示例性剖面示意图。
本实施例提供一种基板周边电路结构,其包括:衬底基板、周边电路和公共电极引线。衬底基板包括工作区域、位于所述工作区域周边的非工作区域和外轮廓边缘;所述非工作区包括靠近所述工作区域的周边区域;周边电路设置于所述周边区域;公共电极引线沿所述衬底基板的至少部分外轮廓边缘设置;所述公共电极引线在所述衬底基板上的正投影与所述周边电路在所述衬底基板上的正投影至少部分重合,且所述公共电极引线与所述周边电路绝缘。例如,本公开实施例提供的基板可以为阵列基板、显示基板等。
示范性地,如图4A所示,基板10包括衬底基板1、周边区域102和公共电极引线4。衬底基板1包括工作区域103、位于工作区域103周边的非工作区域101和外轮廓边缘12,非工作区101位于工作区域103的靠近衬底基板1的外轮廓边缘12的一侧。非工作区101包括靠近工作区域103的周边区域102。例如,工作区域103可以为显示区域或发光区域等,相应地,非工作区101可以为非显示区或非发光区等。非工作区101例如虽然非用于显示、发光等,但是其中可以设置有用于支持和实现显示、发光等功能的电路、焊盘、互联结构等。
衬底基板1上设置有周边电路层2,周边电路层2包括位于周边区域101的周边电路13(图4A中未具体示出周边电路结构),用于控制工作区域103内的工作单元的工作状态。例如当工作单元为发光单元时,周边电路13可以用于控制发光单元发光与不发光以及发光强度。周边电路13例如可以是驱动电路,例如栅驱动电路等。对于周边电路13的类型和具体结构本实施不作限定。
如图3所示,公共电极引线4沿衬底基板1的外轮廓边缘12设置。在其他示例中,公共电极引线4也可以沿衬底基板1的部分外轮廓边缘12设置。公共电极引线4在衬底基板1上的正投影与周边电路13在衬底基板1上的正投影部分重合。即,在垂直于衬底基板1的方向上,公共电极引线4的一部分与周边电路12的一部分重叠。并且,公共电极引线4与周边电路12绝缘。与图2所示的基板相比,本实施例提供的基板10能够使公共电极引线4在非工作区101单独占用的宽度减小,将该周边电路结构应用于基板、面板或显示装置中,有利于实现工作区周边具有更窄的边框。或者,由于公共电极引线4的一部分与周边电路12的一部分重叠而使公共电极引线4减小占用的那部分空间,有利于增加公共电极引线4的宽度,以减小公共电极引线4的电阻。这样一方面有利于提高信号在公共电极引线的传导速度,另一方面有利于减小工作过程中公共电极引线的功耗和产生的焦耳热,降低焦耳热导致的温升,从而有利于提高应用该基板周边电路结构的装置例如显示装置的寿命。
需要说明的是,本实施例中所述的公共电极引线4的宽度是指图3中所示的垂直于外轮廓边缘12的方向上的尺寸h的大小。
例如,基板10还可以包括公共电极7,公共电极7由工作区域103延伸至周边区域102,公共电极7与公共电极引线4电连接,从而使公共电信号(电压)经由公共电极引线4传送至公共电极7,以控制或驱动工作区域103的工作状态。
例如,如图3和图4A所示,基板10还可以包括跨接导电层6,跨接导电层6位于周边区域102,与周边电路13绝缘,延伸跨过周边电路13且将公共电极引线4和公共电极7电连接。例如,公共电极7的一部分可以位于周边区域102,并从周边区域102延伸至工作区域103。公共电极7的远离工作区域103的一端与跨接导电层6电连接。例如,公共电极7的远离工作区域103的一端可以与跨接导电层6的靠近工作区域103的一端直接接触以实现电连接,即公共电极7与跨接导电层6直接搭接以实现公共电极7与跨接导电层6电连接。同时,跨接导电层6与公共电极引线4电连接,如此可实现跨接导电层6将公共电极引线4和公共电极7电连接。例如,跨接导电层6的远离工作区域103的一端与公共电极引线4直接搭接以实现这两者电连接。这种直接搭接形式有利于减小接触电阻且容易制作。通常,可以采用化学气相沉积法或磁控溅射法等形成公共电极7,采用光刻法形成跨接导电层6,而化学气相沉积法或磁控溅射法形成膜层的尺寸精度比光刻法的尺寸精度低,而通常需要在基板周边的非工作区101的靠近衬底基板1的外轮廓边缘12的位置预留出足够的封装空间,如果使公共电极7直接与公共电极引线4搭接,需要预留更大的封装空间。因此,设置跨接导电层可以提高在预留封装空间时的尺寸精度,从而进一步有利于实现更窄的边框。
本实施例提供的基板周边电路结构中,公共电极引线4的至少一部分与周边电路13重叠,这还有利于减小跨接导电层6的宽度,从而有利于减小跨接导电层6的电阻。这样一方面有利于提高信号在跨接导电层的传导速度,另一方面有利于减小工作过程中跨接导电层的功耗和产生的焦耳热,降低焦耳热导致的温升,从而有利于提高应用该基板周边电路结构的装置例如显示装置的寿命。跨接导电层6的宽度是指跨接导电层6的在上述尺寸h所在的方向上的宽度。
例如,跨接导电层6、公共电极引线4和公共电极7的材料为透明导电材料或不透明导电材料,透明导电材料例如可以为铟锡氧化物(ITO)或铟锌氧化物(IZO)等,不透明导电材料例如可以是金属材料,例如电导率较高的铜、铝、铜合金、铝合金等。跨接导电层6和公共电极引线4采用上述或其他种类的电导率较高的材料,有利于提高公共信号传导的速度。例如,当工作区域103为发光区域,且需要使光从图4A中的公共电极7一侧出射时,则公共电极7为透明材料。
上述列举的材料种类仅为示范性示例,本实施例对跨接导电层、公共电极引线和公共电极的材料不作限定,本领域技术人员可以根据具体需要进行选择。
例如,周边电路13可以包括外连部分9,外连部分9包括外连结点901和外连导线902。周边电路13可以包括内连部分和外连部分9。该内连部分指周边电路13的各个部件之间相互连接形成的导电结构等,例如周边电路13为驱动电路,例如栅极驱动电路或数据驱动电路。下面以周边电路13为栅驱动电路为例进行示范性说明,该栅驱动电路为GOA型。内连部分包括栅驱动电路的每个驱动单元内部以及各个驱动单元之间的导线、薄膜晶体管与电容之间相互连接的部分。该外连部分9包括周边电路13的与其外部信号传输结构相连接的部分。例如,外连部分9包括连接了栅驱动电路的多个驱动单元的外连结点901和外连连导线902,可利用外连导线902将外连结点901与外部信号传输结构电连接。例如外连部分9可以用于与时序控制器连接。
例如,周边区域102包括远离工作区域103的第一区域1021和靠近工作区域的第二区域1022。外连结点901在衬底基板1上的正投影与公共电极引线4在衬底基板1上的正投影不重合。即,外连结点901设置于周边区域102的第二区域1022,第二区域1022在垂直于衬底基板1的方向上至少部分不与公共电极引线4重叠。这样便于在外连结点901上方开设过孔以及设置外连导线902,使得这一过程不会受到公共电极引线4的妨碍。
例如,基板10还可以包括层间绝缘层3,层间绝缘层3设置于周边电路13与公共电极引线4之间,覆盖周边电路13从而将周边电路13与公共电极引线4绝缘。例如,层间绝缘层3的材料可以是有机绝缘材料,例如树脂和橡胶等,也可以是无机绝缘材料,例如氮化硅等。当然,层间绝缘层3的材料不限于上述列举种类,本实施例对此不作限定。
例如,层间绝缘层3包括暴露周边电路13的外连结点901的过孔,外连导线902经由该过孔与周边电路13的外连结点901电连接。例如外连导线902可以与外部控制器例如时序控制器电连接,就可以使外部控制其与周边电路共同控制工作区域103的工作状态,例如控制工作区域103的工作单元的开启与关闭以及进行逐行扫描等。
例如,外连导线902可以与公共电极引线4的材料相同且同层设置。这样有利于简化结构以及简化制作工艺。因此,外连导线902的材料可参考之前对公共电极引线4的材料的描述。
例如,基板10还可以包括覆盖周边电路13和部分公共电极引线4的平坦层5,在实现周边电路13的外连部分9与位于平坦层上方的跨接导电层6和公共电极7绝缘的同时,为在工作区域103中设置功能器件提供平坦的表面。平坦层5暴露部分公共电极引线4,以使跨接导电层6能够与公共电极引线4电连接。
例如,在图4A所示的示例中,层间绝缘层3在靠近衬底基板1的外轮廓边缘12一侧形成台阶部分,公共电极引线4覆盖台阶部分,从相对衬底基板1较低的位置延伸到较高的位置。当然,在本实施例的其他示例中,也可以没有上述台阶部分。例如,在图4B所示的示例中,层间绝缘层3在靠近衬底基板1的外轮廓边缘一侧具有平坦表面,这种情况下,公共电极引线4设置于平坦表面上。
上述示例是公共电极引线4的一部分与周边区域102的第一区域1021在垂直于衬底基板1的方向上重叠的情况,在本实施例的另一个示例中,如图4C所示,整个公共电极引线4与周边电路13在垂直于衬底基板1的方向上重叠,即与周边区域102的第一区域1021在垂直于衬底基板1的方向上重叠。这样可以进一步减小非工作区101的宽度,从而进一步减小应用该基板周边电路结构10的装置例如显示装置的边框宽度。
在本实施例又一个示例中,如图4D所示,公共电极7与跨接导电层6也可以一体成型以实现公共电极7与公共电极引线4电连接。可以理解为也可以不设置跨界导电层6,公共电极7与共电极引线4直接搭接以实现这二者的电连接。
在图4A-4D所示的示例中,外连结点901位于公共电极引线4的远离衬底基板1的外轮廓边缘12的一侧。
在另一个示例中,外连结点也可以位于公共电极引线的靠近衬底基板的外轮廓边缘的一侧。图4E为本实施例提供的另一种基板周边电路结构的平面示意图;图4F为沿图4E中的G-G’线的一种剖面示意图。例如,如图4F所示,外连结点901位于公共电极引线4的靠近衬底基板1的外轮廓边缘的一侧,即连结点901位于公共电极引线4与衬底基板1的外轮廓边缘之间。与图4A-4D所示的示例相比,图4F所示的示例能够进一步减小跨接导电层6的长度从而进一步减小小跨接导电层6的电阻。图4F所示的示例产生的其他技术效果请参考上述描述,在此不再赘述。
图4G是图4A中的一种周边电路的局部放大示意图。示范性地,如图4G所示,周边电路可以包括:多个设置于衬底基板1上的薄膜晶体管,每个薄膜晶体管包括薄膜晶体管的第一部分1301和栅极1305。薄膜晶体管的第一部分1301包括源极、漏极和沟道区。周边电路还可以包括覆盖薄膜晶体管的第一部分1301的第一绝缘层1302、电容器和周边电路信号输出引线1306。周边电路信号输出引线1306配置为将所述周边电路的输出信号输出至非工作区内侧的工作区域。电容器包括相对设置的第一极板1304和第二极板1310。薄膜晶体管的栅极1305、电容器的第一极板1304和周边电路信号输出引线1306设置于同一层,均设置于第一绝缘层1302上,其材料可以相同,并且可以由同一工艺同时形成。周边电路还可以包括覆盖栅极1305、电容器的第一极板1304和周边电路信号输出引线1306的第二绝缘层1307。第一绝缘层1302和第二绝缘层1307包含暴露薄膜晶体管的源极或漏极的第二过孔。
周边电路还包括内连部分,该内连部分包括连接线,例如,该连接线包括第一部分13111312。电容器的第二极板1310、连接线和外连结点901在第二绝缘层1307设置于第二绝缘层1307上。多个薄膜晶体管的源极或漏极之间通过连接线的第二部分1305经由第二过孔电连接。电容器的第二极板1310通过连接线的第一部分1311经由第二过孔与一个或多个薄膜晶体管的源极或漏极电连接。并且,电容器的第二极板1310和该连接线1311可以一体成型,由此可以由同一材料经由同一工艺同时形成。另外,外连结点901、电容器的第二极板1310和连接线同层设置。需要说明的是,本公开中同层设置是指:同层设置的结构可以由相同材料经由同一工艺同时形成,而不是指这些结构相对于衬底基板的高度相同。所以,外连结点901、电容器的第二极板1310和连接线的材料相同、由同一膜层经由同一工艺同时形成。这样有利于简化周边电路的结构及制备工艺。
例如,连接线还包括第二部分1312和第三部分1313。两个薄膜晶体管可以通过连接线的第二部分1312电连接。连接线的第三部分1313可以将薄膜晶体管的源极或漏极与周边电路信号输出引线1306电连接。
例如,外连结点901、电容器的第二极板1310和连接线的材料可以为铜、铝、铜合金、铝合金、银、铬等等,但不限于以上列举种类,本实施例对各个部件的材料此不作限制,本领域技术人员可参考常规技术。
在本实施例提供的基板中,整个周边电路13是位于层间绝缘层3的下方,即层间绝缘层3覆盖周边电路13。例如,层间绝缘层3覆盖外连结点901、电容器的第二极板1310和连接线等。这样能够在周边电路13上形成平坦的绝缘层,当在层间绝缘层3上方设置公共电极引线4,且公共电极引线4部分甚至全部与层间绝缘层3下方的周边电路重叠时,能够实现公共电极引线4与周边电路13绝缘。
例如,本公开实施例提供的基板可以为阵列基板或显示基板等。图5A为本实施例提供的一种阵列基板的平面示意图,图5B为本实施例提供的另一种阵列基板的平面示意图,图5C为本实施例提供的又一种阵列基板的平面示意图;图6为沿图5A中的G-G’线的剖面示意图。
例如,如图5A所示,公共电极引线4和周边区域102的周边电路用于控制工作区域103的工作状态。公共电极引线4和周边区域102可以位于阵列基板100的左侧的靠近其外轮廓边缘的位置,从左侧向工作区域103输入控制信号。例如,如图5B所示,公共电极引线4和周边区域102也可以设置于阵列基板100的上侧的靠近其外轮廓边缘的位置,从上侧向工作区域103输入控制信号。又例如,如图5C所示,公共电极引线4和周边区域102还可以设置于阵列基板100上的相对的两侧如左侧和右侧的靠近其外轮廓边缘的位置。这样可以在两侧同时向工作区域103输入控制信号,能够达到减小信号延迟的技术效果,从而使阵列基板100达到更好的工作效果。对于阵列基板100的平面面积较大的情况,这种技术效果更加突出。需要说明的是,本实施例中的“左”“右”“上”是指在相应附图中所示的相对位置。
例如,如图6所示,工作区域103设置有多个阵列元件14,多个阵列元件包括公共电极7,公共电极7与公共电极引线4电连接。例如,阵列元件14可以为有机发光二极管器件,该有机发光二极管器件可以为顶发射、底发射等结构。示范性地,有机发光二极管器件可以包括:设置于衬底基板1上的阳极15、与阳极15相对设置于衬底基板1上的阴极以及设置于阳极15和阴极之间的有机发光层16。在图6所示的示例中,阴极为公共电极7,此时,公共电极引线4为公共阴极引线,工作过程中向公共电极7输入低电平信号。例如,阳极15可以为反射电极或者与阳极15相邻设置反射层(图未示出),工作过程中,光从阴极侧出射;或者阴极可以为反射电极或者与阴极相邻设置反射层,工作过程中,光从阳极侧出射。在本实施例的其他示例中,阳极和阴极的位置可以互换,例如,阳极也可以为公共电极7,此时,公共电极引线4为公共阳极引线,工作过程中向公共电极7输入高电平信号。
例如,有机发光二极管器件还可以包括像素界定层8,以限定出多个发光单元或像素单元,防止相邻发光单元或相邻像素单元之间的光互相串扰。像素界定层8包括开口,有机发光层16设置于开口中,公共电极7可以覆盖像素界定层8。
例如,周边电路13可以为栅极驱动电路或数据驱动电路等。例如,该栅极驱动电路或数据驱动电路包括薄膜晶体管、电容、栅线引线或数据线引线等。
本实施例提供的阵列基板可以用于显示装置、照明装置等电子装置。本实施例提供的阵列基板中,公共电极引线4在非工作区101单独占用的宽度减小,使得阵列基板具有较窄的边框,从而使得采用该阵列基板的显示装置或照明装置等可以实现较窄的边框。采用该阵列基板的显示装置或照明装置等可以实现较窄的边框。在实现窄边框的同时,节省出的空间还可以用来增加公共电极引线的宽度以减小公共电极引线的电阻。这样能够减小公共电极引线的电阻,一方面有利于提高信号在公共电极引线的传导速度,另一方面有利于减小工作过程中公共电极引线的功耗和产生的焦耳热,降低焦耳热导致的温升,从而有利于提高阵列基板、显示装置或照明装置的寿命。
实施例二
本实施例提供一种电子装置,该电子装置包括本公开实施例提供的任意一种基板。例如,该电子装置可以是显示装置、照明装置等。示范性地,图7为本实施例提供的一种显示装置示意图。如图7所示,该显示装置包括本公开实施例提供的任意一种阵列基板。例如,该显示装置可以为有机发光二极管显示装置。例如,该显示装置可以实现为如下的产品:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图7只是一个包括实施例二中提供的任意一种阵列基板的显示装置的示意图,未示出的显示装置的其他结构本领域技术人员可参考常规技术,本实施例不作限定。
本实施例提供的显示装置可以实现较窄的边框。在实现窄边框的同时,还有利于增加公共电极引线的宽度以减小公共电极引线的电阻。这样能够减小公共电极引线的电阻,一方面有利于提高信号在公共电极引线的传导速度,另一方面有利于减小工作过程中公共电极引线的功耗和产生的焦耳热,降低焦耳热导致的温升,从而有利于提高阵列基板、显示装置或照明装置的寿命。
实施例三
本实施例提供一种阵列基板制作方法,该方法包括:提供衬底基板,该衬底基板具有外轮廓边缘且包括工作区域和位于工作区域外侧的周边区域;在周边区域中形成周边电路;沿衬底基板的至少部分外轮廓边缘形成公共电极引线。该方法中,所述公共电极引线在所述衬底基板上的正投影与所述周边电路在所述衬底基板上的正投影至少部分重合,且所述公共电极引线与所述周边电路绝缘。
示范性地,图8A-8M为本公开一实施例提供的一种阵列基板制作方法示意图。下面以形成工作区域包括有机发光二极管器件的阵列基板为例进行示范性介绍。
如图8A所示,提供衬底基板1。衬底基板1例如可以为玻璃基板、石英基板、树脂(例如聚乙烯)基板等。衬底基板1具有外轮廓边缘12且包括工作区域103和位于工作区域103外侧的非工作区域101。非工作区域101包括靠近工作区域103的周边区域102。在衬底基板1上形成周边电路层2,包括在周边区域2形成周边电路13。该周边电路13例如可以为驱动电路,例如栅极驱动电路或数据驱动电路。下面以周边电路13为栅驱动电路为例示范性地介绍该电路的制作方法。
图9A-9F为该驱动电路的一种制作方法示意图。形成周边电路13包括形成周边电路13的内连部分和外连部分。周边区域102包括远离工作区域103的第一区域2021和靠近工作区域103的第二区域1022。内连部分位于周边区域102的第一区域1021,外连部分包括外连结点以及外连导线,外连结点形成于周边区域102的第二区域1022内,且外连结点在衬底基板1上的正投影与公共电极引线4在衬底基板1上的正投影不重合。下面以形成薄膜晶体管为例进行说明。
如图9A所示,利用本领域常规技术在第一区域1021形成多个薄膜晶体管的第一部分1301以及第一绝缘层1302。第一部分1301包括沟道区、源极区和漏极区。
如图9B所示,在第一绝缘层1302上形成栅金属层1303,例如可以采用化学气相沉积法或磁控溅射法等方法形成栅金属层1303。栅金属层1303的材料可以为铜、铝、铜合金、铝合金、银、铬等等,但不限于以上列举种类。
形成周边电路包括形成栅金属层图案,例如,其可以包括经由同一工艺形成多个薄膜晶体管的栅极、电容器的第一极板、所述多个薄膜晶体管的栅极之间的互相连接及周边电路输出引线的图案。如图9C所示,对栅金属层1303进行图案化,以同时形成与多个薄膜晶体管的第一部分1301相对应的多个栅极1305、电容器的第一极板1304、互连连接多个栅极1305的及周边电路信号输出引线1306的图案。例如,图案化可以采用光刻工艺实现。
如图9D所示,形成覆盖利用栅金属层1303所形成的图案的第二绝缘层1307。形成位于第一绝缘层1302和第二绝缘层1307的暴露多个薄膜晶体管的源极和漏极的第二过孔1308。例如,第一绝缘层1302和第二绝缘层1307的材料可以为无机绝缘材料,例如氮化硅等。此时,可以通过曝光-显影-刻蚀的光刻工艺形成第二过孔1308。例如,第一绝缘层1302和第二绝缘层1307的材料也可以为无机绝缘材料或有机绝缘材料,该有机绝缘材料例如为光敏性有机绝缘材料,在该情况下,可通过曝光-显影工艺形成第二过孔1308。如此可减少刻蚀步骤,能够简化工艺。
例如,该方法还包括形成第二金属层图案,其可以包括经由同一工艺形成电容器的第二极板、将电容器的第二极板与源极或漏极电连接的连接线的第一部分、将多个薄膜晶体管的源极或漏极电连接的连接线的第二部分、将薄膜晶体管的源极或漏极与周边电路信号输出引线电连接的连接线的第三部分和外连结点。示范性地,如图9E所示,在第二绝缘层1307上形成第二金属层1309,第二金属层1309通过第二过孔1308与薄膜晶体管的有源层的源极区和漏极区电连接。例如可以采用化学气相沉积法或磁控溅射法等方法形成第二金属层1309。第二金属层1309的材料可以为铜、铝、铜合金、铝合金、银、铬等等,但不限于以上列举种类。
如图9F所示,对第二金属层1309进行图案化以同时形成电容器的第二极板1310、将电容器的第二极板1310与源极或漏极电连接的连接线的第一部分1311、将多个薄膜晶体管的源极或漏极电连接以及将薄膜晶体管的源极电连接的连接线的第二部分1312、将薄膜晶体管的源极或漏极与周边电路信号输出引线1306电连接的连接线的第三部分1313和外连结点901的图案。
例如,可以在对第二金属层1309图案化的过程中实现使外连结点901位于第二区域1022,例如,其可以与每一行的多个薄膜晶体管的源极或漏极电连接,也可以用于与栅驱动电路13外部的控制器连接,例如可以连接时序控制器等。采用上述方法可形成图8A所示的周边电路层2,实现了在周边区域102的第一区域1021形成周边电路的内连部分,并使外连结点901位于周边区域102的第二区域1022,以为后续在第二区域1022形成周边电路的外连部分做准备。采用本实施例提供的方法可以在利用第二金属层1309同时形成周边电路的一部分器件(例如电容第二极板和外连结点)和各个器件之间的连接图案,无需在形成周边电路的器件后,再单独形成用于连接各个器件之间的金属,有利于简化工艺。需要说明的是,图9F中所示外连结点901的个数为一个,其仅作为示范性说明,外连结点901的个数也可以为多个。
如图8B所示,该方法还包括在周边电路层2上形成层间绝缘层3。整个周边电路13是位于层间绝缘层3的下方,即层间绝缘层3覆盖周边电路13。例如,层间绝缘层3覆盖外连结点901、电容器的第二极板1310和连接线等。这样能够在周边电路13上形成平坦的绝缘层,当在层间绝缘层3上方设置公共电极引线4,且公共电极引线4部分甚至全部与层间绝缘层3下方的周边电路重叠时,能够实现公共电极引线4与周边电路13绝缘。层间绝缘层3的材料可与上述第一绝缘层1302的材料相同,请参考上述描述。例如,可采用涂布、沉积等方法形成层间绝缘层3。
如图8C所示,在层间绝缘层3中形成暴露外连结点901的过孔301。具体方法可参考上述对形成第二过孔1308的方法描述。
如图8D所示,在层间绝缘层3上形成公共电极引线层901。公共电极引线层901的材料例如可以为透明导电材料或不透明导电材料,透明导电材料例如可以为铟锡氧化物(ITO)或铟锌氧化物(IZO)等,不透明导电材料例如可以是金属材料,例如电导率较高的铜、铝、铜合金等。公共电极引线层901可以采用化学气相沉积法或磁控溅射法等方法形成。
如图8E所示,例如可以通过光刻工艺对公共电极引线层901进行图案化以沿衬底基板1的至少部分外轮廓边缘形成公共电极引线4。公共电极引线4在衬底基板1上的投影与周边区域102的周边电路13的内连部分在衬底基板1上的投影的一部分重合,即在垂直于衬底基板1的方向上与周边区域102的周边电路内连部分重叠。这样可以使得在采用本实施例提供的方法得到的阵列基板中,公共电极引线4在非工作区101单独占用的宽度减小,可以使阵列基板具有较窄的边框,从而使得采用该阵列基板的显示装置或照明装置等可以实现较窄的边框。节省出的空间还可以用来增加公共电极引线的宽度以减小公共电极引线的电阻。
在图8E中,层间绝缘层3位于周边电路13与公共电极引线4之间,覆盖周边电路13,从而将周边电路13与公共电极引线4彼此绝缘。周边电路13的外连部分9包括外连结点901以及外连导线902。在利用公共电极引线层901图案化形成公共电极引线4的同时形成外连导线902,即周边电路13的外连导线902与公共电极引线4经由同一工艺形成。这样有利于简化阵列基板的制备工艺。外连导线902经由过孔301与外连结点901电连接。由此,外连结点901形成于周边区域的在垂直于衬底基板1方向上不与公共电极引线4重叠的第二区域1022,以便于在外连结点901上方开设过孔以及设置外连导线902,使得这一过程不会受到公共电极引线4的妨碍。
如图8F所示,形成覆盖衬底基板1的平坦层5。平坦层5的具体形成方法和材料可参考本领域常规技术。
如图8G所示,对平坦层5进行图案化,以形成开口,该开口暴露至少部分公共电极引线4。
如图8H所示,利用光刻法在平坦层5的上方形成像素界定层8。像素界定层8具有开口。
如图8I所示,在平坦层5上方形成导电层602。导电层602的材料可以为透明导电材料或不透明导电材料,透明导电材料例如可以为铟锡氧化物(ITO)或铟锌氧化物(IZO)等,不透明导电材料例如可以是金属材料,例如铜、铝、铜合金、铝合金等。例如,可以采用化学气相沉积法或磁控溅射法等方法形成导电层602。需要说明的是,导电层602的材料和具体制作方法不限于上述列举种类。
如图8J所示,例如可以采用光刻法对导电层602进行图案化以同时形成跨接导电层6和阳极15。当然,在其他示例中,图8J中形成的阳极15也可以改变为阴极。本示例中以阳极为例进行说明。阳极15位于工作区域103,且位于像素界定层8的开口中。跨接导电层6形成于周边区域101,并与周边电路13绝缘、延伸跨过周边电路13。跨接导电层6与公共电极引线4电连接。在本示例中,跨接导电层6的远离工作区域103的一端与公共电极引线4直接搭接以实现这两者电连接。这种直接搭接的形式有利于减小接触电阻且容易制作。
如图8K所示,例如可以通过涂布或沉积的方法在阳极15上方形成有机发光层16。在其他示例中,也可以为电致发光层(例如有机电致发光层)。
如图8L所示,在工作区域103中形成公共电极7。例如,公共电极7可以覆盖有机发光层16和像素界定层8,并延伸至周边区域102与跨接导电层6直接接触以实现这两者电连接,从而经由跨接导电层6实现公共电极7与公共电极引线4电连接。即跨接导电层6将公共电极引线4和公共电极7电连接。通过上述方法可以形成如图8L所示的阵列基板100。
图8M为图8L中的阵列基板100的局部20的放大示意图。该放大示意图示范性地表示了周边电路13的结构。
本公开的实施例提供一种显示基板周边电路结构、阵列基板及其制作方法以及显示装置,将公共电极引线与周边区域的靠近衬底基板的外轮廓边缘的第一区域至少部分重叠且绝缘,可以使得公共电极引线在非工作区单独占用的宽度减小,当将该周边电路结构应用于显示装置等中时,有利于实现更窄的边框。
以上所述仅是本实用新型的示范性实施方式,而非用于限制本实用新型的保护范围,本实用新型的保护范围由所附的权利要求确定。
Claims (12)
1.一种基板,其特征在于,所述基板包括:
衬底基板,包括工作区域、位于所述工作区域周边的非工作区域和外轮廓边缘;所述非工作区包括靠近所述工作区域的周边区域;
周边电路,设置于所述周边区域;以及
公共电极引线,沿所述衬底基板的至少部分外轮廓边缘设置;
其中,所述公共电极引线在所述衬底基板上的正投影与所述周边电路在所述衬底基板上的正投影至少部分重合,且所述公共电极引线与所述周边电路绝缘。
2.根据权利要求1所述的基板,其特征在于,所述基板还包括公共电极,其中,
所述公共电极由所述工作区域延伸至所述周边区域;
所述公共电极与所述公共电极引线电连接。
3.根据权利要求1所述的基板,其特征在于,所述基板还包括跨接导电层,所述跨接导电层位于所述周边区域,与所述周边电路绝缘、延伸跨过所述周边电路且将所述公共电极引线和所述公共电极电连接。
4.根据权利要求3所述的基板,其特征在于,所述跨接导电层与所述公共电极引线直接搭接以实现所述跨接导电层与所述公共电极引线电连接;
所述公共电极与所述跨接导电层一体成型;或者所述公共电极与所述跨接导电层直接搭接以实现所述公共电极与所述跨接导电层电连接。
5.根据权利要求1-4任一所述的基板,其特征在于,所述周边电路包括外连部分,所述外连部分包括外连结点和外连导线;
所述周边区域包括远离所述工作区域的第一区域和靠近所述工作区域的第二区域;
所述外连结点设置于所述周边区域的第二区域,其特征在于,所述外连结点在所述衬底基板上的正投影与所述公共电极引线在所述衬底基板上的正投影不重合。
6.根据权利要求5所述的基板,其特征在于,所述外连结点位于所述公共电极引线的靠近所述衬底基板的外轮廓边缘的一侧。
7.根据权利要求5所述的基板,其特征在于,所述基板还包括层间绝缘层,其中,所述层间绝缘层设置于所述周边电路与所述公共电极引线之间,覆盖所述周边电路从而将所述周边电路与所述公共电极引线绝缘。
8.根据权利要求7所述的基板,其特征在于,所述层间绝缘层包括暴露所述周边电路的外连结点的过孔,所述外连导线经由所述过孔与所述周边电路的外连结点电连接。
9.根据权利要求8所述的基板,其特征在于,所述外连导线与所述公共电极引线的材料相同且同层设置。
10.根据权利要求5所述的基板,其特征在于,所述周边电路包括:
至少一个薄膜晶体管,其中,所述薄膜晶体管包括栅极、源极和漏极;
电容器,包括相对设置的第一极板和第二极板,所述第一极板和所述薄膜晶体管的栅极同层设置;
周边电路信号输出引线,配置为将所述周边电路的输出信号输出至所述工作区域;以及
连接线,包括第一部分;
其中,所述电容器的第二极板与所述薄膜晶体管的源极或漏极之间通过所述连接线的第一部分电连接;
所述外连结点、所述电容器的第二极板、所述连接线同层设置。
11.根据权利要求10所述的基板,其特征在于,所述周边电路包括多个薄膜晶体管,所述连接线还包括第二部分和第三部分,其中,两个所述薄膜晶体管通过所述连接线的第二部分电连接;所述连接线的第三部分将所述薄膜晶体管的源极或漏极与所述周边电路信号输出引线电连接。
12.一种电子装置,其特征在于,所述电子装置包括权利要求1-11任一所述的基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721789369.0U CN207517696U (zh) | 2017-12-19 | 2017-12-19 | 基板及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721789369.0U CN207517696U (zh) | 2017-12-19 | 2017-12-19 | 基板及电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207517696U true CN207517696U (zh) | 2018-06-19 |
Family
ID=62544610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721789369.0U Active CN207517696U (zh) | 2017-12-19 | 2017-12-19 | 基板及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207517696U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019120168A1 (zh) * | 2017-12-19 | 2019-06-27 | 京东方科技集团股份有限公司 | 基板及其制作方法、电子装置 |
WO2023207004A1 (zh) * | 2022-04-29 | 2023-11-02 | 诺视科技(苏州)有限公司 | 半导体器件用像素单元及制作方法、微显示屏、分立器件 |
-
2017
- 2017-12-19 CN CN201721789369.0U patent/CN207517696U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019120168A1 (zh) * | 2017-12-19 | 2019-06-27 | 京东方科技集团股份有限公司 | 基板及其制作方法、电子装置 |
US10943957B2 (en) | 2017-12-19 | 2021-03-09 | Boe Technology Group Co. Ltd. | Substrate and manufacturing method therefor, and electronic apparatus |
US11417713B2 (en) | 2017-12-19 | 2022-08-16 | Boe Technology Group Co., Ltd. | Substrate and manufacturing method therefor, and electronic apparatus |
WO2023207004A1 (zh) * | 2022-04-29 | 2023-11-02 | 诺视科技(苏州)有限公司 | 半导体器件用像素单元及制作方法、微显示屏、分立器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107342370B (zh) | 显示面板及显示装置 | |
CN209691758U (zh) | 显示面板和显示装置 | |
CN100375312C (zh) | 有机电致发光显示面板装置及其制造方法 | |
CN103904086B (zh) | 一种薄膜晶体管阵列基板 | |
US10338724B2 (en) | Array substrate and method for fabricating the same, and display device and method for driving the same | |
WO2021012408A1 (zh) | 阵列基板、显示面板及阵列基板的制造方法 | |
CN108227326A (zh) | 阵列基板及其制造方法、触控显示面板 | |
CN107403804A (zh) | 显示设备 | |
CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
CN106653770A (zh) | 一种显示面板及其阵列基板 | |
CN204179080U (zh) | 显示装置 | |
KR20190073850A (ko) | 표시 장치 | |
JP2023501842A (ja) | 表示基板及びその製造方法、表示装置 | |
WO2016202071A1 (zh) | 触控面板及其制备方法、显示装置 | |
CN109935580A (zh) | 基板及其制作方法、电子装置 | |
KR20200002044A (ko) | 표시장치 | |
CN102593126A (zh) | 面板及其制法 | |
CN110518055A (zh) | 一种显示面板和显示装置 | |
CN106298809B (zh) | 薄膜晶体管阵列基板及其制作方法、液晶显示装置 | |
CN111708237B (zh) | 一种阵列基板、显示面板及显示装置 | |
JP2023501023A (ja) | 表示基板及びその製造方法、表示装置 | |
CN207517696U (zh) | 基板及电子装置 | |
CN110323228A (zh) | 基板及其制作方法、电子装置 | |
CN113113452A (zh) | 显示面板及其制备方法 | |
CN104733478A (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |