CN102986012A - 薄膜晶体管基板及其制造方法和液晶显示面板 - Google Patents

薄膜晶体管基板及其制造方法和液晶显示面板 Download PDF

Info

Publication number
CN102986012A
CN102986012A CN2011800340154A CN201180034015A CN102986012A CN 102986012 A CN102986012 A CN 102986012A CN 2011800340154 A CN2011800340154 A CN 2011800340154A CN 201180034015 A CN201180034015 A CN 201180034015A CN 102986012 A CN102986012 A CN 102986012A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
pixel electrode
electric capacity
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800340154A
Other languages
English (en)
Other versions
CN102986012B (zh
Inventor
中谷喜纪
齐藤裕一
冈本哲也
神崎庸辅
高西雄大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102986012A publication Critical patent/CN102986012A/zh
Application granted granted Critical
Publication of CN102986012B publication Critical patent/CN102986012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

各TFT（5a）包括：栅极电极（11aa）；以覆盖栅极电极（11aa）的方式设置的栅极绝缘膜（12）；在栅极绝缘膜（12）上以与栅极电极（11aa）重叠的方式设置有沟道区域（C）的半导体层（13b）；在半导体层（13b）上以使得沟道区域（C）露出并且隔着沟道区域（C）相互分离的方式设置的源极电极（14aa）和漏极电极（14ba），各辅助电容（6a）包括：电容线（11ba）；以覆盖电容线（11ba）的方式设置的栅极绝缘膜（12）；在栅极绝缘膜（12）上以与电容线（11ba）重叠的方式设置的半导体层（13b）；和在半导体层（13b）上设置、与各像素电极（16a）连接的漏极电极（14ba），包含氧化物半导体的半导体层（13b）与包含氧化物导电体的各像素电极（16a）相互接触。

Description

薄膜晶体管基板及其制造方法和液晶显示面板
技术领域
本发明涉及薄膜晶体管基板及其制造方法和液晶显示面板，特别涉及设置有辅助电容的薄膜晶体管基板及其制造方法和液晶显示面板。
背景技术
有源矩阵驱动方式的液晶显示面板具备：按作为图像的最小单位的各像素，例如设置有薄膜晶体管（Thin Film Transistor，以下也称为“TFT”）作为开关元件的TFT基板；以与TFT基板相对的方式配置的对置基板；和在两基板之间封入的液晶层。在该TFT基板，为了稳定地保持各像素的液晶层即被充电至液晶电容的电荷，按各像素设置有辅助电容。这里，辅助电容例如包括：设置于基板上的电容线；以覆盖电容线的方式设置的栅极绝缘膜；和在栅极绝缘膜上以与电容线重叠的方式设置的电容电极（例如TFT的漏极电极）。
例如在专利文献1中，公开了下述TFT基板的制造方法：以覆盖形成于绝缘基板上的栅极线、栅极电极和保持电极的方式，依次蒸镀栅极绝缘膜、半导体层（形成半导体层的膜）、接触层（形成图案的膜）和导电体层，使用2次曝光方法在导电体层上形成感光膜之后，使用感光膜按2个阶段对半导体层（形成半导体层的膜）、接触层（形成图案的膜）和导电体层进行蚀刻，形成数据配线、源极电极、半导体层、接触层图案、漏极电极和保持电容器用导电体图案。
现有技术文献
专利文献
专利文献1：日本特开2001-319876号公报
发明内容
发明要解决的课题
然而，在利用专利文献1中公开的制造方法制造出的TFT基板，与上述辅助电容相当的保持电容器包括保持电极、栅极绝缘膜、保持电容器用半导体层、保持电容器用接触层图案和保持电容器用导电体图案的叠层构造。这里，如专利文献1所公开的制造方法那样，在实现了使用相同的光掩模来形成半导体层和源极电极及漏极电极的制造工序的简略化的TFT基板的制造方法中，由于在源极电极和漏极电极的下层配置半导体层，所以导致在构成辅助电容的电容电极（漏极电极）的下层叠层了半导体层。于是，在由电容线、栅极绝缘膜、半导体层和漏极电极的叠层构造构成的辅助电容，不仅栅极绝缘膜而且半导体层也作为电介质层发挥功能，在栅极绝缘膜与半导体层之间，因MOS（Metal Oxide Semiconductor，金属氧化物半导体）结构产生电容的变化，并且在半导体层与漏极电极之间因肖特基结构产生电容的变化，因此通过辅助电容控制像素电极的电位，在如上所述的液晶显示面板中，不再以规定的电位控制像素电极，发生闪烁等显示不良。
本发明鉴于上述情况而完成，其目的在于抑制起因于半导体层的辅助电容的电容变化。
用于解决课题的手段
为了实现上述目的，本发明使包含氧化物半导体的半导体层与包含氧化物导电体的像素电极相互接触。
具体而言，本发明涉及的薄膜晶体管基板，其特征在于，包括：呈矩阵状设置的多个像素电极；按上述各像素电极分别设置、且与该各像素电极连接的多个薄膜晶体管；和按上述各像素电极分别设置的多个辅助电容，上述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；设置在该栅极绝缘膜上、以与上述栅极电极重叠的方式配置有沟道区域的半导体层；和设置在该半导体层上、以使得上述沟道区域露出且隔着该沟道区域相互分离的方式配置的源极电极和漏极电极，上述各辅助电容包括：在与上述栅极电极相同的层利用与上述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的上述栅极绝缘膜；在该栅极绝缘膜上以与上述电容线重叠的方式设置的上述半导体层；和设置在该半导体层上、与上述各像素电极连接的上述漏极电极，上述半导体层包含氧化物半导体，上述各像素电极包含氧化物导电体，上述半导体层与各像素电极相互接触。
根据上述结构，由于各薄膜晶体管的半导体层包含氧化物半导体，并且各像素电极包含氧化物半导体，所以在各像素配置的半导体层和像素电极的能带结构类似。而且，在各像素中，由于半导体层与像素电极相互接触，所以像素电极内的自由载流子扩散到半导体层，扩张到与栅极绝缘膜的界面附近，辅助电容的部分的半导体层作为导体发挥功能。因此，在各像素中，在包括电容线、栅极绝缘膜、半导体层和漏极电极的叠层结构的辅助电容，当对电容线与漏极电极之间施加电压时，用于保持电荷的电介质层成为栅极绝缘膜，因此能够抑制电容变化。由此，在叠层有半导体层的各辅助电容中，由于能够抑制电容变化，所以能够抑制起因于半导体层的辅助电容的电容变化。
上述各像素电极具有以隔着上述各薄膜晶体管相互相邻的方式设置的第一像素电极和第二像素电极，上述漏极电极具有与上述第一像素电极和第二像素电极分别连接的第一漏极电极和第二漏极电极，上述各辅助电容具有与上述第一像素电极和第二像素电极对应地分别设置的第一辅助电容和第二辅助电容，上述电容线具有与上述第一辅助电容和第二辅助电容对应地分别设置的第一电容线和第二电容线，上述第一辅助电容包括：上述第一电容线；以覆盖该第一电容线的方式设置的上述栅极绝缘膜；在该栅极绝缘膜上以与上述第一电容线重叠的方式设置的上述半导体层；和在该半导体层上设置的上述第一漏极电极，上述第二辅助电容包括：上述第二电容线；以覆盖该第二电容线的方式设置的上述栅极绝缘膜；在该栅极绝缘膜上以与上述第二电容线重叠的方式设置的上述半导体层；和在该半导体层上设置的上述第二漏极电极。
根据上述结构，各像素电极具有第一像素电极和第二像素电极，漏极电极具有与第一像素电极和第二像素电极分别连接的第一漏极电极和第二漏极电极，辅助电容具有包括第一电容线、栅极绝缘膜、半导体层和第一漏极电极的叠层结构的第一辅助电容、以及包括第二电容线、栅极绝缘膜、半导体层和第二漏极电极的叠层结构的第二辅助电容，因此，具体地构成具有多像素结构的薄膜晶体管基板，该多像素结构构成为：在各像素中，例如与第一像素电极和第二像素电极对应的各子像素的亮度相互不同、即各像素包括明子像素和暗子像素。这里，在具有多像素结构的薄膜晶体管基板，一般而言，为了使对明子像素的液晶层施加的电压与对暗子像素的液晶层施加的电压不同，使得对第一电容线和第一漏极电极之间施加的电压与对第二电容线和第二漏极电极之间施加的电压不同，因此在第一辅助电容和第二辅助电容的内部叠层有半导体层的情况下，存在第一辅助电容和第二辅助电容的电容产生变化例如与对置基板的共用电极的电压的平衡崩溃的可能性，但是根据上述结构，由于能够抑制由在第一电容线和第一漏极电极之间施加的电压引起的第一辅助电容的电容变化、以及由在第二电容线和第二漏极电极之间施加的电压引起的第二辅助电容的电容变化，所以在具备薄膜晶体管基板的液晶显示面板，在各像素中在保持与对置基板的共用电极的电压的平衡的状态下，能够对明子像素和暗子像素的各液晶层施加规定的电压。
此外，本发明涉及的薄膜晶体管基板的制造方法，其特征在于：上述薄膜晶体管基板包括：呈矩阵状设置的多个像素电极；按上述各像素电极分别设置、且与该各像素电极连接的多个薄膜晶体管；和按上述各像素电极分别设置的多个辅助电容，上述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；设置在该栅极绝缘膜上、以与上述栅极电极重叠的方式配置有沟道区域的半导体层；和设置在该半导体层上、以使得上述沟道区域露出且隔着该沟道区域相互分离的方式配置的源极电极和漏极电极，上述各辅助电容包括：在与上述栅极电极相同的层利用与上述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的上述栅极绝缘膜；在该栅极绝缘膜上以与上述电容线重叠的方式设置的上述半导体层；和设置在该半导体层上、与上述各像素电极连接的上述漏极电极，上述薄膜晶体管基板的制造方法包括：在基板上形成上述栅极电极和电容线的栅极层形成工序；抗蚀剂形成工序，以覆盖上述被形成的栅极电极和电容线的方式，依次形成上述栅极绝缘膜、包含氧化物半导体的半导体膜和金属导电膜后，在该金属导电膜上的成为上述源极电极和漏极电极的区域，以使得与该电容线重叠的区域的一部分和成为上述沟道区域的区域分别露出的方式形成抗蚀剂图案；第一蚀刻工序，对从上述抗蚀剂图案露出的上述金属导电膜进行蚀刻，形成上述源极电极、漏极电极和沟道区域，并且使上述半导体膜从该漏极电极露出；第二蚀刻工序，通过对在上述第一蚀刻工序中使用的抗蚀剂图案进行回流焊，使该抗蚀剂图案变换成覆盖从上述漏极电极露出的半导体膜和上述沟道区域，之后，通过对从该变换后的抗蚀剂图案露出的上述半导体膜进行蚀刻，形成上述半导体层，由此形成上述各薄膜晶体管；层间绝缘膜形成工序，将在上述第二蚀刻工序中使用的抗蚀剂图案除去后，形成设置有接触孔的层间绝缘膜，上述接触孔到达从上述漏极电极露出的上述半导体层；和像素电极形成工序，在上述层间绝缘膜上形成包含氧化物导电体的上述各像素电极，使上述半导体层与该各像素电极接触，由此形成上述各辅助电容。
根据上述方法，在栅极层形成工序中，例如使用第一光掩模在基板上形成栅极电极和电容线，在抗蚀剂图案形成工序中例如使用第二光掩模形成抗蚀剂图案，在第一蚀刻工序中使用该抗蚀剂图案形成源极电极、漏极电极和沟道区域，在第二蚀刻工序中使用进行回流焊后而变换成的抗蚀剂图案，形成半导体层，由此形成薄膜晶体管，在层间绝缘膜形成工序中，例如使用第三光掩模，形成设置有接触孔的层间绝缘膜，在像素电极形成工序中，例如使用第四光掩模，形成像素电极后形成辅助电容，因此，使用4个光掩模，能够制造具备辅助电容的薄膜晶体管基板。而且，在制造出的薄膜晶体管基板，在各像素中，虽然在漏极电极的下层配置半导体层，但是在第一蚀刻工序中，在形成源极电极、漏极电极和沟道区域时，由于使半导体膜从漏极电极露出，所以在像素电极形成工序中，通过形成像素电极，在各像素中半导体层与像素电极相互接触。这里，由于半导体层包含氧化物半导体，像素电极包含氧化物导电体，所以在各像素配置的半导体层与像素电极的能带结构类似。因此，在各像素中，像素电极内的自由载流子扩散到半导体层，扩张到与栅极绝缘膜的界面附近，辅助电容的部分的半导体层作为导体发挥功能，在包括电容线、栅极绝缘膜、半导体层和漏极电极的叠层结构的辅助电容，当对电容线与漏极电极之间施加电压时，用于保持电荷的电介质层成为栅极绝缘膜，因此能够抑制电容变化。由此，在叠层有半导体层的各辅助电容中，由于能够抑制电容变化，所以能够抑制起因于半导体层的辅助电容的电容变化。
此外，本发明涉及的液晶显示面板，其特征在于，包括：以相互相对的方式设置的薄膜晶体管基板和对置基板；和在上述薄膜晶体管基板和对置基板之间设置的液晶层，上述薄膜晶体管基板包括：呈矩阵状设置的多个像素电极；按上述各像素电极分别设置、且与该各像素电极连接的多个薄膜晶体管；和按上述各像素电极分别设置的多个辅助电容，上述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；设置在该栅极绝缘膜上、以与上述栅极电极重叠的方式配置有沟道区域的半导体层；和设置在该半导体层上、以使得上述沟道区域露出且隔着该沟道区域相互分离的方式配置的源极电极和漏极电极，上述各辅助电容包括：在与上述栅极电极相同的层利用与上述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的上述栅极绝缘膜；在该栅极绝缘膜上以与上述电容线重叠的方式设置的上述半导体层；和设置在该半导体层上、与上述各像素电极连接的上述漏极电极，上述半导体层包含氧化物半导体，上述各像素电极包含氧化物导电体，上述半导体层与各像素电极相互接触。
根据上述结构，在薄膜晶体管基板中，由于各薄膜晶体管的半导体层包含氧化物半导体，并且各像素电极包含氧化物半导体，所以在各像素配置的半导体层和像素电极的能带结构类似。而且，在各像素中，由于半导体层与像素电极相互接触，所以像素电极内的自由载流子扩散到半导体层，扩张到与栅极绝缘膜的界面附近，辅助电容的部分的半导体层作为导体发挥功能。因此，在各像素中，在包括电容线、栅极绝缘膜、半导体层和漏极电极的叠层结构的辅助电容，当对电容线与漏极电极之间施加电压时，用于保持电荷的电介质层成为栅极绝缘膜，因此能够抑制电容变化。由此，在叠层有半导体层的各辅助电容中，由于能够抑制电容变化，所以在薄膜晶体管基板中能够抑制起因于半导体层的辅助电容的电容变化，并且在具备薄膜晶体管基板的液晶显示面板中，能够抑制闪烁等显示不良的发生。
发明效果
根据本发明，由于包含氧化物半导体的半导体层与包含氧化物导电体的像素电极相互接触，因此能够抑制起因于半导体层的辅助电容的电容变化。
附图说明
图1为实施方式1涉及的TFT基板的俯视图。
图2为沿着图1中的II-II线的TFT基板和具备该TFT基板的液晶显示面板的截面图。
图3为实施方式1涉及的TFT基板的等效电路图。
图4为表示实施方式1涉及的TFT基板的辅助电容上的电压和电容的关系的图表。
图5为以截面表示实施方式1涉及的TFT基板的制造工序的第一说明图。
图6为以截面表示实施方式1涉及的TFT基板的制造工序的图5之后的第二说明图。
图7为以截面表示实施方式1涉及的TFT基板的制造工序的图6之后的第三说明图。
图8为实施方式2涉及的TFT基板的截面图。
图9为以截面表示实施方式2涉及的TFT基板的制造工序的第一说明图。
图10为以截面表示实施方式2涉及的TFT基板的制造工序的图9之后的第二说明图。
图11为以截面表示实施方式2涉及的TFT基板的制造工序的图10之后的第三说明图。
图12为以截面表示实施方式2涉及的TFT基板的制造工序的图11之后的第四说明图。
图13为实施方式3涉及的TFT基板的截面图。
具体实施方式
以下，基于附图对本发明的实施方式进行详细说明。此外，本发明不限定于以下的各实施方式。
（发明的实施方式1）
图1～图7表示本发明涉及的TFT基板及其制造方法和液晶显示面板的实施方式1。这里，图1为本实施方式的TFT基板30a的俯视图。此外，图2为沿着图1中的II-II线的TFT基板30a和具备该TFT基板30a的液晶显示面板50的截面图。图3为TFT基板30a的等效电路图。
如图2所示，液晶显示面板50包括：以相互相对的方式设置的TFT基板30a和对置基板40；设置于TFT基板30a与对置基板40之间的液晶层45；和将TFT基板30a与对置基板40相互粘接、并且为了将液晶层45封入TFT基板30a与对置基板40之间而设置成框状的密封材（未图示）。
如图1～图3所示，TFT基板30a包括：绝缘基板10a；在绝缘基板10a上以相互平行地延伸的方式设置的多个栅极线11a；分别在各栅极线11a的一侧边（图1中的上侧）设置、以相互平行地延伸的方式配置的多个第一电容线11ba；分别在各栅极线11a的另一侧边（图1中的下侧）设置、以相互平行地延伸的方式配置的多个第二电容线11bb；以沿与各栅极线11a正交的方向相互平行地延伸的方式设置的多个源极线14a；按各栅极线11a与各源极线14a的每个交叉部分即按各像素P设置的TFT5a；以覆盖各TFT5a的方式设置的层间绝缘膜15a；在层间绝缘膜15a上呈矩阵状设置、分别以第一像素电极16a和第二像素电极16b隔着栅极线11a相互相邻的方式配置的多个像素电极；和以覆盖各像素电极（第一像素电极16a和第二像素电极16b）的方式设置的取向膜（未图示）。
如图1和图2所示，TFT5a包括：在绝缘基板10a上设置的栅极电极11aa；以覆盖栅极电极11aa的方式设置的栅极绝缘膜12；在栅极绝缘膜12上设置、以与栅极电极11aa重叠的方式配置有一对沟道区域C的半导体层13b；在半导体层13b上设置、以使得一对沟道区域C露出的方式配置的源极电极14aa；在半导体层13b上设置、以隔着一个沟道区域C（图1中的上侧）与源极电极14aa分离的方式配置的第一漏极电极14ba；和在半导体层13b上设置、以隔着另一个沟道区域C（图1中的下侧）与源极电极14aa分离的方式配置的第二漏极电极14bb。
栅极电极11aa如图1所示是较宽地形成各栅极线11a而得到的部分。
半导体层13b例如包含InGaZnO4、In2Ga2ZnO7等In-Ga-Zn-O类氧化物半导体。这里，第一像素电极16a和第二像素电极16b例如包含ITO（Indium Tin Oxide，铟锡氧化物）、IZO（Indium Zinc Oxide，铟锌氧化物）等氧化物导电体。而且，半导体层13b和第一像素电极16a及第二像素电极16b，如图1和图2所示，分别在形成于层间绝缘膜15a的接触孔15ca和15cb内相互接触。
源极电极14aa如图1所示是各源极线14a向侧边突出而得到的部分。
第一漏极电极14ba如图1和图2所示，经由形成于层间绝缘膜15a的接触孔15ca与第一像素电极16a连接。此外，第一漏极电极14ba如图1和图2所示，隔着半导体层13b和栅极绝缘膜12与第一电容线11ba重叠，由此构成第一辅助电容6a。
第二漏极电极14bb如图1所示，经由形成于层间绝缘膜15a的接触孔15cb与第二像素电极16b连接。此外，第二漏极电极14bb如图1所示，隔着半导体层13b和栅极绝缘膜12与第二电容线11bb重叠，由此构成第二辅助电容6b。
如图2所示，对置基板40包括：绝缘基板10b；在绝缘基板10b上呈格子状设置的黑色矩阵31；在黑色矩阵31的各格子间分别设置有红色层、绿色层和蓝色层等的彩色滤光片32；以覆盖黑色矩阵31和彩色滤光片32的方式设置的共用电极33；和以覆盖共用电极33的方式设置的取向膜（未图示）。
液晶层40具有电光学特性，包含具有负的介电各向异性的向列型液晶材料等。
上述结构的液晶显示面板50，对在TFT基板30a上的各第一像素电极16a及各第二像素电极16b与对置基板40上的共用电极33之间配置的液晶层45，按各子像素Pa和Pb施加规定的电压，使液晶层45的取向状态改变，由此按各子像素Pa和Pb调整透射面板内的光的透射率，显示图像。而且，在液晶显示面板50，如图3所示，例如对第一辅助电容6a施加-20V～-5V或+5V～+20V的电压，并且对第二辅助电容6b施加-10V～0V或0V～+10V的电压，由此对子像素Pa的液晶电容（液晶层45）和子像素Pb的液晶电容（液晶层45）施加相互不同的电压，子像素Pa和子像素Pb分别成为明子像素和暗子像素，能够进行抑制了由相对于灰度等级的视角依存性引起的对比度反转的图像显示。这里，图4为表示TFT基板的辅助电容（第一辅助电容6a或第二辅助电容6b）上的电压和电容的关系的图表。此外，在图4中，实线A基于半导体层与像素电极相互接触的本实施方式的实施例的TFT基板，虚线B基于像素电极仅与漏极电极接触、半导体层与像素电极相互不接触的本实施方式的比较例的TFT基板。此外，基于上述例示的施加电压的范围，在图4中，范围ELP为明子像素的正偏压的主要动作范围，范围ELN为明子像素的负偏压的主要动作范围，范围EDP为暗子像素的正偏压的主要动作范围，范围EDN为暗子像素的负偏压的主要动作范围。因此，从图4可知，在本实施方式的实施例的TFT基板（参照实线A），不依赖于施加于辅助电容的电压的大小，辅助电容的电容大致固定，与此相对，在本实施方式的比较例的TFT基板（参照虚线B），根据施加于辅助电容的电压的大小，辅助电容的电容发生变化。
接着，使用图5～图7说明制造本实施方式的TFT基板30a的方法。这里，图5～图7为与图2的截面图中TFT30a的部分对应、连续地以截面表示本实施方式的TFT基板30a的制造工序的说明图。此外，本实施方式的制造方法包括栅极层形成工序、抗蚀剂形成工序、第一蚀刻工序、第二蚀刻工序、层间绝缘膜形成工序和像素电极形成工序。
（栅极层形成工序）
在玻璃基板等绝缘基板10a的整个基板，例如利用溅射法形成钛膜（厚度
Figure BDA00002718001900101
左右）等金属膜后，使用第一光掩模对该金属膜进行图案形成，由此如图5（a）所示那样，形成栅极线11a、栅极电极11aa、第一电容线11ba和第二电容线11bb。
（抗蚀剂形成工序）
首先，在上述栅极层形成工序中，在形成有栅极线11a、栅极电极11aa、第一电容线11ba和第二电容线11bb的整个基板，例如利用CVD（Chemical Vapor Deposition，化学气相沉积）法，依次形成氮化硅膜（厚度
Figure BDA00002718001900111
左右）和氧化硅膜（厚度
Figure BDA00002718001900112
左右）等，由此如图5（b）所示那样形成栅极绝缘膜12。
接着，在形成有栅极绝缘膜12的整个基板，如图5（c）所示那样，例如利用溅射法依次形成InGaZnO4等In-Ga-Zn-O类半导体膜13（厚度
Figure BDA00002718001900113
左右）和钛膜（厚度
Figure BDA00002718001900114
左右）等金属导电膜14。
然后，在成膜有半导体膜13和金属导电膜14的整个基板，涂布感光性树脂膜（厚度1.5μm～3.0μm左右）后，使用第二光掩模对该感光性树脂膜进行曝光、显影和烧制，由此如图5（d）所示那样，形成抗蚀剂图案Raa。这里，抗蚀剂图案Raa如图5（d）所示，以使得分别与第一电容线11ba及第二电容线11bb重叠的区域的一部分和成为沟道区域C的区域露出的方式，在成为源极线14a、源极电极14aa、第一漏极电极14ba和第二漏极电极14bb的区域形成。
（第一蚀刻工序）
利用湿蚀刻对从在上述抗蚀剂形成工序中形成的抗蚀剂图案Raa露出的金属导电膜14及其下层的半导体膜13的上层部进行蚀刻，由此如图6（a）所示那样，形成源极线14a、源极电极14aa、第一漏极电极14ba、第二漏极电极14bb和沟道区域C（设置有沟道区域C的半导体膜13a）。
（第二蚀刻工序）
首先，以250℃左右对通过上述第一蚀刻工序形成有源极线14a、源极电极14aa、第一漏极电极14ba、第二漏极电极14bb和沟道区域C的基板进行加热，由此如图6（b）所示，对抗蚀剂图案Raa进行回流焊（reflow），以覆盖从第一漏极电极14ba和第二漏极电极14bb露出的半导体膜13a和沟道区域C的方式，使抗蚀剂图案Raa变换成抗蚀剂图案Rab。
接着，利用湿蚀刻对从抗蚀剂图案Rab露出的半导体膜13a进行蚀刻，由此如图6（c）所示那样，形成半导体层13b，形成TFT5a。
（层间绝缘膜形成工序）
首先，如图6（d）所示那样，从通过上述第二蚀刻工序形成有TFT5a的基板，将抗蚀剂图案Rab剥离并除去。
接着，在除去了抗蚀剂图案Rab的整个基板，例如利用CVD法形成氧化硅膜（厚度左右）等，由此如图7（a）所示那样，形成无机绝缘膜15。此外，作为无机绝缘膜15，优选氧化硅膜，但是也可以是氧化硅膜和氮化硅膜的叠层膜或氮化硅膜等。
然后，使用第三光掩模对无机绝缘膜15进行图案形成，由此如图7（b）所示那样，形成设置有接触孔15ca和15cb的层间绝缘膜15a。
（像素电极形成工序）
首先，在通过上述层间绝缘膜形成工序形成有层间绝缘膜15a的整个基板，例如利用溅射法形成ITO膜（厚度
Figure BDA00002718001900122
左右）等，由此如图7（b）所示那样，形成透明导电膜16。
接着，使用第四光掩模对透明导电膜16进行图案形成，由此如图2所示那样，形成第一像素电极16a和第二像素电极16b，并且使第一像素电极16a和第二像素电极16b与半导体层13b接触，形成第一辅助电容6a和第二辅助电容6b。
如上所述，能够制造TFT基板30a。
如上述说明那样，根据本实施方式的TFT基板30a及其制造方法，在栅极层形成工序中，使用第一光掩模，在绝缘基板10a上形成栅极电极11aa、第一电容线11ba和第二电容线11bb，在抗蚀剂图案形成工序中，使用第二光掩模，形成抗蚀剂图案Raa，在第一蚀刻工序中，使用抗蚀剂图案Raa，形成源极电极14aa、第一漏极电极14ba、第二漏极电极14bb和沟道区域C，在第二蚀刻工序中，使用进行回流焊后而变换成的抗蚀剂图案Rab，形成半导体层13b，由此形成TFT5a，在层间绝缘膜形成工序中，使用第三光掩模，形成设置有接触孔15ca和15cb的层间绝缘膜15a，在像素电极形成工序中，使用第四光掩模，形成第一像素电极16a和第二像素电极16b后，形成第一辅助电容6a和第二辅助电容6b，因此，使用4个光掩模，能够制造具备第一辅助电容6a和第二辅助电容6b的TFT基板30a。而且，在制造出的TFT基板30a，在各子像素Pa和Pb中，虽然在第一漏极电极14ba和第二漏极电极14bb的下层配置半导体层13b，但是在第一蚀刻工序中，在形成源极电极14aa、第一漏极电极14ba、第二漏极电极14bb和沟道区域C时，由于使半导体膜13a从第一漏极电极14ba和第二漏极电极14bb露出，所以在像素电极形成工序中，通过形成第一像素电极16a和第二像素电极16b，在各子像素Pa和Pb中，半导体层13b与第一像素电极16a及第二像素电极16b相互接触。这里，由于半导体层13b包含氧化物半导体，第一像素电极16a和第二像素电极16b包含氧化物导电体，所以在各子像素Pa和Pb配置的半导体层13b与第一像素电极16a及第二像素电极16b的能带结构类似。因此，在各子像素Pa和Pb中，第一像素电极16a和第二像素电极16b内的自由载流子扩散到半导体层13b，扩张到与栅极绝缘膜12的界面附近，第一辅助电容6a和第二辅助电容6b的部分的半导体层13b作为导体发挥功能，在包括第一电容线11ba、栅极绝缘膜12、半导体层13b和第一漏极电极14ba的叠层结构的第一辅助电容6a、以及包括第二电容线11bb、栅极绝缘膜12、半导体层13b和第二漏极电极14bb的叠层结构的第二辅助电容6b，当对第一电容线11ba及第二电容线11bb与第一漏极电极14ba及第二漏极电极14bb之间施加电压时，用于保持电荷的电介质层仅成为栅极绝缘膜12，因此能够抑制电容变化。由此，在叠层有半导体层13b的各第一辅助电容6a和第二辅助电容6b中，由于能够抑制电容变化，所以能够抑制起因于半导体层13b的第一辅助电容6a和第二辅助电容6b的电容变化。
此外，根据本实施方式的TFT基板30a，由于各像素P具有包括明子像素（Pa）和暗子像素（Pb）的多像素结构，所以为了使对明子像素（Pa）的液晶层45施加的电压与对暗子像素（Pb）的液晶层45施加的电压不同，使得对第一电容线11ba和第一漏极电极14ba之间施加的电压与对第二电容线11bb和第二漏极电极14bb之间施加的电压不同时，例如在第一辅助电容和第二辅助电容的内部仅叠层有半导体层的情况下，存在第一辅助电容和第二辅助电容的电容产生变化的可能性，但是如上所述在各子像素Pa和Pb中，由于半导体层13b与第一像素电极16a及第二像素电极16b相互接触，所以能够有效地抑制由在第一电容线11ba和第一漏极电极14ba之间施加的电压引起的第一辅助电容6a的电容变化、以及由在第二电容线11bb和第二漏极电极14bb之间施加的电压引起的第二辅助电容6b的电容变化。而且，在具备TFT基板30a的液晶显示面板50，由于能够抑制各第一辅助电容6a和第二辅助电容6b的电容变化，所以在各子像素Pa和Pb中，在保持与对置基板40的共用电极33的电压的平衡的状态下，能够对明子像素（Pa）和暗子像素（Pb）的各液晶层45施加规定的电压，能够抑制闪烁等显示不良的发生。
此外，根据本实施方式的TFT基板30a，由于第一辅助电容6a和第二辅助电容6b的部分的半导体层13b作为导体发挥功能，所以即使存在半导体层13b，也能够分别将第一像素电极16a及第二像素电极16b与第一漏极电极14ba及第二漏极电极14bb良好连接。相对于此，在为了抑制辅助电容的电容变化，而将辅助电容的部分的半导体层除去，用像素电极形成电容电极的情况下，像素电极与漏极电极的连接仅成为接触孔的侧面，因此存在像素电极与漏极电极连接不良的可能性。而且，如果为了消除该连接不良而将接触孔的直径形成得较大，则存在像素的开口率下降的可能性。
此外，根据本实施方式的TFT基板30a，由于半导体层13b包含氧化物半导体，所以能够实现具有高迁移率、高可靠性和低关态电流（off-current）等良好特性的TFT5a。
（发明的实施方式2）
图8～图12表示本发明涉及的TFT基板及其制造方法的实施方式2。这里图8为本实施方式的TFT基板30b的截面图。此外，图9～图12为与图8的截面图对应、连续地以截面表示本实施方式的TFT基板30b的制造工序的说明图。此外，在以下的各实施方式中，对与图1～图7相同的部分标注相同的附图标记，省略其详细说明。
在上述实施方式1中，例示了在形成于层间绝缘膜的接触孔内漏极电极突出，源极线、源极电极和漏极电极等源极层以及层间绝缘膜分别具有1层结构的TFT基板30a，但是在本实施方式中，例示在形成于层间绝缘膜的接触孔内漏极电极不突出，源极线、源极电极和漏极电极等源极层以及层间绝缘膜分别具有2层结构的TFT基板30b。
如图8所示，TFT基板30b包括：绝缘基板10a；在绝缘基板10a上以相互平行地延伸的方式设置的多个栅极线（11a，参照图1）；分别在各栅极线11a的一侧边设置、以相互平行地延伸的方式配置的多个第一电容线11ba；分别在各栅极线11a的另一侧边设置、以相互平行地延伸的方式配置的多个第二电容线（11bb，参照图1）；以沿与各栅极线（11a）正交的方向相互平行地延伸的方式设置的多个源极线（未图示，参照图1中的附图标记14a）；按各栅极线（11a）与各源极线的每个交叉部分设置的TFT5b；以覆盖各TFT5b的方式设置、第一层间绝缘膜20a和第二层间绝缘膜21a叠层而得到的层间绝缘膜22a；在层间绝缘膜22a上呈矩阵状设置、分别以第一像素电极23a和第二像素电极（未图示，参照图1中的附图标记16b）隔着栅极线（11a）相互相邻的方式配置的多个像素电极；和以覆盖各像素电极（第一像素电极23a和第二像素电极）的方式设置的取向膜（未图示）。
如图8所示，TFT5b包括：在绝缘基板10a上设置的栅极电极11aa；以覆盖栅极电极11aa的方式设置的栅极绝缘膜12；在栅极绝缘膜12上设置、以与栅极电极11aa重叠的方式配置有一对沟道区域C的半导体层13d；在半导体层13d上设置、以使得一对沟道区域C露出的方式配置的源极电极19a；在半导体层13d上设置、以隔着一个沟道区域C与源极电极19a分离的方式配置的第一漏极电极19b；和在半导体层13b上设置、以隔着另一个沟道区域C与源极电极19a分离的方式配置的第二漏极电极（未图示，参照图1中的附图标记14bb）。
半导体层13d例如包含InGaZnO4、In2Ga2ZnO7等In-Ga-Zn-O类氧化物半导体。这里，第一像素电极23a和第二像素电极例如包含ITO（Indium Tin Oxide，铟锡氧化物）、IZO（Indium Zinc Oxide，铟锌氧化物）等氧化物导电体。而且，半导体层13d和第一像素电极23a及第二像素电极，如图8所示，分别在形成于层间绝缘膜22a的接触孔21c内相互接触。
源极电极19a是各源极线向侧边突出而得到的部分。
第一漏极电极19b如图8所示，经由形成于层间绝缘膜22a的接触孔21c与第一像素电极23a连接。此外，第一漏极电极19b隔着半导体层13d和栅极绝缘膜12与第一电容线11ba重叠，由此构成第一辅助电容6c。
第二漏极电极经由形成于层间绝缘膜22a的接触孔（未图示）与第二像素电极连接。此外，第二漏极电极隔着半导体层13d和栅极绝缘膜12与第二电容线（11bb）重叠，由此构成第二辅助电容。
接着，使用图9～图12对制造本实施方式的TFT基板30b的方法进行说明。这里，本实施方式的制造方法中包括栅极层形成工序、抗蚀剂形成工序、第一蚀刻工序、第二蚀刻工序、层间绝缘膜形成工序和像素电极形成工序。
（栅极层形成工序）
在玻璃基板等绝缘基板10a的整个基板，例如利用溅射法使钛膜（厚度
Figure BDA00002718001900161
左右）等金属膜成膜后，使用第一光掩模对该金属膜进行图案形成，由此如图9（a）所示那样，形成栅极线（11a）、栅极电极11aa、第一电容线11ba和第二电容线（11bb）。
（抗蚀剂形成工序）
首先，在通过上述栅极层形成工序形成有栅极线（11a）、栅极电极11aa、第一电容线11ba和第二电容线（11bb）的整个基板，例如利用CVD法，依次形成氮化硅膜（厚度左右）和氧化硅膜（厚度左右）等，由此如图9（b）所示那样，形成栅极绝缘膜12。
接着，在形成有栅极绝缘膜12的整个基板，如图9（c）所示那样，例如利用溅射法依次形成InGaZnO4等In-Ga-Zn-O类半导体膜13（厚度
Figure BDA00002718001900164
左右）、钼膜（厚度
Figure BDA00002718001900165
左右）等第一金属导电膜17和铜膜（厚度
Figure BDA00002718001900166
左右）等第二金属导电膜18。
然后，在形成有包括半导体膜13、以及第一金属导电膜17和第二金属导电膜18的金属叠层膜19的整个基板，涂布感光性树脂膜（厚度1.5μm～3.0μm左右）后，使用第二光掩模对该感光性树脂膜进行曝光、显影和烧制，由此如图9（d）所示那样，形成抗蚀剂图案Rba。这里，抗蚀剂图案Rba如图9（d）所示，以使得分别与第一电容线11ba及第二电容线（11bb）重叠的区域的一部分和成为沟道区域C的区域露出的方式，形成在成为源极线、源极电极19a、第一漏极电极19b和第二漏极电极的区域。
（第一蚀刻工序）
利用湿蚀刻对从在上述抗蚀剂形成工序中形成的抗蚀剂图案Rba露出的金属导电膜19及其下层的半导体膜13的上层部进行蚀刻，由此如图10（a）所示那样，形成源极线、包括下层金属层17aa和上层金属层18aa的源极电极（19a）、包括下层金属层17ba和上层金属层18ba的第一漏极电极（19b）、第二漏极电极和沟道区域C（设置有沟道区域C的半导体膜13c）。
（第二蚀刻工序）
首先，以250℃左右对通过上述第一蚀刻工序形成有源极线、源极电极（19a）、第一漏极电极（19b）、第二漏极电极和沟道区域C的基板进行加热，由此如图10（b）所示那样，对抗蚀剂图案Rba进行回流焊，以覆盖从第一漏极电极（19b）和第二漏极电极露出的半导体膜13c和沟道区域C的方式，使抗蚀剂图案Rba变换成抗蚀剂图案Rbb。
接着，利用湿蚀刻对从抗蚀剂图案Rbb露出的半导体膜13c进行蚀刻，由此如图10（c）所示那样，形成半导体层13d，形成TFT5b。此时，源极线、包括下层金属层17aa和上层金属层18aa的源极电极（19a）、包括下层金属层17ba和上层金属层18ba的第一漏极电极（19b）和第二漏极电极，通过利用湿蚀刻的各向同性蚀刻，从侧边进行蚀刻，如图10（c）所示那样，形成源极线、包括下层金属层17ab和上层金属层18ab的源极电极19a、包括下层金属层17bb和上层金属层18bb的第一漏极电极19b和第二漏极电极。
（层间绝缘膜形成工序）
首先，如图10（d）所示那样，从通过上述第二蚀刻工序形成有TFT5b的基板，将抗蚀剂图案Rbb剥离并除去。
接着，在除去了抗蚀剂图案Rbb的整个基板，例如利用CVD法形成氧化硅膜（厚度左右）等，由此如图11（a）所示那样，形成无机绝缘膜20。此外，作为无机绝缘膜20，优选氧化硅膜，但是也可以是氧化硅膜和氮化硅膜的叠层膜或氮化硅膜等。
然后，在形成有无机绝缘膜20的整个基板，例如利用旋转喷涂法涂布感光性树脂膜，由此如图11（b）所示那样，形成有机绝缘膜21。
然后，使用第三光掩模对有机绝缘膜21进行曝光、显影和烧制，由此如图11（c）所示那样，形成设置有接触孔21c的第二层间绝缘膜21a。
接着，对从第一层间绝缘膜21a的接触孔21c露出的无机绝缘膜20进行蚀刻，由此如图12（a）所示那样，形成第一层间绝缘膜20a，形成包括第一层间绝缘膜20a和第二层间绝缘膜21a的层间绝缘膜22a。
（像素电极形成工序）
首先，在通过上述层间绝缘膜形成工序形成有层间绝缘膜22a的整个基板，例如利用溅射法形成ITO膜（厚度
Figure BDA00002718001900181
左右）等，由此如图12（b）所示那样，形成透明导电膜23。
接着，使用第四光掩模对透明导电膜23进行图案形成，由此如图8所示那样，形成第一像素电极23a和第二像素电极，并且使第一像素电极23a和第二像素电极与半导体层13d接触，形成第一辅助电容6c和第二辅助电容。
如上所述，能够制造TFT基板30b。
如上述说明那样，根据本实施方式的TFT基板30b及其制造方法，与上述实施方式1同样，由于包含氧化物半导体的半导体层13d与包含氧化物导电体的第一像素电极23a和第二像素电极相互接触，所以能够抑制起因于半导体层13d的第一辅助电容6c和第二辅助电容的电容变化。
（发明的实施方式3）
图13为本实施方式的TFT基板30c的截面图。
在上述实施方式2中，例示了构成层间绝缘膜的第二层间绝缘膜无色地形成的TFT基板30b，但是在本实施方式中，例示构成层间绝缘膜的第二层间绝缘膜着色的彩色滤光片阵列结构的TFT基板30c。
在TFT基板30c，构成层间绝缘膜22b的上层侧的第二层间绝缘膜21b着色为红色、绿色或蓝色，其他结构与上述实施方式2的TFT基板30b的结构实质相同。
TFT基板30c能够在上述实施方式2中说明的制造方法的层间绝缘膜形成工序中，通过使用着色成红色、绿色或蓝色的感光性树脂膜，反复进行与3种颜色对应的曝光和显影而制造。此外，在与TFT基板30c相对地配置的对置基板，省略彩色滤光片的结构。
如上述说明那样，根据本实施方式的TFT基板30c及其制造方法，与上述实施方式同样，由于包含氧化物半导体的半导体层13d与包含氧化物导电体的第一像素电极23a及第二像素电极相互接触，所以能够抑制起因于半导体层13d的第一辅助电容6c和第二辅助电容的电容变化。
此外，在上述实施方式中，例示了具有多像素结构的TFT基板，但是本发明也能够应用于具有单个像素结构的TFT基板。
此外，在上述实施方式中，作为半导体，例示了In-Ga-Zn-O类氧化物半导体，但是本发明例如也能够应用于In-Si-Zn-O类、In-Al-Zn-O类、Sn-Si-Zn-O类、Sn-Al-Zn-O类、Sn-Ga-Zn-O类、Ga-Si-Zn-O类、Ga-Al-Zn-O类、In-Cu-Zn-O类、Sn-Cu-Zn-O类、Zn-O类、In-O类、In-Zn-O类等氧化物半导体。
此外，在上述各实施方式中，例示了具有单层结构的栅极线、栅极电极、第一电容线和第二电容线，但是栅极线、栅极电极、第一电容线和第二电容线也可以具有叠层结构。
此外，在上述各实施方式中，例示了具有叠层结构的栅极绝缘膜，但是栅极绝缘膜也可以具有单层结构。
此外，在上述各实施方式中，例示了通过对抗蚀剂图案进行回流焊，使用4个光掩模制造TFT基板的方法，但是本发明也能够应用于通过以半色调或灰阶对感光性树脂膜进行曝光形成抗蚀剂图案，使用4个光掩模制造TFT基板的方法。
此外，在上述各实施方式中，例示了通过加热抗蚀剂图案对其进行回流焊的TFT基板的制造方法，但是本发明也能够应用于通过溶剂处理（通过气氛处理、雾处理、喷墨的局部涂布等）进行回流焊的TFT基板的制造方法。
此外，在上述各实施方式中，例示了将与像素电极连接的TFT的电极作为漏极电极的TFT基板，但是本发明也能够应用于将与像素电极连接的TFT的电极称为源极电极的TFT基板。
产业上的可利用性
如上述说明那样，本发明能够抑制起因于半导体层的辅助电容的电容变化，因此对于构成液晶显示面板的TFT基板是有用的。
附图标记说明
C    沟道区域
Raa、Rab、Rba、Rbb    抗蚀剂图案
5a、5b    TFT
6a、6c    第一辅助电容
6b    第二保持电容
11aa    栅极电极
11ba    第一电容线
11bb    第二电容线
12    栅极绝缘膜
13    半导体膜
13b、13d    半导体层
14、19    金属导电膜
14aa、19a    源极电极
14ba、19b    第一漏极电极
14bb    第二漏极电极
15a、22a、22b    层间绝缘膜
15ca、15cb、21c    接触孔
16a、23a    第一像素电极
16b    第二像素电极
30a～30c    TFT基板
40    对置基板
45    液晶层
50    液晶显示面板

Claims (4)

1.一种薄膜晶体管基板，其特征在于，包括：
呈矩阵状设置的多个像素电极；
按所述各像素电极分别设置、且与该各像素电极连接的多个薄膜晶体管；和
按所述各像素电极分别设置的多个辅助电容，
所述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；设置在该栅极绝缘膜上、以与所述栅极电极重叠的方式配置有沟道区域的半导体层；和设置在该半导体层上、以使得所述沟道区域露出且隔着该沟道区域相互分离的方式配置的源极电极和漏极电极，
所述各辅助电容包括：在与所述栅极电极相同的层利用与所述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的所述栅极绝缘膜；在该栅极绝缘膜上以与所述电容线重叠的方式设置的所述半导体层；和设置在该半导体层上、与所述各像素电极连接的所述漏极电极，
所述半导体层包含氧化物半导体，
所述各像素电极包含氧化物导电体，
所述半导体层与各像素电极相互接触。
2.如权利要求1所述的薄膜晶体管基板，其特征在于：
所述各像素电极具有以隔着所述各薄膜晶体管相互相邻的方式设置的第一像素电极和第二像素电极，
所述漏极电极具有与所述第一像素电极和第二像素电极分别连接的第一漏极电极和第二漏极电极，
所述各辅助电容具有与所述第一像素电极和第二像素电极对应地分别设置的第一辅助电容和第二辅助电容，
所述电容线具有与所述第一辅助电容和第二辅助电容对应地分别设置的第一电容线和第二电容线，
所述第一辅助电容包括：所述第一电容线；以覆盖该第一电容线的方式设置的所述栅极绝缘膜；在该栅极绝缘膜上以与所述第一电容线重叠的方式设置的所述半导体层；和在该半导体层上设置的所述第一漏极电极，
所述第二辅助电容包括：所述第二电容线；以覆盖该第二电容线的方式设置的所述栅极绝缘膜；在该栅极绝缘膜上以与所述第二电容线重叠的方式设置的所述半导体层；和在该半导体层上设置的所述第二漏极电极。
3.一种薄膜晶体管基板的制造方法，其特征在于：
所述薄膜晶体管基板包括：
呈矩阵状设置的多个像素电极；
按所述各像素电极分别设置、且与该各像素电极连接的多个薄膜晶体管；和
按所述各像素电极分别设置的多个辅助电容，
所述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；设置在该栅极绝缘膜上、以与所述栅极电极重叠的方式配置有沟道区域的半导体层；和设置在该半导体层上、以使得所述沟道区域露出且隔着该沟道区域相互分离的方式配置的源极电极和漏极电极，
所述各辅助电容包括：在与所述栅极电极相同的层利用与所述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的所述栅极绝缘膜；在该栅极绝缘膜上以与所述电容线重叠的方式设置的所述半导体层；和设置在该半导体层上、与所述各像素电极连接的所述漏极电极，
所述薄膜晶体管基板的制造方法包括：
在基板上形成所述栅极电极和电容线的栅极层形成工序；
抗蚀剂形成工序，以覆盖所述被形成的栅极电极和电容线的方式，依次形成所述栅极绝缘膜、包含氧化物半导体的半导体膜和金属导电膜后，在该金属导电膜上的成为所述源极电极和漏极电极的区域，以使得与该电容线重叠的区域的一部分和成为所述沟道区域的区域分别露出的方式形成抗蚀剂图案；
第一蚀刻工序，对从所述抗蚀剂图案露出的所述金属导电膜进行蚀刻，形成所述源极电极、漏极电极和沟道区域，并且使所述半导体膜从该漏极电极露出；
第二蚀刻工序，通过对在所述第一蚀刻工序中使用的抗蚀剂图案进行回流焊，使该抗蚀剂图案变换成覆盖从所述漏极电极露出的半导体膜和所述沟道区域，之后，通过对从该变换后的抗蚀剂图案露出的所述半导体膜进行蚀刻，形成所述半导体层，由此形成所述各薄膜晶体管；
层间绝缘膜形成工序，将在所述第二蚀刻工序中使用的抗蚀剂图案除去后，形成设置有接触孔的层间绝缘膜，所述接触孔到达从所述漏极电极露出的所述半导体层；和
像素电极形成工序，在所述层间绝缘膜上形成包含氧化物导电体的所述各像素电极，使所述半导体层与该各像素电极接触，由此形成所述各辅助电容。
4.一种液晶显示面板，其特征在于，包括：
以相互相对的方式设置的薄膜晶体管基板和对置基板；和
在所述薄膜晶体管基板和对置基板之间设置的液晶层，
所述薄膜晶体管基板包括：
呈矩阵状设置的多个像素电极；
按所述各像素电极分别设置、且与该各像素电极连接的多个薄膜晶体管；和
按所述各像素电极分别设置的多个辅助电容，
所述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；设置在该栅极绝缘膜上、以与所述栅极电极重叠的方式配置有沟道区域的半导体层；和设置在该半导体层上、以使得所述沟道区域露出且隔着该沟道区域相互分离的方式配置的源极电极和漏极电极，
所述各辅助电容包括：在与所述栅极电极相同的层利用与所述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的所述栅极绝缘膜；在该栅极绝缘膜上以与所述电容线重叠的方式设置的所述半导体层；和设置在该半导体层上、与所述各像素电极连接的所述漏极电极，
所述半导体层包含氧化物半导体，
所述各像素电极包含氧化物导电体，
所述半导体层与各像素电极相互接触。
CN201180034015.4A 2010-07-09 2011-07-01 薄膜晶体管基板及其制造方法和液晶显示面板 Active CN102986012B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010157149 2010-07-09
JP2010-157149 2010-07-09
PCT/JP2011/003779 WO2012004958A1 (ja) 2010-07-09 2011-07-01 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル

Publications (2)

Publication Number Publication Date
CN102986012A true CN102986012A (zh) 2013-03-20
CN102986012B CN102986012B (zh) 2014-07-30

Family

ID=45440952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180034015.4A Active CN102986012B (zh) 2010-07-09 2011-07-01 薄膜晶体管基板及其制造方法和液晶显示面板

Country Status (5)

Country Link
US (1) US8623681B2 (zh)
JP (1) JP5269253B2 (zh)
KR (1) KR101356304B1 (zh)
CN (1) CN102986012B (zh)
WO (1) WO2012004958A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795406A (zh) * 2015-04-22 2015-07-22 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN107403804A (zh) * 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
CN112912793A (zh) * 2018-11-12 2021-06-04 凸版印刷株式会社 薄膜晶体管阵列及其制造方法
CN113169231A (zh) * 2018-12-07 2021-07-23 夏普株式会社 显示装置及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498974B (zh) * 2012-03-03 2015-09-01 Chunghwa Picture Tubes Ltd 畫素結構的製作方法及畫素結構
JP2015521804A (ja) * 2012-07-03 2015-07-30 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 薄膜トランジスタの製造方法
WO2014042102A1 (en) 2012-09-13 2014-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6235021B2 (ja) * 2013-08-07 2017-11-22 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6501514B2 (ja) * 2014-12-24 2019-04-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
WO2016104216A1 (ja) * 2014-12-26 2016-06-30 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
JP6802701B2 (ja) * 2015-12-18 2020-12-16 株式会社半導体エネルギー研究所 表示装置、モジュール及び電子機器
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135147A1 (en) * 2003-01-03 2004-07-15 Samsung Electronics Co., Ltd. Thin film transistor panel for liquid crystal display
US20040238825A1 (en) * 2001-04-26 2004-12-02 Seung-Taek Lim Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
JP2006269696A (ja) * 2005-03-23 2006-10-05 Sharp Corp 回路基板の製造方法、回路基板及び電子表示装置
CN101552225A (zh) * 2004-02-11 2009-10-07 三星电子株式会社 制备接触部分及薄膜晶体管阵列面板的方法
US20100096654A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686228B1 (ko) 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040238825A1 (en) * 2001-04-26 2004-12-02 Seung-Taek Lim Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
US20040135147A1 (en) * 2003-01-03 2004-07-15 Samsung Electronics Co., Ltd. Thin film transistor panel for liquid crystal display
CN101552225A (zh) * 2004-02-11 2009-10-07 三星电子株式会社 制备接触部分及薄膜晶体管阵列面板的方法
JP2006269696A (ja) * 2005-03-23 2006-10-05 Sharp Corp 回路基板の製造方法、回路基板及び電子表示装置
US20100096654A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795406A (zh) * 2015-04-22 2015-07-22 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN107403804A (zh) * 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
CN112912793A (zh) * 2018-11-12 2021-06-04 凸版印刷株式会社 薄膜晶体管阵列及其制造方法
CN112912793B (zh) * 2018-11-12 2024-01-02 凸版印刷株式会社 薄膜晶体管阵列及其制造方法
CN113169231A (zh) * 2018-12-07 2021-07-23 夏普株式会社 显示装置及其制造方法
CN113169231B (zh) * 2018-12-07 2024-04-05 夏普株式会社 显示装置及其制造方法

Also Published As

Publication number Publication date
WO2012004958A1 (ja) 2012-01-12
JP5269253B2 (ja) 2013-08-21
US20130214272A1 (en) 2013-08-22
US8623681B2 (en) 2014-01-07
CN102986012B (zh) 2014-07-30
KR101356304B1 (ko) 2014-01-28
KR20130064100A (ko) 2013-06-17
JPWO2012004958A1 (ja) 2013-09-02

Similar Documents

Publication Publication Date Title
CN102986012B (zh) 薄膜晶体管基板及其制造方法和液晶显示面板
CN106920801B (zh) 显示装置
US10340320B2 (en) Substrate for display device and display device including the same
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US10608052B2 (en) Display substrate and method of manufacturing the same
WO2012176422A1 (ja) 表示装置及びその製造方法
CN103069334A (zh) 显示装置用基板及其制造方法、显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
US8355195B2 (en) Electrophoretic display device and electronic apparatus
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
KR20130143029A (ko) 박막 트랜지스터 기판 및 그 제조방법, 표시장치
CN103299429A (zh) 有源矩阵基板及其制造方法以及显示面板
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
US20130092923A1 (en) Active matrix substrate and method for manufacturing the same
US10243010B2 (en) Semiconductor substrate and display device
CN105702623A (zh) Tft阵列基板的制作方法
CN107799466A (zh) Tft基板及其制作方法
CN105137645A (zh) 一种彩膜阵列基板及其制造方法、显示装置
CN101976650B (zh) 薄膜晶体管及其制造方法
US9651843B2 (en) Thin film transistor array substrate and manufacturing method thereof
WO2012017626A1 (ja) 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル
CN109887968A (zh) 一种显示面板及其制作方法
CN203179897U (zh) 一种薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant