CN113745241A - 阵列基板及其制作方法、显示面板及其控制方法、显示装置 - Google Patents
阵列基板及其制作方法、显示面板及其控制方法、显示装置 Download PDFInfo
- Publication number
- CN113745241A CN113745241A CN202110874045.1A CN202110874045A CN113745241A CN 113745241 A CN113745241 A CN 113745241A CN 202110874045 A CN202110874045 A CN 202110874045A CN 113745241 A CN113745241 A CN 113745241A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- array substrate
- control layer
- switch thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 148
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910016027 MoTi Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制作方法、显示面板及其控制方法、显示装置,阵列基板包括衬底以及分别设置于衬底的第一开关薄膜晶体管和第二开关薄膜晶体管,第一开关薄膜晶体管和第二开关薄膜晶体管层叠设置;控制层设置于第一开关薄膜晶体管和第二开关薄膜晶体管之间。该阵列基板具有能够提高开口率的优点,并且可以避免因为第一开关薄膜晶体管和第二开关薄膜晶体管层叠设置造成漏电流的现象。
Description
技术领域
本发明涉及显示面板领域,尤其涉及一种阵列基板及其制作方法、显示面板及其控制方法、显示装置。
背景技术
随着电子技术的发展,目前的电子设备逐渐向多功能化发展。并且,随着显示技术的不断提高,用户对于电子设备的显示装置的亮度、色彩饱和度以及分辨率提出了更高的要求,而开口率则是影响显示装置亮度和色彩饱和度的重要参数。目前量产的采用底发光结构的OLED面板为背面发光结构,受晶体管数量、大小和电容的大小等限制,因此开口率不足,难以设计高像素的产品。
鉴于此,有必要提供一种新型的制作方法、显示面板、显示装置及控制方法,以解决或至少缓解上述技术缺陷。
发明内容
本发明的主要目的是提供一种阵列基板及其制作方法、显示面板及其控制方法、显示装置,旨在解决现有技术中显示面板开口率低的技术问题。
为实现上述目的,根据本发明的一个方面,本发明提供一种阵列基板,包括衬底以及分别设置于所述衬底的第一开关薄膜晶体管和第二开关薄膜晶体管,所述第一开关薄膜晶体管和所述第二开关薄膜晶体管层叠设置;还包括控制层,所述控制层设置于所述第一开关薄膜晶体管和所述第二开关薄膜晶体管之间。
可选地,所述阵列基板还包括驱动芯片,所述驱动芯片分别与所述控制层、所述第一开关薄膜晶体管和所述第二开关薄膜晶体管连接,所述驱动芯片接收所述第一开关薄膜晶体管和所述第二开关薄膜晶体管的控制信号,并根据所述控制信号向所述控制层输入电压信号。
可选地,所述控制层为单一膜,所述控制层的制作材料为Cu、MoTi、Mo、Ti、Al、ITO、IGZO和IZO中的一种。
可选地,所述控制层为复合膜,所述控制层的制作材料包括Cu、MoTi、Mo、Ti、Al、ITO、IGZO和IZO中的至少两种。
根据本发明的又一个方面,本发明还提供一种显示面板,所述显示面板包括封装层和发光层以及如上述所述的阵列基板,所述发光层设于所述阵列基板上,所述封装层设置于所述发光层背离所述阵列基板的一侧,以将所述发光层封装。
根据本发明的另一个方面,本发明还提供一种显示装置,包括如上述所述的一种显示面板以及背板,所述显示面板设置于所述背板上。
根据本发明的再一个方面,本发明还提供一种显示面板的控制方法,用于控制如上述所述的一种显示面板,所述显示装置的控制方法包括:
驱动芯片接收第一开关薄膜晶体管和第二开关薄膜晶体管的打开或关闭信号,并根据所述打开或关闭信号向控制层输入电压信号。
可选地,所述驱动芯片接收所述第一开关薄膜晶体管和所述第二开关薄膜晶体管的打开或关闭信号,并根据所述打开或关闭信号向所述控制层输入电压信号,包括:
当所述第一开关薄膜晶体管和所述第二开关薄膜晶体管均为打开状态时,向所述控制层输入0V电压或者正电压;或
当所述第一开关薄膜晶体管为打开状态,所述第二开关薄膜晶体管为关闭状态时,向所述控制层输入0V电压或者负向电压;或
当所述第一开关薄膜晶体管为关闭状态,所述第二开关薄膜晶体管打开状态时,向所述控制层输入0V电压或者负向电压。
根据本发明的又一个方面,本发明还一种阵列基板的制作方法,用于制作如上述所述一种阵列基板,所述阵列基板的制作方法包括:
依次在所述基板上蒸镀第一开关薄膜晶体管、控制层和第二开关薄膜晶体管,制得第一阶段阵列基板;
在所述第一阶段阵列基板上,采用半色调掩膜工艺对所述衬底进行湿法蚀刻,制得第二阶段阵列基板;
在所述第二阶段阵列基板上,采用半蚀刻工艺在所述湿法蚀刻位置进行干法蚀刻,从而在所述第一开关薄膜晶体管、控制层和第二开关薄膜晶体管各层上蚀刻出孔洞。
本发明的上述技术方案中,通过将第一开关薄膜晶体管和第二开关薄膜晶体管层叠设置,代替了现有技术中将第一开关薄膜晶体管和第二开关薄膜晶体管水平设置的方式,可以增加像素单元的开口率,进而有利于提高光线的通过效率,提升显示装置的显示性能,从而可以设计更高像素的产品。同时由于将第一开关薄膜晶体管和第二开关薄膜晶体管层叠设置,在第一开关薄膜晶体管和第二开关薄膜晶体管打开或关闭时因为栅极电压(第一栅极的电压和第二栅极的电压)的相互影响,电压或电流将发生变动,有可能导致漏电流的现象。因此,在第一开关薄膜晶体管和第二开关薄膜晶体管之间设置控制层,通过向控制层输入预设的电压,可以减小栅极电压的影响。该发明具有能够提高开口率的优点,并且可以避免因为第一开关薄膜晶体管和第二开关薄膜晶体管层叠设置造成漏电流的现象。
附图说明
为了更清楚地说明本发明实施方式或现有技术中的技术方案,下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明实施例显示面板的结构示意图;
图2为本发明实施例第一开关薄膜晶体管、第二开关薄膜晶体管和控制层的结构示意图;
图3为第一开关薄膜晶体管和第二开关薄膜晶体管之间没有设置控制层的电压和电流曲线图;
图4为本发明实施例设置有控制层的第一开关薄膜晶体管和第二开关薄膜晶体管的电压和电流曲线图;
图5为本发明另一实施例阵列基板的制作方法的流程图。
附图标号说明:
1、衬底;2、第一开关薄膜晶体管;21、第一栅极绝缘层;22、第一栅极;23、第一有源层;24、第一漏极;25、第一源极;3、第二开关薄膜晶体管;31、第二栅极绝缘层;32、第二栅极;33、第二有源层;34、第二漏极;35、第二源极;4、控制层;41、控制源极;42、控制漏极;6、储存电容。
本发明目的的实现、功能特点及优点将结合实施方式,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本发明的一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
需要说明,本发明实施方式中所有方向性指示(诸如上、下……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
并且,本发明各个实施方式之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
参见图1和图2,图1为本发明实施例阵列基板的剖面结构示意图;图2为本发明实施例第一切换薄膜晶体管2、第二切换薄膜晶体管3和控制层4的剖面结构示意图;根据本发明的一个方面,本发明提供一种阵列基板,包括:
衬底1以及分别设置于衬底1的第一开关薄膜晶体管2和第二开关薄膜晶体管3,第一开关薄膜晶体管2和第二开关薄膜晶体管3层叠设置;控制层4设置于第一开关薄膜晶体管2和第二开关薄膜晶体管3之间。
上述实施例中,通过将第一开关薄膜晶体管2和第二开关薄膜晶体管3层叠设置,代替了现有技术中将第一开关薄膜晶体管2和第二开关薄膜晶体管3水平设置的方式,可以增加像素单元的开口率(有效的透光区域与全部面积的比例),进而有利于提高光线的通过效率,提升显示装置的显示性能,可以设计更高像素的产品。同时,由于将第一开关薄膜晶体管2和第二开关薄膜晶体管3层叠设置,在第一开关薄膜晶体管2和第二开关薄膜晶体管3打开或关闭时因为栅极电压(指第一栅极22的电压和第二栅极32的电压)的相互影响,电压或电流将发生变动,有可能导致漏电流的现象。因此,在第一开关薄膜晶体管2和第二开关薄膜晶体管3之间设置控制层4,通过向控制层4输入预设的电压,可以减小栅极电压的影响。该实施例具有能够提高开口率的优点,并且可以避免因为第一开关薄膜晶体管2和第二开关薄膜晶体管3层叠设置造成漏电流的现象。具体地,第一开关薄膜晶体管2和第二开关薄膜晶体管3可以在垂直于衬底1的方向上垂直排布。
进一步地,阵列基板还包括驱动芯片,驱动芯片分别与控制层4、第一开关薄膜晶体管2和第二开关薄膜晶体管3连接,驱动芯片接收第一开关薄膜晶体管2和第二开关薄膜晶体管3的控制信号,并根据控制信号向控制层4输入电压信号。该实施例中驱动芯片可以接收第一开关薄膜晶体管2和第二开关薄膜晶体管3的控制信号,进而调整向控制层4输入的电压值。关于具体的如何通过控制层4输入电压,在后面的显示装置的控制方法中会有详细论述。
进一步地,控制层4为单一膜,控制层4的制作材料为Cu、MoTi、Mo、Ti、Al、ITO、IGZO和IZO中的一种。采用单一材料制作控制层4工艺较为简单,且品质更可控。
当然,控制层4也可以采用复合膜,控制层4的制作材料包括Cu、MoTi、Mo、Ti、Al、ITO、IGZO和IZO中的至少两种。采用两种或两种以上材料制作的控制层4能够综合材料的优良性能,起到更好的调节电压的作用。进一步地,控制层4的厚度可以设置为综合阵列基板的厚度即控制层4的制作工艺难度,将控制层4设置为既能满足性能要求,又能得到工艺制程的保证。
此外,请再次参照图2,图2为本发明实施例第一切换薄膜晶体管2、第二切换薄膜晶体管3和控制层4的剖面结构示意图;第一开关薄膜晶体管2包括:第一栅极绝缘层21,设置于第一栅极绝缘层21上方的第一栅极22,以及设置于第一栅极绝缘层21背对第一栅极22一侧的第一有源层23;第一漏极24和第一源极25,第一漏极24和第一源极25分别设置于第一栅极绝缘层21远离第一栅极22的一侧,第一漏极24和第一源极25同层设置且分别与第一有源层23连接;第二开关薄膜晶体管3包括:第二栅极绝缘层31,设置于第二栅极绝缘层31上方的第二栅极32,以及设置于第二栅极绝缘层31背对第二栅极32一侧的第二有源层33;第二漏极34和第二源极35,第二漏极34和第二源极35分别设置于第二栅极绝缘层31远离第二栅极32的一侧,第二漏极34和第二源极35同层设置且分别与第二有源层33连接。第一源极25和第一漏极24、第二源极35和第二漏极34用于与外部控制部分连接,分别向第一切换薄膜晶体和第二开关薄膜晶体管3输入电压,第一栅极绝缘层21和第二栅极绝缘层31起绝缘作用。第一栅极绝缘层21和第二栅极绝缘层31可以均为非晶硅层,第一有源层23和第二有源层33可以采用铟镓锌氧化物层。相比于传统的有机薄膜晶体管而言,铟镓锌氧化物层具有迁移率高、均一性好等优点。阵列基板还可以包括设置于第一切换薄膜晶体2和第二开关薄膜晶体管3侧边的储存电容6,储存电容6又叫保持电容,用于在晶体管截止时维持一段时间液晶两端的电压。储存电容6下还设置有遮光层。
根据本发明的又一个方面,本发明还提供一种显示面板,显示面板包括封装层和发光层以及如上述的阵列基板,发光层设于阵列基板上,封装层设置于发光层背离阵列基板的一侧,以将发光层封装,光线从发光层发出照射到阵列基板上。由于显示面板包括了上述阵列基板的所有实施例的全部技术方案,因此,至少具有上述所有实施例带来的全部有益效果,在此不再一一赘述。
根据本发明的另一个方面,本发明还提供一种显示装置,包括如上述的一种显示面板以及背板,显示面板设置于背板上。该显示装置可以为:电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。由于显示装置包括了上述显示面板的所有实施例的全部技术方案,因此,至少具有上述所有实施例带来的全部有益效果,在此不再一一赘述。
根据本发明的再一个方面,本发明还提供一种显示面板的控制方法,用于控制如上述的一种显示面板,显示面板的控制方法包括:
驱动芯片接收第一开关薄膜晶体管和第二开关薄膜晶体管的打开或关闭信号,并根据打开或关闭信号向控制层输入电压信号。
上述实施例中,根据第一开关薄膜晶体管和第二开关薄膜晶体管的不同打开或关闭状态,通过驱动芯片向控制层输入预设的电压,可以减小第一栅极电压和第二栅极电压的相互影响,减小电压和电流的变动,进而消除可能产生的漏电现象。
进一步地,驱动芯片接收第一开关薄膜晶体管和第二开关薄膜晶体管的打开或关闭信号,并根据打开或关闭信号向控制层输入电压信号,包括:
当第一开关薄膜晶体管和第二开关薄膜晶体管均为打开状态时,向控制层输入0V电压或者正电压;或
当第一开关薄膜晶体管为打开状态,第二开关薄膜晶体管为关闭状态时,向控制层输入0V电压或者负向电压;或
当第一开关薄膜晶体管为关闭状态,第二开关薄膜晶体管打开状态时,向控制层输入0V电压或者负向电压。
下面举例说明,请参照图3和图4,在第一开关薄膜晶体管为关闭状态,第二开关薄膜晶体管打开状态时,图3表示第一开关薄膜晶体管和第二开关薄膜晶体管之间没有设置控制层的的电压和电流曲线图;图4表示本发明实施例设置有控制层的第一开关薄膜晶体管和第二开关薄膜晶体管的电压和电流曲线图。图中虚线A代表的是第一开关薄膜晶体管,实线B代表的是第二开关薄膜晶体管,由图3可以看出,当没有设置控制层时,虚线A在图中C处会产生电流泄露的现象;而参照图4,当设置了控制层时,没有电流泄露现象。这是因为当第一开关薄膜晶体管为关闭状态,第二开关薄膜晶体管打开状态时,由于第二开关薄膜晶体管的第二栅极输入的电压会对上方第一开关薄膜晶体管的有源层(铟镓锌氧化物层)带来电方面的影响,使得第一开关薄膜晶体管在关闭的状态下发生电流泄露,导致像素驱动电路驱动异常,进而带来不良的发生。该实施例中根据第一开关薄膜晶体管和第二开关薄膜晶体管打开或关闭状态的不同组合,提供了具体的向控制层输入的预设电压范围,可以有效防止第一开关薄膜晶体管或第二换薄膜晶体管漏电现象的发生。
根据本发明的又一个方面,图5为本发明另一实施例阵列基板的制作方法的流程图,本发明还一种阵列基板的制作方法,用于制作如上述一种阵列基板,阵列基板的制作方法包括:
S100,依次在基板上蒸镀第一开关薄膜晶体管、控制层和第二开关薄膜晶体管,制得第一阶段阵列基板;
S200,在第一阶段阵列基板上,采用半色调掩膜工艺对衬底进行湿法蚀刻,制得第二阶段阵列基板;
S300,在第二阶段阵列基板上,采用半蚀刻工艺在湿法蚀刻位置进行干法蚀刻,从而在第一开关薄膜晶体管、控制层和第二开关薄膜晶体管各层上蚀刻出孔洞。
由于第一开关薄膜晶体管和第二开关薄膜晶体管采用垂直排布,挖孔的深度会要增加,可以采用半色调掩膜工艺对衬底进行湿法蚀刻,然后在蚀刻位置进行干法蚀刻,通过两次挖孔的方法,可以减小挖孔对阵列基板的不良影响。
以上仅为本发明的可选实施例,并非因此限制本发明的专利范围,凡是在本发明的技术构思下,利用本发明说明书及附图内容所作的等效结构或方法步骤变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围。
Claims (10)
1.一种阵列基板,包括衬底以及分别设置于所述衬底的第一开关薄膜晶体管和第二开关薄膜晶体管,其特征在于,所述第一开关薄膜晶体管和所述第二开关薄膜晶体管层叠设置;
还包括控制层,所述控制层设置于所述第一开关薄膜晶体管和所述第二开关薄膜晶体管之间。
2.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括驱动芯片,所述驱动芯片分别与所述控制层、所述第一开关薄膜晶体管和所述第二开关薄膜晶体管连接,所述驱动芯片接收所述第一开关薄膜晶体管和所述第二开关薄膜晶体管的控制信号,并根据所述控制信号向所述控制层输入电压信号。
3.根据权利要求1所述的阵列基板,其特征在于,所述控制层为单一膜,所述控制层的制作材料为Cu、MoTi、Mo、Ti、Al、ITO、IGZO和IZO中的一种。
4.根据权利要求1所述的阵列基板,其特征在于,所述控制层为复合膜,所述控制层的制作材料包括Cu、MoTi、Mo、Ti、Al、ITO、IGZO和IZO中的至少两种。
6.一种显示面板,其特征在于,所述显示面板包括封装层和发光层以及如权利要求1-5中任一项所述的阵列基板,所述发光层设于所述阵列基板上,所述封装层设置于所述发光层背离所述阵列基板的一侧,以将所述发光层封装。
7.一种显示装置,其特征在于,包括如权利要求6所述的一种显示面板以及背板,所述显示面板设置于所述背板上。
8.一种显面板的控制方法,用于控制如权利要求6所述的一种显示面板,其特征在于,所述显示装置的控制方法包括:
驱动芯片接收第一开关薄膜晶体管和第二开关薄膜晶体管的打开或关闭信号,并根据所述打开或关闭信号向控制层输入电压信号。
9.根据权利要求8所述的显示面板的控制方法,其特征在于,所述驱动芯片接收所述第一开关薄膜晶体管和所述第二开关薄膜晶体管的打开或关闭信号,并根据所述打开或关闭信号向所述控制层输入电压信号,包括:
当所述第一开关薄膜晶体管和所述第二开关薄膜晶体管均为打开状态时,向所述控制层输入0V电压或者正电压;或
当所述第一开关薄膜晶体管为打开状态,所述第二开关薄膜晶体管为关闭状态时,向所述控制层输入0V电压或者负向电压;或
当所述第一开关薄膜晶体管为关闭状态,所述第二开关薄膜晶体管打开状态时,向所述控制层输入0V电压或者负向电压。
10.一种阵列基板的制作方法,用于制作如权利要求1-5任一所述一种阵列基板,其特征在于,所述阵列基板的制作方法包括:
依次在所述基板上蒸镀第一开关薄膜晶体管、控制层和第二开关薄膜晶体管,制得第一阶段阵列基板;
在所述第一阶段阵列基板上,采用半色调掩膜工艺对所述衬底进行湿法蚀刻,制得第二阶段阵列基板;
在所述第二阶段阵列基板上,采用半蚀刻工艺在所述湿法蚀刻位置进行干法蚀刻,从而在所述第一开关薄膜晶体管、控制层和第二开关薄膜晶体管各层上蚀刻出孔洞。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110874045.1A CN113745241B (zh) | 2021-07-30 | 2021-07-30 | 阵列基板及其制作方法、显示面板及其控制方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110874045.1A CN113745241B (zh) | 2021-07-30 | 2021-07-30 | 阵列基板及其制作方法、显示面板及其控制方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113745241A true CN113745241A (zh) | 2021-12-03 |
CN113745241B CN113745241B (zh) | 2022-09-27 |
Family
ID=78729592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110874045.1A Active CN113745241B (zh) | 2021-07-30 | 2021-07-30 | 阵列基板及其制作方法、显示面板及其控制方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113745241B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114794A (zh) * | 2006-07-28 | 2008-01-30 | 佛山市顺德区顺达电脑厂有限公司 | 直流对直流转换器与其涟波消除电路 |
CN103367820A (zh) * | 2012-04-06 | 2013-10-23 | 株式会社半导体能源研究所 | 保护电路模块及电池组 |
CN106298886A (zh) * | 2016-09-29 | 2017-01-04 | 中国科学院微电子研究所 | 一种垂直集成双栅mosfet结构及其制备方法 |
US20170338252A1 (en) * | 2016-05-17 | 2017-11-23 | Innolux Corporation | Display device |
CN107403804A (zh) * | 2016-05-17 | 2017-11-28 | 群创光电股份有限公司 | 显示设备 |
US20190229131A1 (en) * | 2018-01-25 | 2019-07-25 | Samsung Display Co., Ltd. | Display apparatus and method of manufacturing the same |
WO2020042522A1 (en) * | 2018-08-30 | 2020-03-05 | Boe Technology Group Co., Ltd. | Display panel and driving method thereof |
CN112582381A (zh) * | 2020-12-10 | 2021-03-30 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板及其制备方法 |
-
2021
- 2021-07-30 CN CN202110874045.1A patent/CN113745241B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114794A (zh) * | 2006-07-28 | 2008-01-30 | 佛山市顺德区顺达电脑厂有限公司 | 直流对直流转换器与其涟波消除电路 |
CN103367820A (zh) * | 2012-04-06 | 2013-10-23 | 株式会社半导体能源研究所 | 保护电路模块及电池组 |
US20170338252A1 (en) * | 2016-05-17 | 2017-11-23 | Innolux Corporation | Display device |
CN107403804A (zh) * | 2016-05-17 | 2017-11-28 | 群创光电股份有限公司 | 显示设备 |
CN106298886A (zh) * | 2016-09-29 | 2017-01-04 | 中国科学院微电子研究所 | 一种垂直集成双栅mosfet结构及其制备方法 |
US20190229131A1 (en) * | 2018-01-25 | 2019-07-25 | Samsung Display Co., Ltd. | Display apparatus and method of manufacturing the same |
WO2020042522A1 (en) * | 2018-08-30 | 2020-03-05 | Boe Technology Group Co., Ltd. | Display panel and driving method thereof |
CN112582381A (zh) * | 2020-12-10 | 2021-03-30 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113745241B (zh) | 2022-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106981520B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
CN112234091A (zh) | 显示面板和显示装置 | |
CN106409845B (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
CN109378326B (zh) | 显示面板及其制作方法 | |
WO2021254053A9 (zh) | 显示基板及其制备方法、驱动方法、显示装置 | |
US11075230B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
US20210074778A1 (en) | Display Substrate and Preparation Method Thereof, and Display Apparatus | |
US10340389B2 (en) | Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices | |
US10586937B2 (en) | Thin film transistor, fabricating method and driving method thereof, and display device | |
CN104300003B (zh) | 薄膜晶体管及其制造方法以及电子设备 | |
CN112366222B (zh) | 显示面板及其制作方法、显示装置 | |
WO2021238549A1 (zh) | 显示面板、显示装置以及显示面板的制造方法 | |
JP2023123495A (ja) | 液晶表示装置 | |
TW201721863A (zh) | 顯示裝置 | |
CN103681514A (zh) | 阵列基板及其制作方法、显示装置 | |
CN109037243B (zh) | 用于显示装置的基板及其制作方法、显示装置 | |
CN109828395A (zh) | 一种阵列基板及其制造方法 | |
CN111129033B (zh) | 阵列基板及其制备方法 | |
CN113745241B (zh) | 阵列基板及其制作方法、显示面板及其控制方法、显示装置 | |
US12004374B2 (en) | Display panel, manufacturing method thereof, and display device | |
US11980058B2 (en) | Display substrate including additional insulating layer between transistor gate and active layer for preventing dark spots, preparation method thereof, and display apparatus | |
CN111448608A (zh) | 显示装置及电子设备 | |
US20190058026A1 (en) | Array substrate and method of fabricating the same | |
CN111384070B (zh) | 一种像素结构、阵列基板、显示装置和制作方法 | |
WO2023197363A1 (zh) | 阵列基板及其制作方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |