CN110323230B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN110323230B
CN110323230B CN201910248212.4A CN201910248212A CN110323230B CN 110323230 B CN110323230 B CN 110323230B CN 201910248212 A CN201910248212 A CN 201910248212A CN 110323230 B CN110323230 B CN 110323230B
Authority
CN
China
Prior art keywords
insulating layer
electrode
layer
semiconductor layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910248212.4A
Other languages
English (en)
Other versions
CN110323230A (zh
Inventor
金起旭
姜哲圭
郭源奎
金光民
文重守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110323230A publication Critical patent/CN110323230A/zh
Application granted granted Critical
Publication of CN110323230B publication Critical patent/CN110323230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)

Abstract

提供一种显示设备。所述显示设备包括：基底，包括用于显示图像的显示区域；第一薄膜晶体管，位于显示区域中并且包括具有硅半导体的第一半导体层和与第一半导体层绝缘的第一栅电极；第一层间绝缘层，覆盖第一栅电极并且具有延伸穿过第一层间绝缘层的第一接触孔；以及第二薄膜晶体管，位于第一层间绝缘层上并且包括具有氧化物半导体的第二半导体层和与第二半导体层绝缘的第二栅电极。第二半导体层的一部分延伸到第一接触孔中并且电连接到第一半导体层。

Description

显示设备
于2018年3月29日在韩国知识产权局提交的发明名称为“显示设备”的第10-2018-0036609号韩国专利申请通过引用全部包含于此。
技术领域
一个或更多个实施例涉及一种显示设备，更具体地，涉及一种由包括硅半导体的薄膜晶体管(TFT)和包括氧化物半导体的TFT驱动的显示设备。
背景技术
通常，显示设备包括显示器件和用于控制施加到显示器件的电信号的驱动电路。驱动电路包括TFT、存储电容器和多条布线。为了精确地控制显示器件的发光和发光程度，已经增加了电连接到一个显示器件的TFT的数量。因此，需要增加显示设备的集成度并降低显示设备的功耗的解决方案。
发明内容
根据一个或更多个实施例，一种显示设备包括：基底，包括用于显示图像的显示区域；第一薄膜晶体管，位于显示区域中并且包括包含硅半导体的第一半导体层和与第一半导体层绝缘的第一栅电极；第一层间绝缘层，覆盖第一栅电极；以及第二薄膜晶体管，位于第一层间绝缘层上并且包括包含氧化物半导体的第二半导体层和与第二半导体层绝缘的第二栅电极，其中，第二半导体层的一部分延伸到第一接触孔中并且连接到第一半导体层，第一接触孔穿过第一层间绝缘层。
第一半导体层可以包括第一沟道区以及第一源区和第一漏区，第一源区和第一漏区分别位于第一沟道区的两侧处并且掺杂有杂质。第二半导体层可以包括第二沟道区以及第二源区和第二漏区，第二源区和第二漏区分别位于第二沟道区的两侧处并且被制成导电的。第二源区和第二漏区中的一个可以延伸到第一接触孔中并且与第一源区和第一漏区中的一个接触。
显示设备还可以包括：第一栅极绝缘层，位于第一半导体层与第一栅电极之间，其中，第一接触孔穿过第一层间绝缘层和第一栅极绝缘层并且使第一半导体层的一部分暴露。
显示设备还可以包括存储电容器，所述存储电容器与第一薄膜晶体管叠置，其中，存储电容器包括下电极、与下电极叠置的上电极以及位于下电极与上电极之间的第二栅极绝缘层，下电极与第一栅电极是一体的。
显示设备还可以包括：第二层间绝缘层，位于第二栅电极上；以及节点连接线，位于第二层间绝缘层上，其中，节点连接线延伸到第二接触孔中并且连接到第一栅电极，第二接触孔延伸穿过第二层间绝缘层和第一层间绝缘层。
显示设备还可以包括：第三薄膜晶体管，与第一半导体层位于同一层上并且包括包含硅半导体的第三半导体层和与第三半导体层绝缘的第三栅电极；第二层间绝缘层，位于第二栅电极上；以及连接电极，位于第二层间绝缘层上，其中，连接电极延伸到第三接触孔中并且电连接到第三半导体层，第三接触孔穿过第二层间绝缘层和第一层间绝缘层。
显示设备还可以包括：第二栅极绝缘层，覆盖第一栅电极；以及第一下连接电极，位于第二栅极绝缘层上，其中，第一下连接电极延伸到第一下接触孔中并且电连接到第一半导体层，第一下接触孔穿过第二栅极绝缘层，并且第二半导体层的一部分延伸到第一接触孔中并且与第一下连接电极接触。
显示设备还可以包括存储电容器，所述存储电容器使用第一栅电极作为下电极并且上电极位于第二栅极绝缘层上以与第一栅电极叠置，其中，第一下连接电极与上电极包括相同的材料并且与上电极位于同一层上，并且第一接触孔和第一下接触孔叠置。
显示设备还可以包括：第二下连接电极，位于第一层间绝缘层上并且与第二半导体层包括相同的材料；第二层间绝缘层，位于第二栅电极上；以及节点连接线，位于第二层间绝缘层上，其中，第二下连接电极延伸到第二下接触孔中并且连接到第一栅电极，第二下接触孔穿过第一层间绝缘层，并且节点连接线延伸到第二上接触孔中并且连接到第二下连接电极，第二上接触孔穿过第二层间绝缘层。
第二下接触孔与第二上接触孔可以叠置。
显示设备还可以包括：第三薄膜晶体管，与第一半导体层位于同一层上并且包括包含硅半导体的第三半导体层和与第三半导体层绝缘的第三栅电极；第三下连接电极，位于第一层间绝缘层上并且与第二半导体层包括相同的材料；第二层间绝缘层，位于第二栅电极上；以及连接电极，位于第二层间绝缘层上，其中，第三下连接电极延伸到第三下接触孔中并且电连接到第三半导体层，第三下接触孔穿过第三半导体层，并且连接电极延伸到第二层间绝缘层的第三上接触孔中并且电连接到第三下连接电极。
第三下接触孔与第三上接触孔可以叠置。
显示设备还可以包括：第二层间绝缘膜，覆盖第二栅电极；驱动电压线，位于第二层间绝缘膜上；以及第一平坦化层，覆盖驱动电压线。
显示设备还可以包括：有机发光器件，位于第一平坦化层上并且包括包括依次堆叠的像素电极、中间层和对电极，中间层包括有机发射层。
显示设备还可以包括：上布线，位于第一平坦化层上；第二平坦化层，覆盖上布线；以及有机发光器件，位于第二平坦化层上并且包括包括依次堆叠的像素电极、中间层和对电极，中间层包括有机发射层。
根据一个或更多个实施例，在一种用于通过包括位于基底上的多个像素来显示图像的显示设备中，多个像素中的每个包括：第一薄膜晶体管，位于基底上并且包括包含硅半导体的第一半导体层和通过第一栅极绝缘层与第一半导体层绝缘的第一栅电极；第一层间绝缘层，覆盖第一栅电极；以及第二薄膜晶体管，位于第一层间绝缘层上并且包括包含氧化物半导体的第二半导体层和通过第三栅极绝缘层与第二半导体层绝缘的第二栅电极，其中，第二半导体层的一部分延伸到第一接触孔中并且电连接到第一半导体层，第一接触孔穿过第一层间绝缘层。
第三栅极绝缘层在一方向上的宽度可以与第二栅电极在所述方向上的宽度基本相同。
第一半导体层可以包括：掺杂有杂质的第一源区和第一漏区，并且，第一接触孔可以穿过第一层间绝缘层和第一栅极绝缘层并且使第一源区和第一漏区中的一个暴露。
第二半导体层可以包括：被制成导电的第二源区和第二漏区，并且第二源区和第二漏区中的一个可以延伸到第一接触孔中。
显示设备还可以包括存储电容器，所述存储电容器与第一薄膜晶体管叠置，其中，存储电容器包括下电极、与下电极叠置的上电极以及位于下电极与上电极之间的第二栅极绝缘层，并且下电极与第一栅电极是一体的。
显示设备还可以包括：第二层间绝缘层，覆盖第二栅电极；节点连接线，位于第二层间绝缘层上；以及第二接触孔，穿过第二层间绝缘层、第一层间绝缘层和第二栅极绝缘层，其中，节点连接线延伸到第二接触孔中并且与第一栅电极接触，上电极包括具有单个闭合曲线形状的存储开口部分，并且第二接触孔位于存储开口部分中。
显示设备还可以包括：第三薄膜晶体管，与第一半导体层位于同一层上并且包括包含硅半导体的第三半导体层和通过第一栅极绝缘层与第三半导体层绝缘的第三栅电极；第二层间绝缘层，位于第二栅电极上；连接电极，位于第二层间绝缘层上；以及有机发光器件，连接到连接电极，其中，连接电极延伸到第三接触孔中并且电连接到第三半导体层，第三接触孔穿过第二层间绝缘层和第一层间绝缘层。
附图说明
对于本领域技术人员而言，通过参照附图详细描述示例性实施例，特征将变得明显，在附图中：
图1示出了根据实施例的显示设备的示意图；
图2示出了图1的显示设备中的像素的等效电路图；
图3A示出了布置在一个像素中的存储电容器和多个薄膜晶体管(TFT)的位置的示意布局图；
图3B示出了布置在两个相邻像素中的存储电容器和多个TFT的位置的示意布局图；
图4示出了沿图3A的线I-I'和线II-II'截取的剖视图；
图5示出了用于与给出的实施例进行对比的对比示例的剖视图；
图6示出了根据另一实施例的显示设备的剖视图；
图7示出了根据另一实施例的显示设备的剖视图；
图8示出了根据另一实施例的显示设备的剖视图；以及
图9示出了根据另一实施例的显示设备的剖视图。
具体实施方式
通过参照下面示例性实施例的详细描述和附图，可以更容易地理解本公开的优点和特征以及实现它们的方法。然而，本公开可以以许多不同的形式实现，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例是为了使此公开将是彻底的和完整的，并且将公开的构思充分传达给本领域普通技术人员，并且本公开将仅由所附权利要求来限定。在一些实施例中，将不具体描述众所周知的工艺、众所周知的结构和众所周知的技术，以避免对本公开的模糊解释。贯穿说明书，同样的附图标记指示同样的元件。在下面的描述中，当确定关于相关公知功能或结构的详细描述会使本公开的主旨不清楚时，在这里将省略所述详细描述。
将理解的是，虽然在这里可以使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应受这些术语限制。这些术语仅用于将一个组件与另一组件区分开。
如这里所使用的，除非上下文另外明确地指出，否则单数形式“一个”、“一种”也意图包括复数形式。
还将理解的是，在这里使用的术语“包括”和/或“包括”的变型说明存在所陈述的特征或组件，但不排除存在或附加一个或更多个其它特征或组件。
将理解的是，当层、区域或组件被称为“形成在”另一层、区域或组件“上”时，其可以直接或间接地形成在所述另一层、区域或组件上。即，例如，可以存在中间层、区域或组件。
为了便于解释，可以夸大附图中的组件的尺寸。换句话说，由于为了便于解释而任意地示出了附图中的组件的尺寸和厚度，因此下面的实施例不限于此。
当某一实施例可以不同地实现时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。
将理解的是，当层、区域或组件被称为“连接”到另一层、区域或组件时，其可以直接连接到所述另一层、区域或组件，或者可以经由中间层、区域或组件间接连接到所述另一层、区域或组件。例如，在本说明书中，当层、区域或组件被称为电连接到另一层、区域或组件时，它可以直接电连接到所述另一层、区域或组件，或者可以经由中间层、区域或组件间接电连接到所述另一层、区域或组件。
图1是示意性地示出根据实施例的显示设备的图。包括诸如有机发光器件(OLED)的各种显示器件的多个像素PX布置在基底110的显示区域DA中。用于将电信号传输到显示区域DA的各种布线可以位于基底110的外围区域PA中。在下面的描述中，为了便于解释，具有OLED的显示设备被描述为显示装置。可选择地，这里的布线可以应用于各种类型的显示设备，例如，液晶显示器、电泳显示器、无机EL显示器等。
图2是图1的显示设备中的多个像素PX中的一个的等效电路图。参照图2，像素PX中的一个可以包括多条信号线131、133、151、153、155和161、连接到信号线131、133、151、153、155和161的多个薄膜晶体管(TFT)T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、初始化电压线141、驱动电压线165和OLED。
图2示出了为每个像素PX提供信号线131、133、151、153、155和161、初始化电压线141和驱动电压线165的情况。可选择地，信号线131、133、151、153、155和161、初始化电压线141和驱动电压线165中的至少一条可以由相邻像素共享。
TFT T1、T2、T3、T4、T5、T6和T7可以包括驱动TFT T1、开关TFT T2、补偿TFT T3、第一初始化TFT T4、操作控制TFT T5、发射控制TFT T6和第二初始化TFT T7。
图2示出了，在TFT T1、T2、T3、T4、T5、T6和T7之中，补偿TFT T3、第一初始化TFT T4和第二初始化TFT T7是n沟道MOSFET(NMOS)TFT，其它TFT是p沟道MOSFET(PMOS)TFT。可选择地，在TFT T1、T2、T3、T4、T5、T6和T7之中，补偿TFT T3和第一初始化TFT T4可以是NMOSTFT，其它TFT可以是PMOS TFT。作为另一种选择，TFT T1、T2、T3、T4、T5、T6和T7中只有一个可以是NMOS TFT，其它TFT可以是PMOS TFT，或者所有TFT T1、T2、T3、T4、T5、T6和T7可以是NMOS TFT。
信号线131、133、151、153、155和161可以包括用于将第一扫描信号Sn传输到开关TFT T2的第一扫描线131、用于将第二扫描信号Sn'传输到补偿TFT T3的第二扫描线153、用于将先前扫描信号Sn-1传输到第一初始化TFT T4的先前扫描线151、用于将发射控制信号En传输到操作控制TFT T5和发射控制TFT T6的发射控制线133、用于将下一扫描信号Sn+1传输到第二初始化TFT T7的下一扫描线155以及用于将数据信号Dm传输到开关TFT T2的数据线161。数据线161和第一扫描线131交叉。
驱动电压线165将驱动电压ELVDD传输到驱动TFT T1。初始化电压线141传输初始化电压Vint以使驱动TFT T1和像素电极(参见图4的310)初始化。
驱动TFT T1的驱动栅电极G1连接到存储电容器Cst的下电极C1。驱动TFT T1的驱动源电极S1经由操作控制TFT T5连接到驱动电压线165。驱动TFT T1的驱动漏电极D1经由发射控制TFT T6电连接到OLED的像素电极。根据开关TFT T2的开关操作，驱动TFT T1接收数据信号Dm并将驱动电流IOLED供应到OLED。
开关TFT T2的开关栅电极G2连接到第一扫描线131。开关TFT T2的开关源电极S2连接到数据线161。开关TFT T2的开关漏电极D2连接到驱动TFT T1的驱动源电极S1并且经由操作控制TFT T5连接到驱动电压线165。开关TFT T2由通过第一扫描线131接收的第一扫描信号Sn导通，并且执行将通过数据线161接收的数据信号Dm传输到驱动TFT T1的驱动源电极S1的开关操作。
补偿TFT T3的补偿栅电极G3连接到第二扫描线153。补偿TFT T3的补偿漏电极D3连接到驱动TFT T1的驱动漏电极D1，并且经由发射控制TFTT6连接到OLED的像素电极。补偿TFT T3的补偿源电极S3连接到存储电容器Cst的下电极C1、第一初始化TFT T4的第一初始化漏电极D4和驱动TFTT1的驱动栅电极G1。补偿TFT T3由通过第二扫描线153接收的第二扫描信号Sn'导通，并且使驱动TFT T1的驱动栅电极G1和驱动漏电极D1电连接，从而具有二极管连接的驱动TFT T1。
第一初始化TFT T4的第一初始化栅电极G4连接到先前扫描线151。第一初始化TFTT4的第一初始化源电极S4连接到第二初始化TFT T7的第二初始化源电极S7和初始化电压线141。第一初始化TFT T4的第一初始化漏电极D4连接到存储电容器Cst的下电极C1、补偿TFT T3的补偿源电极S3和驱动TFT T1的驱动栅电极G1。第一初始化TFT T4由先前扫描信号Sn-1导通，并且执行初始化操作以通过将初始化电压Vint传输到驱动TFT T1的驱动栅电极G1来使驱动TFT T1的驱动栅电极G1的电压初始化。
操作控制TFT T5的操作控制栅电极G5连接到发射控制线133。操作控制TFT T5的操作控制源电极S5连接到驱动电压线165。操作控制TFT T5的操作控制漏电极D5连接到驱动TFT T1的驱动源电极S1和开关TFT T2的开关漏电极D2。
发射控制TFT T6的发射控制栅电极G6连接到发射控制线133。发射控制TFT T6的发射控制源电极S6连接到驱动TFT T1的驱动漏电极D1和补偿TFT T3的补偿漏电极D3。发射控制TFT T6的发射控制漏电极D6电连接到第二初始化TFT T7的第二初始化漏电极D7和OLED的像素电极。
操作控制TFT T5和发射控制TFT T6由通过发射控制线133接收的发射控制信号En同时导通。因此驱动电压ELVDD传输到OLED并且驱动电流IOLED在OLED中流动。
第二初始化TFT T7的第二初始化栅电极G7连接到下一扫描线155。第二初始化TFTT7的第二初始化漏电极D7连接到发射控制TFT T6的发射控制漏电极D6和OLED的像素电极。第二初始化TFT T7的第二初始化源电极S7连接到第一初始化TFT T4的第一初始化源电极S4和初始化电压线141。第二初始化TFT T7通过下一扫描线155由下一扫描信号Sn+1导通，并且使OLED的像素电极初始化。
图2示出了第二初始化TFT T7连接到下一扫描线155的情况。可选择地，第二初始化TFT T7可以连接到发射控制线133并通过发射控制信号En驱动。图2的源电极S1至S7和漏电极D1至D7的位置可以根据晶体管的类型(即，p型或n型)切换。下面描述根据实施例的每个像素PX的详细操作。
在初始化时段期间，当通过先前扫描线151供应先前扫描信号Sn-1时，第一初始化TFT T4响应于先前扫描信号Sn-1而导通，驱动TFT T1由通过初始化电压线141供应的初始化电压Vint而初始化。
在数据编程时段期间，当通过第一扫描线131供应第一扫描信号Sn并通过第二扫描线153供应第二扫描信号Sn'时，开关TFT T2响应于第一扫描信号Sn而导通，补偿TFT T3响应于第二扫描信号Sn'而导通。此时，驱动TFT T1通过导通的补偿TFT T3二极管连接，并且正向偏置。
然后，将通过从数据线161的数据信号Dm减去驱动TFT T1的阈值电压Vth而获得的补偿电压Dm+Vth施加到驱动TFT T1的驱动栅电极G1，其中，Vth是负(-)值。驱动电压ELVDD和补偿电压Dm+Vth施加到存储电容器Cst的两端，并且对应于两端之间的电压差的电荷存储在存储电容器Cst中。
在发射时段期间，操作控制TFT T5和发射控制TFT T6由通过发射控制线133供应的发射控制信号En导通。根据驱动TFT T1的驱动栅电极G1与驱动电压ELVDD之间的电压差产生驱动电流IOLED，并且通过发射控制TFT T6将驱动电流IOLED供应到OLED。
在本实施例中，TFT T1、T2、T3、T4、T5、T6和T7中的至少一个可以包括包含氧化物的半导体层，其它TFT可以包括包含硅的半导体层。详细地，直接影响显示设备亮度的驱动TFT包括由具有高可靠性的多晶硅形成的半导体层，从而实现高分辨率显示设备。
由于氧化物半导体具有高载流子迁移率和低漏电流，因此即使驱动时间长，电压降也不大。换句话说，由于在低频驱动期间根据电压降的图像的颜色变化不大，因此可以进行低频驱动。如此，在氧化物半导体中，由于漏电流小，所以通过将连接到驱动TFT T1的驱动栅电极G1的补偿TFT T3、第一初始化TFT T4和第二初始化TFT T7中的至少一个提供为氧化物半导体，可以防止可能流向驱动栅电极G1的漏电流，并且可以同时降低功耗。
图3A是示例性示出布置在一个像素中的存储电容器和多个薄膜晶体管的位置的布局图。图3B是示例性示出两个相邻像素中的存储电容器和多个薄膜晶体管的位置的布局图。图4是沿图3A的线I-I'和线II-II'截取的剖视图。
参照图3A，根据实施例的显示设备的像素PX可以包括在第一方向上延伸的第一扫描线131、第二扫描线153、先前扫描线151、下一扫描线155、发射控制线133和初始化电压线141，以及在与第一方向交叉的第二方向上延伸的数据线161和驱动电压线165。虽然图3A示出了在一个像素中仅设置一条数据线161，但是如图3B所示，还可以在一个像素中设置在第二方向上延伸的附加数据线163。
此外，像素PX可以包括驱动TFT T1、开关TFT T2、补偿TFT T3、第一初始化TFT T4、操作控制TFT T5、发射控制TFT T6、第二初始化TFT T7和存储电容器Cst。在本实施例中，驱动TFT T1、开关TFT T2、操作控制TFTT5和发射控制TFT T6均为包括硅半导体的TFT。补偿TFT T3、第一初始化TFT T4和第二初始化TFT T7均为包括氧化物半导体的TFT。
驱动TFT T1的半导体层、开关TFT T2的半导体层、操作控制TFT T5的半导体层和发射控制TFT T6的半导体层位于同一层上并且包括相同的材料。例如，半导体层可以由多晶硅形成。驱动TFT T1的半导体层、开关TFTT2的半导体层、操作控制TFT T5的半导体层和发射控制TFT T6的半导体层可以位于基底110上的缓冲层111(参见图4)上。驱动TFT T1的半导体层、开关TFT T2的半导体层、操作控制TFT T5的半导体层和发射控制TFT T6的半导体层可以彼此连接并且被弯曲成各种形状。
驱动TFT T1的半导体层、开关TFT T2的半导体层、操作控制TFT T5的半导体层和发射控制TFT T6的半导体层中的每个可以包括沟道区以及位于沟道区的两侧处的源区和漏区。例如，源区和漏区可以掺杂有杂质(例如，N型杂质或P型杂质)。源区和漏区分别对应于源电极和漏电极。在下面的描述中，源电极和漏电极分别被称为源区和漏区。
驱动TFT T1可以包括驱动半导体层和驱动栅电极G1。驱动半导体层可以包括驱动沟道区A1以及位于驱动沟道区A1两侧处的驱动源区S1和驱动漏区D1。驱动半导体层在平面图中可以具有弯曲的形状，并且驱动沟道区A1可以比其它沟道区A2至A7长。例如，因为驱动半导体层具有诸如“Ω”或“S”的多重弯曲形状，所以可以在狭窄空间中实现长的沟道长度。当驱动沟道区A1增大时，施加到驱动栅电极G1的栅极电压的驱动范围增大。因此，可以更精确地控制从OLED发射的光的渐变，从而提高显示质量。驱动栅电极G1是岛型的，并且沿第三方向与驱动沟道区A1叠置，以使第一栅极绝缘层112(见图4)位于驱动栅电极G1与驱动沟道区A1之间，其中，第三方向与第一方向和第二方向交叉。
存储电容器Cst与驱动TFT T1叠置。存储电容器Cst可以包括下电极C1和上电极C2。驱动栅电极G1不仅可以用作驱动TFT T1的栅电极，还可以用作存储电容器Cst的下电极C1。换句话说，驱动栅电极G1和下电极C1可以理解为一体。存储电容器Cst的上电极C2沿第三方向与下电极C1叠置，以使第二栅极绝缘层113(见图4)位于上电极C2与下电极C1之间。在这种状态下，第二栅极绝缘层113可以用作存储电容器Cst的介电层。上电极C2可以具有存储开口部分SOP(见图4)。可以通过去除上电极C2的一部分来形成存储开口部分SOP，并且存储开口部分SOP可以在平面图中具有单个闭合曲线形状。节点连接线166可以经由设置在存储开口部分SOP中的第二接触孔CNT2连接到下电极C1。上电极C2可以经由第七接触孔CNT7连接到驱动电压线165。
开关TFT T2可以包括开关半导体层和开关栅电极G2。开关半导体层可以包括开关沟道区A2以及位于开关沟道区A2的两侧处的开关源区S2和开关漏区D2。开关源区S2经由第四接触孔CNT4连接到数据线161，开关漏区D2连接到驱动源区S1。开关栅电极G2可以是第一扫描线131的一部分。
操作控制TFT T5可以包括操作控制半导体层和操作控制栅电极G5。操作控制半导体层可以包括操作控制沟道区A5以及位于操作控制沟道区A5的两侧处的操作控制源区S5和操作控制漏区D5。操作控制源区S5可以经由第五接触孔CNT5连接到驱动电压线165，操作控制漏区D5可以连接到驱动源区S1。操作控制栅电极G5可以是发射控制线133的一部分。
发射控制TFT T6可以包括发射控制半导体层和发射控制栅电极G6。发射控制半导体层可以包括发射控制沟道区A6以及位于发射控制沟道区A6的两侧处的发射控制源区S6和发射控制漏区D6。发射控制源区S6可以连接到驱动漏区D1，发射控制漏区D6可以经由第三接触孔CNT3连接到连接电极167。连接电极167可以连接到OLED的像素电极310(参见图4)。发射控制栅电极G6可以是发射控制线133的一部分。
第一层间绝缘层114(参见图4)可以位于包括硅半导体的TFT T1、T2、T5和T6上。包括氧化物半导体的TFT T3、T4和T7可以位于第一层间绝缘层114上。
补偿TFT T3的半导体层、第一初始化TFT T4的半导体层和第二初始化TFT T7的半导体层布置在同一层上并且包括相同的材料。例如，半导体层可以由氧化物半导体形成。半导体层可以包括沟道区以及位于沟道区的两侧处的源区和漏区。例如，源区和漏区可以是通过等离子体工艺来增加载流子浓度的区域。源区和漏区分别对应于源电极和漏电极。在下面的描述中，源电极和漏电极分别被称为源区和漏区。
补偿TFT T3可以包括包含氧化物半导体的补偿半导体层和补偿栅电极G3。补偿半导体层可以包括补偿沟道区A3以及位于补偿沟道区A3的两侧处的补偿源区S3和补偿漏区D3。补偿源区S3可以经由节点连接线166桥接到驱动栅电极G1。节点连接线166的一端可以经由第八接触孔CNT8连接到补偿源区S3，节点连接线166的另一端可以经由第二接触孔CNT2连接到驱动栅电极G1。此外，补偿源区S3连接到布置在同一层上的第一初始化半导体层。补偿漏区D3可以经由第一接触孔CNT1连接到驱动半导体层和发射控制半导体层。补偿栅电极G3可以是第一扫描线131的一部分。
第一初始化TFT T4可以包括包含氧化物半导体的第一初始化半导体层和第一初始化栅电极G4。第一初始化半导体层可以包括第一初始化沟道区A4以及位于第一初始化沟道区A4的两侧处的第一初始化源区S4和第一初始化漏区D4。第一初始化源区S4可以经由第六接触孔CNT6连接到初始化电压线141，第一初始化漏区D4可以经由节点连接线166桥接到驱动栅电极G1。第一初始化栅电极G4可以是先前扫描线151的一部分。
第二初始化TFT T7可以包括包含氧化物半导体的第二初始化半导体层和第二初始化栅电极G7。第二初始化半导体层可以包括第二初始化沟道区A7以及位于第二初始化沟道区A7的两侧处的第二初始化源区S7和第二初始化漏区D7。第二初始化源区S7可以经由第六接触孔CNT6连接到初始化电压线141，第二初始化漏区D7可以经由第三接触孔CNT3连接到发射控制漏区D6。第二初始化栅电极G7可以是下一扫描线155的一部分。
第三栅极绝缘层115(参见图4)可以位于补偿半导体层与补偿栅电极G3之间、第一初始化半导体层与第一初始化栅电极G4之间以及第二初始化半导体层与第二初始化栅电极G7之间，以对应于它们的每个沟道区。第二层间绝缘层116(参见图4)可以布置在包括氧化物半导体的TFT T3、T4和T7上，以及其它TFT上。数据线161和驱动电压线165可以位于第二层间绝缘层116上。
在实施例中，第一扫描线131和发射控制线133可以位于同一层上并且可以与驱动栅电极G1包括相同的材料。初始化电压线141可以与存储电容器Cst的上电极C2位于同一层上并且可以包括相同的材料。此外，数据线161、驱动电压线165、节点连接线166和连接电极167可以位于同一层上并且可以包括相同的材料。可选择地，初始化电压线141可以与驱动栅电极G1布置在同一层上。
在根据另一实施例的显示设备中，可以通过在第一方向和第二方向上的具有相同形状的图3A的像素PX的平移运动来布置多个像素。可选择地，如图3B中所示，显示设备可以包括第二像素PX2，第二像素PX2具有相对于虚线VL与第一像素PX1对称(例如，镜像对称)的形状。虚线VL可以表示在第一像素PX1与第二像素PX2之间沿第二方向延伸的线。
下面参照图4根据沿第三方向的堆叠顺序来详细描述根据实施例的显示设备的结构。在图4中，主要示出了驱动TFT T1、补偿TFT T3、发射控制TFT T6和存储电容器Cst的结构。
参照图4，根据实施例的显示设备可以包括基底110、包含硅半导体的第一TFT、覆盖第一TFT的第一层间绝缘层114以及包含氧化物半导体的第二TFT。第一层间绝缘层114包括与第一TFT的第一半导体层的一部分(例如，第一半导体层的源区或漏区)对应的接触孔。第二TFT的第二半导体层的一部分延伸至接触孔中以连接到第一TFT的第一半导体层。此外，根据实施例的显示设备还可以包括第三TFT。第一TFT可以为驱动TFT T1，第二TFT可以为补偿TFT T3，并且第三TFT可以为发射控制TFT T6。
此外，显示设备还可以包括诸如缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第三栅极绝缘层115、第一层间绝缘层114、第二层间绝缘层116和平坦化层118的各种绝缘层。
基底110可以包括玻璃材料、陶瓷材料、金属材料或者具有柔性或可弯曲特性的材料。当基底110具有柔性或可弯曲的特性时，基底110可以包括聚合物树脂，例如，聚醚砜(PES)、聚丙烯酸酯(PA)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基化物、聚酰亚胺(PI)、聚碳酸酯(PC)、乙酸丙酸纤维素(CAP)等。基底110可以具有包括上述材料的单层结构或多层结构。对于多层结构，基底110还可以包括无机层。在一些实施例中，基底110可以具有有机材料/无机材料/有机材料的结构。
缓冲层111可以增加基底110的上表面的平滑度，并且可以由诸如SiOx的氧化物膜和/或诸如SiNx的氮化物膜形成。还可以在基底110与缓冲层111之间设置阻挡层。阻挡层可以用于防止或减少杂质从基底110侵入硅半导体层中。阻挡层可以包括无机材料(例如氧化物或氮化物)、有机材料或有机/无机复合物，并且可以具有包括无机材料和有机材料的单层结构或多层结构。
包括硅半导体的半导体层、驱动半导体层AS1和发射控制半导体层AS6可以布置在缓冲层111上。驱动半导体层AS1可以包括驱动源区S1和驱动漏区D1，驱动源区S1和驱动漏区D1掺杂有杂质从而是导电的并且彼此间隔开，以使驱动沟道区A1位于驱动源区S1与驱动漏区D1之间。驱动源区S1和驱动漏区D1可以分别对应于驱动TFT T1的源电极和漏电极。驱动源区S1和驱动漏区D1的位置可以彼此切换。
发射控制半导体层AS6可以包括发射控制源区S6和发射控制漏区D6，发射控制源区S6和发射控制漏区D6掺杂有杂质从而是导电的并且彼此间隔开，发射控制沟道区A6位于发射控制源区S6与发射控制漏区D6之间。发射控制源区S6和发射控制漏区D6可以分别对应于发射控制TFT T6的源电极和漏电极。发射控制源区S6和发射控制漏区D6的位置可以彼此切换。
在第三方向上，驱动栅电极G1与驱动半导体层AS1(例如，驱动沟道区A1)叠置，发射控制栅电极G6与发射控制半导体层AS6(例如，发射控制沟道区A6)叠置。第一栅极绝缘层112可以位于驱动半导体层AS1与驱动栅电极G1之间，并且位于发射控制半导体层AS6与发射控制栅电极G6之间。
第一栅极绝缘层112可以包括包含氧化物或氮化物的无机材料。例如，第一栅极绝缘层112可以包括氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锌(ZnO2)等。驱动栅电极G1可以包括钼(Mo)、铜(Cu)、钛(Ti)等，并且可以具有单层结构或多层结构。
存储电容器Cst可以形成在驱动栅电极G1上并且与驱动栅电极G1叠置。存储电容器Cst可以包括下电极C1和上电极C2。第二栅极绝缘层113可以位于下电极C1与上电极C2之间。驱动栅电极G1不仅可以用作驱动TFT T1的栅电极，还可以用作存储电容器Cst的下电极C1。换句话说，驱动栅电极G1和下电极C1可以理解为一体。
第二栅极绝缘层113可以包括包含氧化物或氮化物的无机材料。例如，第二栅极绝缘层113可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2。
上电极C2沿第三方向位于第二栅极绝缘层113上并且与下电极C1叠置。上电极C2可以包括存储开口部分SOP。存储开口部分SOP可以具有单个闭合曲线的形状。限定在第二栅极绝缘层113中的第二接触孔CNT2可以位于存储开口部分SOP中。驱动栅电极G1和节点连接线166可以经由第二接触孔CNT2彼此连接。上电极C2可以包括Mo、Cu、Ti等，并且可以具有单层结构或多层结构。
第一层间绝缘层114可以位于上电极C2上。第一层间绝缘层114可以包括包含氧化物或氮化物的无机材料。例如，第一层间绝缘层114可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2。
包括氧化物半导体的补偿半导体层AO3可以位于第一层间绝缘层114上。补偿半导体层AO3可以包括补偿源区S3和补偿漏区D3，补偿源区S3和补偿漏区D3是导电的并且彼此间隔开，以使补偿沟道区A3位于补偿源区S3与补偿漏区D3之间。
补偿半导体层AO3可以由Zn氧化物类材料(例如，Zn氧化物、In-Zn氧化物或Ga-In-Zn氧化物)形成。在一些实施例中，补偿半导体层AO3可以是通过在ZnO中包括诸如铟(In)、镓(Ga)或锡(Sn)的金属而获得的IGZO(In-Ga-Zn-O)、ITZO(In-Sn-Zn-O)或IGTZO(In-Ga-Sn-Zn-O)半导体。
补偿源区S3和补偿漏区D3可以通过调节氧化物半导体的载流子浓度而被形成为导电的。例如，可以通过使用氢(H)类气体、氟(F)类气体和它们的组合等对氧化物半导体执行等离子体工艺来增加载流子浓度而形成补偿源区S3和补偿漏区D3。例如，补偿源区S3和补偿漏区D3可以具有比驱动源区S1和驱动漏区D1高的导电率。
补偿栅电极G3可以与补偿半导体层AO3(例如，补偿源区A3)叠置，以使第三栅极绝缘层115设置在补偿栅电极G3与补偿半导体层AO3之间。在图4中，第三栅极绝缘层115的宽度被示出为比补偿栅电极G3的宽度大。这可能在分开执行第三栅极绝缘层115和补偿栅电极G3的形成工艺时发生。可选择地，在一个方向(例如，第一方向或第二方向)上，第三栅极绝缘层115的宽度和补偿栅电极G3的宽度可以被形成为基本相同。例如，第三栅极绝缘层115可以在与补偿栅电极G3相同的掩模工艺中形成。因此，第三栅极绝缘层115的侧表面和补偿栅电极G3的侧表面可以位于同一平面上。
第三栅极绝缘层115可以包括包含氧化物或氮化物的无机材料。例如，第三栅极绝缘层115可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2。补偿栅电极G3可以包括Mo、Cu或Ti，并且具有单层结构或多层结构。
在本实施例中，补偿TFT T3的补偿半导体层AO3和驱动TFT T1的驱动半导体层AS1可以经由第一接触孔CNT1彼此连接。第一接触孔CNT1穿过第一层间绝缘层114。第一接触孔CNT1可以穿过第一层间绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112，并且使驱动半导体层AS1的一部分暴露。当补偿半导体层AO3的一部分(例如，补偿漏区D3或补偿源区S3)延伸到第一接触孔CNT1中时，补偿半导体层AO3可以电连接到驱动半导体层AS1。
在图4中，当补偿半导体层AO3的补偿漏区D3延伸到第一接触孔CNT1中以与驱动半导体层AS1的驱动漏区D1直接接触时，补偿TFT T3和驱动TFT T1可以彼此电连接。可选择地，补偿半导体层AO3的补偿源区S3可以延伸到第一接触孔CNT1中，或者通过第一接触孔CNT1暴露的区域可以变成驱动源区S1。此外，还可以在第一接触孔CNT1中设置除了补偿半导体层AO3之外的金属层。
补偿半导体层AO3的补偿源区S3或补偿漏区D3是这样的区域：通过对氧化物半导体执行等离子体工艺而被制造成导电的，并且补偿半导体层AO3的补偿源区S3或补偿漏区D3的性质可以非常类似于金属的性质。因此，驱动源区S1或驱动漏区D1以及补偿源区S3或补偿漏区D3即使在彼此接触时也可以具有低接触电阻。
第二层间绝缘层116可以覆盖具有氧化物半导体的TFT(例如，补偿TFTT3)。第二层间绝缘层116可以位于补偿栅电极G3上，驱动电压线165、节点连接线166和连接电极167可以位于第二层间绝缘层116上。
第二层间绝缘层116可以包括包含氧化物或氮化物的无机材料。例如，第三栅极绝缘层115可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2。驱动电压线165、节点连接线166和连接电极167可以包括具有高导电性的材料，例如，金属、导电氧化物等。例如，驱动电压线165、节点连接线166和连接电极167可以包括铝(Al)、铜(Cu)或钛(Ti)并且具有单层结构或多层结构。在一些实施例中，驱动电压线165、节点连接线166和连接电极167可以具有依次布置的钛、铝和钛(Ti/Al/Ti)的三层结构。
节点连接线166的一端可以经由第二接触孔CNT2连接到驱动栅电极G1。第二接触孔CNT2穿过第二层间绝缘层116和第一层间绝缘层114。第二接触孔CNT2可以通过穿过第二层间绝缘层116、第一层间绝缘层114和第二栅极绝缘层113而使驱动栅电极G1暴露。当节点连接线166的一部分延伸到第二接触孔CNT2中时，节点连接线166可以电连接到驱动栅电极G1。
当位于上电极C2的存储开口部分SOP中的第二接触孔CNT2与存储开口部分SOP的边缘间隔开时，延伸到第二接触孔CNT2中的节点连接线166可以与上电极C2电绝缘。
连接电极167的一部分可以经由第三接触孔CNT3连接到发射控制TFTT6的发射控制半导体层AS6。第三接触孔CNT3穿过第二层间绝缘层116和第一层间绝缘层114。第三接触孔CNT3可以通过穿过第二层间绝缘层116、第一层间绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112而使发射控制半导体层AS6的一部分暴露。当连接电极167的一部分延伸到第三接触孔CNT3中时，连接电极167可以电连接到发射控制半导体层AS6。
在图4中，当连接电极167的一部分延伸到第三接触孔CNT3中以与发射控制漏区D6直接接触时，连接电极167和发射控制TFT T6可以彼此电连接。可选择地，连接电极167可以连接到发射控制源区S6。此外，还可以在第三接触孔CNT3中设置除连接电极167之外的元件。
连接电极167连接到像素电极310。因此通过发射控制TFT T6施加的信号可以传输到像素电极310。
平坦化层118可以位于节点连接线166、驱动电压线165和连接电极167上。平坦化层118可以包括有机材料，例如，亚克力、苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)等。可选择地，平坦化层118可以包括无机材料。平坦化层118用作覆盖TFT T1至T7的保护膜，平坦化层118的上表面可以是平坦的。平坦化层118可以具有单层结构或多层结构。
OLED可以位于平坦化层118上，OLED具有像素电极310、对电极330和位于像素电极310与对电极330之间并具有发射层的中间层320。像素电极310可以经由限定在平坦化层118中的接触孔而连接到连接电极167，进而连接到发射控制TFT T6的发射控制漏区D6。
像素限定层120可以位于平坦化层118上。像素限定层120具有与每个像素对应的开口，即，至少使像素电极310的中央部分暴露的开口，从而限定像素。此外，像素限定层120可以通过增加像素电极310的边缘与位于像素电极310上方的对电极330的边缘之间的距离来防止在像素电极310的边缘处产生电弧。像素限定层120可以由有机材料形成，例如，聚酰亚胺、HMDSO等。
OLED的中间层320可以包括低分子材料或聚合物材料。当包括低分子材料时，中间层320可以包括空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和/或电子注入层(EIL)，并且可以包括诸如铜酞菁(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基-联苯胺(NPB)或三-8-羟基喹啉铝(Alq3)的各种有机材料。这些层可以以真空沉积方法来形成。
当中间层320包括聚合物材料时，中间层320可以通常具有包括HTL和EML的结构。在这种状态下，HTL可以包括聚(3,4-乙撑二氧噻吩)(PEDOT)，并且发射层可以包括聚苯撑乙烯撑(PPV)类材料和聚芴类聚合物材料。中间层320可以通过丝网印刷方法、喷墨印刷方法或激光诱导热成像(LITI)方法形成。
中间层320可以具有各种结构。中间层320可以包括横跨多个像素电极的集成层，或者与每个像素电极相对应的图案化层。
对电极330可以针对多个OLED一体地形成，并且可以与像素电极对应。
由于如上构造的OLED容易被外部湿气或氧损坏，因此可以在OLED上设置薄膜封装层以覆盖并保护OLED。薄膜封装层可以覆盖显示区域DA并延伸到显示区域DA的外部。薄膜封装层可以包括包含至少一种无机材料的无机封装层和包含至少一种有机材料的有机封装层。在一些实施例中，薄膜封装层可以具有第一无机封装层/有机封装层/第二无机封装层的堆叠结构。
此外，还可以在像素限定层120和各种功能层上设置用于防止掩模划痕的间隔件，例如，具有用于减少外部光反射的偏振层、黑矩阵、滤色器和/或触摸电极的触摸屏层可以设置在薄膜封装层上。
在本实施例中，为了使设置在不同层处的氧化物半导体层和硅半导体层连接，氧化物半导体层的一部分延伸到使硅半导体层的一部分暴露的接触孔中。因此，根据给出的实施例的显示设备可以实现高分辨率，下面参照图5对此进行描述。
图5是用于与给出的实施例进行对比的对比示例的剖视图。图5示出了与图4的I-I'对应的区域的一部分。在图4和图5中，同样的附图标记指示同样的元件。
参照图5，包括氧化物半导体的补偿半导体层AO3和包括硅半导体的驱动半导体层AS1通过桥接布线CM'连接。换句话说，桥接布线CM'的一端经由第一桥接触孔CNTa连接到驱动半导体层AS1的驱动漏区D1，并且桥接布线CM'的另一端经由第二桥接触孔CNTb连接到补偿漏区D3。在这种状态下，第一桥接触孔CNTa穿过第二层间绝缘层116、第一层间绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112，并且使驱动半导体层AS1的一部分暴露。第二桥接触孔CNTb穿过第二层间绝缘层116，并且使补偿半导体层AO3的一部分暴露。
如此，当补偿半导体层AO3和驱动半导体层AS1通过桥接布线CM'彼此连接时，造成了用于形成第一桥接触孔CNTa和第二桥接触孔CNTb的空间，例如，第一桥接触孔CNTa和第二桥接触孔CNTb彼此间隔开处的隔开距离d。
然而，如参照图4描述的本实施例中，当补偿TFT T3的补偿半导体层AO3和驱动TFTT1的驱动半导体层AS1经由一个接触孔(即，第一接触孔CNT1)而彼此连接时，不需要隔开距离d。因此，由像素电路占据的空间减小，从而实现高集成度。
此外，桥接布线CM'与驱动电压线165'布置在同一层上。当桥接布线CM'不用于连接氧化物半导体层和硅半导体层时，可以确保驱动电压线165'的附加宽度。
图6是根据另一实施例的显示设备的剖视图。在图4和图6中，同样的附图标记指示同样的元件，因此省略了其重复描述。
参照图6，根据本实施例的显示设备可以包括基底110、包括硅半导体的第一TFT、覆盖第一TFT的第一层间绝缘层114以及包括氧化物半导体的第二TFT。与第一半导体层的一部分对应的接触孔设置在第一层间绝缘层114中。第二TFT的第二半导体层的一部分延伸到接触孔中并且连接到第一TFT的第一半导体层。此外，根据本实施例的显示设备还可以包括第三TFT。第一TFT可以为驱动TFT T1，第二TFT可以为补偿TFT T3，并且第三TFT可以为发射控制TFT T6。
在本实施例中，补偿TFT T3的补偿半导体层AO3和驱动TFT T1的驱动半导体层AS1可以经由第一接触孔CNT1彼此连接。第一接触孔CNT1穿过第一层间绝缘层114并且补偿半导体层AO3的一部分延伸到第一接触孔CNT1中。
补偿半导体层AO3的延伸到第一接触孔CNT1中的部分(例如，补偿漏区D3)与第一下连接电极CM1接触。换句话说，在本实施例中，第一接触孔CNT1对应于第一下连接电极CM1，并且被布置成使第一下连接电极CM1暴露。
第一下连接电极CM1位于第二栅极绝缘层113上。第一下连接电极CM1可以与存储电容器Cst的上电极C2包括相同的材料并且可以位于同一层上。第一下连接电极CM1可以包括Mo、Cu或Ti，并且可以具有单层结构或多层结构。
第一下连接电极CM1可以经由第一下接触孔CNT1a连接到驱动半导体层AS1的一部分。第一下接触孔CNT1a穿过第二栅极绝缘层113，并且可以使驱动半导体层AS1的一部分(例如，驱动漏区D1)暴露。第一下连接电极CM1可以延伸到第一下接触孔CNT1a中以与驱动半导体层AS1接触。
第一接触孔CNT1和第一下接触孔CNT1a可以沿第三方向彼此叠置。因此，用于布置接触孔CNT1和CNT1a的空间可以减小，从而实现高集成度。
此外，由于补偿半导体层AO3和第一下连接电极CM1经由第一接触孔CNT1彼此连接，而没有桥接布线，因此像素电路的布置空间可以减小，从而实现高集成度，并且可以确保驱动电压线165的足够宽度。
图7是根据另一实施例的显示设备的剖视图。在图4和图7中，同样的附图标记指示同样的元件，因此省略了其重复描述。
参照图7，根据本实施例的显示设备可以包括基底110、包含硅半导体的第一TFT、覆盖第一TFT的第一层间绝缘层114以及包含氧化物半导体的第二TFT。与第一半导体层的一部分对应的接触孔位于第一层间绝缘层114中。第二TFT的第二半导体层的一部分延伸到接触孔中并且连接到第一TFT的第一半导体层。此外，根据本实施例的显示设备还可以包括第三TFT。第一TFT可以为驱动TFT T1，第二TFT可以为补偿TFT T3，并且第三TFT可以为发射控制TFT T6。
在本实施例中，节点连接线166经由第二下连接电极CM2连接到驱动栅电极G1。节点连接线166延伸到穿过第二层间绝缘层116的第二上接触孔CNT2b中以与第二下连接电极CM2接触。换句话说，第二上接触孔CNT2b被布置成对应于第二下连接电极CM2以使第二下连接电极CM2暴露。
第二下连接电极CM2位于第一层间绝缘层114上。第二下连接电极CM2可以由与补偿半导体层AO3的补偿源区S3或补偿漏区D3的材料相同的材料形成。第二下连接电极CM2可以通过使氧化物半导体导电而形成。例如，第二下连接电极CM2可以由锌氧化物类材料(例如，Zn氧化物，In-Zn氧化物或Ga-In-Zn氧化物)形成。第二下连接电极CM2可以通过使用氢(H)类气体、氟(F)类气体或它们的组合对氧化物半导体执行等离子体工艺来增加载流子浓度而形成。
由于第二下连接电极CM2的导电性随着第二下连接电极CM2的载流子浓度的增加而增加，所以第二下连接电极CM2可以具有类似金属的特性。因此，驱动栅电极G1的接触电阻可以是低的。
第二下连接电极CM2可以经由第二下接触孔CNT2a连接到驱动栅电极G1。第二下接触孔CNT2a穿过第一层间绝缘层114和第二栅极绝缘层113，并且可以使驱动栅电极G1暴露。第二下连接电极CM2可以延伸到第二下接触孔CNT2a中以与驱动栅电极G1接触。
第二上接触孔CNT2b和第二下接触孔CNT2a可以沿第三方向叠置。因此，用于布置接触孔CNT2b和CNT2a的空间可以减小，从而实现高集成度。
图8是根据另一实施例的显示设备的剖视图。在图4和图8中，同样的附图标记指示同样的元件，因此省略了其重复描述。
参照图8，根据实施例的显示设备可以包括基底110、包含硅半导体的第一TFT、覆盖第一TFT的第一层间绝缘层114以及包含氧化物半导体的第二TFT。与第一半导体层的一部分对应的接触孔设置在第一层间绝缘层114中。第二TFT的第二半导体层的一部分延伸到接触孔中并且连接到第一TFT的第一半导体层。此外，根据本实施例的显示设备还可以包括第三TFT。第一TFT可以为驱动TFT T1，第二TFT可以为补偿TFT T3，并且第三TFT可以为发射控制TFT T6。
在本实施例中，连接电极167经由第三下连接电极CM3连接到发射控制半导体层AS6。连接电极167延伸到穿过第二层间绝缘层116的第三上接触孔CNT3b中，以与第三下连接电极CM3接触。换句话说，第三上接触孔CNT3b可以被布置成对应于第三下连接电极CM3以使第三下连接电极CM3暴露。
第三下连接电极CM3可以位于第一层间绝缘层114上。第三下连接电极CM3可以与补偿半导体层AO3的补偿源区S3或补偿漏区D3由相同的材料形成。第三下连接电极CM3可以通过使氧化物半导体导电而形成。例如，第三下连接电极CM3可以由锌氧化物类材料(例如，Zn氧化物，In-Zn氧化物或Ga-In-Zn氧化物)形成，并且可以通过使用氢(H)类气体、氟(F)类气体或它们的组合对氧化物半导体执行等离子体工艺来增加载流子浓度而形成。
由于第三下连接电极CM3的导电性随着第三下连接电极CM3的载流子浓度的增加而增加，所以第三下连接电极CM3可以具有类似金属的特性。因此，发射控制半导体层AS6的接触电阻可以是低的。
第三下连接电极CM3可以经由第三下接触孔CNT3a连接到发射控制半导体层AS6。第三下接触孔CNT3a穿过第一层间绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112，并且可以使发射控制半导体层AS6的发射控制漏区D6暴露。第三下连接电极CM3可以延伸到第三下接触孔CNT3a中以与发射控制漏区D6接触。
第三上接触孔CNT3b和第三下接触孔CNT3a可以沿第三方向叠置。因此，用于布置接触孔CNT3b和CNT3a的空间可以减小，从而实现高集成度。
图9是根据另一实施例的显示设备的剖视图。在图4和图9中，同样的附图标记指示同样的元件，因此省略了其重复描述。
参照图9，根据本实施例的显示设备可以包括基底110、包含硅半导体的第一TFT、覆盖第一TFT的第一层间绝缘层114以及包含氧化物半导体的第二TFT。与第一半导体层的一部分对应的接触孔设置在第一层间绝缘层114中。第二TFT的第二半导体层的一部分延伸到接触孔中并且连接到第一TFT的第一半导体层。此外，根据本实施例的显示设备还可以包括第三TFT。第一TFT可以为驱动TFT T1，第二TFT可以为补偿TFT T3，并且第三TFT可以为发射控制TFT T6。
补偿TFT T3的补偿半导体层AO3和驱动TFT T1的驱动半导体层AS1可以经由第一接触孔CNT1彼此连接。第一接触孔CNT1穿过第一层间绝缘层114。补偿半导体层AO3的一部分延伸到第一接触孔CNT1中。
在本实施例中，第一平坦化层118位于节点连接线166、驱动电压线165和连接电极167上。第一平坦化层118可以包括有机材料，例如，亚克力、BCB、聚酰亚胺、HMDSO等。可选择地，第一平坦化层118可以包括无机材料。第一平坦化层118用作覆盖TFT T1至T7的保护膜，第一平坦化层118的上表面可以是平坦的。第一平坦化层118可以具有单层结构或多层结构。
上布线175和上连接电极177可以布置在第一平坦化层118上。上布线175可以用作传输驱动电压的驱动电压线，或者用作传输数据信号的数据线。上连接电极177可以经由限定在第一平坦化层118中的接触孔连接到连接电极167。上布线175和上连接电极177可以包括金属和导电材料。例如，上布线175和上连接电极177可以包括Al、Cu或者Ti，并且可以具有单层结构或多层结构。当设置上布线175时，可以通过各种路径传输数据信号或驱动电压，并且可以减少布线之间的干扰。
第二平坦化层119可以被布置成覆盖上布线175和上连接电极177。第二平坦化层119可以包括诸如亚克力、BCB、聚酰亚胺、HMDSO等的有机材料。可选择地，第一平坦化层118可以包括无机材料。第二平坦化层119的上表面可以是平坦的。第二平坦化层119可以具有单层结构或多层结构。OLED可以设置在第二平坦化层119上，OLED包括像素电极310、对电极330以及位于像素电极310与对电极330之间并具有发射层的中间层320。
根据本公开的实施例，由于在驱动TFT T1中采用用作半导体层的具有优异可靠性的硅半导体，并且在至少一个其它TFT中采用用作半导体层的具有低漏电流的氧化物半导体，因此可以提供具有高可靠性和优异的功耗的显示设备。
此外，包括氧化物半导体的补偿半导体层AO3和包括硅半导体的驱动半导体层AS1经由第一接触孔CNT1彼此连接，而不是通过桥接布线彼此连接。因此，像素电路的布置空间可以减小，从而实现高集成度，并且可以充分确保驱动电压线165的宽度。
如上所述，根据上面描述的实施例，由于用于驱动显示装置的驱动电路包括包含硅半导体的第一TFT和包含氧化物半导体的第二TFT，因此可以提供具有低功耗的高分辨率显示设备。
此外，由于布置在不同层上的包括氧化物半导体的第二半导体层和包括硅半导体的第一半导体层经由第一接触孔而不是桥接布线来彼此连接，因此可以减小像素电路的布置空间，从而实现高集成度。
这里已经公开了示例实施例，并且虽然采用了特定术语，但它们仅以一般性的和描述性的意义来使用并将被解释，而不是为了限制的目的。在一些情况下，对于截止至提交本申请之时的本领域普通技术人员将明显的是，除非另外表明，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者可以与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种显示设备，所述显示设备包括：
基底，包括用于显示图像的显示区域；
第一薄膜晶体管，位于所述显示区域中，所述第一薄膜晶体管包括具有硅半导体的第一半导体层和与所述第一半导体层绝缘的第一栅电极；
第一层间绝缘层，覆盖所述第一栅电极并且具有穿过所述第一层间绝缘层的第一接触孔；以及
第二薄膜晶体管，位于所述第一层间绝缘层上并且包括包含氧化物半导体的第二半导体层和与所述第二半导体层绝缘的第二栅电极，
其中，所述第二半导体层的一部分延伸到所述第一接触孔中并且连接到所述第一半导体层。
2.如权利要求1中所述的显示设备，其中：
所述第一半导体层包括第一沟道区以及第一源区和第一漏区，所述第一源区和所述第一漏区分别位于所述第一沟道区的两侧处并且掺杂有杂质，
所述第二半导体层包括第二沟道区以及第二源区和第二漏区，所述第二源区和所述第二漏区分别位于所述第二沟道区的两侧处并且被制成导电的，并且
所述第二源区和所述第二漏区中的一个延伸到所述第一接触孔中并且与所述第一源区和所述第一漏区中的一个接触。
3.如权利要求1中所述的显示设备，所述显示设备还包括第一栅极绝缘层，所述第一栅极绝缘层位于所述第一半导体层与所述第一栅电极之间，
其中，所述第一接触孔穿过所述第一层间绝缘层和所述第一栅极绝缘层，并且使所述第一半导体层的一部分暴露。
4.如权利要求1中所述的显示设备，所述显示设备还包括存储电容器，所述存储电容器与所述第一薄膜晶体管叠置，
其中，所述存储电容器包括下电极、与所述下电极叠置的上电极以及位于所述下电极与所述上电极之间的第二栅极绝缘层，所述下电极与所述第一栅电极是一体的。
5.如权利要求1中所述的显示设备，所述显示设备还包括：
第二层间绝缘层，位于所述第二栅电极上；以及
节点连接线，位于所述第二层间绝缘层上，
其中，所述节点连接线延伸到第二接触孔中并且连接到所述第一栅电极，所述第二接触孔延伸穿过所述第二层间绝缘层和所述第一层间绝缘层。
6.如权利要求1中所述的显示设备，所述显示设备还包括：
第三薄膜晶体管，与所述第一半导体层位于同一层上，并且包括包含硅半导体的第三半导体层和与所述第三半导体层绝缘的第三栅电极；
第二层间绝缘层，位于所述第二栅电极上；以及
连接电极，位于所述第二层间绝缘层上，
其中，所述连接电极延伸到第三接触孔中并且电连接到所述第三半导体层，所述第三接触孔穿过所述第二层间绝缘层和所述第一层间绝缘层。
7.如权利要求1中所述的显示设备，所述显示设备还包括：
第二栅极绝缘层，覆盖所述第一栅电极；以及
第一下连接电极，位于所述第二栅极绝缘层上，
其中，所述第一下连接电极延伸到第一下接触孔中并且电连接到所述第一半导体层，所述第一下接触孔穿过所述第二栅极绝缘层，并且
所述第二半导体层的一部分延伸到所述第一接触孔中并且与所述第一下连接电极接触。
8.如权利要求7中所述的显示设备，所述显示设备还包括：
存储电容器，所述存储电容器使用所述第一栅电极作为下电极并且上电极位于与所述第一栅电极叠置的所述第二栅极绝缘层上，
其中，所述第一下连接电极与所述上电极包括相同的材料并且与所述上电极位于同一层上，并且
所述第一接触孔与所述第一下接触孔叠置。
9.如权利要求1中所述的显示设备，所述显示设备还包括：
第二下连接电极，位于所述第一层间绝缘层上并且与所述第二半导体层包括相同的材料；
第二层间绝缘层，位于所述第二栅电极上；以及
节点连接线，位于所述第二层间绝缘层上，
其中，所述第二下连接电极延伸到第二下接触孔中并且连接到所述第一栅电极，所述第二下接触孔穿过所述第一层间绝缘层，并且
所述节点连接线延伸到第二上接触孔中并且连接到所述第二下连接电极，所述第二上接触孔穿过所述第二层间绝缘层。
10.如权利要求9中所述的显示设备，其中，所述第二下接触孔与所述第二上接触孔叠置。
11.如权利要求1中所述的显示设备，所述显示设备还包括：
第三薄膜晶体管，与所述第一半导体层位于同一层上并且包括包含硅半导体的第三半导体层和与所述第三半导体层绝缘的第三栅电极；
第三下连接电极，位于所述第一层间绝缘层上并且与所述第二半导体层包括相同的材料；
第二层间绝缘层，位于所述第二栅电极上；以及
连接电极，位于所述第二层间绝缘层上，
其中，所述第三下连接电极延伸到第三下接触孔中并且电连接到所述第三半导体层，所述第三下接触孔穿过所述第三半导体层，并且
所述连接电极延伸到所述第二层间绝缘层的第三上接触孔中并且电连接到所述第三下连接电极。
12.如权利要求11中所述的显示设备，其中，所述第三下接触孔与所述第三上接触孔叠置。
13.如权利要求1中所述的显示设备，所述显示设备还包括：
第二层间绝缘膜，位于所述第二栅电极上；
驱动电压线，位于所述第二层间绝缘膜上；以及
第一平坦化层，位于所述驱动电压线上。
14.如权利要求13中所述的显示设备，所述显示设备还包括：
上布线，位于所述第一平坦化层上；
第二平坦化层，位于所述上布线上；以及
有机发光器件，位于所述第二平坦化层上并且包括依次堆叠的像素电极、中间层以及对电极，所述中间层包括有机发射层。
15.一种用于显示图像的显示设备，所述显示设备包括位于基底上的多个像素，所述多个像素中的每个包括：
第一薄膜晶体管，位于所述基底上并且包括包含硅半导体的第一半导体层和通过第一栅极绝缘层与所述第一半导体层绝缘的第一栅电极；
第一层间绝缘层，覆盖所述第一栅电极并且具有穿过所述第一层间绝缘层并使所述第一半导体层暴露的第一接触孔；以及
第二薄膜晶体管，位于所述第一层间绝缘层上并且包括包含氧化物半导体的第二半导体层和通过第三栅极绝缘层与所述第二半导体层绝缘的第二栅电极，
其中，所述第二半导体层延伸到所述第一接触孔中并且电连接到所述第一半导体层。
16.如权利要求15中所述的显示设备，其中，所述第三栅极绝缘层在一方向上的宽度与所述第二栅电极在所述方向上的宽度相同。
17.如权利要求15中所述的显示设备，其中，所述第一半导体层包括掺杂有杂质的第一源区和第一漏区，并且，
所述第一接触孔穿过所述第一层间绝缘层和所述第一栅极绝缘层并且使所述第一源区和所述第一漏区中的一个暴露。
18.如权利要求15中所述的显示设备，所述显示设备还包括存储电容器，所述存储电容器与所述第一薄膜晶体管叠置，
其中，所述存储电容器包括下电极、与所述下电极叠置的上电极以及位于所述下电极与所述上电极之间的第二栅极绝缘层，并且所述下电极与所述第一栅电极是一体的。
19.如权利要求18中所述的显示设备，所述显示设备还包括：
第二层间绝缘层，位于所述第二栅电极上；
节点连接线，位于所述第二层间绝缘层上；以及
第二接触孔，穿过所述第二层间绝缘层、所述第一层间绝缘层和所述第二栅极绝缘层，
其中，所述节点连接线延伸到所述第二接触孔中并且与所述第一栅电极接触，所述上电极包括具有单个闭合曲线形状的存储开口部分，并且所述第二接触孔位于所述存储开口部分中。
20.如权利要求15中所述的显示设备，所述显示设备还包括：
第三薄膜晶体管，与所述第一半导体层位于同一层上并且包括包含硅半导体的第三半导体层和通过所述第一栅极绝缘层与所述第三半导体层绝缘的第三栅电极；
第二层间绝缘层，位于所述第二栅电极上；
连接电极，位于所述第二层间绝缘层上；以及
有机发光器件，连接到所述连接电极，
其中，所述连接电极延伸到第三接触孔中并且电连接到所述第三半导体层，所述第三接触孔穿过所述第二层间绝缘层和所述第一层间绝缘层。
CN201910248212.4A 2018-03-29 2019-03-29 显示设备 Active CN110323230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180036609A KR102538000B1 (ko) 2018-03-29 2018-03-29 디스플레이 장치
KR10-2018-0036609 2018-03-29

Publications (2)

Publication Number Publication Date
CN110323230A CN110323230A (zh) 2019-10-11
CN110323230B true CN110323230B (zh) 2024-04-26

Family

ID=66101813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910248212.4A Active CN110323230B (zh) 2018-03-29 2019-03-29 显示设备

Country Status (4)

Country Link
US (2) US11011594B2 (zh)
EP (2) EP4210106A3 (zh)
KR (2) KR102538000B1 (zh)
CN (1) CN110323230B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208141792U (zh) 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
KR20200101555A (ko) 2019-02-19 2020-08-28 삼성디스플레이 주식회사 표시 장치
KR20210013460A (ko) 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
KR20210054113A (ko) * 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치
CN111028687B (zh) * 2019-12-16 2021-10-15 厦门天马微电子有限公司 一种显示面板及显示装置
KR20210101378A (ko) 2020-02-07 2021-08-19 삼성디스플레이 주식회사 표시장치
US20230209893A1 (en) * 2020-05-25 2023-06-29 Sharp Kabushiki Kaisha Display device and method of manufacturing display device
KR20210148548A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210152101A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 장치
KR20220019880A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220097675A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 표시 장치
WO2022168146A1 (ja) * 2021-02-02 2022-08-11 シャープ株式会社 表示装置
CN115398632A (zh) * 2021-03-22 2022-11-25 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20220143207A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20230017974A (ko) * 2021-07-28 2023-02-07 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法
CN105390504A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
CN107403804A (zh) * 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150198A (ja) 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
KR100637458B1 (ko) 2004-05-25 2006-10-20 삼성에스디아이 주식회사 유기전계 발광 표시 패널
TWI464869B (zh) * 2011-07-14 2014-12-11 Au Optronics Corp 半導體元件及電致發光元件及其製作方法
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
GB2536148B (en) * 2013-08-26 2017-01-25 Apple Inc Displays with silicon and semiconducting oxide thin-film transistors
KR102207916B1 (ko) 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20150081869A (ko) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US9887253B2 (en) * 2014-01-27 2018-02-06 Japan Display Inc. Light emitting element display device
JP6258047B2 (ja) * 2014-01-27 2018-01-10 株式会社ジャパンディスプレイ 発光素子表示装置
KR102302362B1 (ko) * 2014-02-24 2021-09-15 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
CN103996683B (zh) 2014-05-29 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR102226236B1 (ko) * 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
TWI578543B (zh) 2014-10-20 2017-04-11 群創光電股份有限公司 薄膜電晶體基板及包含其之顯示裝置
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP2017174946A (ja) * 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 半導体装置の製造方法
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
KR102465376B1 (ko) 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法
CN105390504A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
CN107403804A (zh) * 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR20190115135A (ko) 2019-10-11
US11937456B2 (en) 2024-03-19
EP3557623A2 (en) 2019-10-23
US20210273032A1 (en) 2021-09-02
US20190305065A1 (en) 2019-10-03
EP3557623A3 (en) 2020-01-15
EP3557623B1 (en) 2023-01-25
EP4210106A2 (en) 2023-07-12
EP4210106A3 (en) 2023-10-25
KR102538000B1 (ko) 2023-05-31
CN110323230A (zh) 2019-10-11
US11011594B2 (en) 2021-05-18
KR20230079332A (ko) 2023-06-07
KR102654921B1 (ko) 2024-04-05

Similar Documents

Publication Publication Date Title
CN110323230B (zh) 显示设备
EP3770966B1 (en) Display apparatus
US11832480B2 (en) Display apparatus
KR102514412B1 (ko) 반도체소자 및 이를 채용하는 표시장치
US11348992B2 (en) Display apparatus
US10256256B2 (en) Thin film transistor, a method of manufacturing the same, and a display apparatus including the same
CN113675233A (zh) 显示设备
CN112086483A (zh) 显示装置和制造显示装置的方法
EP4016628A2 (en) Display apparatus
US20240090260A1 (en) Display apparatus
CN110676289A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant