DE112021005642T5 - Anzeigegrundplatte und anzeigegerät - Google Patents

Anzeigegrundplatte und anzeigegerät Download PDF

Info

Publication number
DE112021005642T5
DE112021005642T5 DE112021005642.5T DE112021005642T DE112021005642T5 DE 112021005642 T5 DE112021005642 T5 DE 112021005642T5 DE 112021005642 T DE112021005642 T DE 112021005642T DE 112021005642 T5 DE112021005642 T5 DE 112021005642T5
Authority
DE
Germany
Prior art keywords
signal line
substrate
orthographic projection
sub
onto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021005642.5T
Other languages
English (en)
Inventor
Miao Wang
Yunsheng XIAO
Jingwen Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of DE112021005642T5 publication Critical patent/DE112021005642T5/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136218Shield electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Eine Anzeigegrundplatte und ein Anzeigegerät. Die Anzeigegrundplatte umfasst eine erste Subpixeleinheit und eine zweite Subpixeleinheit, die benachbart angeordnet sind. Die Anzeigegrundplatte umfasst ein Substrat und eine erste Metallschicht, eine erste Isolierschicht und eine zweite Metallschicht, die auf einer Seite des Substrats gestapelt sind. Die erste Metallschicht umfasst einen ersten Elektrodenblock, der mit einem festen Potential verbunden ist. Die zweite Metallschicht umfasst Signalleitungen und Verbindungsleitungen; wobei die Signalleitungen eine erste Signalleitung und eine zweite Signalleitung umfassen; wobei die Verbindungsleitungen eine erste Verbindungsleitung und eine zweite Verbindungsleitung umfassen; wobei die erste Signalleitung mit einer Antriebsschaltung der ersten Subpixeleinheit verbunden ist, und die zweite Signalleitung mit einer Antriebsschaltung der zweiten Subpixeleinheit verbunden ist; und wobei sich die erste Verbindungsleitung innerhalb der ersten Subpixeleinheit befindet und sich die zweite Signalleitung innerhalb der zweiten Subpixeleinheit befindet. Zwischen der ersten Signalleitung und der zweiten Verbindungsleitung ist eine Abschirmsignalleitung angeordnet, die mit dem ersten Elektrodenblock verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft das Gebiet der Displaytechnologie, insbesondere eine Anzeigegrundplatte und ein Anzeigegerät.
  • Stand der Technik
  • Heutzutage werden bei schneller Entwicklung der künstlichen Intelligenz die Nachfrage und die Erwartungen an intelligente Endgeräte-Anzeigegeräte auf dem Markt immer höher und wird die Größe von Mobiltelefonen und Tablets immer größer. Vielfältigere Anwendungsszenarien veranlassen Menschen, beim Verfolgen eines Vollbildschirm ein visuelles Erlebnis mit höherer Auflösung genießen zu können.
  • In einer Anzeigetafel gibt es aufgrund von Vorhandensein der Kopplungsbeziehung zwischen verschiedenen Signalleitungen mehr oder weniger Signalübersprechen zwischen den Signalleitungen, das die Gleichmäßigkeit und Stabilität der Anzeigehelligkeit beeinflussen kann.
  • Offenbarung der Erfindung
  • Die vorliegende Offenbarung stellt eine Anzeigegrundplatte bereit, die eine Mehrzahl von Subpixeleinheiten umfasst, wobei die Mehrzahl von Subpixeleinheiten eine erste Subpixeleinheit und eine zweite Subpixeleinheit umfasst, die benachbart angeordnet sind, wobei die Anzeigegrundplatte ein Substrat und eine erste Metallschicht, eine erste Isolierschicht und eine zweite Metallschicht, die auf einer Seite des Substrats gestapelt sind, umfasst;
    wobei die erste Metallschicht einen ersten Elektrodenblock umfasst, der mit einem festen Potential verbunden ist;
    wobei die zweite Metallschicht Signalleitungen und Verbindungsleitungen umfasst; wobei die Signalleitungen eine erste Signalleitung und eine zweite Signalleitung umfassen; wobei die Verbindungsleitungen eine erste Verbindungsleitung und eine zweite Verbindungsleitung umfassen; wobei die erste Signalleitung mit einer Antriebsschaltung der ersten Subpixeleinheit verbunden ist, und die zweite Signalleitung mit einer Antriebsschaltung der zweiten Subpixeleinheit verbunden ist; und wobei sich die erste Verbindungsleitung innerhalb der ersten Subpixeleinheit befindet und sich die zweite Signalleitung innerhalb der zweiten Subpixeleinheit befindet;
    wobei zwischen der ersten Signalleitung und der zweiten Verbindungsleitung eine Abschirmsignalleitung angeordnet ist, die mit dem ersten Elektrodenblock verbunden ist.
  • In einer optionalen Realisierung ist die Abschirmsignalleitung auf derselben Schicht wie die zweite Metallschicht angeordnet, wobei die Abschirmsignalleitung mit dem ersten Elektrodenblock durch ein auf der ersten Isolierschicht angeordnetes Durchgangsloch verbunden ist.
  • In einer optionalen Realisierung ist die Abschirmsignalleitung auf derselben Schicht wie die erste Metallschicht angeordnet.
  • In einer optionalen Realisierung überlappt eine orthographische Projektion der Abschirmsignalleitung auf das Substrat nicht mit einer orthographischen Projektion der Signalleitungen auf das Substrat.
  • In einer optionalen Realisierung ist eine Erstreckungsrichtung der Abschirmsignalleitung parallel zu einer Erstreckungsrichtung der Verbindungsleitungen oder schneidet diese.
  • In einer optionalen Realisierung ist die orthographische Projektion der Abschirmsignalleitung auf das Substrat eine gerade Linie oder eine Kurve.
  • In einer optionalen Realisierung ist die Mehrzahl von Subpixeleinheiten in einem Array angeordnet, wobei die Spaltenanordnungsrichtung der Mehrzahl von Subpixeleinheiten eine erste Richtung ist, und wobei eine orthographische Projektion der orthographischen Projektion der zweiten Verbindungsleitung auf das Substrat in die erste Richtung mit einer orthographischen Projektion der orthographischen Projektion der Abschirmsignalleitung auf das Substrat in die erste Richtung überlappt.
  • In einer optionalen Realisierung befindet sich die orthographische Projektion der orthographischen Projektion der zweiten Verbindungsleitung auf das Substrat in die erste Richtung innerhalb einem Bereich der orthographischen Projektion der orthographischen Projektion der Abschirmsignalleitung auf das Substrat in die erste Richtung.
  • In einer optionalen Realisierung ist das Verhältnis von der Länge der Überlappung entlang der ersten Richtung und der Länge der orthographischen Projektion der orthographischen Projektion der zweiten Verbindungsleitung auf das Substrat in die erste Richtung größer oder gleich 0,5 und kleiner oder gleich 0,8.
  • In einer optionalen Realisierung ist die Mehrzahl von Subpixeleinheiten in einem Array angeordnet, wobei die Spaltenanordnungsrichtung der Mehrzahl von Subpixeleinheiten eine erste Richtung ist, und wobei entlang der ersten Richtung die Länge der Abschirmsignalleitung größer oder gleich 4 µm und kleiner oder gleich 8 µm ist.
  • In einer optionalen Realisierung umfasst die zweite Metallschicht ferner eine Versorgungssignalleitung, die mit dem ersten Elektrodenblock durch ein auf der ersten Isolierschicht angeordnetes Durchgangsloch verbunden ist.
  • In einer optionalen Realisierung umfasst die Anzeigegrundplatte ferner eine aktive Schicht, eine zweite Isolierschicht, eine Gate-Schicht und eine dritte Isolierschicht, die zwischen dem Substrat und der ersten Metallschicht gestapelt sind, wobei die erste Metallschicht auf einer dem Substrat abgewandten Schicht der dritten Isolierschicht angeordnet ist;
    wobei die aktive Schicht einen ersten Kanalbereich, einen zweiten Kanalbereich und einen ersten Widerstandsbereich umfasst, der den ersten Kanalbereich und den zweiten Kanalbereich verbindet, wobei die Gate-Schicht ein erstes Gate entsprechend dem ersten Kanalbereich und ein zweites Gate entsprechend dem zweiten Kanalbereich umfasst, wobei das erste Gate mit dem zweiten Gate verbunden ist;
    wobei die erste Metallschicht ferner einen zweiten Elektrodenblock umfasst, wobei eine orthographische Projektion des zweiten Elektrodenblocks auf das Substrat mit einer orthographischen Projektion des ersten Widerstandsbereichs auf das Substrat überlappt, und wobei der zweite Elektrodenblock mit der Abschirmsignalleitung verbunden ist.
  • In einer optionalen Realisierung deckt die orthographische Projektion des zweiten Elektrodenblocks auf das Substrat die orthographische Projektion des ersten Widerstandsbereichs auf das Substrat ab.
  • In einer optionalen Realisierung umfasst die aktive Schicht ferner einen zweiten Widerstandsbereich, der auf einer dem ersten Widerstandsbereich abgewandten Seite des zweiten Kanalbereichs angeordnet ist und der mit dem zweiten Kanalbereich verbunden ist;
    wobei der zweite Widerstandsbereich mit der zweiten Verbindungsleitung durch Durchgangslöcher verbunden ist, die auf der ersten Isolierschicht, der dritten Isolierschicht und der zweiten Isolierschicht angeordnet sind.
  • In einer optionalen Realisierung umfasst die aktive Schicht ferner einen dritten Kanalbereich, einen dritten Widerstandsbereich, der den dritten Kanalbereich und den ersten Kanalbereich verbindet, und einen vierten Widerstandsbereich, der auf einer dem dritten Widerstandsbereich abgewandten Seite des dritten Kanalbereichs angeordnet ist und der mit dem dritten Kanalbereich verbunden ist;
    wobei die Gate-Schicht ferner ein drittes Gate umfasst, das dem dritten Kanalbereich entspricht und das mit der zweiten Verbindungsleitung durch Durchgangslöcher verbunden ist, die auf der ersten Isolierschicht und der dritten Isolierschicht angeordnet sind;
    wobei die zweite Signalleitung mit dem vierten Widerstandsbereich durch Durchgangslöcher verbunden ist, die auf der ersten Isolierschicht, der dritten Isolierschicht und der zweiten Isolierschicht angeordnet sind.
  • In einer optionalen Realisierung überlappt eine orthografische Projektion des dritten Gitters auf das Substrat mit der orthografischen Projektion des ersten Elektrodenblocks auf das Substrat.
  • Die vorliegende Offenbarung stellt ein Anzeigegerät bereit, das die in irgendeinem Ausführungsbespiel beschriebene Anzeigegrundplatte umfasst.
  • Die obige Beschreibung stellt nur einen Überblick über die technische Lösung der vorliegenden Offenbarung dar. Um die technischen Mittel der vorliegenden Offenbarung besser zu verstehen , kann sie gemäß dem Inhalt der Beschreibung implementiert werden. Um die obigen und anderen Zwecke, Merkmale und Vorteile der vorliegenden Offenbarung offensichtlicher und verständlicher zu machen, werden die spezifischen Ausführungsformen der vorliegenden Offenbarung unten aufgezählt.
  • Figurenliste
  • Um die technischen Lösungen in den Ausführungsbeispielen der vorliegenden Offenbarung oder verwandten Technologien klarer darzustellen, werden im Folgenden kurz die Zeichnungen vorgestellt, die in den Beschreibungen der Ausführungsbeispiele oder verwandten Technologien verwendet werden müssen. Offensichtlich sind die Zeichnungen in der folgenden Beschreibung einige Ausführungsbeispiele der vorliegenden Offenbarung, aber für Fachleute können auch andere Zeichnungen basierend auf diesen Zeichnungen ohne kreative Arbeit erhalten. Es ist zu beachten, dass die Verhältnismäßigkeiten in den Zeichnungen nur einer Veranschaulichung dienen und keine tatsächlichen Verhältnismäßigkeiten darstellen.
    • 1 zeigt eine schematische Draufsicht auf eine Anzeigegrundplatte im Stand der Technik;
    • 2 zeigt eine schematische Draufsicht auf eine Anzeigegrundplatte, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 3 zeigt eine schematische Querschnittsstruktursdarstellung einer Anzeigegrundplatte an einer ersten Position, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 4 zeigt eine schematische Querschnittsstruktursdarstellung einer Anzeigegrundplatte an einer zweiten Position, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 5 zeigt eine schematische Draufsicht auf eine aktive Schicht einer Anzeigegrundplatte, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 6 zeigt eine schematische Draufsicht auf eine Gate-Schicht einer Anzeigegrundplatte, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 7 zeigt eine schematische Draufsicht auf eine erste Metallschicht einer Anzeigegrundplatte, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 8 zeigt eine schematische Draufsicht auf eine erste Isolierschicht einer Anzeigegrundplatte, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 9 zeigt eine schematische Draufsicht auf eine zweite Metallschicht einer Anzeigegrundplatte, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird.
  • Ausführungsformen der Erfindung
  • Um den Zweck, die technischen Lösungen und die Vorteile der Ausführungsbeispiele der vorliegenden Offenbarung klarer zu machen, werden im Folgenden die technischen Lösungen in den Ausführungsbeispielen der vorliegenden Offenbarung in Verbindung mit den Zeichnungen in den Ausführungsbeispielen der vorliegenden Offenbarung klar und vollständig beschrieben. Offensichtlich sind die beschriebenen Ausführungsbeispiele einige Ausführungsbeispiele der vorliegenden Offenbarung, nicht alle Ausführungsbeispeile. Basierend auf den Ausführungsbeispielen in der vorliegenden Offenbarung fallen alle anderen Ausführungsbeispiele, die von Durchschnittsfachleuten ohne kreative Arbeit erhalten werden, in den Schutzumfang der vorliegenden Offenbarung .
  • Im Stand der Technik, wie in 1 gezeigt, tritt aufgrund einer lateralen Kopplungskapazität zwischen einer Knotensignalleitung 11 eines vorliegenden Pixels und einer Datensignalleitung 12 eines benachbarten Pixels Signalübersprechen zwischen einem Datensignal auf der Datensignalleitung 12 und einem Knotensignal auf der Knotensignalleitung 11 auf, was die Konsistenz und Stabilität der Anzeigehelligkeit verschlechtert.
  • Um das obige Problem zu lösen, stellt ein Ausführungsbeispiel der vorliegenden Offenbarung eine Anzeigegrundplatte bereit. Unter Bezugnahme auf 2 ist eine schematische Draufsicht auf die Anzeigegrundplatte gezeigt, die in einem Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird. Wie in 2 gezeigt, umfasst die Anzeigegrundplatte eine Mehrzahl von Subpixeleinheiten, die eine erste Subpixeleinheit p1 und eine zweite Subpixeleinheit p2 umfasst, die benachbart angeordnet sind.
  • Unter Bezugnahme auf 3 ist eine schematische Querschnittsstruktursdarstellung der in 2 gezeigten Anzeigegrundplatte entlang CA' gezeigt. Unter Bezugnahme auf 4 ist eine schematische Querschnittsstruktursdarstellung der in 2 gezeigten Anzeigegrundplatte entlang BB' gezeigt.
  • Wie in 3 und 4 gezeigt, umfasst die Anzeigegrundplatte ein Substrat 21 und eine erste Metallschicht 22, eine erste Isolierschicht 23 und eine zweite Metallschicht 24, die auf einer Seite des Substrats 21 gestapelt sind.
  • Dabei umfasst die erste Metallschicht 22 einen ersten Elektrodenblock 221, der mit einem festen Potential verbunden ist.
  • Unter Bezugnahme auf 2 umfasst die zweite Metallschicht 24 Signalleitungen und Verbindungsleitungen. Die Signalleitungen umfassen eine erste Signalleitung 241 und eine zweite Signalleitung 244. Die Verbindungsleitungen umfassen eine erste Verbindungsleitung 245 und eine zweite Verbindungsleitung 242. Die erste Signalleitung 241 ist mit einer Antriebsschaltung der ersten Subpixeleinheit p1 verbunden, und die zweite Signalleitung 244 ist mit einer Antriebsschaltung der zweiten Subpixeleinheit p2 verbunden. Die erste Verbindungsleitung 245 befindet sich innerhalb der ersten Subpixeleinheit p1, und die zweite Verbindungsleitung 242 befindet sich innerhalb der zweiten Subpixeleinheit p2.
  • Unter Bezugnahme auf 2 und 4 ist zwischen der ersten Signalleitung 241 und der zweiten Verbindungsleitung 242 eine Abschirmsignalleitung 25 angeordnet, die mit dem ersten Elektrodenblock 221 verbunden ist.
  • Dabei wird die Abschirmsignalleitung 25 zum Abschirmen einer Signalkopplung zwischen der ersten Signalleitung 241 und der zweiten Verbindungsleitung 242 verwendet, um zu verhindern, dass ein Signal auf der ersten Signalleitung 241 eine Störung auf ein Signal auf der zweiten Verbindungsleitung 242 erzeugt.
  • Bei diesem Ausführungsbeispiel kann die erste Metallschicht 22 nahe dem Substrat 21 angeordnet sein, wie in 3 und 4 gezeigt. Die zweite Metallschicht 24 kann auch nahe dem Substrat 21 angeordnet sein, was in dieser Ausführungsform nicht beschränkt ist.
  • Um zu realisieren, dass der erste Elektrodenblock 221 mit einem festen Potential verbunden ist, kann in einer optionalen Realisierung, wie in 2 gezeigt, die zweite Metallschicht 24 ferner eine Versorgungssignalleitung 243, die mit dem ersten Elektrodenblock 221 durch ein auf der ersten Isolierschicht 23 angeordnetes Durchgangsloch verbunden ist, umfassen. Auf diese Weise kann der erste Elektrodenblock 221 mit einem festen Versorgungsspannungssignal wie VDD und dergleichen verbunden werden.
  • Es sollte angemerkt werden, dass das mit dem ersten Elektrodenblock 221 verbundene feste Potential auch ein Massepotential und dergleichen sein kann, was in dieser Ausführungsform nicht beschränkt ist.
  • In einer spezifischen Implementierung kann es mehrere Verbindungsmodi zwischen der Abschirmsignalleitung 25 und dem ersten Elektrodenblock 221 geben.
  • In einer optionalen Realisierung kann die Abschirmsignalleitung 25 auf derselben Schicht wie die erste Metallschicht 22 angeordnet sein, wobei die Abschirmsignalleitung 25 in Kontakt mit dem ersten Elektrodenblock 221 ist. Bei dieser Realisierung können die Abschirmsignalleitung 25 und der erste Elektrodenblock 221 integral aufgebaut sein.
  • In einer weiteren optionalen Realisierung, wie in 4 gezeigt, kann die Abschirmsignalleitung 25 auf derselben Schicht wie die zweite Metallschicht 24 angeordnet sein, das heißt, die Abschirmsignalleitung 25 ist auf derselben Schicht wie die erste Signalleitung 241 und die zweiten Verbindungsleitung 242 angeordnet, wobei die Abschirmsignalleitung 25 mit dem ersten Elektrodenblock 221 durch ein Durchgangsloch verbunden ist, das auf der ersten Isolierschicht 23 angeordnet ist. Da die Abschirmsignalleitung 25 auf derselben Schicht wie die erste Signalleitung 241 und die zweite Verbindungsleitung 242 angeordnet ist, kann das Signalübersprechen zwischen der ersten Signalleitung 241 und der zweiten Verbindungsleitung 242 besser abgeschirmt werden.
  • In dieser Realisierung kann die Abschirmsignalleitung 25 ein gleiches Material wie die erste Signalleitung 241 und die zweite Verbindungsleitung 242 verwenden, so dass die Abschirmsignalleitung 25 synchron mit der ersten Signalleitung 241 und der zweite Verbindungsleitung 242 gebildet werden kann.
  • Bei der von diesem Ausführungsbeispiel bereitgestellten Anzeigegrundplatte ist durch Anordnung der mit dem ersten Elektrodenblock 221 verbundenen Abschirmsignalleitung 25 das Potential auf der Abschirmsignalleitung 25 ein festes Potential. Da die Abschirmsignalleitung 25 zwischen der ersten Signalleitung 241 und der zweiten Verbindungsleitungen 242 angeordnet ist, kann ferner die Abschirmsignalleitung 25 effektiv die Bildung einer Kopplungskapazität zwischen der ersten Signalleitung 241 und der zweiten Verbindungsleitung 242 der benachbarten Subpixeleinheiten vermeiden, so dass es verhindert wird, dass ein Signal auf der ersten Signalleitung 241 eine Störung auf ein Signal auf der zweiten Verbindungsleitung 242 erzeugt, was die Gleichmäßigkeit und Stabilität der Anzeige verbessert.
  • In einer optionalen Realisierung, wie in 2 gezeigt, überlappt eine orthographische Projektion der Abschirmsignalleitung 25 auf das Substrat 21 nicht mit orthographischen Projektionen der Signalleitungen (einschließlich der ersten Signalleitung 241 und der zweiten Signalleitung 244) auf das Substrat 21. Auf diese Weise kann es vermieden werden, dass eine Kopplungskapazität zwischen der Abschirmsignalleitung 25 und den Signalleitungen gebildet wird, so dass eine Störung der Abschirmsignalleitung 25 auf das Signal auf der Signalleitungen vermieden werden kann.
  • In diesem Ausführungsbeispiel kann die Erstreckungsrichtung der Abschirmsignalleitung 25 parallel (wie in 2 gezeigt) zu der jeweiligen Erstreckungsrichtung der Verbindungsleitungen (einschließlich der ersten Verbindungsleitung 245 und der zweiten Verbindungsleitung 242) sein oder diese schneiden, was in diesem Ausführungsbeispiel nicht beschränkt ist.
  • In diesem Ausführungsbeispiel kann die orthografische Projektion der Abschirmsignalleitung 25 auf das Substrat 21 eine gerade Linie (wie in 2 gezeigt) oder eine Kurve sein, was in diesem Ausführungsbeispiel nicht beschränkt ist. In einer spezifischen Implementierung kann die orthografische Projektion der Abschirmsignalleitung 25 auf das Substrat 21 eine gerade Linie oder eine Kurve mit einer bestimmten Breite (die Abmessung senkrecht zu der Erstreckungsrichtung der Abschirmsignalleitung 25) sein.
  • Wie in 2 gezeigt, ist die Mehrzahl von Subpixeleinheiten in einem Array angeordnet, wobei die Spaltenanordnungsrichtung der Mehrzahl von Subpixeleinheiten eine erste Richtung ist und eine orthografische Projektion der orthographischen Projektion der zweiten Verbindungsleitung 242 auf das Substrat 21 in die erste Richtung mit einer orthographischen Projektion der orthographischen Projektion der Abschirmsignalleitung 25 auf das Substrat 21 in die erste Richtung überlappt. Dabei kann das Verhältnis von der Länge der Überlappung entlang der ersten Richtung und der Länge der orthographischen Projektion der orthographischen Projektion der zweiten Verbindungsleitung 242 auf das Substrat 21 in die erste Richtung größer oder gleich 0,5 und kleiner oder gleich 0,8 sein. Auf diese Weise kann die Schirmwirkung der Abschirmsignalleitung weiter verbessert werden.
  • In einer optionalen Realisierung, wie in 2 gezeigt, befindet sich die orthographische Projektion der orthographischen Projektion der zweiten Verbindungsleitung 242 auf das Substrat 21 in die erste Richtung innerhalb einem Bereich der orthographischen Projektion der orthographischen Projektion der Abschirmsignalleitung 25 auf das Substrat 21 in die erste Richtung. Auf diese Weise kann in der ersten Richtung die Länge der Abschirmsignalleitung 25 die Länge der zweiten Verbindungsleitung 242 vollständig abdecken, wodurch vollständig vermieden wird, dass die zweite Verbindungsleitung 242 durch Signale von den ersten Signalleitungen 241 benachbarter Subpixeleinheiten gestört wird.
  • In einer optionalen Realisierung, wie in 2 gezeigt, ist die Mehrzahl von Subpixeleinheiten in einem Array angeordnet, wobei die Spaltenanordnungsrichtung der Mehrzahl von Subpixeleinheiten eine erste Richtung ist, und wobei entlang der ersten Richtung die Länge der Abschirmsignalleitung größer oder gleich 4 µm und kleiner oder gleich 8 µm sein kann. In einer spezifischen Implementierung kann die Länge der Abschirmsignalleitung 25 in Abhängigkeit von Faktoren wie der Länge der zweiten Verbindungsleitung 242 und dem Bauraum bestimmt werden, und der spezifische Wert davon ist in diesem Ausführungsbeispiel nicht beschränkt.
  • In einer optionalen Realisierung kann die Anzeigegrundplatte ferner eine aktive Schicht 50, eine zweite Isolierschicht, eine Gate-Schicht 60 und eine dritte Isolierschicht, die zwischen dem Substrat 21 und der ersten Metallschicht 22 gestapelt sind, umfassen, wobei die erste Metallschicht 22 auf einer dem Substrat 21 abgewandten Seite der dritten Isolierschicht angeordnet ist. Unter Bezugnahme auf 5 bis 9 sind jeweils eine schematische Draufsicht auf die aktive Schicht 50, die Gate-Schicht 60, die erste Metallschicht 22, die erste Isolierschicht 23 und die zweite Metallschicht 24 gezeigt. Dabei zeigt 8 den Durchgangslochbereich, der in der ersten Isolierschicht 23 angeordnet ist.
  • Unter Bezugnahme auf 5 kann die aktive Schicht 50 einen ersten Kanalbereich 501, einen zweiten Kanalbereich 502 und einen ersten Widerstandsbereich 503 umfassen, der den ersten Kanalbereich 501 und den zweiten Kanalbereich 502 verbindet. Dabei kann der erste Widerstandsbereich 503 durch Leiten eines entsprechenden Bereichs in der aktiven Schicht 50 gebildet werden.
  • Unter Bezugnahme auf 6 kann die Gate-Schicht 60 ein erstes Gate 601 entsprechend dem ersten Kanalbereich 501 und ein zweites Gate 602 entsprechend dem zweiten Kanalbereich 502 umfassen, wobei das erste Gate 601 mit dem zweiten Gate 602 verbunden ist. Dabei kann eine orthographische Projektion des ersten Gates 601 auf das Substrat 21 eine orthographische Projektion des ersten Kanalbereichs 501 auf das Substrat 21 abdecken kann. Eine orthographische Projektion des zweiten Gates 602 auf das Substrat 21 kann eine orthographische Projektion des zweiten Kanalbereichs 502 auf das Substrat 21 abdecken.
  • Unter Bezugnahme auf 2, 3 und 7 kann die erste Metallschicht 22 ferner einen zweiten Elektrodenblock 222 umfassen, wobei eine orthographische Projektion des zweiten Elektrodenblocks 222 auf das Substrat 21 mit der orthographischen Projektion des ersten Widerstandsbereichs 503 auf das Substrat 21 überlappt. Dabei ist der zweite Elektrodenblock 222 mit der Abschirmsignalleitung 25 verbunden.
  • In dieser Realisierung wird aufgrund der Überlappung der jeweiligen orthogonalen Projektionen des zweiten Elektrodenblocks 222 und des ersten Widerstandsbereichs 503 auf das Substrat 21 eine Kopplungskapazität zwischen dem zweiten Elektrodenblock 222 und dem ersten Widerstandsbereich 503 gebildet. Da zusätzlich die Abschirmsignalleitung 25 jeweils mit dem ersten Elektrodenblock 221 und dem zweiten Elektrodenblock 222 verbunden ist und der erste Elektrodenblock 221 mit einem festen Potential verbunden ist, ist das Potential auf dem zweiten Elektrodenblock 222 fest, das heißt, eine Polarplatte der Kopplungskapazität liegt auf einem festen Potential, so dass eine Spannung auf der anderen Polarplatte, d.h. dem ersten Widerstandsbereich 503, stabil gehalten werden kann.
  • In einer spezifischen Implementierung kann es mehrere Verbindungsmodi zwischen der Abschirmsignalleitung 25 und dem zweiten Elektrodenblock 222 geben. In einer optionalen Realisierung kann die Abschirmsignalleitung 25 auf derselben Schicht wie die erste Metallschicht 22 angeordnet sein, und die Abschirmsignalleitung 25 steht jeweils in Kontakt mit dem ersten Elektrodenblock 221 und dem zweiten Elektrodenblock 222.
  • In einer anderen optionalen Realisierung kann, wie in 3 und 4 gezeigt, die Abschirmsignalleitung 25 auf derselben Schicht wie die zweite Metallschicht 24 angeordnet sein, d.h. die Abschirmsignalleitung 25 ist auf derselben Schicht wie die Signalleitung 241 und die zweite Verbindungsleitung 242 angeordnet. Dabei ist die Abschirmsignalleitung 25 jeweils mit dem ersten Elektrodenblock 221 und dem zweiten Elektrodenblock 222 durch ein auf der ersten Isolierschicht 23 angeordnets Durchgangsloch verbunden.
  • Um eine spannungsstabilisierende Wirkung des zweiten Elektrodenblocks 222 auf den ersten Widerstandsbereich 503 weiter zu verbessern, kann die orthografische Projektion des zweiten Elektrodenblocks 222 auf das Substrat 21 die orthografische Projektion des ersten Widerstandsbereichs 503 auf das Substrat 21 abdecken.
  • Es sollte beachtet werden, dass die orthographische Projektion des zweiten Elektrodenblocks 222 auf das Substrat 21 nicht mit den jeweiligen orthographischen Projektionen des ersten Kanalbereichs 501, des zweiten Kanalbereichs 502, des ersten Gates 601 und des zweiten Gates 602 auf das Substrat 21 überlappen kann, um zu verhindern, dass der zweite Elektrodenblock 222 die Signale auf dem ersten Kanalbereich 501, dem zweiten Kanalbereich 502, dem ersten Gate 601 und dem zweiten Gate 602 beeinflusst.
  • Unter Bezugnahme auf 5 kann die aktive Schicht 50 ferner einen zweiten Widerstandsbereich 504 umfassen, der auf einer dem ersten Widerstandsbereich 503 abgewandten Seite des zweiten Kanalbereichs 502 angeordnet ist, und der mit dem zweiten Kanalbereich 502 verbunden ist. Der zweite Widerstandsbereich 504 ist mit der zweiten Verbindungsleitung 242 durch die Durchgangslöcher verbunden, die auf der ersten Isolierschicht 23, der dritten Isolierschicht und der zweiten Isolierschicht angeordnet sind. Dabei kann der zweite Widerstandsbereich 504 durch Leiten eines entsprechenden Bereichs in der aktiven Schicht 50 gebildet werden.
  • Da der zweite Widerstandsbereich 504 mit dem ersten Widerstandsbereich 503 über den zweiten Kanalbereich 502 verbunden ist und gleichzeitig der zweite Widerstandsbereich 504 mit der zweiten Verbindungsleitung 242 durch die Durchgangslöcher verbunden ist, und da die Spannung auf dem ersten Widerstandsbereich 503 relativ stabil ist, kann in dieser Realisierung die Stabilität der Spannung auf der zweiten Verbindungsleitung 242 weiter verbessert werden und es verhindert werden, dass die Spannung auf der zweiten Verbindungsleitung 242 durch andere Signale gestört wird.
  • Unter Bezugnahme auf 5 kann die aktive Schicht 50 auch einen dritten Kanalbereich 505 umfassen. Unter Bezugnahme auf 6 kann die Gate-Schicht 60 ferner ein drittes Gate 603 umfassen, das dem dritten Kanalbereich 505 entspricht. Dabei ist das dritte Gate 603 mit der zweiten Verbindungsleitung 242 durch die Durchgangslöcher verbunden, die auf der ersten Isolierschicht 23 und der dritten Isolierschicht angeordnet sind.
  • Dabei kann eine orthographische Projektion des dritten Gates 603 auf das Substrat 21 eine orthographische Projektion des dritten Kanalbereichs 505 auf das Substrat 21 abdecken.
  • Da in diesem Ausführungsbeispiel das dritte Gate 603 mit der zweiten Verbindungsleitung 242 durch die Durchgangslöcher verbunden ist und die Spannung auf der zweiten Verbindungsleitung 242 relativ stabil ist, wird die Stabilität der Spannung auf dem mit der zweiten Verbindungsleitung 242 verbundenen dritten Gate 603 ebenfalls entsprechend verbessert. Dadurch wird es vermieden, dass die Spannung am dritten Gate 603 durch andere Signale gestört wird, so dass das Ein- und Ausschalten des dritten Kanalbereichs 505 genauer gemacht und die Gleichmäßigkeit und Stabilität der Anzeige verbessert wird.
  • Unter Bezugnahme auf 5 kann die aktive Schicht 50 ferner einen dritten Widerstandsbereich 506, der den dritten Kanalbereich 505 und den ersten Kanalbereich 501 verbindet, und einen vierten Widerstandsbereich 507 umfassen, der auf einer dem dritten Widerstandsbereich 506 abgewandten Seite des dritten Kanalbereichs 505 angeordnet ist und der mit dem dritten Kanalbereich 505 verbunden ist.
  • Dabei können der dritte Widerstandsbereich 506 und der vierte Widerstandsbereich 507 durch Leiten entsprechender Bereiche in der aktiven Schicht 50 gebildet werden.
  • Die zweite Signalleitung 244 kann mit dem vierten Widerstandsbereich 507 durch Durchgangslöcher verbunden sein, die auf der ersten Isolierschicht 23, der dritten Isolierschicht und der zweiten Isolierschicht angeordnet sind.
  • In dieser Realisierung beschreiben der dritte Kanalbereich 505, der erste Kanalbereich 505 und der zweite Kanalbereich 502 jeweils unter Steuerung von Abtastsignalen in dem dritten Gate 603, dem ersten Gate 601 und dem zweiten Gate 602 das Signal in der zweiten Signalleitung 244 über die zweite Verbindungsleitung 242 in das dritte Gate 603.
  • Um das Spannungssignal auf dem dritten Gitter 603 unverändert zu halten, kann unter Bezugnahme auf 6 und 7 die orthographische Projektion des dritten Gates 603 auf das Substrat 21 mit der orthographischen Projektion des ersten Elektrodenblocks 221 auf das Substrat 21 überlappen. Auf diese Weise wird zwischen dem dritten Gate 603 und dem ersten Elektrodenblock 221 eine Speicherkapazität gebildet, die verwendet wird, um eine konstante Spannungsdifferenz zwischen dem dritten Gate 603 und dem ersten Elektrodenblock 221 zu halten. Da der erste Elektrodenblock 221 mit einem festem Potential verbunden ist, kann das Spannungssignal am dritten Gate 603 unverändert bleiben.
  • In einer spezifischen Implementierung kann die erste Signalleitung 241 mit einem ersten Datensignaleingang verbunden sein, und die zweite Signalleitung 244 kann mit einem zweiten Datensignaleingang verbunden sein, was in diesem Ausführungsbeispiel nicht beschränkt ist.
  • In diesem Ausführungsbeispiel kann die Anzeigegrundplatte ein OLED-Anzeigegrundplatte sein, was in diesem Ausführungsbeispiel nicht beschränkt ist.
  • Es ist anzumerken, dass die Dünnschichttransistoren, die dem oben erwähnten ersten Kanalbereich 501, zweiten Kanalbereich 502 bzw. dritten Kanalbereich 503 usw. entsprechen, eine Top-Gate-Struktur haben. In einer spezifischen Implementierung können diese Dünnfilmtransistoren auch eine Bottom-Gate-Struktur haben. Bei der Top-Gate-Struktur ist eine Filmschicht zwischen dem dritten Gate 603 und dem ersten Elektrodenblock 221 dünner, so dass die Speicherkapazität erhöht werden kann.
  • Ein weiteres Ausführungsbeispiel der vorliegenden Offenbarung stellt ferner ein Anzeigegerät bereit, das die in einem beliebigen Ausführungsbeispiel beschriebene Anzeigegrundplatte umfassen kann.
  • Es sei darauf hingewiesen, dass das Anzeigegerät in diesem Ausführungsbeispiel ein beliebiges Produkt oder eine Komponente mit 2D- oder 3D-Anzeigefunktion sein kann, wie z. B. Anzeigetafel, elektronisches Papier, Mobiltelefon, Tablet, Fernseher, Notebook-Computer, digitaler Fotorahmen, Navigator usw.
  • Ausführungsbeispiele der vorliegenden Offenbarung stellen eine Anzeigegrundplatte und ein Anzeigegerät bereit, wobei die Anzeigegrundplatte eine Mehrzahl von Subpixeleinheiten umfasst, wobei die Mehrzahl von Subpixeleinheiten eine erste Subpixeleinheit und eine zweite Subpixeleinheit umfasst, die benachbart angeordnet sind, wobei die Anzeigegrundplatte ein Substrat und eine erste Metallschicht, eine erste Isolierschicht und eine zweite Metallschicht, die auf einer Seite des Substrats gestapelt sind, umfasst; wobei die erste Metallschicht einen ersten Elektrodenblock umfasst, der mit einem festen Potential verbunden ist; wobei die zweite Metallschicht Signalleitungen und Verbindungsleitungen umfasst; wobei die Signalleitungen eine erste Signalleitung und eine zweite Signalleitung umfassen; wobei die Verbindungsleitungen eine erste Verbindungsleitung und eine zweite Verbindungsleitung umfassen; wobei die erste Signalleitung mit einer Antriebsschaltung der ersten Subpixeleinheit verbunden ist, und die zweite Signalleitung mit einer Antriebsschaltung der zweiten Subpixeleinheit verbunden ist; und wobei sich die erste Verbindungsleitung innerhalb der ersten Subpixeleinheit befindet und sich die zweite Signalleitung innerhalb der zweiten Subpixeleinheit befindet; wobei zwischen der ersten Signalleitung und der zweiten Verbindungsleitung eine Abschirmsignalleitung angeordnet ist, die mit dem ersten Elektrodenblock verbunden ist. In dieser Lösung der vorliegenden Offenbarung ist durch Anordnung der mit dem ersten Elektrodenblock verbundenen Abschirmsignalleitung das Potential auf der Abschirmsignalleitung ein festes Potential. Da die Abschirmsignalleitung zwischen der ersten Signalleitung und der zweiten Verbindungsleitungen angeordnet ist, kann ferner die Abschirmsignalleitung effektiv die Bildung einer Kopplungskapazität zwischen der ersten Signalleitung und der zweiten Verbindungsleitung vermeiden, so dass eine Störung der ersten Signalleitung auf das Signal der zweiten Verbindungsleitung reduziert wird, was die Gleichmäßigkeit und Stabilität der Anzeige verbessert.
  • Jedes Ausführungsbeispiel in dieser Beschreibung wird fortschreitend beschrieben. Jedes Ausführungsbeispiel konzentriert sich auf den Unterschied zu anderen Ausführungsbeispielen, und für gleiche und ähnliche Teile jedes Ausführungsbeispieles kann Bezug aufeinander genommen werden.
  • Schließlich sollte auch beachtet werden, dass hier relationale Begriffe wie erste und zweite usw. nur verwendet werden, um eine Entität oder Operation von einer anderen zu unterscheiden, aber nicht unbedingt erfordern oder implizieren, dass zwischen diesen Entitäten oder Operationen eine solche tatsächliche Beziehung oder Abfolge besteht. Darüber hinaus soll der Begriff „umfasst“, „enhält“ oder jede weitere Variation davon eine nicht ausschließliche Einbeziehung abdecken, so dass ein Prozess, ein Verfahren, ein Artikel oder eine Vorrichtung, der/das/der/die eine Reihe von Elementen umfasst, nicht nur diese Elemente umfasst, sondern auch andere Elemente umfasst, die nicht ausdrücklich aufgeführt sind, oder auch Elemente, die in einem solchen Verfahren, einer solchen Ware oder einer solchen Vorrichtung inhärent enthalten sind. Ohne weitere Beschränkungen schließt ein durch den Ausdruck „umfassend ein ...“ definiertes Element nicht das Vorhandensein weiterer identischen Elemente in dem Prozess, Verfahren, Artikel oder der Vorrichtung aus, der/das/der/die dieses Element umfasst.
  • Die Anzeigegrundplatte und das Anzeigegerät, die in der vorliegenden Offenbarung bereitgestellt werden, wurden oben im Detail eingeführt. In dieser Veröffentlichung werden spezifische Beispiele verwendet, um das Prinzip und die Ausführungsformen der vorliegenden Offenbarung zu veranschaulichen . Die Beschreibung der obigen Ausführungsbeispiele dient nur zum besseren Verständnis das Verfahren und seine Kernidee der vorliegenden Offenbarung. Gleichzeitig wird es für den Durchschnittsfachmann gemäß der Idee dieser Offenbarung zu Änderungen in der konkreten Implementierung und dem Anwendungsbereich kommen. Der Inhalt dieser Beschreibung ist nicht als Einschränkung der vorliegenden Offenbarung zu verstehen . Die Bezugnahme hierin auf „ein Ausführungsbeispiel“, „Ausführungsbeispiel“ oder „ein oder mehrere Ausführungsbeispiel(e)“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, die in Verbindung mit dem Ausführungsbeispiel beschrieben wird, in mindestens einem Ausführungsbeispiel der vorliegenden Offenbarung enthalten ist. Außerdem ist zu beachten, dass sich Beispiele des Wortes „in einem Ausführungsbeispiel“ hierin nicht notwendigerweise alle auf dieselbes Ausführungsbeispiel beziehen.
  • In der hierin bereitgestellten Beschreibung werden zahlreiche spezifische Details dargelegt. Es versteht sich jedoch, dass Ausführungsbeispiele der vorliegenden Offenbarung ohne diese spezifischen Details praktiziert werden können. In einigen Beispielen wurden bekannte Verfahren, Strukturen und Techniken nicht im Detail dargestellt, um das Verständnis dieser Beschreibung nicht zu erschweren.
  • In den Ansprüchen sind in Klammern gesetzte Bezugszeichen nicht als Einschränkung des Anspruchs auszubilden. Das Wort „umfassend“ schließt das Vorhandensein von Elementen oder Schritten nicht aus, die nicht in einem Anspruch aufgeführt sind. Das einem Element vorangestellte Wort „ein“ oder „eine“ schließt das Vorhandensein mehrerer solcher Elemente nicht aus. Die Offenbarung kann mittels Hardware implementiert werden, die mehrere unterschiedliche Elemente umfasst, und mittels eines geeignet programmierten Computers. In einem Einheitsanspruch, der mehrere Mittel aufzählt, können mehrere dieser Mittel durch ein und dasselbe Hardwareelement verkörpert werden. Die Verwendung der Wörter erster, zweiter und dritter usw. gibt keine Reihenfolge an. Diese Wörter können als Namen interpretiert werden.
  • Abschließend sei angemerkt, dass die obigen Ausführungsbeispiele nur verwendet werden, um die technischen Lösungen der vorliegenden Offenbarung zu veranschaulichen , anstatt sie einzuschränken, obwohl die vorliegende Offenbarung unter Bezugnahme auf die vorhergehenden Ausführungsbeispiele ausführlich beschrieben wurde. Fachleute sollten verstehen, dass die in den vorstehenden Ausführungsbeispielen beschriebenen technischen Lösungen modifiziert werden können oder einige der technischen Merkmale gleichwertig ersetzt werden können, und diese Modifikationen oder Ersetzungen nicht dazu führen, dass das Wesentliche der entsprechenden technischen Lösungen von Geist und Umfang der technischen Lösungen der verschiedenen Ausführungsbeispiele der vorliegenden Offenbarung abweicht.

Claims (17)

  1. Anzeigegrundplatte, die eine Mehrzahl von Subpixeleinheiten umfasst, wobei die Mehrzahl von Subpixeleinheiten eine erste Subpixeleinheit und eine zweite Subpixeleinheit umfasst, die benachbart angeordnet sind, wobei die Anzeigegrundplatte ein Substrat und eine erste Metallschicht, eine erste Isolierschicht und eine zweite Metallschicht, die auf einer Seite des Substrats gestapelt sind, umfasst; wobei die erste Metallschicht einen ersten Elektrodenblock umfasst, der mit einem festen Potential verbunden ist; wobei die zweite Metallschicht Signalleitungen und Verbindungsleitungen umfasst; wobei die Signalleitungen eine erste Signalleitung und eine zweite Signalleitung umfassen; wobei die Verbindungsleitungen eine erste Verbindungsleitung und eine zweite Verbindungsleitung umfassen; wobei die erste Signalleitung mit einer Antriebsschaltung der ersten Subpixeleinheit verbunden ist, und die zweite Signalleitung mit einer Antriebsschaltung der zweiten Subpixeleinheit verbunden ist; und wobei sich die erste Verbindungsleitung innerhalb der ersten Subpixeleinheit befindet und sich die zweite Signalleitung innerhalb der zweiten Subpixeleinheit befindet; wobei zwischen der ersten Signalleitung und der zweiten Verbindungsleitung eine Abschirmsignalleitung angeordnet ist, die mit dem ersten Elektrodenblock verbunden ist.
  2. Anzeigegrundplatte nach Anspruch 1, wobei die Abschirmsignalleitung auf derselben Schicht wie die zweite Metallschicht angeordnet ist, wobei die Abschirmsignalleitung mit dem ersten Elektrodenblock durch ein auf der ersten Isolierschicht angeordnetes Durchgangsloch verbunden ist.
  3. Anzeigegrundplatte nach Anspruch 1, wobei die Abschirmsignalleitung auf derselben Schicht wie die erste Metallschicht angeordnet ist.
  4. Anzeigegrundplatte nach einem der Ansprüche 1 bis 3, wobei eine orthographische Projektion der Abschirmsignalleitung auf das Substrat nicht mit einer orthographischen Projektion der Signalleitungen auf das Substrat überlappt.
  5. Anzeigegrundplatte nach einem der Ansprüche 1 bis 4, wobei eine Erstreckungsrichtung der Abschirmsignalleitung parallel zu einer Erstreckungsrichtung der Verbindungsleitungen ist oder diese schneidet.
  6. Anzeigegrundplatte nach einem der Ansprüche 1 bis 5, wobei die orthographische Projektion der Abschirmsignalleitung auf das Substrat eine gerade Linie oder eine Kurve ist.
  7. Anzeigegrundplatte nach einem der Ansprüche 1 bis 6, wobei die Mehrzahl von Subpixeleinheiten in einem Array angeordnet ist, wobei die Spaltenanordnungsrichtung der Mehrzahl von Subpixeleinheiten eine erste Richtung ist, und wobei eine orthographische Projektion der orthographischen Projektion der zweiten Verbindungsleitung auf das Substrat in die erste Richtung mit einer orthographischen Projektion der orthographischen Projektion der Abschirmsignalleitung auf das Substrat in die erste Richtung überlappt.
  8. Anzeigegrundplatte nach Anspruch 7, wobei sich die orthographische Projektion der orthographischen Projektion der zweiten Verbindungsleitung auf das Substrat in die erste Richtung innerhalb einem Bereich der orthographischen Projektion der orthographischen Projektion der Abschirmsignalleitung auf das Substrat in die erste Richtung befindet.
  9. . Anzeigegrundplatte nach Anspruch 7 oder 8, wobei das Verhältnis von der Länge der Überlappung entlang der ersten Richtung und der Länge der orthographischen Projektion der orthographischen Projektion der zweiten Verbindungsleitung auf das Substrat in die erste Richtung größer oder gleich 0,5 und kleiner oder gleich 0,8 ist.
  10. Anzeigegrundplatte nach einem der Ansprüche 1 bis 9, wobei die Mehrzahl von Subpixeleinheiten in einem Array angeordnet ist, wobei die Spaltenanordnungsrichtung der Mehrzahl von Subpixeleinheiten eine erste Richtung ist, und wobei entlang der ersten Richtung die Länge der Abschirmsignalleitung größer oder gleich 4 µm und kleiner oder gleich 8 µm ist.
  11. Anzeigegrundplatte nach einem der Ansprüche 1 bis 10, wobei die zweite Metallschicht ferner eine Versorgungssignalleitung umfasst, die mit dem ersten Elektrodenblock durch ein auf der ersten Isolierschicht angeordnetes Durchgangsloch verbunden ist.
  12. Anzeigegrundplatte nach einem der Ansprüche 1 bis 11, wobei die Anzeigegrundplatte ferner eine aktive Schicht, eine zweite Isolierschicht, eine Gate-Schicht und eine dritte Isolierschicht, die zwischen dem Substrat und der ersten Metallschicht gestapelt sind, umfasst, wobei die erste Metallschicht auf einer dem Substrat abgewandten Schicht der dritten Isolierschicht angeordnet ist; wobei die aktive Schicht einen ersten Kanalbereich, einen zweiten Kanalbereich und einen ersten Widerstandsbereich umfasst, der den ersten Kanalbereich und den zweiten Kanalbereich verbindet, wobei die Gate-Schicht ein erstes Gate entsprechend dem ersten Kanalbereich und ein zweites Gate entsprechend dem zweiten Kanalbereich umfasst, wobei das erste Gate mit dem zweiten Gate verbunden ist; wobei die erste Metallschicht ferner einen zweiten Elektrodenblock umfasst, wobei eine orthographische Projektion des zweiten Elektrodenblocks auf das Substrat mit einer orthographischen Projektion des ersten Widerstandsbereichs auf das Substrat überlappt, und wobei der zweite Elektrodenblock mit der Abschirmsignalleitung verbunden ist.
  13. Anzeigegrundplatte nach Anspruch 12, wobei die orthographische Projektion des zweiten Elektrodenblocks auf das Substrat die orthographische Projektion des ersten Widerstandsbereichs auf das Substrat abdeckt.
  14. Anzeigegrundplatte nach Anspruch 12 oder 13, wobei die aktive Schicht ferner einen zweiten Widerstandsbereich umfasst, der auf einer dem ersten Widerstandsbereich abgewandten Seite des zweiten Kanalbereichs angeordnet ist und der mit dem zweiten Kanalbereich verbunden ist; wobei der zweite Widerstandsbereich mit der zweiten Verbindungsleitung durch Durchgangslöcher verbunden ist, die auf der ersten Isolierschicht, der dritten Isolierschicht und der zweiten Isolierschicht angeordnet sind.
  15. Anzeigegrundplatte nach Anspruch 14, wobei die aktive Schicht ferner einen dritten Kanalbereich, einen dritten Widerstandsbereich, der den dritten Kanalbereich und den ersten Kanalbereich verbindet, und einen vierten Widerstandsbereich, der auf einer dem dritten Widerstandsbereich abgewandten Seite des dritten Kanalbereichs angeordnet ist und der mit dem dritten Kanalbereich verbunden ist, umfasst; wobei die Gate-Schicht ferner ein drittes Gate umfasst, das dem dritten Kanalbereich entspricht und das mit der zweiten Verbindungsleitung durch Durchgangslöcher verbunden ist, die auf der ersten Isolierschicht und der dritten Isolierschicht angeordnet sind; wobei die zweite Signalleitung mit dem vierten Widerstandsbereich durch Durchgangslöcher verbunden ist, die auf der ersten Isolierschicht, der dritten Isolierschicht und der zweiten Isolierschicht angeordnet sind.
  16. . Anzeigegrundplatte nach Anspruch 15, wobei eine orthografische Projektion des dritten Gitters auf das Substrat mit der orthografischen Projektion des ersten Elektrodenblocks auf das Substrat überlappt.
  17. Anzeigegerät, das eine Anzeigegrundplatte nach einem der Ansprüche 1 bis 16 umfasst.
DE112021005642.5T 2021-06-22 2021-06-22 Anzeigegrundplatte und anzeigegerät Pending DE112021005642T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/101645 WO2022266860A1 (zh) 2021-06-22 2021-06-22 显示基板以及显示装置

Publications (1)

Publication Number Publication Date
DE112021005642T5 true DE112021005642T5 (de) 2023-08-10

Family

ID=84543883

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021005642.5T Pending DE112021005642T5 (de) 2021-06-22 2021-06-22 Anzeigegrundplatte und anzeigegerät

Country Status (4)

Country Link
US (1) US20240164155A1 (de)
CN (1) CN115868258A (de)
DE (1) DE112021005642T5 (de)
WO (1) WO2022266860A1 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002253B2 (en) * 2003-04-30 2006-02-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and design method thereof
US9252171B2 (en) * 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN105870105B (zh) * 2016-04-07 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
KR20200145960A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 디스플레이 장치
CN210110769U (zh) * 2019-07-26 2020-02-21 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及触控显示面板
CN111816686B (zh) * 2020-07-24 2023-05-23 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示面板
CN112859463B (zh) * 2021-01-19 2023-07-25 京东方科技集团股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20240164155A1 (en) 2024-05-16
CN115868258A (zh) 2023-03-28
WO2022266860A1 (zh) 2022-12-29

Similar Documents

Publication Publication Date Title
DE102017119180B4 (de) Anordnungssubstrat, Anzeigetafel und Anzeigevorrichtung
DE102018000290B4 (de) Displaytafel und Displayvorrichtung
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102016102102B4 (de) Berührungsgesteuerte Anzeigevorrichtung und Herstellverfahren derselben
DE102015217739B4 (de) TFT-Matrixsubstrat, Anzeigefeld und Anzeigevorrichtung
DE102016125789A1 (de) Berührungsanzeigefeld und Berührungsanzeigevorrichtung
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102016104003A1 (de) Array-Substrat, Berührungsanzeigefeld und Anzeigegerät
DE102015121826A1 (de) Arraysubstrat, Flüssigkristallanzeigefeld und Flüsssigkristallanzeigevorrichtung
DE102015221093A1 (de) Arraysubstrat, Verfahren zum Herstellen desselben und Anzeigevorrichtung
DE102015122617A1 (de) Anordnungssubstrat, Ansteuerverfahren, Anzeigetafel und Anzeigevorrichtung
DE102015216823A1 (de) Arraysubstrat, Anzeigebedienfeld und Anzeigevorrichtung
DE102015112575B4 (de) Arraysubstrat und verfahren zu dessen herstellung sowie anzeigetafel
DE102015107199B4 (de) Anzeigetafel, Verfahren zu deren Herstellung und Anzeigevorrichtung
DE102016204874A1 (de) Arraysubstrat, Anzeigebedienfeld und Anzeigevorrichtung
DE102015110110A1 (de) Array-substrat und flüssigkristall-display-vorrichtung
DE102014206153A1 (de) TFT-Array-Substrat, Anzeigebildschirm und Anzeigevorrichtung
DE102015218247A1 (de) Arraysubstrat, Bildungsverfahren für dasselbe und Anzeigevorrichtung
DE102015109880B4 (de) Pixelstruktur, Verfahren zur Herstellung einer Pixelstruktur, Arraysubstrat, Anzeigetafel und Anzeigevorrichtung
DE102014108184A1 (de) Array-Substrat, Anzeigefeld und Display
DE102016100076A1 (de) Anzeigetafel und Verfahren zum Ausbilden desselben
DE102015117817A1 (de) Anordnungssubstrat und Flüssigkristall-Anzeigefeld
DE102015209710A1 (de) Arraysubstrat und Verfahren zum Herstellen desselben, Anzeigevorrichtung
DE102018202462A1 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE102014118841B3 (de) Flüssigkristallanzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed