CN101669209A - 薄膜场效应晶体管及其制备方法 - Google Patents

薄膜场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN101669209A
CN101669209A CN200880013431A CN200880013431A CN101669209A CN 101669209 A CN101669209 A CN 101669209A CN 200880013431 A CN200880013431 A CN 200880013431A CN 200880013431 A CN200880013431 A CN 200880013431A CN 101669209 A CN101669209 A CN 101669209A
Authority
CN
China
Prior art keywords
thin film
film transistor
tft
semiconductor layer
zno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880013431A
Other languages
English (en)
Other versions
CN101669209B (zh
Inventor
李政炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Chemical Co Ltd filed Critical LG Chemical Co Ltd
Publication of CN101669209A publication Critical patent/CN101669209A/zh
Application granted granted Critical
Publication of CN101669209B publication Critical patent/CN101669209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明涉及一种薄膜场效应晶体管及其制备方法。更具体而言,本发明涉及一种包含含有Si的氧化锌材料作为半导体层的沟槽材料的薄膜场效应晶体管及其制备方法。

Description

薄膜场效应晶体管及其制备方法
技术领域
[1]本发明涉及一种薄膜场效应晶体管及其制备方法。更具体而言,本发明涉及一种包含含有Si的氧化锌材料作为半导体层的沟槽材料(channelmaterial)的薄膜场效应晶体管及其制备方法。
[2]本申请要求了于2007年4月25日向韩国知识产权局提交的韩国专利申请第10-2007-0040328号的优先权,其公开的内容在此全部引入作为参考。
背景技术
[3]一般而言,薄膜场效应晶体管包括源极、漏极、栅极、半导体层、绝缘层和基板。
[4]一般而言,ZnO被用作半导体层的沟槽材料,以及特别地,将第1族碱金属(Li、Na)或第5族(N、P、As)掺杂在ZnO中用作p-型沟槽材料。
[5]然而,由于ZnO可以容易地起到空穴抑制剂的作用(这是自发形成的,因为能够用作n-型掺杂剂的氧空位(oxygen vacancy)、Zn填隙原子(interstitial)等的生成焓很低),因此难以进行半导体层的p-型掺杂。
[6]此外,由于氧空位、Zn填隙原子等的生成焓较低的ZnO的固有特性,在当制备ZnO薄膜场效应晶体管的情况下,因为形成了强n-型沟道并且阈电压和沟道的移动性随着时间变化,所以存在不稳定的状态。
[7]同时,韩国未经审查的专利申请公开第2004-79516号公开了通过使用包含第5族(N、P、As、Sb、Bi)元素或第5族元素的氧化物的氧化锌复合物在基板上形成其中加入第5族元素作为掺杂剂的氧化锌薄膜并激活掺杂剂的方法。然而,该方法的缺点在于不能容易地进行激活。
[8]因此,在当制备ZnO薄膜场效应晶体管的情况下,由于难以仅使用ZnO材料进行p-型掺杂,所以需要开发通过使用第1族碱金属(Li、Na等)或第5族(N、P、As等)而能够用于进行p-型掺杂的材料。
发明内容
技术问题
[9]本发明就是在留意在相关领域出现的问题的情况下作出的,那么,本发明的发明人作出本发明的目的是提供薄膜场效应晶体管及其制备方法,其中降低了半导体层的沟道的n型电导率,并且容易实现氮掺杂。
技术方案
[10]具体地,本发明提供了制备薄膜场效应晶体管的方法,其包括:A)在基板上形成栅极;B)在所述基板和栅极上形成绝缘层;C)通过使用含有Si的氧化锌材料作为沟槽材料而在所述绝缘层上形成半导体层;和D)形成源极和漏极从而与半导体层连接。
[11]此外,本发明提供了制备薄膜场效应晶体管的方法,其在形成半导体层的步骤C)之后还包括:1)通过采用等离子体硝化法在半导体层上进行氮掺杂处理;和2)对经过氮掺杂处理的半导体层进行氧加热处理。
[12]此外,本发明提供了包括基板;栅极;绝缘层;半导体层;源极;和漏极的薄膜场效应晶体管。所述半导体层包含含有Si的氧化锌半导体沟槽材料。
有益效果
[13]在根据本发明的制备薄膜场效应晶体管的方法中,采用制备包含含有Si的氧化锌材料作为半导体层的沟槽材料的薄膜场效应晶体管的方法和其中在沟槽材料沉积后实施等离子体硝化处理和氧加热处理工序制备薄膜场效应晶体管的方法。因此,可以降低半导体层的沟道的n型电导率,并且可以实现半导体层的氮掺杂。
附图说明
[14]图1为示意地说明根据本发明的一个实施方式的薄膜场效应晶体管的剖面图;
[15]图2为图示根据本发明的一个实施方式用于制备薄膜场效应晶体管的等离子体硝化处理的图;
[16]图3为图示根据本发明的一个实施方式用于制备薄膜场效应晶体管的氧加热处理的图;
[17]图4为图示根据本发明的一个实施方式的薄膜场效应晶体管的转移特性的图;
[18]图5为图示根据本发明的一个实施方式的薄膜场效应晶体管的输出特性的图;
[19]图6为图示根据本发明的一个实施方式的薄膜场效应晶体管的转移特性的图;以及
[20]图7为图示根据本发明的一个实施方式的薄膜场效应晶体管的输出特性的图。
[21]<附图标记>
[22]10:基板
[23]20:栅极
[24]30:绝缘层
[25]40:半导体层
[26]50:源极
[27]60:漏极
具体实施方式
[28]在下文中,将详细地描述本发明。
[29]一种制备薄膜场效应晶体管的方法,其包括:A)在基板上形成栅极;B)在基板和栅极上形成绝缘层;C)通过使用含Si的氧化锌材料作为沟槽材料在绝缘层上形成半导体层;和D)形成源极和漏极从而与半导体层连接。
[30]在根据本发明的制备薄膜场效应晶体管的方法中,在步骤A)的在基板上形成栅极的过程中,所述基板可以由能够符合薄膜场效应晶体管的热力学性能和机械性能要求的玻璃、半导体晶片、金属氧化物、陶瓷材料和塑料制成。特别地,所述基板优选地由玻璃或塑料制成,但是基板的材料并不限于此。
[31]通过如下方法可以实施步骤A)的在基板上形成栅极的过程:使用导电材料在基板上形成导电材料层并使导电材料层图形化以形成电极图形。此外,通过使用包括在基板上直接印刷导电材料进行图形化的方法可以实施步骤A)的在基板上形成栅极的过程。
[32]步骤A)的在基板上形成栅极过程中的导电材料的实例可以包括碳、铝、钒、铬、铜、锌、银、金、镁、钙、钠、钾、钛、铟、钇、锂、钆、锡、铅、类金属(similar metal)及其合金;p-或n-掺杂的硅;氧化锌、氧化铟、氧化铟锡(ITO)、氧化铟锌、类氧化锡(similar tin oxide)和基于氧化锡铟的复合物(tin oxide indium-based complex compounds);氧化物和金属的混合物,例如ZnO:Al、SnO:Sb;和导电聚合物,例如聚(3-甲基噻吩)、聚[3,4-(亚乙基-1,2-二氧)噻吩]、聚吡咯和聚苯胺,但是并不限于此。
[33]步骤A)的在基板上形成栅极的过程中,在形成导电材料层的步骤中,可以使用选自化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、溅射法、电子束蒸镀法(e-beam evaporation)、热蒸镀法、激光分子束外延法(laser molecular beam epitaxy(L-MBE))、脉冲激光沉积法(PLD)和原子层沉积法中的方法。形成导电材料层的方法并不限于此,而是本领域内已知的任意一种形成导电材料层的方法都可以使用。
[34]步骤A)的在基板上形成栅极的过程中,在形成电极图形的步骤中,可以使用选自光刻法、胶版印刷法、丝网印刷法、喷墨印刷法和使用荫罩的方法中的方法。
[35]步骤A)的在基板上形成栅极的过程中,栅极的厚度优选在50~400nm的范围内,并且更优选为200nm。
[36]在根据本发明制备薄膜场效应晶体管的方法中,在形成绝缘层的步骤B)中的绝缘层材料的实例包括塑料绝缘体,例如,氧化硅、氮化硅;聚酰亚胺、聚(2-乙烯基吡啶)、聚(4-乙烯基苯酚)、聚甲基丙烯酸甲酯,但并不限于此。
[37]在步骤B)的形成绝缘层的过程中,可以使用选自化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、溅射法、电子束蒸镀法、热蒸镀法、激光分子束外延法(L-MBE))、脉冲激光沉积法(PLD)和原子层沉积法中的方法。形成绝缘层的方法并不限于此,而是本领域内已知的任意一种形成绝缘层的方法都可以使用。
[38]在步骤B)的形成绝缘层的过程中,绝缘层的厚度优选在100~500nm的范围内,并且更优选为300nm。
[39]在根据本发明的制备薄膜场效应晶体管的方法中,在步骤C)的形成半导体层的过程中,优选地,所述用作沟槽材料的含有Si的氧化锌材料为包含ZnO、ZnO:Al、ZnO:Ga、ZnO:In或者其复合氧化物的材料,并且Si的含量大于0,且在30mol%以下。
[40]在根据本发明的制备薄膜场效应晶体管的方法中,在步骤C)的形成半导体层的过程中,更优选地,所述用作沟槽材料的含有Si的氧化锌材料为ZnO-In2O3-SiO2
[41]在ZnO-In2O3-SiO2中,优选地,Si的含量为大于0,且在30摩尔%以下,Zn的含量为大于0,且在66摩尔%以下,以及In的含量为大于0且在33摩尔%以下,但是所述含量并不限于此。在ZnO-In2O3-SiO2中,在当Si的含量增加的情况下,半导体层的导电性可能显著地降低从而损失部分的半导体层。在当In的含量增加的情况下,导电性可以显著增加而起到电极的作用。
[42]此外,在ZnO-In2O3-SiO2中,优选地,Zn∶In∶Si的摩尔%比为1∶1∶1,但是并不限于此。
[43]可以单独使用步骤C)的形成半导体层的过程中用作沟槽材料的含有Si的氧化锌材料,或者可以使用包括含有Si的氧化锌材料和元素周期表中的第1族或第5族材料的混合物。优选地,所述第1族材料为Li或Na,以及第5族材料为N、P或As,但并不限于此。
[44]优选地,加入的第1族或第5族材料的掺杂浓度为1015~1020/cm3,但并不限于此。
[45]在步骤C)的形成半导体层的过程中,通过采用溅射法、化学气相沉积法(CVD)、原子层沉积法、脉冲激光沉积法(PLD)、激光分子束外延法(L-MBE)、电子束蒸镀法或离子束蒸镀法可以沉积所述沟槽材料而形成半导体层。与在当掺杂剂直接掺杂在ZnO上的情况相比,由于沟槽材料包含Si,元素周期表的第5族掺杂剂可以容易地掺杂。此外,可以容易的实现半导体层的反向掺杂(counter doping)。
[46]在步骤C)的形成半导体层的过程中,所述半导体层的厚度优选在10~200nm的范围内,并且更优选地在10~100nm的范围内。
[47]可以使用如下的方法实施步骤D)的形成源极和漏极的过程,该方法包括使用导电材料在绝缘层和半导体层上形成导电材料层,并使导电材料层图形化以形成电极图形,从而使得绝缘层和半导体层同时被覆盖。此外,通过使用包括在绝缘层和半导体层上直接印刷导电材料以进行图形化的方法可以实施步骤D)的形成源极和漏极的过程。
[48]在步骤D)的形成源极和漏极中的导电材料的实例可以包括碳、铝、钒、铬、铜、锌、银、金、镁、钙、钠、钾、钛、铟、钇、锂、钆、锡、铅、钕、铂、类金属(similar metal)及其合金;p-或n-掺杂的硅;氧化锌、氧化铟、氧化铟锡(ITO)、氧化铟锌、类氧化锡(similar tin oxide)和基于氧化锡铟的复合物物(tin oxide indium-based complex compounds);氧化物与金属的混合物,例如ZnO:Al、SnO:Sb;和导电聚合物,例如聚(3-甲基噻吩)、聚[3,4-(亚乙基-1,2-二氧)噻吩]、聚吡咯和聚苯胺,但是并不限于此。
[49]在步骤D)的形成源极和漏极的过程中,在形成导电材料层的步骤中,可以使用选自化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、溅射法、电子束蒸镀法、热蒸镀法、激光分子束外延法(L-MBE)、脉冲激光沉积法(PLD)和原子层沉积法中的方法。形成导电材料层的方法并不限于此,而是本领域内已知的任意一种形成导电材料层的方法都可以使用。
[50]在步骤D)的形成源极和漏极的过程中,在形成电极图形的步骤中,可以使用选自光刻法、胶版印刷法、丝网印刷法、喷墨印刷法、使用荫罩的方法中的一种方法,但并不限于此。
[51]在步骤D)的形成源极和漏极的过程中,所述源极和漏极的厚度优选在50~400nm的范围内,并且更优选为200nm。
[52]在根据本发明的制备薄膜场效应晶体管的方法中,由于含有Si的氧化锌材料被用作半导体层的沟槽材料,所以可降低半导体层的沟道的n型电导率,并且可以均匀地进行半导体层的氮掺杂。
[53]此外,制备薄膜场效应晶体管的方法在步骤C)的形成半导体层之后还包括:1)通过采用等离子体硝化法在半导体层上进行氮掺杂处理;和2)对经过氮掺杂处理的半导体层进行氧加热处理。
[54]在根据本发明的制备薄膜场效应晶体管的方法中,步骤1)的氮掺杂处理的等离子体硝化法起到将N注入到薄膜场效应晶体管的半导体层中的作用,而步骤2)的氧加热处理起到更牢固地键连注入到薄膜场效应晶体管中的半导体层中的N的作用。
[55]在步骤1)的氮掺杂处理中,所述等离子体硝化法可以使用选自NH3、N2O、N2、NO和NF3中的一种或多种,但并不限于此。
[56]可以优选地在200~500℃的范围内的温度下采用等离子体硝化法进行氮掺杂处理60分钟或更短时间,但并不限于此。
[57]在使用等离子体硝化法的氮掺杂处理的具体实施方式中,可在如下条件下实施基本的步骤:压力为1mTorr、等离子体功率为200W、温度为300℃、时间3分钟。在这种情况下,可以注入1050sccm的N2和80sccm的NH3作为使用的气体(used gas)。此外,通过使用等离子体功率可以控制掺杂浓度,并且更优选地使用ICP(电感耦合等离子体)型的等离子体掺杂。
[58]在当进行氮掺杂处理的情况下,氮掺杂浓度优选为1015~1020/cm3,但是并不限于此。
[59]作为步骤2)的氧加热处理,可以实施在氧气氛围下的快速加热退火(RTA)(rapid thermal annealing)法。快速加热退火指的是一种热处理方法,其中应用到基板上的温度变化,即,温度变化率(temperature ramping rate)较高。
[60]作为氧加热处理的具体的例子,在氧气氛围下,在200~500℃范围内的温度下可以实施快速加热退火1小时或更短时间,但是并不限于此。
[61]至于根据本发明的制备薄膜场效应晶体管的方法,使用如下根据本发明的制备薄膜场效应晶体管的方法,其中,含有Si的氧化锌用作半导体层的沟槽材料,并且在沉积沟槽材料之后进行等离子体硝化处理和氧加热处理。因此,消除了氧化锌半导体的由锌填隙引起的氧空位和自发的n-型掺杂剂的问题,以及第5族p型掺杂剂的N被键连到Si上而形成沟道所需的导电率并保持该导电率。
[62]此外,本发明提供了包括基板;栅极;绝缘层;半导体层;源极;和漏极的薄膜场效应晶体管。所述半导体层包含含有Si的氧化锌半导体沟槽材料。
[63]在本发明中,在形成半导体层后,所述半导体层可以依次地进行等离子体硝化处理和氧加热处理。
[64]如在制备薄膜场效应晶体管的方法中所述,含有Si的氧化锌材料优选为包含ZnO、ZnO:Al、ZnO:Ga、ZnO:In或者其复合氧化物的材料,并且Si的含量大于0且在30摩尔%以下,但是并不限于此。
[65]此外,仅仅使用含有Si的氧化锌材料或者包含含有Si的氧化锌材料和元素周期表中的第1族或第5族的材料的沟槽材料可以形成半导体层。
实施例
[66]通过如下的实施例可以更好地理解本发明,提出的这些实施例是用来说明的,而不能解释成限制本发明。
[67]<实施例>
[68]根据本发明的一个实施方式的制备薄膜场效应晶体管的方法,其包括:1)在基板10上形成栅极20;2)在基板和栅极20上形成绝缘层30;3)通过使用含有Si的氧化锌材料作为沟槽材料在绝缘层30上形成半导体层40;4)采用等离子体硝化法在半导体层40上进行氮掺杂处理;5)对经过氮掺杂处理的半导体层40进行氧加热处理;和6)形成源极50和漏极60从而使其与经过氧加热处理的半导体层40连接。
[69]在步骤1)中,在采用溅射法在玻璃基板10上沉积氧化铟锡(ITO)之后,采用光刻法进行图形化以形成多个栅布线(gate wire)和栅极20。
[70]在步骤2)中,在玻璃基板10的上表面上形成绝缘层30,其中,采用溅射法已在玻璃基板10上形成栅极布线(gate electrode wire),以及采用PECVD法形成了栅极20。在这种情况下,所述栅绝缘层30由SiNx形成。
[71]在步骤3)中,ZnO-In2O3-SiO2(摩尔%比Zn∶In∶Si=1∶1∶1)用作沟槽材料,以及所述半导体层40是采用溅射法形成的。
[72]在步骤4)中,所述半导体层40在如下条件下使用NH3进行等离子体氮掺杂处理3分钟:等离子体功率为200W、温度为300℃、以及压力为1mTorr。
[73]在步骤5)中,对经过氮掺杂处理的半导体层40进行快速氧加热处理(RTO)。
[74]在步骤6)中,采用溅射法在半导体层40的上部分和绝缘层30的上部分沉积钼层之后,采用光刻法进行图形化以形成与栅布线交叉的数据布线(data wire)并形成源极50和漏极60。
[75]在根据本发明的一个实施方式的制备薄膜场效应晶体管的方法中,ZnO-In2O3-SiO2用作半导体层的沟槽材料,并且在沉积沟槽材料之后,使薄膜场效应晶体管进行等离子体硝化处理和氧加热处理工序。薄膜场效应晶体管的特性如图6和7所示。此外,没有进行等离子体硝化处理,但是进行氧加热处理的薄膜场效应晶体管的特性如图4和5所示。
[76]图4为图示没有进行等离子体硝化处理但进行了氧加热处理工序的薄膜场效应晶体管的转移特性图,其中,出现4V的阈电压偏移(movement)。图5为图示没有进行等离子体硝化处理但是进行了氧加热处理工序的薄膜场效应晶体管的输出特性的图,其中,该薄膜场效应晶体管的输出特性没有饱和,而是随着VD(漏电压)的增加而增加。
[77]另一方面,图6为图示根据本发明的进行了等离子体硝化处理和氧加热处理工序的薄膜场效应晶体管的转移特性的图,其中,出现了0.75V的阈电压的偏移。图7为图示根据本发明的进行了等离子体硝化处理和氧加热处理工序的薄膜场效应晶体管的输出特性图,其中,薄膜场效应晶体管的输出特性是饱和的,并且随着VD(漏电压)的增加而保持稳定。
[78]在图4~7中,ID为漏电流,VG为栅电压(gate voltage),VD为漏电压(drain voltage),以及W/L为沟道的宽度和长度。

Claims (22)

1、一种制备薄膜场效应晶体管的方法,该方法包括如下步骤:
A)在基板上形成栅极;
B)在所述基板和栅极上形成绝缘层;
C)通过使用含有Si的氧化锌材料作为沟槽材料而在所述绝缘层上形成半导体层;和
D)形成源极和漏极从而与半导体层连接。
2、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,在步骤C)的形成半导体层的过程中,所述含有Si的氧化锌材料为包含ZnO、ZnO:Al、ZnO:Ga、ZnO:In或者其复合氧化物的材料,并且Si的含量大于0且在30mol%以下。
3、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,在步骤C)的形成半导体层的过程中,所述含有Si的氧化锌材料为ZnO-In2O3-SiO2
4、根据权利要求3所述的制备薄膜场效应晶体管的方法,其中,在ZnO-In2O3-SiO2中,Si的含量为大于0且在30摩尔%以下,Zn的含量为大于0且在66摩尔%以下,以及In的含量为大于0且在33摩尔%以下。
5、根据权利要求3所述的制备薄膜场效应晶体管的方法,其中,ZnO-In2O3-SiO2中的Zn∶In∶Si的摩尔%比为1∶1∶1。
6、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,在步骤C)的形成半导体层的过程中,所述沟槽材料为单独使用的含有Si的氧化锌材料或者包含含有Si的氧化锌材料和元素周期表中的第1族或第5族材料的材料。
7、根据权利要求1所述的制备薄膜场效应晶体管的方法,其中,通过使用如下方法实施步骤D)的形成源极和漏极的过程:使用导电材料在绝缘层和半导体层上形成导电材料层,并使导电材料层图形化以形成电极图形的方法;或者,在绝缘层和半导体层上直接印刷导电材料而进行图形化的方法。
8、根据权利要求1所述的制备薄膜场效应晶体管的方法,其还包括:
在步骤C)的形成半导体层之后,
1)采用等离子体硝化法在半导体层上进行氮掺杂处理;和
2)对经过氮掺杂处理的半导体层进行氧加热处理。
9、根据权利要求2所述的制备薄膜场效应晶体管的方法,其中,在步骤C)的形成半导体层的过程中,所述含有Si的氧化锌材料为包含ZnO、ZnO:Al、ZnO:Ga、ZnO:In或者其复合氧化物的材料,并且Si的含量大于0且在30摩尔%以下。
10、根据权利要求2所述的制备薄膜场效应晶体管的方法,其中,在步骤C)的形成半导体层的过程中,所述含有Si的氧化锌材料为ZnO-In2O3-SiO2
11、根据权利要求10所述的制备薄膜场效应晶体管的方法,其中,在ZnO-In2O3-SiO2中,Si的含量为大于0且在30摩尔%以下,Zn的含量为大于0且在66摩尔%以下,以及In的含量为大于0且在33摩尔%以下。
12、根据权利要求10所述的制备薄膜场效应晶体管的方法,其中,在ZnO-In2O3-SiO2中的Zn∶In∶Si的摩尔%比为1∶1∶1。
13、根据权利要求2所述的制备薄膜场效应晶体管的方法,其中,在步骤C)的形成半导体层的过程中,所述沟槽材料为单独使用的含有Si的氧化锌材料或者包含含有Si的氧化锌材料和元素周期表中的第1族或第5族材料的材料。
14、根据权利要求2所述的制备薄膜场效应晶体管的方法,其中,步骤1)的等离子体硝化法使用选自NH3、N2O、N2、NO和NF3中的一种或多种。
15、根据权利要求2所述的制备薄膜场效应晶体管的方法,其中,在200~500℃的温度下实施步骤1)的等离子体硝化处理60分钟或更短时间。
16、根据权利要求2所述的制备薄膜场效应晶体管的方法,其中,步骤1)的等离子体硝化法为ICP(电感耦合等离子体)型的等离子体硝化法。
17、根据权利要求2所述的制备薄膜场效应晶体管的方法,其中,在步骤2)中,在氧氛围中在200~500℃的温度下实施快速加热退火法1小时或更短时间作为氧加热处理。
18、根据权利要求2所述的制备薄膜场效应晶体管的方法,其中,通过使用如下方法实施步骤D)的形成源极和漏极的过程:使用导电材料在绝缘层和半导体层上形成导电材料层,并使导电材料层图形化以形成电极图形的方法;或者,在绝缘层和半导体层上直接印刷导电材料而进行图形化的方法。
19、一种薄膜场效应晶体管,其包括基板;栅极;绝缘层;半导体层;源极;和漏极,其中,所述半导体层包含含有Si的氧化锌半导体沟槽材料。
20、根据权利要求19所述的薄膜场效应晶体管,其中,所述半导体层为在形成半导体层之后依次经历等离子体硝化处理,接着进行氧加热处理工序的半导体层。
21、根据权利要求19所述的薄膜场效应晶体管,其中,所述含有Si的氧化锌半导体沟槽材料为包含ZnO、ZnO:Al、ZnO:Ga、ZnO:In或者其复合氧化物的材料,并且Si的含量大于0且在30摩尔%以下。
22、根据权利要求19所述的薄膜场效应晶体管,其中,所述半导体层包含单独使用的含有Si的氧化锌材料或者沟槽材料,该沟槽材料包括包含含有Si的氧化锌材料和元素周期表中的第1族或第5族材料的材料。
CN2008800134314A 2007-04-25 2008-04-25 薄膜场效应晶体管及其制备方法 Active CN101669209B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20070040328A KR100982395B1 (ko) 2007-04-25 2007-04-25 박막 트랜지스터 및 이의 제조방법
KR10-2007-0040328 2007-04-25
KR1020070040328 2007-04-25
PCT/KR2008/002376 WO2008133456A1 (en) 2007-04-25 2008-04-25 Thin film transistor and method for preparing the same

Publications (2)

Publication Number Publication Date
CN101669209A true CN101669209A (zh) 2010-03-10
CN101669209B CN101669209B (zh) 2011-11-09

Family

ID=39925854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800134314A Active CN101669209B (zh) 2007-04-25 2008-04-25 薄膜场效应晶体管及其制备方法

Country Status (5)

Country Link
US (2) US8258023B2 (zh)
JP (1) JP5312448B2 (zh)
KR (1) KR100982395B1 (zh)
CN (1) CN101669209B (zh)
WO (1) WO2008133456A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102906882B (zh) * 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
CN106935512A (zh) * 2017-05-11 2017-07-07 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板、制作方法及显示装置
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
US8058096B2 (en) * 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI476917B (zh) * 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2422372A1 (en) * 2009-04-24 2012-02-29 Panasonic Corporation Oxide semiconductor
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20200031709A (ko) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101610606B1 (ko) 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011037829A2 (en) * 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
CN104465318B (zh) * 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110056127A (ko) 2009-11-20 2011-05-26 삼성전자주식회사 트랜지스터용 반도체 제조 방법 및 트랜지스터의 제조 방법
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011070887A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102268217B1 (ko) 2010-03-05 2021-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6104522B2 (ja) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR101412408B1 (ko) 2012-12-17 2014-06-27 경희대학교 산학협력단 투명 박막 트랜지스터
KR20150111550A (ko) * 2014-03-25 2015-10-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2016182282A1 (ko) 2015-05-08 2016-11-17 주식회사 엘지화학 박막트랜지스터 기판 및 이를 포함하는 디스플레이 장치
KR20160137843A (ko) * 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
JP2001244464A (ja) * 2000-03-02 2001-09-07 Sanyo Electric Works Ltd 金属酸化物トランジスタの製造方法
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
KR100470155B1 (ko) 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US7405129B2 (en) * 2004-11-18 2008-07-29 International Business Machines Corporation Device comprising doped nano-component and method of forming the device
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
US20070075365A1 (en) * 2005-10-03 2007-04-05 Peter Mardilovich Thin-film transistor and method of making the same
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102906882B (zh) * 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
CN106935512A (zh) * 2017-05-11 2017-07-07 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板、制作方法及显示装置
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板

Also Published As

Publication number Publication date
JP5312448B2 (ja) 2013-10-09
US8258023B2 (en) 2012-09-04
US20100090215A1 (en) 2010-04-15
CN101669209B (zh) 2011-11-09
KR20080095603A (ko) 2008-10-29
WO2008133456A1 (en) 2008-11-06
KR100982395B1 (ko) 2010-09-14
US20120319103A1 (en) 2012-12-20
US9130045B2 (en) 2015-09-08
JP2010525602A (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
CN101669209B (zh) 薄膜场效应晶体管及其制备方法
KR101482944B1 (ko) 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터
JP5439287B2 (ja) 薄膜トランジスタ及びその製造方法
US8389996B2 (en) Method for forming semiconductor film, method for forming semiconductor device and semiconductor device
KR20180108911A (ko) 아모르퍼스 금속 산화물 반도체층 형성용 전구체 조성물, 아모르퍼스 금속 산화물 반도체층 및 그 제조 방법 그리고 반도체 디바이스
KR102402547B1 (ko) 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
KR100987840B1 (ko) 박막 트랜지스터 및 이의 제조방법
TWI577029B (zh) 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法
Lu et al. The resistivity of zinc oxide under different annealing configurations and its impact on the leakage characteristics of zinc oxide thin-film transistors
Huang et al. Achievement of normally-off AlGaN/GaN high-electron mobility transistor with p-NiOx capping layer by sputtering and post-annealing
JP2012238763A (ja) 半導体装置及び半導体装置の製造方法
Choi et al. d-orbital ordering of oxygen-deficient amorphous and anatase TiO2− x channels for high mobility thin film transistors
CN102576731A (zh) 高驱动电流mosfet
US8928064B2 (en) Gate stack of boron semiconductor alloy, polysilicon and high-K gate dielectric for low voltage applications
KR100961182B1 (ko) 투명 전자 소자 및 그 제조 방법
Park et al. Performance Improvement of N-Type $\hbox {TiO} _ {x} $ Active-Channel TFTs Grown by Low-Temperature Plasma-Enhanced ALD
JP2012069663A (ja) 半導体装置の製造方法
JP2006245105A (ja) 酸化亜鉛系トランジスタ
KR101361440B1 (ko) 금속박막을 확산소스로 이용하는 투명 박막트랜지스터 및 그 제조방법
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
Han et al. Hydrogenation of nanocrystalline Si thin film transistors employing inductively coupled plasma chemical vapor deposition for flexible electronics
Jung et al. GaN schottky barrier MOSFET using transparent source/drain electrodes for UV-optoelectronic integration
Ye et al. Investigation of phosphorus and arsenic as dopants in polycrystalline thin films of zinc oxide
Lim et al. Characteristics of a‐IZO TFTs with high‐κ HfSiOx gate insulator annealed in various conditions
Seo et al. Sn-doped n-type amorphous gallium oxide semiconductor with energy bandgap of 4.9 eV

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160504

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Chemical Co., Ltd.