KR101412408B1 - 투명 박막 트랜지스터 - Google Patents
투명 박막 트랜지스터 Download PDFInfo
- Publication number
- KR101412408B1 KR101412408B1 KR1020120147827A KR20120147827A KR101412408B1 KR 101412408 B1 KR101412408 B1 KR 101412408B1 KR 1020120147827 A KR1020120147827 A KR 1020120147827A KR 20120147827 A KR20120147827 A KR 20120147827A KR 101412408 B1 KR101412408 B1 KR 101412408B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide
- electrode
- drain electrode
- source electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 229910005555 GaZnO Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims 1
- 238000002834 transmittance Methods 0.000 abstract description 25
- 230000000694 effects Effects 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 4
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- -1 ITO Chemical compound 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Abstract
본 발명은 투명 박막 트랜지스터에 관한 것으로, 활성층으로 산화물 반도체가 적용된 투명 박막 트랜지스터의 소스 전극 및 드레인 전극에 대해 산화물층과 금속층이 상하 적층된 2층 구조로 형성함으로써, 소스 전극 및 드레인 전극이 활성층과 함께 산화물-금속-산화물 3층 구조를 이루도록 하고, 이에 따라 반사방지 효과를 통한 투과도 향상 및 전기적인 특성을 향상시킬 수 있고, 제조 공정이 단순하여 비용이 절감되고 더욱 용이하게 제작할 수 있으며, 전체적인 두께를 더욱 박막화할 수 있는 투명 박막 트랜지스터를 제공한다.
Description
본 발명은 투명 박막 트랜지스터에 관한 것이다. 보다 상세하게는 활성층으로 산화물 반도체가 적용된 투명 박막 트랜지스터의 소스 전극 및 드레인 전극에 대해 산화물층과 금속층이 상하 적층된 2층 구조로 형성함으로써, 소스 전극 및 드레인 전극이 활성층과 함께 산화물-금속-산화물 3층 구조를 이루도록 하고, 이에 따라 반사방지 효과를 통한 투과도 향상 및 전기적인 특성을 향상시킬 수 있고, 제조 공정이 단순하여 비용이 절감되고 더욱 용이하게 제작할 수 있으며, 전체적인 두께를 더욱 박막화할 수 있는 투명 박막 트랜지스터에 관한 것이다.
최근 더욱 밝고 선명한 영상을 보고 싶어하는 사람들의 갈망을 충족시킬 수 있는 평판 디스플레이의 시장이 크게 성장하고 있다. 평판 디스플레이는 브라운관 디스플레이에 비해 두께가 획기적으로 얇을 뿐만 아니라 소형에서부터 대형까지 다양한 크기의 화면을 만들 수 있는 장점이 있다.
평판 디스플레이의 구동소자로는 주로 박막 트랜지스터(thin film transistor, TFT)가 이용되고 있다. 박막 트랜지스터는 전계효과 트랜지스터의 한 종류이다. 전계효과 트랜지스터는 금속전극, 절연층, 반도체를 포함하는 캐패시터 구조를 갖는 것으로, 절연층을 사이에 두고 금속전극(게이트 전극)에 양전압을 인가하여 반대쪽의 반도체에 음전하(전자) 또는 음전압을 인가하여 양전하(정공)를 절연체와 반도체 계면에 끌어당겨 전하층을 만들 수 있고 전하량도 전압의 크기로 조절할 수 있다. 이렇게 형성된 전하층 양단에 금속전극(소스 전극과 드레인 전극)을 붙이면 하나의 저항체가 되는데, 이 저항체는 게이트 전극에 인가되는 전압과 소스-드레인 전압의 크기로 조절할 수 있는 일종의 가변 저항이 된다. 박막 트랜지스터는 소스와 드레인 전극으로 도핑 영역을 사용하지 않고 반도체층에 금속전극을 부착하며 반도체층을 얇은 박막으로 제작한 것이다.
최근에는 다양한 영상 표시 장치의 개발에 따라 투명 박막 트랜지스터에 대한 연구가 활발히 진행되고 있는데, 투명 박막 트랜지스터는 소스 전극과 드레인 전극으로 투명 전극을 적용한 것으로, 도 1은 종래 기술에 따른 일반적인 투명 박막 트랜지스터의 구조를 개략적으로 도시한 단면도이다.
종래 기술에 따른 일반적인 투명 박막 트랜지스터는 도 1에 도시된 바와 같이 기판(100)의 상면에 게이트 전극(200)이 형성되고, 게이트 전극(200)의 상면에 절연층(300)이 형성되며, 절연층(300)의 상면에 채널층으로 작용하는 활성층(400)이 형성되고, 활성층(400)의 상면에 접촉하도록 소스 전극(501) 및 드레인 전극(502)이 상호 이격 형성되는 방식으로 구성된다.
이때, 활성층(400)은 산화물 반도체로 적용되고, 소스 전극(501) 및 드레인 전극(502)은 투과성이 있는 투명 전극이 적용되는데, 일반적으로 상용화된 인듐-주석 산화물인 ITO, IZO, IZTO, IGO, AZTO 등이 적용되고 있다.
이러한 전도성 산화물을 이용한 소스-드레인 전극(501,502)은 스퍼터링과 같은 증착 방식으로 증착 형성된 후, 전기적 특성 및 광학적 특성 향상을 위해 후 열처리 공정이 필수적으로 요구된다. 그러나, 소스-드레인 전극(501,502)은 활성층(400)으로 산화물 반도체가 성막된 후, 활성층(400)의 상면에 적층 형성되기 때문에, 후 열처리 공정을 수행하게 되면, 활성층(400)으로 적용되는 산화물 반도체에 열적 손상이 발생하게 된다.
따라서, 일반적으로 전도성 산화물 투명 전극의 경우, 산화물 반도체 물질의 열적 손상을 방지하기 위해 열처리 공정을 수행하지 않은 상태로 성막되고, 이에 따라 비정질 구조로 형성된다. 이러한 비정질 구조의 전도성 산화물 소스-드레인 전극(501,502)은 그 전기적 특성 및 광학적 특성의 한계를 나타내기 때문에, 대면적화 및 투명 디스플레이의 스위칭 기능에 제한을 갖게 되는 등의 문제가 있었다.
본 발명은 종래 기술의 문제점을 해결하기 위해 발명한 것으로서, 본 발명의 목적은 활성층으로 산화물 반도체가 적용된 투명 박막 트랜지스터의 소스 전극 및 드레인 전극에 대해 산화물층과 금속층이 상하 적층된 2층 구조로 형성함으로써, 소스 전극 및 드레인 전극이 활성층과 함께 산화물-금속-산화물 3층 구조를 이루도록 하고, 이에 따라 반사방지 효과를 통한 투과도 향상 및 전기적인 특성을 향상시킬 수 있는 투명 박막 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 소스 전극 및 드레인 전극에 대해 ITO와 같은 투명 전극 또는 3층 구조의 다층 투명 전극이 아닌 2층 구조로 형성함으로써, 투과도 및 전기적 특성을 향상시킬 수 있을 뿐만 아니라 제조 공정이 단순하여 비용이 절감되고 더욱 용이하게 제작할 수 있으며, 전체적인 두께를 더욱 박막화할 수 있는 투명 박막 트랜지스터를 제공하는 것이다.
본 발명의 또 다른 목적은 소스 전극 및 드레인 전극에 대해 산화물-금속 2층 구조로 형성하고 전도성 물질인 금속층이 활성층과 접촉하도록 함으로써, 소스 전극 및 드레인 전극과 활성층과의 전기적인 컨택 저항이 감소하여 전기적인 특성이 더욱 향상되는 투명 박막 트랜지스터를 제공하는 것이다.
본 발명은, 기판의 상면에 게이트 전극, 게이트 절연층, 활성층, 소스 전극 및 드레인 전극이 적층 형성되는 투명 박막 트랜지스터에 있어서, 상기 활성층은 산화물 반도체로 형성되고, 상기 소스 전극 및 드레인 전극은 산화물층과 금속층이 상하 적층된 형태의 2층 구조로 형성되며, 상기 소스 전극 및 드레인 전극의 금속층이 상기 활성층과 접촉하도록 배치되어, 상기 소스 전극 및 드레인 전극과 상기 활성층이 산화물-금속-산화물의 3층 구조를 이루도록 형성되는 것을 특징으로 하는 투명 박막 트랜지스터를 제공한다.
이때, 상기 소스 전극 및 드레인 전극의 산화물층은 전도체 물질 또는 반도체 물질로 적용될 수 있다.
또한, 상기 소스 전극 및 드레인 전극의 산화물층은 InSnO, InSnZnO, InZnO, InGaO, AlZnO, GaZnO, AlGaZnO 중 어느 하나의 물질로 적용될 수 있다.
또한, 상기 소스 전극 및 드레인 전극의 산화물층은 상기 활성층의 산화물 반도체와 동일한 물질로 적용될 수 있다.
한편, 상기 소스 전극 및 드레인 전극의 산화물층의 두께는 상기 활성층의 두께와 동일하게 형성되는 것이 바람직하다.
이때, 상기 소스 전극 및 드레인 전극의 산화물층은 20~40 nm 두께로 형성될 수 있다.
또한, 상기 소스 전극 및 드레인 전극의 금속층은 Ag, Cu, Al, Au, Pt 중 어느 하나의 금속 물질로 형성될 수 있다.
또한, 상기 소스 전극 및 드레인 전극의 금속층은 8~20 nm 두께로 형성될 수 있다.
본 발명에 의하면, 활성층으로 산화물 반도체가 적용된 투명 박막 트랜지스터의 소스 전극 및 드레인 전극에 대해 산화물층과 금속층이 상하 적층된 2층 구조로 형성함으로써, 소스 전극 및 드레인 전극이 활성층과 함께 산화물-금속-산화물 3층 구조를 이루도록 하고, 이에 따라 반사방지 효과를 통한 투과도 향상 및 전기적인 특성을 향상시킬 수 있는 효과가 있다.
또한, 소스 전극 및 드레인 전극에 대해 ITO와 같은 투명 전극 또는 3층 구조의 다층 투명 전극이 아닌 2층 구조로 형성함으로써, 투과도 및 전기적 특성을 향상시킬 수 있을 뿐만 아니라 제조 공정이 단순하여 비용이 절감되고 더욱 용이하게 제작할 수 있으며, 전체적인 두께를 더욱 박막화할 수 있는 효과가 있다.
또한, 소스 전극 및 드레인 전극에 대해 산화물-금속 2층 구조로 형성하고 전도성 물질인 금속층이 활성층과 접촉하도록 함으로써, 소스 전극 및 드레인 전극과 활성층과의 전기적인 컨택 저항이 감소하여 전기적인 특성이 더욱 향상되는 효과가 있다.
도 1은 종래 기술에 따른 일반적인 투명 박막 트랜지스터의 구조를 개략적으로 도시한 단면도,
도 2는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 구조를 개략적으로 도시한 단면도,
도 3은 본 발명의 일 실시예에 따른 다층 구조의 투명 전극에 대한 투과도 향상 원리를 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 적층 구조에 따른 투과도 변화 상태에 대한 실험 결과를 나타내는 그래프,
도 5는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 투과도 상태에 대한 실험 결과를 나타내는 그래프,
도 6은 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 실제 단면 구조를 나타내는 사진,
도 7은 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 소스-드레인 전극의 두께 변화에 따른 투과도 특성을 나타내는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 구조를 개략적으로 도시한 단면도,
도 3은 본 발명의 일 실시예에 따른 다층 구조의 투명 전극에 대한 투과도 향상 원리를 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 적층 구조에 따른 투과도 변화 상태에 대한 실험 결과를 나타내는 그래프,
도 5는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 투과도 상태에 대한 실험 결과를 나타내는 그래프,
도 6은 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 실제 단면 구조를 나타내는 사진,
도 7은 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 소스-드레인 전극의 두께 변화에 따른 투과도 특성을 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 구조를 개략적으로 도시한 단면도이고, 도 3은 본 발명의 일 실시예에 따른 다층 구조의 투명 전극에 대한 투과도 향상 원리를 설명하기 위한 도면이고, 도 4는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 적층 구조에 따른 투과도 변화 상태에 대한 실험 결과를 나타내는 그래프이고, 도 5는 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 투과도 상태에 대한 실험 결과를 나타내는 그래프이고, 도 6은 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 실제 단면 구조를 나타내는 사진이고, 도 7은 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 소스-드레인 전극의 두께 변화에 따른 투과도 특성을 나타내는 그래프이다.
먼저, 투명 박막 트랜지스터는 종래 기술에서 설명한 바와 같이 기판(100)의 상면에 게이트 전극(200)이 형성되고, 게이트 전극(200)의 상면에 절연층(300)이 형성되며, 절연층(300)의 상면에 채널층으로 작용하는 활성층(400)이 형성되고, 활성층(400)의 상면에 접촉하도록 소스 전극(501) 및 드레인 전극(502)이 상호 이격 형성되는 방식으로 구성된다. 물론, 이러한 투명 박막 트랜지스터는 바텀 게이트(bottom gate) 방식으로 이와 달리 게이트 전극(200)이 최상층에 위치하는 방식으로 반대 순서로 적층 형성될 수도 있는 등 다양한 배치 구조를 가질 수 있으나, 여기서는 바텀 게이트 방식을 기준으로 설명한다.
본 발명의 일 실시예에 따른 투명 박막 트랜지스터는 일반적인 투명 박막 트랜지스터와 마찬가지로 활성층(400)으로 산화물 반도체가 적용되고, 산화물 반도체는 In-Ga-Zn-O, Zn-Sn-O, ZnO, SnO, InZnO, InO, Al-Zn-Sn-O 등이 사용될 수 있다. 한편, 절연층(300)은 SiO2, SiON, SiN, Al2O3, Y2O3 와 같은 산화물이 사용될 수 있다.
소스 전극(501) 및 드레인 전극(502)은 도 2의 (b)에 도시된 바와 같이 산화물층(510)과 금속층(520)이 상하 적층된 형태의 2층 구조로 형성된다. 이때, 소스 전극(501) 및 드레인 전극(502)의 금속층(520)이 활성층(400)과 접촉하도록 배치되며, 이를 통해 소스 전극(501) 및 드레인 전극(502)과 활성층(400)은 산화물-금속-산화물의 3층 구조를 이루도록 구성된다.
즉, 본 발명의 일 실시예에 따른 소스 전극(501) 및 드레인 전극(502)은 하층부에 위치한 활성층(400)과 함께 산화물-금속-산화물 3층 적층 구조를 이룸으로써, 소스 전극(501) 및 드레인 전극(502)의 전기적 특성 및 투과도를 향상시킬 수 있고, 이에 따라 별도의 후 열처리 공정을 수행하지 않더라도 투명 디스플레이의 스위칭 기능을 정상적으로 수행할 수 있다.
좀 더 자세히 살펴보면, 종래 기술에서 살펴본 바와 같이 일반적으로 ITO와 같은 투명 전극은 후 열처리 공정을 수행해야 하는 문제가 있었는바, 이러한 후 열처리 공정의 문제점을 해결하기 위해 최근 들어서는 산화물-금속-산화물 구조를 갖는 다층 구조의 투명 전극이 개발되고 있다. 이러한 다층 구조의 투명 전극은 산화물-금속-산화물 3층 적층 구조를 통해 전기적 특성 및 투과도를 향상시킬 수 있는 특성을 나타낸다.
따라서, 투명 박막 트랜지스터의 소스 전극(501) 및 드레인 전극(502)에 이러한 다층 구조의 투명 전극을 적용하면, 도 2의 (a)에 도시된 바와 같이 소스 전극(501) 및 드레인 전극(502)을 산화물(510)-금속(520)-산화물(530)의 3층 구조를 갖는 형태로 형성할 수 있다. 현재 개발되고 있는 다층 구조의 투명 전극은 주로 ITO/Ag/ITO, ITO/Cu/ITO, AZO/Ag/AZO, GZO/Ag/GZO, IZO/Ag/IZO, IZTO/Ag/IZTO의 성분으로 구성되고 있는바, 여전히 인듐주석산화물(ITO)을 사용하거나 전도성이 있는 고가의 투명 산화물(AZO, GZO)을 사용하며, 제조 공정 또한 용이하지 않다는 등의 문제가 있었다.
본 발명의 일 실시예에 따른 투명 박막 트랜지스터는 소스 전극(501) 및 드레인 전극(502)에 대해 산화물-금속 2층 구조를 이루도록 하고, 금속층(520)이 활성층(400)에 접촉하도록 함으로써, 소스 전극(501) 및 드레인 전극(502)이 활성층(400)과 함께 산화물-금속-산화물 3층 구조를 이루도록 구성된다.
이때, 소스 전극(501) 및 드레인 전극(502)의 산화물층(510)은 전도체 물질 또는 반도체 물질이 적용될 수 있으며, InSnO, InSnZnO, InZnO, InGaO, AlZnO, GaZnO, AlGaZnO 중 어느 하나의 물질로 적용될 수 있다. 또한, 활성층(400)의 산화물 반도체와 동일한 물질로 적용될 수 있으며, 예를 들면, 활성층(400)과 동일한 물질로 In-Ga-Zn-O, Zn-Sn-O, ZnO, SnO, InZnO, InO, Al-Zn-Sn-O 중 어느 하나의 물질로 적용될 수 있다.
한편, 소스 전극(501) 및 드레인 전극(502)의 금속층(520)은 Ag, Cu, Al, Au, Pt 중 어느 하나의 금속 물질로 형성될 수 있다.
이와 같은 구조에 따라 본 발명의 일 실시예에 따른 투명 박막 트랜지스터는 소스 전극(501) 및 드레인 전극(502)에 대해 별도의 3층 구조를 갖는 다층 투명 전극으로 적용하는 것이 아니고, 단순히 산화물-금속의 2층 구조로 형성한 후, 활성층(400)과 함께 산화물-금속-산화물 3층 구조를 이루도록 함으로써, 두께를 더 얇게 형성할 수 있고, 제작 공정을 단순화할 수 있으며, 특히, 별도의 후 열처리 공정이 없이도 정상적이고 안정적인 품질을 유지할 수 있다.
한편, 이와 같이 산화물-금속-산화물 3층 구조를 통한 투과도 향상 원리를 살펴보면, 도 3에 도시된 바와 같이 산화물(20)-금속(30)-산화물(40) 3층 구조의 다층 투명 전극으로 조사된 빛(L)은 다층 투명 전극에서 반사(R), 흡수(A), 투과(T)하는 성분으로 구성되는데, 다층 투명 전극으로 조사되는 빛의 양은 일정하기 때문에 다층 투명 전극에서 반사되는 빛의 양을 최소화함으로써, 투과도를 높일 수 있다. 다층 투명 전극을 구성하는 하부 산화물층(20), 금속층(30) 및 상부 산화물층(40)의 두께를 달리하여 반사되는 빛의 양을 최소화하는 효과를 반사방지 효과(Antireflection Effect)라 하며, 이러한 반사방지 효과를 통해 3층 구조의 다층 투명 전극에서 빛의 투과도가 향상된다. 특히, 각 층의 두께를 적절하게 조절함으로써, 400nm 내지 700nm의 가시광선 영역에서 높은 투과성을 갖도록 하는 것이 바람직하다.
도 4에는 투명 박막 트랜지스터의 각 층을 적층함에 따라 변화하는 투과도 상태가 도시되는데, 유리 기판(100)을 기준으로, ITO의 게이트 전극(200), Al2O3의 절연층(300), ZTO의 활성층(400)이 적층됨에 따라 전체적으로 투과도가 저하됨을 알 수 있다. 특히, 활성층(400)이 적층됨에 따라 400nm 내지 700nm의 가시광선 영역에서 투과도가 현저히 저하됨을 알 수 있다.
도 5에는 (1) 소스 전극(501) 및 드레인 전극(502)에 대해 산화물(ZTO)-금속(Ag)-산화물(ZTO) 3층 구조인 경우와, (2) 산화물(ZTO)-금속(Ag) 2층 구조인 경우에 대한 투과도를 비교하여 나타낸 그래프가 도시되며, 소스 전극(501) 및 드레인 전극(502)을 금속(Ag)으로 적용한 경우를 기준으로 (1),(2) 경우 모두 투과도가 크게 향상되지만, 본 발명의 일 실시예에 따른 산화물(ZTO)-금속(Ag) 2층 구조인 경우 전체적으로 투과도가 더욱 향상되며, 특히, 400nm 내지 700nm의 가시광선 영역에서 투과도 향상 정도가 더욱 증가함을 알 수 있다.
도 6의 (a)에는 소스 전극(501) 및 드레인 전극(502)을 산화물(ZTO)-금속(Ag)-산화물(ZTO) 3층 구조로 형성한 내부 단면 구조를 현미경으로 확대 촬영한 사진이 도시되고, 도 6의 (b)에는 소스 전극(501) 및 드레인 전극(502)을 산화물(ZTO)-금속(Ag) 2층 구조로 형성한 내부 단면 구조를 현미경으로 확대 촬영한 사진이 도시된다. 이때, 각 층은 모두 동일한 방식의 스퍼터링 공정을 통해 형성하였다.
도 6에 나타난 바와 같이 소스 전극(501) 및 드레인 전극(502)을 산화물(ZTO)-금속(Ag) 2층 구조로 형성한 경우, 각 층이 더욱 균일하게 형성됨을 알 수 있고, 특히, 2층 구조인 경우 금속층(520)이 활성층(400)과 직접 접촉하기 때문에, 소스 전극(501) 및 드레인 전극(502)과 활성층(400)과의 컨택 저항이 상대적으로 감소하여 소스 전극(501) 및 드레인 전극(502)의 전기적 특성이 더욱 향상된다.
즉, 3층 구조인 경우, 활성층(400)과 소스 전극(501) 및 드레인 전극(502)의 하부 산화물층(ZTO)이 접촉하는 구조로 형성되기 때문에, 하부 산화물층(ZTO)이 전기적인 저항으로 작용하여 소스 전극(501) 및 드레인 전극(502)의 전기적 특성을 저하시키는 요소로 작용하게 된다. 이에 반해, 본 발명의 일 실시예에 따라 소스 전극(501) 및 드레인 전극(502)을 산화물(ZTO)-금속(Ag) 2층 구조로 형성하게 되면, 전도성 물질인 금속층(Ag)이 활성층(400)과 접촉하게 되므로, 소스 전극(501) 및 드레인 전극(502)과 활성층(400)과의 전기적인 컨택 저항이 상대적으로 감소하게 되고, 이에 따라 소스 전극(501) 및 드레인 전극(502)의 전기적 특성이 더욱 향상된다.
한편, 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 소스 전극(501) 및 드레인 전극(502)은 전술한 바와 같이 산화물층(510) 및 금속층(520)의 두께를 적절히 조절하여 투과도를 가시광선 영역에서 더욱 향상시키는 것이 바람직한데, 이를 위해 산화물층(510)의 두께는 활성층(400)의 두께와 동일하게 형성되는 것이 바람직하며, 이를 통해 소스 전극(501) 및 드레인 전극(502)과 활성층(400)이 하나의 산화물-금속-산화물 3층 구조를 대칭적으로 이룰 수 있고, 이에 따라 투과도가 더욱 향상된다. 이 경우, 산화물층(510)의 두께는 본 발명의 일 실시예에 따라 20~40 nm 두께로 형성될 수 있다. 또한, 이 경우, 소스 전극(501) 및 드레인 전극(502)의 금속층(520)은 8~20 nm 두께로 형성될 수 있다.
도 7에는 소스 전극(501) 및 드레인 전극(502)과 활성층(400)이 이루는 산화물-금속-산화물 3층 구조에 대해, 각 층의 두께를 변화시켜가며 투과도 변화를 측정한 결과 그래프가 도시되는데, 도 7에 도시된 바와 같이 O/M/O(산화물(O:Oxide)/금속(M:Metal)/산화물(O:Oxide)) 구조에서 소스 전극(501) 및 드레인 전극(502)의 산화물층(510)과 활성층(400)의 두께가 동일한 경우 전체적으로 가장 높은 투과도를 갖는 것으로 나타났다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 게이트 전극
300: 절연층 400: 활성층
501: 소스 전극 502: 드레인 전극
510: 산화물층 520: 금속층
300: 절연층 400: 활성층
501: 소스 전극 502: 드레인 전극
510: 산화물층 520: 금속층
Claims (8)
- 기판의 상면에 게이트 전극, 게이트 절연층, 활성층, 소스 전극 및 드레인 전극이 적층 형성되는 투명 박막 트랜지스터에 있어서,
상기 활성층은 산화물 반도체로 형성되고,
상기 소스 전극 및 드레인 전극은 산화물층과 금속층이 상하 적층된 형태의 2층 구조로 형성되며,
상기 소스 전극 및 드레인 전극의 금속층이 상기 활성층과 접촉하도록 배치되어, 상기 소스 전극 및 드레인 전극과 상기 활성층이 산화물-금속-산화물의 3층 구조를 이루도록 형성되고,
상기 소스 전극 및 드레인 전극의 산화물층은 상기 활성층의 산화물 반도체와 동일한 물질로 적용되며,
상기 소스 전극 및 드레인 전극의 산화물층의 두께는 상기 활성층의 두께와 동일한 두께로 형성되는 것을 특징으로 하는 투명 박막 트랜지스터.
- 제 1 항에 있어서,
상기 소스 전극 및 드레인 전극의 산화물층은 전도체 물질 또는 반도체 물질로 적용되는 것을 특징으로 하는 투명 박막 트랜지스터.
- 제 2 항에 있어서,
상기 소스 전극 및 드레인 전극의 산화물층은 InSnO, InSnZnO, InZnO, InGaO, AlZnO, GaZnO, AlGaZnO 중 어느 하나의 물질로 적용되는 것을 특징으로 하는 투명 박막 트랜지스터.
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 소스 전극 및 드레인 전극의 산화물층은 20~40 nm 두께로 형성되는 것을 특징으로 하는 투명 박막 트랜지스터.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 소스 전극 및 드레인 전극의 금속층은 Ag, Cu, Al, Au, Pt 중 어느 하나의 금속 물질로 형성되는 것을 특징으로 하는 투명 박막 트랜지스터.
- 제 7 항에 있어서,
상기 소스 전극 및 드레인 전극의 금속층은 8~20 nm 두께로 형성되는 것을 특징으로 하는 투명 박막 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120147827A KR101412408B1 (ko) | 2012-12-17 | 2012-12-17 | 투명 박막 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120147827A KR101412408B1 (ko) | 2012-12-17 | 2012-12-17 | 투명 박막 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140078453A KR20140078453A (ko) | 2014-06-25 |
| KR101412408B1 true KR101412408B1 (ko) | 2014-06-27 |
Family
ID=51130064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120147827A KR101412408B1 (ko) | 2012-12-17 | 2012-12-17 | 투명 박막 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101412408B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101689852B1 (ko) * | 2015-06-16 | 2016-12-26 | 광주과학기술원 | 그리드 패턴 구조를 포함하는 다층 투명전극 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070035373A (ko) * | 2005-09-27 | 2007-03-30 | 삼성에스디아이 주식회사 | 투명박막 트랜지스터 및 그 제조방법 |
| KR100982395B1 (ko) | 2007-04-25 | 2010-09-14 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| JP2011100991A (ja) | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011124561A (ja) * | 2009-11-13 | 2011-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
2012
- 2012-12-17 KR KR1020120147827A patent/KR101412408B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070035373A (ko) * | 2005-09-27 | 2007-03-30 | 삼성에스디아이 주식회사 | 투명박막 트랜지스터 및 그 제조방법 |
| KR100982395B1 (ko) | 2007-04-25 | 2010-09-14 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| JP2011100991A (ja) | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011124561A (ja) * | 2009-11-13 | 2011-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140078453A (ko) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7212749B2 (ja) | 表示装置 | |
| US9379249B2 (en) | Thin-film transistor, method for manufacturing the same and display device comprising the same | |
| KR102070268B1 (ko) | 반도체 장치 | |
| US8283666B2 (en) | Thin film transistor array substrate and method of fabricating the same | |
| TWI543379B (zh) | 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ射線感測器以及ｘ射線數位攝影裝置 | |
| KR102418493B1 (ko) | 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| JP5824536B2 (ja) | 半導体装置およびその製造方法 | |
| TWI559555B (zh) | 薄膜電晶體及其製造方法 | |
| JP5824534B2 (ja) | 半導体装置およびその製造方法 | |
| TW201104869A (en) | Semiconductor device, method for manufacturing the same, and electronic device having the same | |
| TWI570938B (zh) | 半導體裝置及該半導體裝置的製造方法 | |
| TW201224620A (en) | Pixel structure and manufactrung method thereof | |
| CN105765729B (zh) | 半导体装置 | |
| TW201705487A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| TW201005950A (en) | Thin film transistor and method of manufacturing the same | |
| JP2020174174A (ja) | 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法 | |
| KR20160073923A (ko) | 박막트랜지스터 어레이 기판 | |
| WO2017159613A1 (ja) | アクティブマトリクス基板 | |
| JP5824535B2 (ja) | 半導体装置およびその製造方法 | |
| TW201403815A (zh) | 電晶體與其製造方法 | |
| WO2014084051A1 (ja) | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ | |
| KR101849268B1 (ko) | 빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법 | |
| KR101412408B1 (ko) | 투명 박막 트랜지스터 | |
| WO2013151002A1 (ja) | 半導体装置およびその製造方法 | |
| TWI518791B (zh) | 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 5 |