TWI518791B - 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置 - Google Patents

氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置 Download PDF

Info

Publication number
TWI518791B
TWI518791B TW100130215A TW100130215A TWI518791B TW I518791 B TWI518791 B TW I518791B TW 100130215 A TW100130215 A TW 100130215A TW 100130215 A TW100130215 A TW 100130215A TW I518791 B TWI518791 B TW I518791B
Authority
TW
Taiwan
Prior art keywords
thin film
oxide semiconductor
film
semiconductor thin
heat treatment
Prior art date
Application number
TW100130215A
Other languages
English (en)
Other versions
TW201216374A (en
Inventor
高田真宏
望月文彥
濱威史
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201216374A publication Critical patent/TW201216374A/zh
Application granted granted Critical
Publication of TWI518791B publication Critical patent/TWI518791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置
本發明係關於氧化物半導體薄膜之製造方法及氧化物半導體薄膜，以及具備氧化物半導體薄膜的薄膜電晶體。又，本發明係關於具備薄膜電晶體的顯示裝置、影像感測器及X射線感測器等之裝置。
近年來，將In-Ga-Zn-O系(IGZO系)的氧化物半導體薄膜使用在通道層的薄膜電晶體之開發極為盛行(專利文獻1～5等)。由於氧化物半導體薄膜係可低溫成膜，且呈現比非晶矽還高的移動率，並且相對於可目光呈透明，故可在塑膠板或薄膜等之基板上形成撓性的透明薄膜電晶體。
在專利文獻1～4中，從各種觀點分別規定IGZO系的組成比之較佳範圍。
專利文獻5中報告在將氧化物半導體使用在活性層(通道層)的TFT中，移動率或ON‧OFF比的變動原因在於活性層所含有之水分量不同。
專利文獻5中，規定在將具備氧化物半導體層的TFT實用化時，在實用上不成問題的水分取入量之上限。
另一方面，在一般的認知上，要將IGZO系非晶質氧化物半導體薄膜適用於薄膜電晶體之際，有必要施以350℃～400℃左右的後續退火處理以改善元件的穩定性(臨界值移位等)。
[先前技術文獻] [專利文獻]
[專利文獻1]特許第4170454號公報
[專利文獻2]特開2007-281409號公報
[專利文獻3]特表2009-533884號公報
[專利文獻4]特開2009-253204號公報
[專利文獻5]特開2008-283046號公報
現在，由於對在耐熱性低的樹脂基板上形成有薄膜電晶體(TFT)的撓性TFT之需求高漲，故有關在成膜後為改善電氣特性所進行之後續退火處理方面，被要求以樹脂基板等所能承受300℃以下之較低的退火溫度達成特性改善。又，亦有裝置的大面積化之要求，要求大面積具有均一的電氣特性之氧化物半導體薄膜而得以大面積形成特性均一的TFT。
然而，一般的組成之IGZO膜會因為低溫退火處理而驟然地引發低電阻化，難以用作半導體膜。將成膜時的氧分壓設成極高，即使在低溫退火引起低電阻化亦可獲得具有半導體領域的電阻率的膜，但電阻率對退火溫度極為敏感，所以即便退火溫度僅有數℃的差異，電氣特性仍會大不相同而使再現性不佳，特別是在欲形成大面積裝置的情況，會有所謂因面內的退火溫度不均而無法獲得具均一特性的裝置之問題。
本發明係有鑒於上述事情而完成者，目的在於弄清楚IGZO系氧化物半導體薄膜中不因低溫退火而引發低電阻化，且成膜時的電阻值和低溫退火後的電阻值可成為同等之組成，提供一種再現性高，適合製作大面積裝置，特別是撓性裝置的IGZO系氧化物薄膜之製造方法。又，本發明之目的在於提供一種面內之特性不均情況少的薄膜電晶體及具備薄膜電晶體之裝置。
本發明者係發現藉由採用Ga組成比高於一般所用的IGZO材料之IGZO膜，可極力抑制低溫退火前後的電阻率變化量。又，發現若低溫退火時之退火溫度為300℃以下的範圍，則就算退火溫度有些許變化，退火後的電阻率仍會與退火前的電阻率同等。本發明係依據彼等的知識見解而完成者。
本發明的氧化物半導體薄膜之製造方法之特徵為包含：成膜滿足以In、Ga、Zn及O作為主要構成元素、組成比為11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3的氧化物半導體薄膜之成膜步驟；及在氧化性環境中對前述氧化物半導體薄膜施作100℃以上300℃以下的熱處理之熱處理步驟，且以前述熱處理步驟後之前述氧化物半導體薄膜的電阻率成為1Ωcm以上1×106Ωcm以下的方式設定前述成膜步驟中之成膜條件及前述熱處理步驟中之熱處理條件。
在此，所說的「主要構成元素」是意味著，In、Ga、Zn、O的總和對總構成元素的比例是98%以上。又，前述電阻率係設成在室溫(20℃)下的電阻率。
「氧化性環境」係意味著包含氧、臭氧、氧自由基等之環境。
較佳為，前述成膜步驟中，係進一步成膜滿足前述組成比為3/4≦Ga/(In+Ga)≦9/10者以作為前述氧化物半導體薄膜。
此外，本說明書中所謂的成膜步驟係指包含在薄膜形成後為控制膜的電阻率而因應需求對膜所施作的處理(但熱處理除外)，所謂的前述成膜條件係指包含膜形成時的條件和因應該需求所對膜施作的處理之條件。
又，所謂前述熱處理條件，具體而言係指熱處理溫度、熱處理環境及處理時間等。
前述熱處理的溫度較佳為設成100℃以上200℃以下。
較佳為，前述熱處理步驟前之前述氧化物半導體薄膜的電阻率係與該熱處理步驟後之電阻率同等。
在此，所謂的「同等」係指當設熱處理步驟前的電阻率為ρa，設熱處理步驟後的電阻率為ρb時，兩電阻率的關係為0.1ρa≦ρb≦10ρa者。
較佳為，前述成膜步驟中，藉由濺鍍方式成膜前述氧化物半導體薄膜。
本發明的氧化物半導體薄膜係採用本發明的氧化物半導體薄膜之製造方法所製作之以In、Ga、Zn及O為主要構成元素的氧化物半導體薄膜，其特徵為：滿足組成比為11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3且電阻率為1Ωcm以上1×106Ωcm以下。
本發明的薄膜電晶體係於基板上具有活性層、源極電極、汲極電極、閘極絕緣膜及閘極電極的薄膜電晶體，其特徵為：前述活性層是由本發明的氧化物半導體薄膜所構成者。
本發明的薄膜電晶體係以前述基板是具可撓性者較佳。
本發明的顯示裝置之特徵為具備本發明的薄膜電晶體。
本發明影像感測器之特徵為具備本發明的薄膜電晶體。
本發明的X射線感測器之特徵為具備本發明的薄膜電晶體。
依據本發明的氧化物半導體薄膜之製造方法，係成膜滿足以In、Ga、Zn及O作為主要構成元素、組成比為11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3的氧化物半導體薄膜，此組成比的半導體薄膜在之後的熱處理步驟中不會驟然地引發低電阻化，可容易大面積地形成具均一的電阻率之氧化物半導體薄膜。亦即，依據本發明之製造方法，藉由成膜已控制組成的IGZO系氧化物半導體薄膜且施行低溫退火處理，可獲得不受退火溫度不均之影響而呈再現性、大面積之均一性優異的氧化物半導體薄膜。
以往所知的一般組成比In:Ga:Zn=1:1:1的IGZO氧化物半導體薄膜，其電阻率會因為在300℃以下的低溫退火時之溫度不均而產生大的變化，所以難以獲得具有所期望之電阻率的氧化物半導體薄膜。亦即，In:Ga:Zn=1:1:1的組成比之IGZO膜在300℃以下的低溫施行退火之際驟然地產生低電阻化，由於其電阻值對退火溫度極為敏感，所以即便是退火溫度稍有差異，特性即無法再現，又，在退火時面內有溫度不均的情況，造成在面內產生電氣特性不均。因此以往在使用In:Ga:Zn=1:1:1的氧化物半導體薄膜之情況是施作在更高溫下的退火處理。然而，當高溫退火處理成為必要時，則基板或電極材料、絕緣膜材料之材料選擇幅度顯著降低。
另一方面，依據本發明之製造方法，能以300℃以下的熱處理作成面內的電氣特性均一者，故能增大基板等之材料選擇幅度，特別是若熱處理溫度設成200℃以下，則能採用耐熱性低的樹脂基板，容易應用於撓性裝置。
採用有藉本發明之製造方法獲得的氧化物半導體薄膜之薄膜電晶體可作成大面積具有均一特性者。
以下，針對本發明的氧化物半導體薄膜之製造方法、薄膜電晶體及具備薄膜電晶體之裝置的實施形態作說明。
＜氧化物半導體薄膜之製造方法＞
藉由本發明的氧化物半導體薄膜之製造方法所製造之氧化物半導體薄膜之特徵為：係以In、Ga、Zn及O為主要構成元素的氧化物半導體薄膜，滿足組成比為11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3且在室溫(20℃)的電阻率是1Ωcm以上1×106Ωcm以下的IGZO膜。更佳為3/4≦Ga/(In+Ga)≦9/10。
氧化物半導體薄膜係以非晶質者較佳。若為非晶質膜，則容易大面積形成均一的膜，由於不存在像多結晶的粒界，故容易抑制元件特性的不均。
氧化物半導體層是否為非晶質，可利用X射線繞射測定來確認。亦即在藉由X射線繞射測定未檢出呈現結晶構造的明確峰值之情況，可判斷其氧化物半導體層是非晶質。
此外，在此，薄膜係指1nm以上10μm以下程度者。
本發明的氧化物半導體薄膜之製造方法之特徵為包含：成膜滿足以In、Ga、Zn及O作為主要構成元素、組成比為11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3的氧化物半導體薄膜之成膜步驟；及在氧化性環境中對該成膜的氧化物半導體薄膜施作100℃以上300℃以下的熱處理之熱處理步驟，且以熱處理步驟後之氧化物半導體薄膜在室溫下的電阻率成為1Ωcm以上1×106Ωcm以下的方式設定成膜步驟中之成膜條件及熱處理步驟中之熱處理條件。
茲說明本發明之具體的氧化物半導體薄膜之製造方法。
(成膜步驟)
氧化物半導體薄膜之成膜，例如可使用濺鍍法。
在成膜步驟中採用濺鍍法成膜滿足以In、Ga、Zn及O作為主要構成元素、組成比為11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3的氧化物半導體薄膜之方法方面，可以是所成膜之IGZO膜中的In,Ga,Zn組成比能成為如上述範圍那樣的複合氧化物標靶之單獨濺鍍，亦可以是In、Ga、Zn，或者，彼等的氧化物或組合彼等的複合氧化物標靶作使用的共濺鍍。共濺鍍的情況為，調整投入於標靶的電力比，藉以調整組成比。
利用濺鍍法之成膜的成膜條件為，例如，將成膜時之成膜室內的壓力設成0.4Pa，成膜室內的氧分壓設成5×10-4Pa來進行。
上述組成範圍的IGZO膜，由於成膜後的電阻率和低溫退火後的電阻率同等，所以藉由調整成膜時的氧分壓，變得能任意地選擇低溫退火後的電阻率。
於是，為了控制所獲得之膜的電阻率(導電率)，係任意地控制成膜時之成膜室內的氧分壓。此外，成膜時的氧分壓係在5×10-3Pa以下，因應所期望的組成及成膜時之成膜室內的壓力作控制。作為控制成膜室內的氧分壓之手法，亦可為變化導入於成膜室內的O2氣體量之方法，亦可為變化氧自由基、臭氧氣體的導入量之方法。若提高氧分壓，則能降低氧化物半導體薄膜的導電率，若降低氧分壓，則使膜中的氧缺陷增加而能提高氧化物半導體薄膜的導電率。
此外，在即使是停止導入氧氣的情況電阻仍高的情況，亦可導入H2或N2等之還原性氣體，以增加膜中的氧缺陷。
又，成膜中的基板溫度亦可因應基板而任意地選擇，但在使用撓性基板的情況，基板溫度以較接近室溫者為宜。
(熱處理步驟)
熱處理步驟(後續退火處理步驟)是在100℃以上300℃以下進行。作為形成薄膜的基板，在是使用樹脂基板等之耐熱性低的可撓性基板之情況，以設成100℃以上200℃以下較佳。若為100℃以上300℃以下，則未使膜中的氧缺損量變化，因而退火前後的膜之電阻率變化變小。若為100℃以上200℃以下，則容易適用於耐熱性低的樹脂基板。
熱處理時間倒無特別限定，但考慮膜溫度變均一所需的時間等，至少保持10分鐘以上較佳。
退火處理中的環境設成氧化性環境較佳。特別是若在大氣中退火則生產成本亦低，故更佳。當在還原性環境中進行退火處理時，氧化物半導體中的氧會脫落而產生過剩載體，退火步驟前後的電阻率之變化量容易增大而容易引起電氣特性不均，故不如所期。
本發明的重點在於：發現在IGZO系氧化物半導體薄膜中，低溫退火時之電阻率變化極小的組成領域。亦即，以上述組成範圍成膜的IGZO膜幾乎沒有在低溫退火時引發低電阻化(伴隨加熱而低電阻化，並在降溫時維持其低電阻化後的電阻率之狀態)的情況，低溫退火前後之電阻率的變化量非常小。所謂的低溫退火前後電阻率變化量小，幾乎未受因退火溫度之差異所影響，係意味著只要在成膜時成膜具任意的電阻率之IGZO膜，則能在未精密地控制退火溫度之下，獲得退火後具有所期望的電阻率之IGZO膜，電氣特性的設計變容易。又，特別是在形成大面積裝置之際，以均一的退火溫度對大面積施作熱處理非常困難，但無需精密控制退火溫度，因而能利用較簡便的退火裝置獲得具有均一的電氣特性之氧化物半導體薄膜。由於能以低溫退火形成裝置，所以能使製造成本降低，且亦能朝向耐熱性低的樹脂基板等形成，故容易應用於撓性裝置。
如同上述，依據本發明的IGZO系氧化物半導體薄膜之製造方法可抑制製作成本，可獲得在低溫退火後電氣特性之面內均一性非常高的氧化物半導體薄膜，這樣的半導體薄膜有助於作為適用大面積裝置的薄膜電晶體之活性層。
＜薄膜電晶體＞
圖1(A)至(D)係顯示本發明之第1～第4實施形態的薄膜電晶體1～4之構成的示意剖面圖。在圖1(A)～(D)的各薄膜電晶體中，共通的要素賦與相同符號。
本發明的實施形態之薄膜電晶體1～4係在基板11上具有活性層12、源極電極13、汲極電極14、閘極絕緣膜15及閘極電極16而成，在活性層12方面，備有上述之本發明的氧化物半導體薄膜。
圖1(A)所示的第1實施形態之薄膜電晶體1係頂閘極-頂接觸型的電晶體，圖1(B)所示的第2實施形態之薄膜電晶體2係頂閘極-底接觸型的電晶體，圖1(C)所示的第3實施形態之薄膜電晶體3係底閘極-頂接觸型的電晶體，圖1(D)所示的第4實施形態之薄膜電晶體4係底閘極-底接觸型的電晶體。
圖1(A)～(D)所示的實施形態中閘極、源極和汲極電極之對氧化物半導體層的配置雖不同，但被賦予相同符號的各要素之機能係相同，可適應同樣的材料。
以下，針對各構成要素進行詳述。
(基板)
有關用以形成薄膜電晶體1的基板11之形狀、構造及大小等並無特別限制，可因應目的作適當選擇。基板的構造可為單層構造，亦可為積層構造。
作為基板11，例如，可使用由YSZ(釔安定化鋯)或玻璃等之無機材料、樹脂或樹脂複合材料等構成的基板。
其中考量輕量及具可撓性時，以由樹脂或樹脂複合材料所構成的基板較佳。具體而言，可使用由聚對苯二甲酸丁二酯、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚對萘二甲酸丁二酯、聚苯乙烯、聚碳酸酯、聚碸、聚醚碸、聚芳香酯、烯丙基二甘醇碳酸酯、聚醯胺、聚醯亞胺、聚醯胺醯亞胺、聚醚醯亞胺、聚苯唑、聚苯硫醚、多環烯烴、降烯樹脂、聚三氟氯乙烯等之氟樹脂、液晶聚合物、丙烯酸樹脂、環氧樹脂、聚矽氧樹脂、離子聚合物樹脂、氰酸酯樹脂、交聯反丁烯二酸二酯、環狀聚烯烴、芳香族醚、馬來醯亞胺一環烯、纖維素、環氧硫化物化合物等之合成樹脂所構成的基板、由已提及之合成樹脂等和氧化矽粒子之複合塑膠材料所構成的基板、由已提及之合成樹脂等和金屬奈米粒子、無機氧化物奈米粒子或無機氮化物奈米粒子等之複合塑膠材料所構成的基板、由已提及之合成樹脂等和碳纖維或奈米碳管之複合塑膠材料所構成的基板、由已提及之合成樹脂等和玻璃碎片、玻璃纖維或玻璃珠之複合塑膠材料所構成的基板、由已提及之合成樹脂等和具有黏土礦物或雲母衍生結晶構造的粒子之複合塑膠材料所構成的基板、在薄玻璃和已提及之任一合成樹脂之間具有至少1次的接合界面之積層塑膠基板、藉由交互地積層無機層和有機層(已提及之合成樹脂)而具有至少有1次以上的接合界面之障壁性能的複合材料所構成的基板、將不鏽鋼基板或不鏽鋼和異種金屬積層所成的金屬多層基板、鋁基板或表面施以氧化處理(例如陽極氧化處理)而提升表面絕緣性之帶有氧化皮膜的鋁基板等。
此外，作為樹脂基板，係以耐熱性、尺寸穩定性、耐溶劑性、電絕緣性、加工性、低通氣性，及低吸濕性等優異者較佳。
樹脂基板亦可具備用以防止水分、氧透過的氣體障壁層或用以提升樹脂基板的平坦性或與下部電極之密接性的底塗層等。
又，基板的厚度係50μm以上500μm以下較佳。基板的厚度為50μm以上時，基板自體的平坦性更提升。基板的厚度為500μm以下時，基板自體的可撓性更提升，作為撓性裝置用基板來使用更為容易。此外，由於具有充分的平坦性及可撓性的厚度是依構成基板的材料而異，故有必要因應基板材料來設定其厚度，該範圍大約在50μm-500μm。
(活性層)
在活性層12方面，備有以本發明之製造方法製造的氧化物半導體薄膜(以下，稱為氧化物半導體層12。)。亦即，氧化物半導體層12滿足以In、Ga、Zn及O作為主要構成元素、其組成比為11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3且在室溫(20℃)的電阻率是1Ωcm以上1×106Ωcm以下的IGZO膜。
氧化物半導體層12的膜厚從薄膜的平坦性及成膜時間的觀點而言，以5nm以上150nm以下者較佳。
氧化物半導體層12之成膜係如同上述可利用濺鍍等來進行。
(源極-汲極電極)
只要源極電極13和汲極電極14皆為具有高導電性者即可，並無特別限制，例如可將Al、Mo、Cr、Ta、Ti、Au、Ag等之金屬，Al-Nd，Ag合金，氧化錫，氧化鋅，氧化銦，氧化銦錫(ITO)，氧化鋅銦(IZO)等之金屬氧化物導電膜等作為單層或2層以上的積層構造來使用。
源極電極13和汲極電極14均能依據考慮到與例如印刷方式、塗布方式等之濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等之物理方式、CVD、電漿CVD法等之化學方式等中所使用的材料之適應性所適當選擇的方法進行成膜。
在以上述金屬構成源極電極13和汲極電極14的情況，當考慮到基於成膜性、蝕刻或掀離(lift-off)法的圖案化性及導電性等時，其厚度設成10nm以上1000nm以下較佳，設成50nm以上100nm以下更佳。
(閘極絕緣膜)
作為閘極絕緣膜15，以具有高絕緣性者較佳，例如可由SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等之絕緣膜，或至少含有2個以上彼等的化合物之絕緣膜等所構成。
閘極絕緣膜15係可依考慮與印刷方式、塗布方式等之濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等之物理方式、CVD、電漿CVD法等之化學方式等中使用的材料之適應性所適當選擇的方法來進行成膜。
此外，為降低漏電流及提升耐電壓性，閘極絕緣膜15需要具有足夠的厚度，但另一方面，厚度過大則會招致驅動電壓上昇。閘極絕緣膜15的厚度係因材質而異，但以10nm～10μm較佳，50nm～1000nm更佳，100nm～400nm特佳。
(閘極電極)
在閘極電極16方面，只要是具有高導電性者即可，並無特別限制，例如可將Al、Mo、Cr、Ta、Ti、Au、Ag等之金屬、Al-Nd、Ag合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等之金屬氧化物導電膜等作為單層或2層以上的積層構造來使用。
閘極電極16係可依考慮與例如印刷方式、塗布方式等之濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等之物理方式、CVD、電漿CVD法等之化學方式等中使用的材料之適應性所適當選擇的方法來進行成膜。
利用上述金屬構成閘極電極16的情況，當考慮到成膜性、基於蝕刻或掀離(lift-off)法的圖案化性及導電性等時，其厚度設成10nm以上1000nm以下較佳，設成50nm以上200nm以下更佳。
＜薄膜電晶體之製造方法＞
茲針對圖1(A)所示的頂閘極-頂接觸型的薄膜電晶體1之製造方法作簡單說明。
準備基板11，利用已提及之濺鍍法等成膜手法在基板11上成膜屬活性層的氧化物半導體薄膜12。此乃相當於已提及之本發明的氧化物半導體薄膜之製造方法中的IGZO膜之成膜步驟。
其次將氧化物半導體層12圖案化。圖案化係採用光刻及蝕刻方式進行。具體而言，在殘存的部分利用光刻形成光阻圖案，利用鹽酸、硝酸、稀硫酸、或磷酸、硝酸及乙酸的混合液等之酸溶液進行蝕刻而形成圖案。
此外，在氧化物半導體層12上，可於源極、汲極電極蝕刻時形成用以保護氧化物半導體層的保護膜。保護膜亦可和氧化物半導體層進行連續成膜，亦可在氧化物半導體層之圖案化後形成。
接著，在氧化物半導體層12之上形成用以形成源極-汲極電極13、14的金屬膜。
其次將金屬膜利用蝕刻或掀離(lift-off)法圖案化成規定的形狀，形成源極電極13和汲極電極14。此時，以同時將源極-汲極電極13、14及與彼等的電極(未圖示)連接之配線圖案化者較佳。
在形成源極-汲極電極13、14及配線後，形成閘極絕緣膜15，再針對閘極絕緣膜15，利用光刻及蝕刻進行規定形狀之圖案化。
在形成閘極絕緣膜15後，形成閘極電極16。電極膜成膜後，利用蝕刻或掀離(lift-off)法圖案化成規定的形狀，形成閘極電極16。此時，以同時將閘極電極16及閘極配線圖案化較佳。
(後續退火)
在閘極電極圖案化後實施熱處理(後續退火處理)。後續退火處理若是在氧化物半導體層12成膜之後，則程序上倒無特別限定，可在氧化物半導體成膜後隨即進行，亦可在電極、絕緣膜的成膜、圖案化全部結束後再進行。此外，該後續退火步驟也只有已提及之氧化物半導體薄膜的製造之熱處理步驟。
後續退火溫度係在100℃以上300℃以下的條件下進行，當考慮使用可撓性基板的情況時，以在100℃以上且200℃以下進行更佳。若為100℃以上300℃以下，由於沒有讓膜中的氧缺損量變化的情形，故退火前後之膜的電阻率變化變小。若為100℃以上200℃以下則容易適用於耐熱性低的樹脂基板。
又，後續退火中的環境設成氧化性環境較佳。當在還原性環境中施行後續退火時，氧化物半導體層中的氧會脫落而產生過剩載體，容易引起電氣特性不均。
透過以上的程序可製作圖1(A)所示的薄膜電晶體1。
本發明的薄膜電晶體之用途倒無特別限定，例如適合於作為電氣光學裝置的顯示裝置(例如液晶顯示裝置、有機EL(Electro Luminescence)顯示裝置、無機EL顯示裝置等)中的驅動元件。特別是由於特性的面內均一性高，故適合於大面積裝置。
再者，本發明的薄膜電晶體係使用Ga組成比高於一般IGZO材料的IGZO膜，因而光學能帶間隙較寬，其結果係能使可見光的短波長域(例如400nm左右)之光吸收降低，所以無需在電晶體設置遮光手段，生產處理簡便，且能將EL發光有效率地取出。
再者，本發明的薄膜電晶體係可適用在採用有樹脂基板且能以低溫處理製作的撓性顯示器等之裝置、CCD(Charge Coupled Device)、CMOS(Complementary Metal Oxide Semiconductor)等之影像感測器、X射線感測器等之各種感測器、MEMS(Micro Electro Mechanical System)等各種電子裝置中的驅動元件(驅動電路)。
採用有本發明的薄膜電晶體之本發明的顯示裝置及感測器均為特性之面內均一性高。此外，此處所說的「特性」，在顯示裝置的情況是指顯示特性，感測器的情況是指感度特性。
＜液晶顯示裝置＞
圖2中係顯示有關本發明的顯示裝置之一實施形態的液晶顯示裝置之一部分的概略剖面圖，圖3顯示其電氣配線的概略構成圖。
如圖2所示，本實施形態的液晶顯示裝置5係具備圖1(A)所示的頂閘極型的薄膜電晶體1、在被電晶體1的保護層54所保護之閘極電極16上被畫素下部電極55及其對向上部電極56包夾的液晶層57、及用以對應各畫素而發出不同色的RGB濾色器58，且TFT10的基板11側及濾色器58上分別具備偏光板59a、59b的構成。
又，如圖3所示，本實施形態的液晶顯示裝置5係具備相互平行之複數條閘極配線51、及與該閘極配線51交叉之相互平行的資料配線52。在此，閘極配線51和資料配線52係電氣絕緣。在閘極配線51和資料配線52之交叉部附近備有薄膜電晶體1。
薄膜電晶體1的閘極電極16連接於閘極配線51，薄膜電晶體1的源極電極13連接於資料配線52。又，薄膜電晶體1的汲極電極14係經由設置在閘極絕緣膜15的接觸孔19(導電體埋入於接觸孔19)而連接於畫素下部電極55。此畫素下部電極55係連同接地的對向電極56一起構成電容器53。
在圖2及圖3所示之本實施形態的液晶裝置中雖作成具備頂閘極型的薄膜電晶體者，但在本發明的顯示裝置即液晶裝置中所用的薄膜電晶體不限為頂閘極型，亦可為底閘極型的薄膜電晶體。
本發明的薄膜電晶體由於面內均一性、穩定性及可靠性非常高，所以適合於液晶顯示裝置中的大畫面化。又，由於本發明的薄膜電晶體藉由在低溫下的退火處理可製作具有充分特性者，故可使用樹脂基板(塑膠基板)作為基板，能提供大面積、均一、穩定且撓性的液晶顯示裝置。
＜X射線感測器＞
圖4中係顯示有關本發明的感測器之一實施形態的X射線感測器之一部分的概略剖面圖，圖5顯示其電氣配線的概略構成圖。
更具體言之，圖4係X射線感測器陣列的部分放大之概略剖面圖。本實施形態的X射線感測器7係建構成具備有形成在基板上的薄膜電晶體1及電容器70、形成在電容器70上的電荷收集用電極71、X射線變換層72、以及上部電極73。在薄膜電晶體1上設有保護膜75。
電容器70係成為以電容器用下部電極76和電容器用上部電極77包夾絕緣膜78而成的構造。電容器用上部電極77係經由設置在絕緣膜78的接觸孔79而與薄膜電晶體1的源極電極13和汲極電極14當中任一方(圖4中為汲極電極14)連接。
電荷收集用電極71係設在電容器70中的電容器用上部電極77上，與電容器用上部電極77相接觸。
X射線變換層72係由非晶質硒構成的層，且設置成覆蓋薄膜電晶體1及電容器70。
上部電極73係設在X射線變換層72上，與X射線變換層72相接觸。
如圖5所示，本實施形態的X射線感測器7係具備相互平行之複數條閘極配線81、及與閘極配線81交叉之相互平行的複數條資料配線82。在此，閘極配線81和資料配線82係電氣絕緣。在閘極配線81和資料配線82之交叉部附近備有薄膜電晶體1。
薄膜電晶體1的閘極電極16連接於閘極配線81，薄膜電晶體1的源極電極13連接於資料配線82。又，薄膜電晶體1的汲極電極14連接於電荷收集用電極71，然後此電荷收集用電極71係連同接地的對向電極76一起構成電容器70。
在本構成的X射線感測器7中，X射線在圖4中，從上部(上部電極73側)照射，在X射線變換層72生成電子-電洞對。藉由上部電極73對此X射線變換層72施加高電場，使所生成的電荷蓄積於電容器70，藉由依序掃描薄膜電晶體1而被讀出。
本發明的X射線感測器係具備面內均一性高、可靠性優異的薄膜電晶體1，因而能獲得均一性優異的圖像。
此外，在圖4所示之本實施形態的X射線感測器中雖作成具備頂閘極型的薄膜電晶體者，但本發明的感測器中所用的薄膜電晶體並未限定為頂閘極型，亦可為底閘極型的薄膜電晶體。
[實施例]
針對氧化物半導體薄膜，作成實施例、比較例的各試料並進行電氣特性之測定。且，製作具備本發明之組成範圍的氧化物半導體薄膜之薄膜電晶體的實施例，進行TFT特性的評估。
＜驗證實驗1：In-Ga比改變後的IGZO膜之原位(In-situ)電氣測定＞
針對In、Ga組成比不同的氧化物半導體薄膜(IGZO膜)之退火溫度和電氣特性的關係，製作如同以下的試料並進行評估。
作為電阻測定用試料，係在基板上將規定大小之氧化物半導體薄膜以後述的各實施例、比較例的條件成膜，製作出在其上形成有電極者。
參照圖6及圖7，針對電阻測定用試料的製作方法作說明。圖6、7中分別(A)是俯視圖，(B)是剖面圖。
作為基板100，係使用合成石英玻璃基板(科發倫材料公司製品，零件號T-4040，1英吋□×1mmt)，於該基板100上將氧化物半導體薄膜101以後述的各實施例、比較例的條件濺鍍成膜所製作出。在成膜之際採用金屬罩，於1英吋□基板100上成膜3mm×9mm的圖案狀之氧化物半導體薄膜101(參照圖6)。
成膜係以採用In2O3標靶、Ga2O3標靶及ZnO標靶的共濺鍍(co-sputter)之方式來進行，組成比的調整係藉由變化投入於各標靶的電力比來進行。
在所獲得之氧化物半導體薄膜101上利用濺鍍方式將電極102成膜。電極102係作成由Ti和Au之積層膜所構成者。在氧化物半導體薄膜101上將Ti成膜10nm後，將Au成膜40nm而作成電極102。藉由在電極成膜中亦使用金屬罩進行圖案成膜而形成4端子電極(參照圖7)。
(實施例1)
在實施例1方面，利用以下的濺鍍成膜條件成膜作為氧化物半導體薄膜的IGZO膜。
陽離子組成比　In:Ga:Zn=0.2:1.8:1.0
膜厚　50nm
成膜室到達真空度　6×10-6Pa
成膜時壓力　4.4×10-1Pa
Ar流量　30sccm
O2流量　0sccm
在實施例2、比較例1～4方面，製作出陽離子組成比是不同於實施例1的IGZO膜。此外，由於當陽離子組成比一變化時，會使膜的初期電阻率變化，變得難以比較載體量，故調整成膜時的氧流量，使膜的初期電阻率收斂在10+2～10+5Ωcm的範圍內。在此，初期電阻率(初期值)係指在熱處理前之在室溫(20℃)的電阻率。有關各實施例、比較例的成膜條件，陽離子組成比及氧流量(O2流量)顯示如下。如同上述，成膜係以採用In2O3標靶、Ga2O3標靶及ZnO標靶的共濺鍍(co-sputter)之方式來進行，且變化投入於各標靶的電力比以形成各組成比。其他條件係與實施例1相同
(實施例2)
實施例2中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0.4:1.6:1.0
O2流量　0sccm
(比較例1)
比較例1中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0.5:1.5:1.0
O2流量　0sccm
(比較例2)
比較例2中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0.8:1.2:1.0
O2流量　0.1sccm
(比較例3)
比較例3中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=1.0:1.0:1.0
O2流量　0.15sccm
(比較例4)
比較例4中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=1.5:0.5:1.0
O2流量　0.45sccm
＜電阻率的溫度變化測定＞
關於上述6種試料(實施例1、2、比較例1～4)，可控制環境，且一邊作熱處理一邊設定在可進行電阻測定之裝置上，測定了在昇溫-降溫過程之電阻率的變化。腔室內的環境係設成Ar 160sccm，O2 40sccm，且以10℃/min昇溫至200℃，在200℃下保持10分鐘後，藉爐冷方式進行冷卻迄至成為室溫為止。
實施例1、2及比較例1～4之昇溫-降溫過程之溫度和電阻率的關係顯示於圖8。
如圖8所示，可知熱處理前的電阻率和熱處理後的電阻率之差會隨著Ga組成比減少、In組成比增加而變大。如同實施例1、2，很清楚的是在Zn/(In+Ga+Zn)=1/3時，若4/5≦Ga/(In+Ga)則熱處理後的膜之電阻率會和熱處理前的電阻率同等。在此所說的同等係指將熱處理步驟後的電阻率作成ρb之際，熱處理步驟前的電阻率ρa會進到0.1ρa≦ρb≦10ρa的範圍(以下相同。)。一方面，確認了比較例1～4在昇溫過程時會驟然地引起低電阻化，之後，在降溫過程中電阻率亦未回復成熱處理前的值，熱處理前後的電阻率變化大。
在製造大面積的半導體薄膜之情況，難以將面內全域的溫度均一地保持，一般會在退火之際產生面內溫度不均。如比較例1～4，在電阻值伴隨溫度上昇而變化且在溫度下降後未回復成溫度上昇前的電阻值之情況，依面內的溫度不均，會在面內產生電阻值不均亦即電氣特性不均。相對地，如實施例1及2，於昇溫-降溫過程中幾乎無電阻值經歷的情況，就算在退火時面內發生溫度不均，仍無導致面內的電氣特性不均的情形，可說是能獲得電氣特性之面內均一性高的半導體薄膜。
＜驗證實驗2：Zn組成比不同的IGZO膜之原位(In-situ)電氣特性測定＞
接著針對Zn組成比不同的IGZO膜之後續退火溫度和電氣特性的關係，與驗證實驗1同樣地製作電阻測定用試料，進行電阻率的溫度變化測定並作評估。
以下述實施例3、4及比較例5、6的濺鍍條件製作IGZO膜，作為電阻測定用試料。
各實施例、比較例的濺鍍條件中所未記載的條件係設成與實施例1之電阻測定用試料的製作方法相同，電阻率的溫度變化測定方法及條件係作成與驗證實驗1相同。
(實施例3)
實施例3中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0.2:1.8:0
O2流量　0sccm
(實施例4)
實施例4中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0.2:1.8:0.5
O2流量　0sccm
(比較例5)
比較例5中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0.2:1.8:2.0
O2流量　0.03sccm
(比較例6)
比較例6中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0.2:1.8:3.5
O2流量　0.1sccm
針對上述試料(實施例3、4，比較例5、6)，測定了在昇溫-降溫過程之電阻率的變化。測定裝置及測定條件係作成與驗證實驗1相同。
圖9係顯示實施例3、4及比較例5、6在昇溫-降溫過程之溫度和電阻率的關係之圖表。圖9中為作比較而一併顯示實施例1的資料。
即使In:Ga比相同，當Zn量變化時，熱處理前後的電阻率之差還是會明顯不同。具體而言，了解到熱處理前的電阻率和熱處理後的電阻率之差會隨著Zn量增加而變大。又，很清楚的是在Ga/(In+Ga)=9/10時，若Zn/(In+Ga+Zn)≦1/3則熱處理後的膜之電阻率會和熱處理前的電阻率同等。
＜驗證實驗3：其他組成比不同的IGZO膜之原位(In-situ)電氣測定＞
針對其他組成比不同的IGZO膜之退火溫度和電氣特性的關係，與驗證實驗1同樣地製作電阻測定用試料，進行電阻率的溫度變化測定。
以下述實施例5、6及比較例7、8、9的濺鍍條件製作IGZO膜，作為電阻測定用試料。
各實施例、比較例的濺鍍條件中所未記載的條件係設成與實施例1之電阻測定用試料的製作方法相同，電阻率的溫度變化測定方法及條件係作成與驗證實驗1相同。
(實施例5)
實施例5中之氧化物半導體薄膜的成膜條件係如下所示。
本實施例5的氧化物半導體薄膜是不含Zn的In-Ga-O(IGO)膜。
陽離子組成比　In:Ga:Zn=0.5:1.5:0
O2流量　0sccm
(實施例6)
實施例6中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0.5:1.5:0.5
O2流量　0sccm
(實施例7)
實施例7中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=8:24:13
O2流量　0sccm
(比較例7)
比較例7中之氧化物半導體薄膜的成膜條件係如下所示。
比較例7的氧化物半導體薄膜係與實施例5同樣為不含Zn的In-Ga-O(IGO)膜。
陽離子組成比　In:Ga:Zn=1.0:1.0:0
O2流量　0.15sccm
(比較例8)
比較例8中之氧化物半導體薄膜的成膜條件係如下所示。
陽離子組成比　In:Ga:Zn=0:1.0:1.0
O2流量　0sccm
針對上述試料(實施例5～7及比較例7、8)，測定了在昇溫-降溫過程之電阻率的變化。測定裝置及測定條件係作成與驗證實驗1相同。
圖10係表示實施例5～7及比較例7、8之昇溫-降溫過程之溫度和電阻率的關係之圖表。
確認了有關Ga組成比較大的實施例5、6及7係與實施例1同樣地在昇溫-降溫過程後，膜的電阻率恢復成初期值，熱處理前的電阻率和熱處理後的片電阻率是同等，而相對地，以比較例7、8而言，會在昇溫過程時驟然地引起低電阻化，之後，在電阻率未於降溫過程中變高之下，一邊大致維持在200℃的值一邊恢復回來，因而熱處理前後之電阻率大不相同。
此外，上述驗證實驗1、2中的各實施例及比較例中的陽離子組成比係表示成膜後之膜的組成比。成膜後之膜的組成比係使用螢光X射線分析裝置(Panalytical製Axios)作評估。又，有關各例，X射線繞射測定的結果為，未確認出表示結晶構造的峰值，均為非晶質。
圖11係將實施例1～7、比較例1～8之IGZO膜的組成比繪製於三元相圖中。在三元相圖中，一併顯示由本發明所規定的組成範圍及迄今為止所報告之規定了IGZO的組成比之各專利文獻1～4所規定的組成範圍。圖11中，本發明之IGZO膜的組成範圍以領域A表示，其中較佳組成範圍以領域B表示。又，專利文獻1所記載之IGZO膜的組成範圍是以領域C、專利文獻2所記載之IGZO膜的組成範圍是以領域D、專利文獻3所記載之IGZO膜的組成範圍是以領域E、以及專利文獻4所記載之IGZO膜的組成範圍是以領域F分別來表示。
各專利文獻1～4中，雖從作為TFT使用之際的移動率、S值或光照射特性的觀點做了各種組成範圍的報告，但並沒有檢討有關可作成在後續退火之際的面內之良好電氣特性的均一性之最佳組成的報告例。
經本發明者的詳細研究結果，可瞭解從電氣特性的穩定性之觀點而言，迄今尚未被發表之組成範圍的IGZO膜是最適合的。基本上是透過將Ga組成比設高，亦即In組成比、Zn組成比設低而使膜中水分量降低，可將由膜中水分量不均所引起之電氣特性不均抑制成極小。當Ga組成比太高時則成為絕緣膜，難以使用於電晶體，很清楚的是若為本發明的範圍之組成，則除了抑制膜中水分量不均的效果以外，還適合作為用以呈現高移動率之電晶體的活性層。
＜驗證實驗4：TFT特性評估＞
製作採用有本發明之組成範圍的IGZO膜之TFT，進行其特性評估。
在基板方面是使用帶有熱氧化膜的p型Si基板，製作出將熱氧化膜用作閘極絕緣膜的簡易型TFT。圖12(A)為簡易型TFT的俯視圖，同圖(B)為剖面圖。
(實施例TFT1)
實施例TFT1的簡易型TFT係按以下那樣來製作(參照圖12)。
在表面備有100nm的熱氧化膜111的p型Si 1英吋□基板110上以實施例1的成膜條件將IGZO膜112進行50nm，3mm×4mm的圖案成膜。接著在可控制環境的電氣爐施作後續退火處理。後續退火環境係設成Ar 160sccm、O2 40sccm，以10℃/min昇溫至200℃，在200℃下保持10分鐘後，藉爐冷方式進行冷卻迄至成為室溫為止。
之後，在IGZO膜112上利用濺鍍將源極-汲極電極113成膜。源極-汲極電極成膜係以採用金屬罩的圖案成膜所製作。將Ti成膜10nm後且將Au成膜40nm者形成源極-汲極電極113。源極-汲極電極尺寸分別設成1mm□，電極間距離設成0.2mm。
(實施例TFT2)
除了IGZO膜以實施例2的成膜條件成膜以外，其餘是與實施例TFT1同樣地來製造TFT。
(實施例TFT3)
除了IGZO膜以實施例3的成膜條件成膜以外，其餘是與實施例TFT1同樣地來製造TFT。
(實施例TFT4)
除了IGZO膜以實施例5的成膜條件成膜以外，其餘是與實施例TFT1同樣地來製造TFT。
(實施例TFT5)
除了IGZO膜以實施例7的成膜條件成膜以外，其餘是與實施例TFT1同樣地來製造TFT。
針對按上述那樣所獲得之實施例TFT1～5的簡易型TFT，使用半導體參數分析儀4156C(Agilent Technologies；安捷倫科技公司製品)進行了電晶體特性(Vg-Id特性)及移動率μ之測定。
此外，Vg-Id特性之測定，係透過將汲極電壓(Vd)固定成5V，使閘極電壓(Vg)在-15V～+40V的範圍內變化，以測定在各閘極電壓(Vg)中之汲極電流(Id)而進行。
圖13～17係分別表示實施例TFT1～5的Vg-Id特性之圖表。
圖13所示的實施例TFT1係可獲得截止電流為10-10A級，且On/Off比為～106的值，以常閉型進行驅動。呈現電場效應移動率為3cm2/Vs，低溫形成且相較於非晶矽具有相當高移動率之良好的電晶體特性。
關於圖14～17所示的實施例TFT2～5亦是同樣地表示良好的電晶體特性。
1、2、3、4．．．薄膜電晶體
11．．．基板
12．．．活性層(氧化物半導體薄膜)
13．．．源極電極
14．．．汲極電極
15．．．閘極絕緣膜
16．．．閘極電極
圖1係表示(A)頂閘極-頂接觸型、(B)頂閘極-底接觸型、(C)底閘極-頂接觸型、及(D)底閘極-底接觸型的薄膜電晶體之構成的示意剖面圖
圖2係表示實施形態之液晶顯示裝置的一部分之概略剖面圖
圖3係圖2的液晶顯示裝置之電氣配線的概略構成圖
圖4係表示實施形態之X射線感測器陣列的一部分之概略剖面圖
圖5係圖4之X射線感測器陣列的電氣配線之概略構成圖
圖6係表示電阻測定用樣品之製作步驟，(A)為俯視圖、(B)為剖面圖
圖7係表示電阻測定用樣品之概略構成，(A)為俯視圖、(B)為剖面圖
圖8係表示實施例1、2及比較例1～4的氧化物半導體薄膜在昇溫-降溫過程之溫度和電阻率的關係之圖表
圖9係表示實施例1、3、4及比較例5、6的IGZO膜在昇溫-降溫過程之溫度和電阻率的關係之圖表
圖10係表示實施例5～7及比較例7、8的IGZO膜在昇溫-降溫過程之溫度和電阻率的關係之圖表
圖11係表示本發明之In、Ga、Zn的組成比範圍之三元相圖
圖12係(A)為簡易型TFT的俯視圖、(B)為剖面圖
圖13係表示實施例TFT1的Vg-Id特性之圖表
圖14係表示實施例TFT2的Vg-Id特性之圖表
圖15係表示實施例TFT3的Vg-Id特性之圖表
圖16係表示實施例TFT4的Vg-Id特性之圖表
圖17係表示實施例TFT5的Vg-Id特性之圖表

Claims (11)

  1. 一種氧化物半導體薄膜之製造方法，其特徵為包含：成膜滿足以In、Ga、Zn及O作為主要構成元素、組成比為11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3的氧化物半導體薄膜之成膜步驟；及在氧化性環境中對前述氧化物半導體薄膜施作100℃以上300℃以下的熱處理之熱處理步驟，且以前述熱處理步驟後之前述氧化物半導體薄膜的電阻率成為1Ωcm以上1×106Ωcm以下的方式設定前述成膜步驟中之成膜條件及前述熱處理步驟中之熱處理條件。
  2. 如申請專利範圍第1項之氧化物半導體薄膜之製造方法，其中前述成膜步驟中，係成膜進一步滿足前述組成比為3/4≦Ga/(In+Ga)≦9/10者以作為前述氧化物半導體薄膜。
  3. 如申請專利範圍第1項之氧化物半導體薄膜之製造方法，其中將前述熱處理的溫度設成100℃以上200℃以下。
  4. 如申請專利範圍第1項之氧化物半導體薄膜之製造方法，其中前述熱處理步驟前之前述氧化物半導體薄膜的電阻率係與該熱處理步驟後之電阻率同等。
  5. 如申請專利範圍第1項之氧化物半導體薄膜之製造方法，其中前述成膜步驟中，藉由濺鍍方式成膜前述氧化物半導體薄膜。
  6. 一種氧化物半導體薄膜，係使用如申請專利範圍第1至5項中任一項的氧化物半導體薄膜之製造方法所製作之以In、Ga、Zn及O作為主要構成元素的氧化物半導體薄膜，其特徵為：組成比係滿足11/20≦Ga/(In+Ga+Zn)≦9/10、且3/4≦Ga/(In+Ga)≦1、且Zn/(In+Ga+Zn)≦1/3，並且電阻率是1Ωcm以上1×106Ωcm以下。
  7. 一種薄膜電晶體，係於基板上具有活性層、源極電極、汲極電極、閘極絕緣膜及閘極電極的薄膜電晶體，其特徵為：前述活性層是由如申請專利範圍第6項之氧化物半導體薄膜所構成者。
  8. 如申請專利範圍第7項之薄膜電晶體，其中前述基板是具可撓性者。
  9. 一種顯示裝置，其特徵為：具備如申請專利範圍第7項之薄膜電晶體。
  10. 一種影像感測器，其特徵為：具備如申請專利範圍第7項之薄膜電晶體。
  11. 一種X射線感測器，其特徵為：具備如申請專利範圍第7項之薄膜電晶體。
TW100130215A 2010-08-25 2011-08-24 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置 TWI518791B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010187881A JP5679417B2 (ja) 2010-08-25 2010-08-25 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置

Publications (2)

Publication Number Publication Date
TW201216374A TW201216374A (en) 2012-04-16
TWI518791B true TWI518791B (zh) 2016-01-21

Family

ID=45903781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130215A TWI518791B (zh) 2010-08-25 2011-08-24 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置

Country Status (3)

Country Link
JP (1) JP5679417B2 (zh)
KR (1) KR20120022666A (zh)
TW (1) TWI518791B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5901420B2 (ja) * 2012-05-14 2016-04-13 富士フイルム株式会社 薄膜トランジスタの製造方法
WO2016139551A1 (en) * 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US9941324B2 (en) 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5607349B2 (ja) * 2008-12-26 2014-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5552440B2 (ja) * 2009-02-13 2014-07-16 株式会社アルバック トランジスタの製造方法

Also Published As

Publication number Publication date
KR20120022666A (ko) 2012-03-12
JP5679417B2 (ja) 2015-03-04
TW201216374A (en) 2012-04-16
JP2012049209A (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
CN102403361B (zh) 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置
TWI511202B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置
JP2013041945A (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
KR101891828B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
TWI518791B (zh) 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
TWI509812B (zh) 場效電晶體、顯示裝置以及感測器
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ