CN102403361B - 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置 - Google Patents

薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置 Download PDF

Info

Publication number
CN102403361B
CN102403361B CN201110265137.6A CN201110265137A CN102403361B CN 102403361 B CN102403361 B CN 102403361B CN 201110265137 A CN201110265137 A CN 201110265137A CN 102403361 B CN102403361 B CN 102403361B
Authority
CN
China
Prior art keywords
area
film
thin
film transistor
electron affinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110265137.6A
Other languages
English (en)
Other versions
CN102403361A (zh
Inventor
小野雅司
高田真宏
田中淳
铃木真之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN102403361A publication Critical patent/CN102403361A/zh
Application granted granted Critical
Publication of CN102403361B publication Critical patent/CN102403361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明提供一种可以在低温下制作、并显示出高场效应迁移率的薄膜晶体管。本发明是具备包含氧化物半导体层的活性层的薄膜晶体管，活性层(12)从栅电极侧起沿膜厚方向包含具有第一电子亲和力χ1的第一区域A1和具有小于第一电子亲和力χ1的第二电子亲和力χ2的第二区域A2，并且形成以第一区域A1作为阱层、以第二区域A2和栅绝缘膜(15)作为势垒层的阱型势。这里，将活性层(12)设为包含由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层，使第二区域A2的b/(a+b)大于第一区域A1的b/(a+b)。

Description

薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置
技术领域
本发明涉及具备氧化物半导体膜的薄膜晶体管及其制造方法。另外，本发明还涉及使用了该薄膜晶体管的显示装置、图像传感器及X射线数码摄影装置等装置。
背景技术
近年来，对将In-Ga-Zn-O系(IGZO)的氧化物半导体薄膜用于沟道层中的薄膜晶体管的研究、开发如火如荼。上述氧化物薄膜由于可以低温成膜，并且比无定形硅显示出更高的迁移率，而且在可见光下是透明的，因此可以在塑料板或薄膜等基板上形成挠性的透明薄膜晶体管。
表1中给出各种晶体管特性的迁移率、加工温度等的比较表。
[表1]
以往的多晶硅薄膜晶体管虽然可以获得100cm2/Vs左右的迁移率，然而加工温度非常高，达到450℃以上，因此只能形成于耐热性高的基板上，不适于廉价化、大面积化、挠性化。另外，虽然无定形硅薄膜晶体管由于可以在300℃左右的比较低的温度下形成，因此基板的选择性与多晶硅相比更宽，然而最多只能获得1cm2/Vs左右的迁移率，不适于高精细的显示器用途。另一方面，从低温成膜的观点考虑，有机薄膜晶体管可以在100℃以下形成，因此可以期待应用于使用了耐热性低的塑料薄膜基板等的挠性显示器用途等中，然而迁移率只能获得与无定形硅相同程度的结果。
即，很难实现可以在300℃左右以下的比较低的温度下形成并且具有100cm2/Vs左右以上的高迁移率的薄膜晶体管。
作为提高晶体管的载流子迁移率的方法，提出过如下的HEMT(HighElectron Mobility Transistor：高电子迁移率晶体管)结构，即，接合电子亲和力不同的异种半导体，将量子阱作为晶体管的沟道利用。有过如下的文献报告(非专利文献1)，即，在氧化物半导体薄膜晶体管中制作将ZnO用ZnMgO夹入的HEMT结构器件，可以获得140cm2/Vs这样高的迁移率。
另外，在使用了IGZO系的氧化物半导体薄膜的薄膜晶体管中，提出过将物理量不同的IGZO膜制成多层结构而作为活性层使用的薄膜晶体管。专利文献1中对于如下的场效应型晶体管有记载，即，其特征在于，含有非晶体氧化物的活性层是包括第一区域和比第一区域更靠近栅绝缘膜的第二区域的2层结构，第二区域的氧浓度比第一区域的氧浓度高。通过设为此种结构，栅绝缘膜侧的活性层的电阻就会变高，因此在非晶体氧化物的内部形成沟道，从而可以减小泄漏电流。
另外，专利文献2中，提出过具有由IGZO系的氧化物半导体薄膜和a-Si薄膜的多层结构构成的活性层的薄膜晶体管。通过将能带间隙小的a-Si膜用能带间隙较大的IGZO膜夹入，在层厚方向上载流子就会集中于活性层中心的a-Si部分，场效应迁移率与以往的a-Si膜相比升高。
专利文献3中，作为场效应迁移率高、使用了显示出高通/断比的无定形氧化物半导体的场效应型晶体管，公开有如下的构成，即，在活性层与源/漏电极之间，具备含有Ga含有率比活性层的氧化物的Ga含有率高的氧化物的电阻层。
专利文献1日本特开2006-165529号公报
专利文献2日本特开2009-170905号公报
专利文献3日本特开2010-073881号公报
非专利文献1 K.Koike et al.，Applied Physics Letters，87(2005)112106
但是，专利文献1中，并非利用活性层的电子亲和力差向载流子行进层供给载流子的设计。另外，虽然有可以减小泄漏电流的记载，然而无法获得足够的载流子密度，其结果是，存在无法获得足够的迁移率的问题。
在非专利文献1中为了获得高迁移率，利用基于分子束外延法(MBE法)的外延生长，制作异质结场效应晶体管(HEMT)，需要使基板与半导体膜层的晶格不匹配极小。由此，需要将基板温度加热到超过700℃，从而会有明显地降低基板的选择性的问题。
专利文献2中，由于在作为量子阱部的载流子行进层中使用与氧化物半导体相比迁移率低1个数量级左右的非晶体硅，因此无法获得足够的迁移率。另外，将作为氧化物半导体的IGZO膜与作为非氧化物的a-Si这样的异种半导体材料接合，因而存在无法获得良好的接合界面的问题。
专利文献3中，作为不损害成为活性层的IGZO膜的载流子浓度地提高通/断比的方法，提出过在电极层与活性层之间插入电阻层的做法，然而没有考虑基于电子亲和力的设计，从而没有足够的载流子从电阻层向活性层流入，因此存在无法获得超过以往的IGZO单膜的迁移率的场效应迁移率的问题。
发明内容
本发明是鉴于上述情况而完成的，涉及氧化物半导体，特别涉及IGZO系的氧化物半导体，其目的在于，提供可以在低温下(例如300℃以下)制作、显示出高场效应迁移率的薄膜晶体管及其制造方法。另外，本发明的目的还在于，提供具备在沟道层中具有高电子迁移率的薄膜晶体管的装置。
本发明的薄膜晶体管在基板上具有活性层、源电极、漏电极、栅绝缘膜和栅电极，其特征在于，
所述活性层包含：在所述栅电极侧夹隔着所述栅绝缘膜配置的、具有第一电子亲和力的第一区域；和在远离所述栅电极的一侧配置的、具有比所述第一电子亲和力小的第二电子亲和力的第二区域，
在所述活性层的膜厚方向，构成以所述第一区域作为阱层、以所述第二区域和所述栅绝缘膜作为势垒层的阱型势，
所述活性层是由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层(这里，a、b、c分别是a≥0，b≥0，c≥0，并且a+b≠0，b+c≠0，c+a≠0。)，所述第二区域的b/(a+b)大于所述第一区域的b/(a+b)。
图1中表示出半导体电子结构的参数。所谓电子亲和力(χ)是指为赋予一个电子所需要的能量，在半导体的情况下，是指从导带下端(EC)到真空能级(EVac)的能量差。如图1所示，电子亲和力可以根据电离势(I)与带隙能量(Eg)的差求出。电离势(I)可以根据光电子分光测定获得，带隙能量(Eg)可以根据透过光谱测定及反射光谱测定获得。
即，本发明的薄膜晶体管如图2(A)中给出其势结构所示，其特征在于，由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层从其栅电极侧(图2(A)中为栅绝缘膜侧)起沿膜厚方向包含第一区域A1、第二区域A2，第一区域A1的电子亲和力χ1比第二区域的电子亲和力χ2大地构成阱型势，通过使所述第二区域的b/(a+b)大于所述第一区域的b/(a+b)，来赋予第一区域A1与第二区域A2的电子亲和力差。
而且，这里所谓“区域”表示膜厚方向的三维的区域(部分)。而且，视为氧化物半导体层的第一、第二区域由同种材料构成。所谓同种是指，构成膜的元素种类相同而阳离子组成比或氧浓度不同，或者在构成元素的一部分中掺杂有不同的元素。例如，Ga/(In+Ga)彼此不同的IGZO膜为同种，IGZO膜与在Zn的一部分中掺杂有Mg的IGZO膜为同种。
通过在区域A1、A2中改变b/(a+b)，就可以对各区域间赋予势差(电子亲和力差)。另外，通过使区域A1的氧浓度大于区域A2的氧浓度，就可以进一步赋予电子亲和力差。本发明中也可以同时改变b/(a+b)和氧浓度。
这里，由调节所述第一、第二区域的阳离子组成比和/或调节氧浓度造成的电子亲和力差优选为0.17eV以上、1.3eV以下，更优选第一、第二区域的电子亲和力差为0.32eV以上、1.3eV以下。
如果第一、第二区域的电子亲和力差为0.17eV以上，则载流子就会从第二区域有效地向第一区域流入，可以获得高载流子浓度和迁移率。
另外，在本发明的薄膜晶体管中，如果增大电子亲和力差，则可以看到向第一区域供给的载流子量上升、迁移率增大的动作。如果在将氧化物半导体层中的In、Ga、Zn中的Zn组成比固定的同时调节b/(a+b)而增大电子亲和力差，则最大大约可以获得约1.3eV的电子亲和力差。为了获得在此以上的电子亲和力差，例如有大幅度改变活性层中的Zn量的方法，然而如果大幅度改变Zn量，则氧化物半导体层的无定形结构就会变得不稳定，导致TFT特性的不稳定性、不均匀性，因此上述电子亲和力差优选为1.3eV以下。
在本发明的薄膜晶体管中，氧化物半导体层优选为非晶体膜。
所述氧化物半导体层是否为非晶体可以利用X射线衍射测定来确认。即，在利用X射线衍射测定没有检出表示晶体结构的明确的峰的情况下，可以判断该氧化物半导体层是非晶体。
本发明的薄膜晶体管优选将由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体用于活性层中，第一区域A1的b/(a+b)小于0.5。
更优选第一区域A1的b/(a+b)小于0.4，并且第二区域A2的b/(a+b)为0.6以上。
在本发明的薄膜晶体管中，所述基板优选为具有挠性的基板。
作为具有挠性的基板，可以举出：饱和聚酯/聚对苯二甲酸乙二醇酯(PET)系树脂基板、聚萘二甲酸乙二醇酯(PEN)树脂基板、交联富马酸二酯系树脂基板、聚碳酸酯(PC)系树脂基板、聚醚砜(PES)树脂基板、聚砜(PSF、PSU)树脂基板、聚芳酯(PAR)树脂基板、环状聚烯烃(COP、COC)树脂基板、纤维素系树脂基板、聚酰亚胺(PI)树脂基板、聚酰胺酰亚胺(PAI)树脂基板、马来酰亚胺-烯烃树脂基板、聚酰胺(PA)树脂基板、丙烯酸系树脂基板、氟系树脂基板、环氧系树脂基板、硅酮系树脂薄膜基板、聚吲哚系树脂基板、环硫化物化合物的基板、液晶聚合物(LCP)基板、氰酸酯系树脂基板、芳香族醚系树脂基板、由与氧化硅粒子的复合塑料材料构成的基板、由与金属纳米粒子、无机氧化物纳米粒子、无机氮化物纳米粒子等纳米粒子的复合塑料材料构成的基板、由与金属系、无机系的纳米纤维及微纤维的复合塑料材料构成的基板、由与碳纤维、碳纳米管的复合塑料材料构成的基板、由与玻璃片、玻璃纤维、玻璃珠的复合塑料材料构成的基板、由与粘土矿物、具有云母派生晶体结构的粒子的复合塑料材料构成的基板、由在薄的玻璃与上述单独有机材料之间具有至少1次接合界面的层叠塑料材料构成的基板、由通过将无机层(例如SiO2、Al2O3、SiOxNy)与有机层交替地层叠而具有至少1次以上的接合界面的具有屏蔽性能的复合材料构成的基板、不锈钢基板、层叠了不锈钢和异种金属的金属多层基板、铝基板、通过对表面实施氧化处理(例如阳极氧化处理)而提高了表面的绝缘性的带有氧化膜的铝基板等。
本发明的第一薄膜晶体管的制造方法是在基板上具有活性层、源电极、漏电极、栅绝缘膜和栅电极的薄膜晶体管的制造方法，其特征在于，包括如下的成膜工序，即，以使所述活性层包含在所述栅电极侧夹隔着所述栅绝缘膜配置的、具有第一电子亲和力的第一区域，和在远离所述栅电极的一侧配置的、具有比所述第一电子亲和力小的第二电子亲和力的第二区域，并且在该活性层的膜厚方向，构成以所述第一区域作为阱层、以所述第二区域和所述栅绝缘膜作为势垒层的阱型势的方式，利用溅射法形成由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层(这里，a、b、c分别是a≥0，b≥0，c≥0，并且a+b≠0，b+c≠0，c+a≠0。)作为所述活性层，
在该成膜工序中，在将成膜室内设为第一氧分压/氩分压而形成所述第一区域，在将所述成膜室内设为第二氧分压/氩分压而形成达到比第一区域的b/(a+b)大的b/(a+b)的组成比的所述第二区域。
这里，优选使所述第二氧分压/氩分压小于所述第一氧分压/氩分压。
本发明的第二薄膜晶体管的制造方法是在基板上具有活性层、源电极、漏电极、栅绝缘膜和栅电极的薄膜晶体管的制造方法，其特征在于，包括如下的成膜工序，即，以使所述活性层包含在所述栅电极侧夹隔着所述栅绝缘膜配置的、具有第一电子亲和力的第一区域，和在远离所述栅电极的一侧配置的、具有比所述第一电子亲和力小的第二电子亲和力的第二区域，并且在该活性层的膜厚方向，构成以所述第一区域作为阱层、以所述第二区域和所述栅绝缘膜作为势垒层的阱型势的方式，利用溅射法形成由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层(这里，a、b、c分别是a≥0，b≥0，c≥0，并且a+b≠0，b+c≠0，c+a≠0。)作为所述活性层，
该成膜工序包括形成所述第一区域、和达到比第一区域的b/(a+b)大的b/(a+b)的组成比的所述第二区域的工序，在所述第一区域的成膜中和/或该第一区域的成膜后，包括向该第一区域的成膜面照射含有氧的自由基的工序。
本发明的第三薄膜晶体管的制造方法是在基板上具有活性层、源电极、漏电极、栅绝缘膜和栅电极的薄膜晶体管的制造方法，其特征在于，包括如下的成膜工序，即，以使所述活性层包含在所述栅电极侧夹隔着所述栅绝缘膜配置的、具有第一电子亲和力的第一区域，和在远离所述栅电极的一侧配置的、具有比所述第一电子亲和力小的第二电子亲和力的第二区域，并且在该活性层的膜厚方向，构成以所述第一区域作为阱层、以所述第二区域和所述栅绝缘膜作为势垒层的阱型势的方式，利用溅射法形成由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层(这里，a、b、c分别是a≥0，b≥0，c≥0，并且a+b≠0，b+c≠0，c+a≠0。)作为所述活性层，
该成膜工序包括形成所述第一区域、和达到比第一区域的b/(a+b)大的b/(a+b)的组成比的所述第二区域的工序，在所述第一区域的成膜中和/或第一区域的成膜后，包括在臭氧气氛中向该第一区域的成膜面照射紫外线的工序。
而且，在本发明的第一到第三薄膜晶体管的制造方法中，都优选在所述成膜工序期间，不将成膜基板暴露于大气中。
本发明的显示装置的特征在于，具备本发明的薄膜晶体管。
本发明的图像传感器的特征在于，具备本发明的薄膜晶体管。
本发明的X射线传感器的特征在于，具备本发明的薄膜晶体管。
本发明的X射线数码摄影装置的特征在于，具备本发明的X射线传感器。
本发明的薄膜晶体管的由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层的第一区域与电子亲和力更小的第二区域接触，第一区域的导带下端形成以第二区域及以栅绝缘膜作为势垒的阱型势结构。其结果是，发生电子载流子向第一区域的流入，从而可不改变第一区域的组成比、氧缺陷量地提高载流子密度，因此可以制成具有高迁移率的薄膜晶体管。
一般来说，在氧化物半导体中，为了提高载流子密度，要增加氧缺陷量，然而过多的氧缺陷同时成为针对载流子的散射体，成为使迁移率降低的要因。本发明中，由于不需要在成为阱层的第一区域中增加氧缺陷量，因此不仅可以借助阱型势结构增多载流子，而且可以抑制由成为沟道层的第一区域中的氧缺陷造成的迁移率降低，从而可以进一步提高迁移率。
本发明的薄膜晶体管由于由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层是在第一、第二区域中由同种材料形成的，因此与成为沟道层的第一区域与异种材料接触的情况相比，界面中的缺陷密度被降低，从均匀性、稳定性、可靠性的观点考虑，也可以提供优异的薄膜晶体管。另外，同时由于成为沟道层的第一区域没有向外部大气暴露，因此经时的或依赖于元件所被放置的环境下的元件特性劣化得到减少。
本发明中，如果氧化物半导体层是非晶体膜，就可以在300℃以下的低温下成膜，因此容易形成于塑料基板那样的具有挠性的树脂基板上。所以，更容易应用于使用了带有薄膜晶体管的塑料基板的挠性显示器中。此外，由于非晶体膜易于遍及大面积地形成均匀的膜，不存在像多晶那样的晶粒边界，因此很容易抑制元件特性的波动。
本发明的显示装置由于具备具有高迁移率的本发明的薄膜晶体管，因此可以实现低耗电并且高品质的显示。
本发明的X射线传感器由于具备可靠性优异的本发明的薄膜晶体管，因此信噪比(S/N)高，可以实现高灵敏度特性。
本发明的X射线数码摄影装置由于在其X射线传感器中具备具有高迁移率的晶体管，因此质轻并且具有挠性，而且可以获得宽动态范围的图像，基于其高速性，特别适于动画摄影。
附图说明
图1是用于说明半导体电子结构的参数的图。
图2(A)是表示基于电子亲和力差的势结构的图，(B)是表示带隙能量结构的图。
图3是示意性地表示(A)顶栅-顶接触型、(B)顶栅-底接触型、(C)底栅-顶接触型、(D)底栅-底接触型的薄膜晶体管的结构的剖面图。
图4是表示IGZO层叠膜的(A)刚刚层叠后、(B)250℃退火处理后、(C)500℃退火处理后的剖面STEM像。
图5是表示针对样品1～5的Tauc曲线的图。
图6是表示从图5导出的带隙能量的组成比依赖的图。
图7是表示针对样品1～5的激发光能量和标准化光电子收率的图。
图8是表示根据图7求出的电离势的组成依赖性的图。
图9是表示电子亲和力的组成依赖性的图。
图10是表示针对(A)样品6、7、(B)样品8、9的Tauc曲线的图。
图11是表示从图10导出的带隙能量的氧分压/氩分压依赖性的图。
图12是表示针对(A)样品6、7、(B)样品8、9的激发光能量与标准化电子收率的图。
图13是表示从图12导出的电离势的氧分压/氩分压依赖性的图。
图14是表示电子亲和力的氧分压/氩分压依赖性的图。
图15是分别表示(A)电阻率、(B)载流子密度、(C)迁移率的Ga/(In+Ga)依赖性的图。
图16是表示实施方式的液晶显示装置的一部分的概略剖面图。
图17是图16的液晶显示装置的电气性配线的概略结构图。
图18是表示实施方式的有机EL显示装置的一部分的概略剖面图。
图19是图18的有机EL显示装置的电气性配线的概略结构图。
图20是表示实施方式的X射线传感器阵列的一部分的概略剖面图。
图21是图20的X射线传感器阵列的电气性配线的概略结构图。
图22是表示实施例及比较例的Vg-Id特性的图。
图23是表示实施例1、2、3、比较例1中的迁移率μ的势深度Δχ依赖性的图。
其中，1、2、3、4薄膜晶体管，11基板，12氧化物半导体层，13源电极，14漏电极，15栅绝缘膜，16栅电极，A1氧化物半导体层的第一区域，A2氧化物半导体层的第二区域
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
<薄膜晶体管>
图3(A)到(D)是示意性地表示本发明的第一～第四实施方式的薄膜晶体管1～4的结构的剖面图。图3(A)～(D)的各薄膜晶体管中，对于共同的要素使用相同的符号。
本发明的实施方式的薄膜晶体管1～4在基板11上具有活性层12、源电极13、漏电极14、栅绝缘膜15和栅电极16，活性层12在膜厚方向具备构成阱型势的第一、第二区域A1、A2(参照图3(A)～(D))。
活性层12包含以a(In2O3)·b(Ga2O3)·c(ZnO)表示的氧化物半导体层(IGZO层)，第一区域A1是成为阱型势(参照图2(A))的阱部的具有第一电子亲和力χ1的区域，第二区域A2是具有如下特征的区域，即，与第一区域A1相比配置于远离栅电极16的一侧，具有比第一电子亲和力χ1小的第二电子亲和力χ2，并且与第一区域相比阳离子组成比b/(a+b)大。
另外，在本发明的薄膜晶体管1～4中视为，第一、第二区域被连续成膜，在第一、第二区域间没有插入电极层等氧化物半导体层以外的层。
通过在区域A1、A2中改变b/(a+b)，就可以对各区域间赋予势差(电子亲和力差)。另外，通过使区域A1的氧浓度大于区域A2的氧浓度，就可以进一步赋予电子亲和力差，可以使载流子有效地集中于势阱部。同时，通过提高区域A1的氧浓度，可以抑制由杂质散射造成的迁移率的降低，进一步提高迁移率。本发明中也可以同时改变b/(a+b)和氧浓度。
图3(A)所示的第一实施方式的薄膜晶体管1是顶栅-顶接触型的晶体管，图3(B)所示的第二实施方式的薄膜晶体管2是顶栅-底接触型的晶体管，图3(C)所示的第三实施方式的薄膜晶体管3是底栅-顶接触型的晶体管，图3(D)所示的第四实施方式的薄膜晶体管4是底栅-底接触型的晶体管。
图3(A)～(D)所示的实施方式虽然栅、源、漏电极的相对于活性层(IGZO层)的配置不同，然而被赋予相同符号的各要素的功能相同，可以应用相同的材料。
下面，对各构成要素进行详述。
(基板)
对于用于形成薄膜晶体管1的基板11的形状、结构、大小等没有特别限制，可以根据目的适当地选择。基板的结构既可以是单层结构，也可以是层叠结构。作为基板11，例如可以使用由YSZ(钇稳定化锆)或玻璃等无机材料、树脂或树脂复合材料等构成的基板。其中从质轻的方面、从具有挠性的方面考虑，优选由树脂或树脂复合材料构成的基板。具体来说，可以使用由聚对苯二甲酸丁二醇酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚萘二甲酸丁二醇酯、聚苯乙烯、聚碳酸酯、聚砜、聚醚砜、聚芳酯、烯丙基二乙二醇碳酸酯、聚酰胺、聚酰亚胺、聚酰胺酰亚胺、聚醚酰亚胺、聚吲哚、聚苯硫醚、聚环烯烃、降冰片烯树脂、聚氯三氟乙烯等氟树脂、液晶聚合物、丙烯酸树脂、环氧树脂、有机硅树脂、离聚物树脂、氰酸酯树脂、交联富马酸二酯、环状聚烯烃、芳香族醚、马来酰亚胺-烯烃、纤维素、环硫化物化合物等合成树脂构成的基板、由已述的合成树脂等与氧化硅粒子的复合塑料材料构成的基板、由已述的合成树脂等与金属纳米粒子、无机氧化物纳米粒子或无机氮化物纳米粒子等的复合塑料材料构成的基板、由已述的合成树脂等与碳纤维或碳纳米管的复合塑料材料构成的基板、由已述的合成树脂等与玻璃鳞片、玻璃纤维或玻璃珠的复合塑料材料构成的基板、由已述的合成树脂等与粘土矿物或具有云母派生晶体结构的粒子的复合塑料材料构成的基板、在薄的玻璃与已述的任意一种合成树脂之间具有至少1次的接合界面的层叠塑料基板、由通过将无机层与有机层(已述的合成树脂)交替层叠而具有至少1次以上的接合界面的具有屏蔽性能的复合材料构成的基板、不锈钢基板或将不锈钢与异种金属层叠而成的金属多层基板、铝基板或通过对表面实施氧化处理(例如阳极氧化处理)而提高了表面的绝缘性的带有氧化皮膜的铝基板等。
而且，作为树脂基板，优选在耐热性、尺寸稳定性、耐溶剂性、电绝缘性、加工性、低透气性以及低吸湿性等方面优异。树脂基板也可以具备用于防止水分或氧的透过的气体屏蔽层、用于提高树脂基板的平坦性或与下部电极的密合性的底涂层等。
另外，基板的厚度优选为50μm以上500μm以下。如果基板的厚度为50μm以上，则基板本身的平坦性进一步提高。如果基板的厚度为500μm以下，则基板本身的挠性进一步提高，更容易作为挠性显示器用基板使用。而且，由于具有足够的平坦性及挠性的厚度根据构成基板的材料而不同，因此需要与基板材料对应地设定其厚度，然而大致上其范围是50μm-500μm的范围。
(活性层)
活性层12的特征在于，包含IGZO膜，更具体来说由a(In2O3)·b(Ga2O3)·c(ZnO)构成，具备分别具有第一、第二电子亲和力χ1、χ2的第一、第二区域A1、A2，第一电子亲和力χ1大于第二电子亲和力χ2，并且区域A2的b/a+b大于区域A1的b/(a+b)。
为了在层叠方向形成阱型势，通过在各区域间改变b/(a+b)来赋予各区域的电子亲和力差。另外，对于第一区域A1与第二区域A2的势的差，通过使第二区域A2的氧浓度低于第一区域A1的氧浓度也可以赋予形成阱型势的电子亲和力差。在各区域由相同的元素及组成比构成的情况下，氧浓度越高，则电子亲和力越大。
这里，由调节所述第一、第二区域的b/(a+b)以及调节氧浓度造成的电子亲和力差优选为0.17eV以上、1.3eV以下，更优选第一、第二区域的电子亲和力差为0.32eV以上、1.3eV以下。
如果第一、第二区域的电子亲和力差为0.17eV以上，则载流子就会从第二区域有效地向第一区域流入，可以获得高载流子浓度和高迁移率。
另外，在本发明的薄膜晶体管中，如果增大电子亲和力差，则可以看到向第一区域供给的载流子量上升、迁移率增大的动作。如果在将氧化物半导体层中的In、Ga、Zn中的Zn组成比固定的同时改变b/(a+b)而增大电子亲和力差，则最大大约可以获得1.3eV的电子亲和力差。为了获得在此以上的电子亲和力差，例如有大幅度调节活性层中的Zn量的方法，然而如果大幅度调节Zn量，则氧化物半导体层的无定形结构就会变得不稳定，导致TFT特性的不稳定性、不均匀性，因此上述电子亲和力差优选为1.3eV以下。
对于氧浓度的控制，具体来说可以通过在第二区域的成膜时在氧分压相对较低的条件下实施成膜，对于第一区域，成膜时在氧分压相对较高的条件下实施成膜来进行，或者通过在第一区域成膜后实施照射氧自由基或臭氧的处理来促进膜的氧化，减少第一区域中的氧缺陷量等来进行。
而且，优选使第一区域的氧缺陷量极少。以往在将氧化物半导体层作为沟道层使用的情况下，为了提高迁移率需要以一定程度增加载流子密度，有意地形成氧缺陷，即，进行降低氧浓度的操作。但是，如果氧缺陷多，则氧缺陷自身就会成为针对载流子的散射体，从而具有导致迁移率的降低的问题。本发明中，由于作为沟道层的载流子被从第二区域供给，因此即使将第一区域的氧缺陷量设为极少的状态，也可以获得足够的载流子密度、和与之相伴的迁移率。
本发明的薄膜晶体管优选使所述氧化物半导体层的第一区域A1的b/(a+b)小于第二区域A2的b/(a+b)。此外，优选第一区域A1的b/(a+b)为0.5以下。更优选第一区域A1的a/a+b为0.6以上，第二区域A2的b/a+b为0.6以上。
通过增大第一区域与第二区域的b/(a+b)的差，导带下端的能量差就会变大，可以有效地将电子载流子局域化在第一区域。
另外，本发明的构成活性层的第一区域的Zn/In+Ga(在前述的通式中相当于2c/(a+b))优选为0.5以上，第二区域的2c/(a+b)优选为0.5以下。随着2c/(a+b)变大，光学吸收端向长波长侧移动，带隙因2c/(a+b)变大而变窄。由此，通过在第一区域配置2c/(a+b)相对大的IGZO层，在第二区域配置2c/(a+b)相对小的IGZO层，可以获得导带下端的能量差，从而可以将电子载流子局域化在第一区域。通过将控制2c/(a+b)的方法应用于增大了b/(a+b)的差的膜中，可以形成更深的阱型势结构，当然在b/(a+b)在各区域中相同的情况下也可以使用。
另外，通过对包含IGZO的氧化物半导体层的Zn的一部分掺杂带隙更宽的元素离子，可以获得更深的阱型势结构。具体来说，通过掺杂Mg，可以增大膜的带隙。例如，通过仅在第二区域掺杂Mg，可以形成更深的阱型势结构。另外，通过在第一区域与第二区域之间使b/(a+b)及2c/(a+b)具有差的状态下，向各区域中掺杂Mg，与仅控制了In、Ga、Zn的组成比的体系相比，可以在保持阱势垒的高度的同时，拓宽整体的带隙。
由于有机EL中所用的蓝色发光层显示出在λ＝450nm左右具有峰的宽的发光，因此假设在IGZO膜的光学带隙比较窄、在该区域中具有光学吸收的情况下，就会产生引起晶体管的阈值移动的问题。所以，特别是作为有机EL驱动用途使用的薄膜晶体管，沟道层中所用的材料的带隙越大越好。
如果在IGZO中增大b/(a+b)，则光学吸收端就会向短波长侧移动，带隙拓宽，与此同时，因形成b/(a+b)大的组成，导电性降低。即，在将b/(a+b)大的IGZO膜单独用于薄膜晶体管中的情况下，无法获得像所要求的那样的晶体管特性(具体来说，是超过数十～100cm2/Vs的迁移率)。本发明中，通过使用将带隙宽的b/(a+b)大的IGZO层(第二区域)、与带隙相对较窄的b/(a+b)小的IGZO层(第一区域)接合的结构，就可以形成包含栅绝缘膜和活性层的阱型势，将载流子局域化在第一区域。
第一区域的载流子密度可以利用第二区域的氧缺陷量控制或阳离子掺杂任意地控制。在想要增加载流子密度时，只要增加第二区域的氧缺陷量，或者掺杂容易成为价数相对较大的阳离子的材料(例如Ti、Zr、Hf、Ta等)即可。但是，在掺杂价数大的阳离子的情况下，由于氧化物半导体膜的构成元素数增多，因此从成膜加工的简单化、低成本化的方面考虑是不利的，所以优选利用氧浓度(氧缺陷量)来控制载流子密度。
而且，从可以在300℃以下的温度实现成膜的方面考虑，氧化物半导体层优选为非晶体。例如，非晶体IGZO膜可以在基板温度200℃以下成膜。
活性层12的总的膜厚(总膜厚)优选为10～200nm左右。
(源·漏电极)
源电极13及漏电极14只要都是具有高导电性的材料，就没有特别限制，例如可以将Al、Mo、Cr、Ta、Ti、Au、Ag等金属、Al-Nd、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜等作为单层或者2层以上的层叠结构使用。
源电极13及漏电极14都只要考虑与所用的材料的适用性，依照例如从印刷方式、涂覆方式等湿式方式、真空蒸镀法、溅射法、离子镀法等物理的方式、CVD、等离子体CVD法等化学的方式等中适当地选择的方法成膜即可。
在利用上述金属构成源电极13及漏电极14的情况下，如果考虑成膜性、借助蚀刻或剥离法的图案处理性及导电性等，则其厚度优选设为10nm以上、1000nm以下，更优选设为50nm以上、100nm以下。
(栅绝缘膜)
作为栅绝缘膜15，优选具有高绝缘性的材料，例如可以由SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O3、HfO2等绝缘膜、或者含有至少两种以上这些化合物的绝缘膜等构成。
栅绝缘膜15只要考虑与所用的材料的适用性，依照从印刷方式、涂覆方式等湿式方式、真空蒸镀法、溅射法、离子镀法等物理的方式、CVD、等离子体CVD法等化学的方式等中适当地选择的方法成膜即可。
而且，栅绝缘膜15为了降低泄漏电流及提高电耐压性需要具有足够的厚度，然而如果厚度过大，则会导致驱动电压的上升。栅绝缘膜15的厚度依材质而定，然而优选为10nm～10μm，更优选为50nm～1000nm，特别优选为100nm～400nm。
(栅电极)
作为栅电极16，只要是具有高导电性的材料，就没有特别限制，例如可以将Al、Mo、Cr、Ta、Ti、Au、Ag等金属、Al-Nd、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜等作为单层或者2层以上的层叠结构使用。
栅电极16只要考虑与所用的材料的适用性，依照例如从印刷方式、涂覆方式等湿式方式、真空蒸镀法、溅射法、离子镀法等物理的方式、CVD、等离子体CVD法等化学的方式等中适当地选择的方法成膜即可。
在利用上述金属构成栅电极16的情况下，如果考虑成膜性、借助蚀刻或剥离法的图案处理性及导电性等，则其厚度优选设为10nm以上、1000nm以下，更优选设为50nm以上、200nm以下。
(薄膜晶体管的制造方法)
对图3(A)所示的顶栅-顶接触型的薄膜晶体管1的制造方法进行简单说明。准备基板11，在基板11上依照第二区域A2、第一区域A1的顺序利用溅射法等成膜方法形成活性层(IGZO膜)12。然后对活性层12进行图案处理。图案处理可以利用光刻及蚀刻来进行。具体来说，通过在所要残存的部分利用光刻形成抗蚀剂图案，利用盐酸、硝酸、稀硫酸或磷酸、硝酸及乙酸的混合液等酸溶液进行蚀刻而形成图案。
然后，在活性层12上形成用于形成源·漏电极13、14的金属膜。然后将金属膜利用蚀刻或剥离法图案处理成给定的形状，形成源电极13及漏电极14。此时，优选对源·漏电极13、14以及未图示的与这些电极连接的配线同时进行图案处理。
在形成源·漏电极13、14以及配线后，形成栅绝缘膜15。栅绝缘膜15是利用光刻及蚀刻以给定的形状图案处理而形成的。
在形成栅绝缘膜15后，形成栅电极16。形成电极膜后，利用蚀刻或剥离法图案处理成给定的形状，形成栅电极16。此时，优选对栅电极16及栅配线同时进行图案处理。
利用以上的步骤，可以制作出图3A所示的薄膜晶体管1。
(活性层的成膜工序)
下面，对活性层的成膜工序进行更详细的说明。活性层12的总的膜厚(总膜厚)优选为10～200nm左右，优选不暴露于大气中地连续地将各区域成膜。通过不暴露于大气中地连续成膜，其结果是，可以获得更为优异的晶体管特性。另外，由于可以削减成膜工序数，因此还可以降低制造成本。
这里，对如图3(C)(D)所示的底栅型的薄膜晶体管制造时进行说明。如前所述，在底栅型的薄膜晶体管的制造时依次形成第一区域A1、第二区域A2。而且，在顶栅型的薄膜晶体管的制造时，活性层依照第二区域A2、第一区域A1的顺序成膜。
首先，形成第一区域A1。这里，例如作为第一区域A1，以使膜厚达到10nm的方式形成Ga/(In+Ga)＝0.25、Zn/(In+Ga)＝0.5的IGZO膜。
作为达到如上所述的金属元素的组成比地成膜的方法，如果是溅射成膜，则可以是将In、Ga、Zn或者将它们的氧化物或它们的复合氧化物的靶子组合使用的共溅射，也可以是预先成膜的IGZO膜中的金属元素的组成比达到上述组成比的复合氧化物靶子的单独溅射。成膜中的基板温度可以与基板对应地任意选择，然而在使用挠性基板的情况下，基板温度越接近室温越好。
在提高第一区域的载流子密度的情况下，相对地降低成膜时的成膜室内的氧分压，从而降低膜中的氧浓度。例如，将成膜时的氧分压/氩分压设为0.005。相反在降低电子载流子密度的情况下，通过相对地提高成膜时的成膜室内的氧分压(例如将成膜时的氧分压/氩分压设为0.05。)，或在成膜中或成膜后照射氧自由基，或在臭氧气氛中对该成膜基板表面照射紫外线等，来提高膜中的氧浓度。
然后，进行第二区域的成膜。第二区域的成膜既可以是在第一区域的成膜后，暂时停止成膜，在变更成膜室内的氧分压及对靶子施加的电力后，再次开始成膜的方法，也可以是不停止成膜地快速或缓慢地变更成膜室内的氧分压及对靶子施加的电力的方法。另外，既可以是靶子原样不变地使用在第一区域成膜时所用的靶子而改变投入电力的方法，也可以是在从第一区域向第二区域切换成膜时，停止对第一区域成膜中所用的靶子的电力投入，对不同的靶子进行电力施加的方法，还可以是除了第一区域的成膜中所用的靶子以外，还对多个靶子追加地进行电力施加的方法。
这里，作为第二区域，以使膜厚达到30nm的方式形成例如金属元素的组成比为Ga/(In+Ga)＝0.75、Zn/(In+Ga)＝0.5的IGZO膜。
成膜中的基板温度可以与基板对应地任意选择，然而在使用挠性基板的情况下，基板温度越接近室温越好。
在提高第二区域的载流子密度的情况下，相对地降低成膜时的成膜室内的氧分压，从而降低膜中的氧浓度。例如，将成膜时的氧分压/氩分压设为0.005。相反在降低电子载流子密度的情况下，通过相对地提高成膜时的成膜室内的氧分压(例如将成膜时的氧分压/氩分压设为0.05。)，或在成膜中或成膜后照射氧自由基，或在臭氧气氛中对该成膜基板表面照射紫外线等，来提高膜中的氧浓度。在本发明的实施方式中，与第二区域的氧浓度相比，第一区域的氧浓度一方越高越好。
而且，在利用氧自由基的照射或臭氧气氛中的紫外线照射提高膜中的氧浓度时，既可以在第一区域及第二区域的成膜中及成膜后双方进行，也可以仅在第二区域成膜后进行。另外，氧自由基照射时的基板温度可以与基板对应地任意选择，然而在使用挠性基板的情况下，基板温度越接近室温越好。
此外，也可以在氧化物半导体层形成后实施退火处理。退火时的气氛可以与膜对应地任意选择，退火温度也可以与基板对应地任意选择，然而在使用挠性基板的情况下，优选在较低温度下(例如200℃以下)进行退火。另一方面，在使用具有高耐热性的基板的情况下，也可以在接近500℃的高温下实施退火处理。
而且，图4是将Ga/(In+Ga)＝0.75的IGZO膜和Ga/(In+Ga)＝0.25的IGZO膜层叠5层而得的层叠膜的剖面STEM像，同图(A)表示刚刚层叠后(退火处理前)，同图(B)表示以250℃的退火温度处理后的，同图(C)表示以500℃的退火温度处理后的。根据图4可以确认，即使在500℃进行退火处理也会维持层叠结构。
而且，本发明人等进行以下的实验后确认，对于IGZO层，可以利用阳离子的组成比和/或氧浓度来改变电子亲和力，此外通过设为阱型势结构，可以将能带间隙小的IGZO层作为阱层使用。
电子亲和力χ如前所述，是由电离势I与带隙能量Eg的差决定的。带隙能量Eg可以进行光的反射率及透过率测定，使用Tauc曲线算出。这里带隙能量Eg是指直接迁移的值。另外，电离势I可以根据光电子分光测定求出。
(电子亲和力χ的阳离子组成比依赖)
制作阳离子组成比不同的样品1～5，进行上述各测定而研究了电子亲和力χ对阳离子组成比的依赖性。
首先，以IGZO膜作为测定对象，制作出阳离子组成比不同的IGZO膜样品1～5。样品1～5是作为阳离子组成比来说Ga/(In+Ga)不同的IGZO膜分别形成在基板上的样品。任何一个样品都是作为基板使用了合成石英玻璃基板(Covalent Material公司制、商品编号T-4040)。
样品1在基板上以达到100nm厚度的方式形成Ga/(In+Ga)＝0、Zn/(In+Ga)＝0.5的IGZO膜。成膜时的氧分压/氩分压＝0.01，利用使用了In2O3靶子、Ga2O3靶子及ZnO靶子的共溅射(co-sputter)进行。而且，成膜时的基板温度设为室温，成膜时的成膜室内压力通过自动控制排气阀的开度而总是保持4.4×10-1Pa。
样品2～5除了Ga/(In+Ga)的值不同这一点以外，以与样品1相同的制作步骤制作。样品2的Ga/(In+Ga)＝0.25，样品3的Ga/(In+Ga)＝0.5，样品4的Ga/(In+Ga)＝0.75，样品5的Ga/(In+Ga)＝1。
而且，各样品1～5的Ga/(In+Ga)及Zn/(In+Ga)的控制是通过调整对In2O3、Ga2O3、ZnO各靶子投入的电力值进行的。
对于各样品1～5，进行了反射率及透过率测定，将根据结果得到的Tauc曲线表示于图5中。可知Ga/(In+Ga)越大，则带隙能量也越大。
图6表示从图5所示的Tauc曲线中导出的各样品的带隙能量。根据该结果可以清楚地看到，如果将Ga/(In+Ga)从0增大到1，则带隙能量会变大1.2～1.3eV左右。
图7表示基于针对各样品1～5的光电子分光测定的激发光能量和标准化光电子收率。图7的曲线图中，各个曲线的上升沿的激发光能量，即开始光电子放出的能量值意味着电离势。
图8是表示从图7的曲线图求出的各样品1～5的电离势的曲线图。根据图8可以清楚地看到，在Ga/(In+Ga)为0.5附近电离势取得最大值，随着远离该处电离势变小。
根据先前求出的带隙能量Eg与电离势I的差求出各样品1～5的电子亲和力χ。下面给出的表2是将各样品的组成比、氧分压/氩分压、能隙Eg、电离势I及电子亲和力χ一览表示的表。
[表2]
图9是表示根据上述结果得到的电子亲和力的Ga/(In+Ga)依赖性的图。可知电子亲和力χ在Ga/(In+Ga)为0.25附近取得最大值，随着远离该处而变小，如果将Ga/(In+Ga)从0.25增大到1，则电子亲和力会变小1.2～1.3eV左右。
如上所述，可以明确：通过改变Ga/In+Ga，可以改变电子亲和力。所以可知，在包含IGZO的氧化物半导体层中，例如在没有进行区域A1、A2的氧浓度调节的情况下，通过将区域A1的Ga/(In+Ga)设为0.25，将区域A2的Ga/In+Ga设为0.75，就可以形成区域A1、A2的势差为0.48eV的阱型结构。
(电子亲和力χ的氧浓度依赖)
制作氧浓度不同的样品6～9，进行相同的测定，研究了电子亲和力χ对氧浓度的依赖性。
样品6～9与上述相同，是以IGZO膜为测定对象，以相同的制作步骤在相同的基板上成膜而得的。样品6的Ga/(In+Ga)＝0.75，Zn/(In+Ga)＝0.5，成膜时的氧分压/氩分压＝0。对于样品7而言，在样品6中设为成膜时的氧分压/氩分压＝0.01。样品8的Ga/(In+Ga)＝0.25，Zn/(In+Ga)＝0.5，成膜时的氧分压/氩分压＝0。对于样品9而言，在样品8中设为成膜时的氧分压/氩分压＝0.01。将制作样品6～9的组成比、氧分压/氩分压、以及后述的能隙等表示于表3中。
[表3]
对各样品6～9，进行了反射率及透过率测定，将结果的Tauc曲线表示于图10(A)及(B)中。图10(A)是针对Ga/(In+Ga)为0.75的样品6及7的Tauc曲线，图10(B)是针对Ga/(In+Ga)为0.25的样品8、9的Tauc曲线。无论在哪种情况下都可知，即使改变成膜时的氧分压/氩分压，带隙能量Eg也没有大的变化。
图11是以氧分压/氩分压为横轴而绘制从图10(A)及图10(B)所示的Tauc曲线导出的各样品的带隙能量的图。根据该结果可以清楚地看到，即使改变氧分压/氩分压，也基本上没有带隙能量的变化。
图12(A)表示基于针对样品6、7的光电子分光测定的激发光能量和标准化光电子收率，图12(B)表示基于针对样品8、9的光电子分光测定的激发光能量和标准化光电子收率，图13表示由图12(A)及图12(B)的曲线图求出的各样品的电离势。根据图13所示的结果可知，即使在Ga/(In+Ga)的值不同的情况下，随着成膜时的氧分压/氩分压变大，电离势逐渐变大。
根据先前求出的带隙能量Eg与电离势I的差求出各样品6～9的电子亲和力χ(参照表3)。
图14表示根据上述结果得到的电子亲和力对成膜时的氧分压/氩分压依赖性。可以明确：成膜时的氧分压/氩分压越大，则电子亲和力χ越大。当将成膜时的氧分压/氩分压从0增大到0.01时，在Ga/(In+Ga)的值为0.75、0.25任何的情况下，电子亲和力都增大0.2eV左右。
如上所述，可以明确，通过改变成膜时的氧分压/氩分压，可以改变电子亲和力，更具体来说，通过增大氧分压/氩分压，可以增大电子亲和力。
所以，在包含IGZO的氧化物半导体层中，例如除了通过改变区域A1、区域A2的b/(a+b)而赋予的电子亲和力差以外，通过使区域A1成膜时的氧分压/氩分压大于区域A2成膜时的氧分压/氩分压，可以获得更大的电子亲和力差。
而且，一般来说在成膜时的氧分压/氩分压大的情况下，膜中的氧浓度高，相反在成膜时的氧分压/氩分压小的情况下，氧浓度变低，因此上述结果意味着，随着膜中的氧浓度变高，电子亲和力变大。
本实验中，作为提高膜内的氧浓度的方法，采用了增大成膜时的氧分压/氩分压的方法，然而除此以外，采用对成膜面照射氧自由基、在臭氧气氛中对成膜面照射紫外线等方法，也可以同样地提高膜内的氧浓度。
可以同时应用上述的Ga/(In+Ga)的调节和膜中氧浓度的调节，例如，通过采用如下结构，与仅调节组成比或者仅调节氧浓度的情况相比，可以获得更深的阱型势垒结构(电子亲和力差Δχ＝0.65)，所述结构为：将第一区域A1设为Ga/(In+Ga)＝0.25的组成比并且膜中氧浓度高的(成膜时的氧分压/氩分压＝0.01)IGZO膜(表3的样品9)，将第二区域A2设为Ga/(In+Ga)＝0.75附近的组成比并且膜中氧浓度低的(成膜时的氧分压/氩分压＝0)IGZO膜(表3的样品6)，且将上述第一区域用上述第二区域夹入的结构。
这里，对针对IGZO膜的载流子浓度、迁移率进行的实验加以说明。载流子浓度及迁移率可以利用霍尔效应及电阻率的测定求出。
图15(A)～(C)分别表示改变氧分压/氩分压而制作的IGZO膜中的电阻率、载流子密度、迁移率的Ga/(In+Ga)依赖性。图15中，●是针对氧分压/氩分压为0.01的样品的数据，■是针对氧分压/氩分压为0.005的样品的数据，▲是针对氧分压/氩分压为0的样品的数据。
用于测定的样品是利用与上述相同的方法制作的。在霍尔效应及电阻率的测定中使用了霍尔测定装置(东阳Technica制、霍尔效应·电阻率测定装置Resitest 8300)。
根据图15(B)可知，通过改变Ga/(In+Ga)或氧分压/氩分压，可以独立地控制载流子密度。例如，通过使Ga/(In+Ga)一定，仅改变氧分压/氩分压，可以不改变膜的带隙而仅对膜中的载流子浓度进行任意调整。但是可知，在氧分压/氩分压为0时，虽然通过改变Ga/(In+Ga)可以任意地控制载流子浓度，然而如图15(C)所示，迁移率依旧保持较低的状态。根据该结果可知，如果只是单纯地增加氧缺陷量而增大载流子浓度，无法获得所要求的迁移率的提高。
下面，对比较了IGZO的单层膜和层叠结构的载流子浓度、迁移率的结果进行说明。
作为层叠结构，制作出如下的霍尔元件，即，在基板上形成10nm的样品7的组成比(0.25)-氧分压/氩分压(0.01)的IGZO膜后，接连形成50nm的样品6的组成比(0.75)-氧分压/氩分压(0)的IGZO膜。
作为单膜，分别准备了样品7(IGZO-0.25-0.01)、样品6(IGZO-0.75-0)的各自的单膜的霍尔元件。
与各区域的单膜的载流子浓度相比，或者与根据将单膜层叠时的简单平均预测的载流子浓度值相比，层叠结构的载流子密度增大，迁移率增大。这意味着，形成阱型势，电子在阱层中移动。
以上所说明的本发明的薄膜晶体管的用途没有特别限定，然而例如适于用作作为电光学装置的显示装置(例如液晶显示装置、有机EL(ElectroLuminescence)显示装置、无机EL显示装置等)的驱动元件。
此外，本发明的电子元件适于用作使用了树脂基板的可以利用低温加工制作的挠性显示器等器件、CCD(Charge Coupled Device)、CMOS(Complementary Metal Oxide Semiconductor)等图像传感器、X射线传感器等各种传感器、MEMS(MicroElectro Mechanical System)等各种电子器件的驱动元件(驱动电路)。
使用了本发明的薄膜晶体管的本发明的显示装置及传感器都因低耗电而显示出良好的特性。而且，这里所说的“特性”在显示装置的情况下是显示特性，在传感器的情况下是灵敏度特性。
<液晶显示装置>
图16中针对本发明的电光学装置的一个实施方式的液晶显示装置表示出其一部分的概略剖面图，图17中表示出其电气性配线的概略构成图。
如图16所示，本实施方式的液晶显示装置5为如下的结构，即，具备：图3A所示的顶栅型的薄膜晶体管1、在晶体管1的由钝化层54保护的栅电极16上由像素下部电极55及其对置上部电极56夹持的液晶层57、和用于与各像素对应地发出不同颜色的RGB滤色片58，在TFT10的基板11侧及滤色片58上分别具备偏振片59a、59b。
另外，如图17所示，本实施方式的液晶显示装置5具备相互平行的多条栅配线51、和与该栅配线51交叉的相互平行的数据配线52。在这里将栅配线51与数据配线52加以电绝缘。在栅配线51与数据配线52的交叉部附近，具备薄膜晶体管1。
薄膜晶体管1的栅电极16与栅配线51连接，薄膜晶体管1的源电极13与数据配线52连接。另外，薄膜晶体管1的漏电极14借助设于栅绝缘膜15中的接触孔19(在接触孔19中嵌入有导体)与像素下部电极55连接。该像素下部电极55与被接地了的对置电极56一起构成电容器53。
虽然在图16所示的本实施方式的液晶装置中设为，具备顶栅型的薄膜晶体管，然而在作为本发明的显示装置的液晶装置中所用的薄膜晶体管并不限定于顶栅型，也可以是底栅型的薄膜晶体管。
本发明的薄膜晶体管由于具有高迁移率，因此在液晶显示装置中可以实现高精细、高速响应、高对比度等高品质显示，也适于大画面化。另外，在活性层的IGZO为非晶体的情况下，可以抑制元件特性的波动，能够实现大画面且没有不均的优异的显示品质。而且，由于特性偏移少，因此可以降低栅电压，进而可以减少显示装置的耗电。另外，根据本发明，由于可以使用能够在低温下(例如200℃以下)成膜的非晶体IGZO膜作为半导体层来制作薄膜晶体管，因此作为基板可以使用树脂基板(塑料基板)。所以，根据本发明，可以提供显示品质优异的挠性的液晶显示装置。
<有机EL显示装置>
图18中，针对本发明的电光学装置的一个实施方式的有源矩阵方式的有机EL显示装置表示出其一部分的概略剖面图，图19中表示电气性配线的概略构成图。
在有机EL显示装置的驱动方式中，有单纯矩阵方式和有源矩阵方式2种。单纯矩阵方式具有能够以低成本制作的优点，然而由于要逐条地选择扫描线使像素发光，因此扫描线数与每条扫描线的发光时间成反比。由此，难以实现高精细化、大画面化。有源矩阵方式由于在每个像素中形成晶体管或电容器，因此制造成本高，然而由于没有像单纯矩阵方式那样不能增加扫描线数的问题，因此适于高精细化、大画面化。
本实施方式的有源矩阵方式的有机EL显示装置6形成如下的结构，即，在具备钝化层61a的基板60上，作为驱动用1a及开关用1b具备图3A所示的顶栅型的薄膜晶体管1，在该晶体管1a及1b上具备包括被下部电极62及上部电极63夹持的有机发光层64的有机发光元件65，上面也由钝化层61b保护。
另外，如图19所示，本实施方式的有机EL显示装置7具备相互平行的多条栅配线66、和与该栅配线66交叉的相互平行的数据配线67及驱动配线68。在这里将栅配线66与数据配线67、驱动配线68加以电绝缘。开关用薄膜晶体管1b的栅电极16a与栅配线66连接，开关用薄膜晶体管1b的源电极13b与数据配线67连接。另外，开关用薄膜晶体管1b的漏电极14b与驱动用薄膜晶体管1a的栅电极16a连接，并且通过使用电容器69而将驱动用薄膜晶体管1a保持为接通状态。驱动用薄膜晶体管1a的源电极13a与驱动配线68连接，漏电极14a与有机EL发光元件65连接。
虽然在图18所示的本实施方式的有机EL装置中设为，具备顶栅型的薄膜晶体管1a及1b，然而在作为本发明的显示装置的有机EL装置中所用的薄膜晶体管并不限定于顶栅型，也可以是底栅型的薄膜晶体管。
本发明的薄膜晶体管由于具有高迁移率，因此可以实现低耗电并且高品质的显示。另外，根据本发明，由于可以使用能够在低温下(例如200℃以下)成膜的非晶体IGZO膜作为半导体层来制作薄膜晶体管，因此作为基板可以使用树脂基板(塑料基板)。所以，根据本发明，可以提供显示品质优异的挠性的有机EL显示装置。
而且，在图18所示的有机EL显示装置中，既可以通过将上部电极63设为透明电极而设成顶发射型，也可以通过将下部电极62及TFT的各电极设为透明电极而设成底发射型。
<X射线传感器>
图20中，针对作为本发明的传感器的一个实施方式的X射线传感器表示出其一部分的概略剖面图，图21中表示出其电气性配线的概略构成图。
图20更具体来说是将X射线传感器阵列的一部分放大后的概略剖面图。本实施方式的X射线传感器7具备形成于基板上的薄膜晶体管1及电容器70、形成于电容器70上的电荷收集用电极71、X射线转换层72、和上部电极73而构成。在薄膜晶体管1上设有钝化膜75。
电容器70形成以电容器用下部电极76和电容器用上部电极77夹持绝缘膜78的结构。电容器用上部电极77借助设于绝缘膜78中的接触孔79，与薄膜晶体管1的源电极13及漏电极14的任意一方(图20中是漏电极14)连接。
电荷收集用电极71设于电容器70的电容器用上部电极77上，与电容器用上部电极77接触。X射线转换层72是包含无定形硒的层，以将薄膜晶体管1及电容器70覆盖的方式设置。上部电极73设于X射线转换层72上，与X射线转换层72接触。
如图21所示，本实施方式的X射线传感器7具备相互平行的多条栅配线81、和与栅配线81交叉的相互平行的多条数据配线82。在这里将栅配线81与数据配线82加以电绝缘。在栅配线81与数据配线82的交叉部附近，具备薄膜晶体管1。
薄膜晶体管1的栅电极16与栅配线81连接，薄膜晶体管1的源电极13与数据配线82连接。另外，薄膜晶体管1的漏电极14与电荷收集用电极71连接，此外该电荷收集用电极71与被接地了的对置电极76一起构成电容器70。
在本构成的X射线传感器7中，X射线被从图21中上部(上部电极73侧)照射，在X射线转换层72中生成电子-空穴对。因利用上部电极73对该X射线转换层72施加有高电场，生成的电荷就蓄积在电容器70中，通过依次扫描薄膜晶体管1而读出。
本发明的X射线传感器由于具备接通电流高、可靠性优异的薄膜晶体管1，因此信噪比高，灵敏度特性优异，所以在用于X射线数据摄影装置中的情况下可以获得宽动态范围的图像。特别是，本发明的X射线数码摄影装置不仅适于进行静止画面摄影，而且适用于在1台机器中进行借助动画的透视和静止画面的摄影的X射线数码摄影装置。此外，在薄膜晶体管的活性层的IGZO为非晶体的情况下，可以获得均匀性优异的图像。
而且，虽然在图20所示的本实施方式的X射线传感器中设为，具备顶栅型的薄膜晶体管，然而本发明的传感器中所用的薄膜晶体管并不限定于顶栅型，也可以是底栅型的薄膜晶体管。
[实施例1]
针对底栅型薄膜晶体管制作实施例1、2、3、比较例1、2，比较了迁移率。表4是表示各晶体管的Ga/(In+Ga)及成膜时的氧分压/氩分压及迁移率的表。
[表4]
<实施例1>
作为实施例1制作出底栅、顶栅型的薄膜晶体管。作为基板，使用了在表面上形成有100nm的SiO2氧化膜的高浓度掺杂了的p型硅基板(三菱材料公司制)。氧化物半导体层设为由IGZO构成的材料，首先，在作为第一区域A1，溅射成膜5nm的Ga/(In+Ga)＝0.25、Zn/(In+Ga)＝0.5的InGaZnO膜后，作为第二区域A2，溅射成膜30nm的Ga/(In+Ga)＝0.75、Zn/(In+Ga)＝0.5的IGZO膜。氧化物半导体层在各区域间不暴露于大气中地连续进行成膜。各区域的溅射是以使用了In2O3靶子、Ga2O3靶子、ZnO靶子的共溅射(co-sputter)进行的。各区域的膜厚调整是利用成膜时间的调整进行的。各区域的详细的溅射条件如下所示。
(第一区域A1的溅射条件)
达到的真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.02
In2O3、Ga2O3、ZnO靶子的投入电力比：43.0∶38.0∶19.0
(第二区域A2的溅射条件)
达到的真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.005
In2O3、Ga2O3、ZnO靶子的投入电力比：14.7∶67.8∶17.5
在利用溅射层叠氧化物半导体层后，利用借助金属掩模的真空蒸镀法，在层叠膜上形成由Ti(10nm)/Au(40nm)构成的欧姆接触。
利用以上操作，得到沟道长度180μm、沟道宽度1mm的底栅型薄膜晶体管1的实施例1。
<实施例2>
元件构成与实施例1相同，仅氧化物半导体层的组成不同。首先，在作为第一区域A1，溅射成膜5nm的Ga/(In+Ga)＝0.375、Zn/(In+Ga)＝0.5的IGZO膜后，作为第二区域A2，溅射成膜30nm的Ga/(In+Ga)＝0.625、Zn/(In+Ga)＝0.5的IGZO膜。氧化物半导体层在各区域间不暴露于大气中地连续进行成膜。各区域的溅射是以使用了In2O3靶子、Ga2O3靶子、ZnO靶子的共溅射(co-sputter)进行的。各区域的膜厚调整是利用成膜时间的调整进行的。各区域的详细的溅射条件如下所示。
(第一区域A1的溅射条件)
达到的真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.02
In2O3、Ga2O3、ZnO靶子的投入电力比：39.5∶50.0∶18.0
(第二区域A2的溅射条件)
达到的真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.005
In2O3、Ga2O3、ZnO靶子的投入电力比：20.5∶61.0∶17.0
<实施例3>
元件构成与实施例1相同，氧化物半导体层的组成以及氧浓度不同。首先，在作为第一区域A1，溅射成膜5nm的Ga/(In+Ga)＝0.0、Zn/(In+Ga)＝0.5的IGZO膜后，作为第二区域A2，溅射成膜30nm的Ga/(In+Ga)＝1.0、Zn/(In+Ga)＝0.5的IGZO膜。氧化物半导体层在各区域间不暴露于大气中地连续进行成膜。各区域的溅射是以使用了In2O3靶子、Ga2O3靶子、ZnO靶子的共溅射(co-sputter)进行的。各区域的膜厚调整是利用成膜时间的调整进行的。各区域的详细的溅射条件如下所示。
(第一区域A1的溅射条件)
达到的真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.067
In2O3、Ga2O3、ZnO靶子的投入电力比：55.0∶0.0∶13.0
(第二区域A2的溅射条件)
达到的真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.005
In2O3、Ga2O3、ZnO靶子的投入电力比：0.0∶60.0∶15.0
<比较例1>
在实施例1的氧化物半导体的成膜中，不进行层厚方向的组成及氧调节，在将投入电力比设为31.5∶61.0∶20.0、将氧分压/氩分压设为0.002的条件下，仅形成45nm的IGZO膜，除此以外利用与实施例1相同的方法制作了薄膜晶体管，将其作为比较例1。它是以往的在活性层中具有In∶Ga∶Zn＝1∶1∶1组成(Ga/(In+Ga)＝0.5)的IGZO单膜的晶体管，是在层厚方向没有形成阱型势结构的情况的晶体管。
<比较例2>
除了在实施例1的氧化物半导体层的成膜中，形成第一区域，没有形成第二区域以外，利用与实施例1相同的方法制作了薄膜晶体管，将其作为比较例2。比较例2是如下情况的晶体管，即，除了没有在层厚方向形成阱型势结构以外，在结构中还不含有成为载流子供给层的第二区域。
对于上述实施例1、2、3及比较例1、2，使用半导体参数分析仪4156C(Agilent Technology公司制)，进行了晶体管特性(Vg-Id特性)及迁移率μ的测定。将测定结果表示于图22中，Vg-Id特性的测定是通过将漏电压(Vd)固定为10V，使栅电压(Vg)在-15V～+15V的范围内变化，测定各栅电压(Vg)的漏电流(Id)而进行的。
如表4所示，在具有阱型势结构的实施例1、2、3中可以获得20cm2/Vs以上的迁移率，尤其是在实施例3中得到高达57.4cm2/Vs的迁移率值。另一方面，对于在层厚方向没有组成、氧浓度改变的比较例1，得到作为以往的IGZO膜的晶体管的平均的值的11cm2/Vs左右的迁移率。另外，对于没有形成第二区域的比较例2，虽然进行了晶体管驱动，然而迁移率为0.029cm2/Vs，与层叠TFT元件相比大幅度减少。这意味着，由于第二区域是载流子供给层，因此在不具有载流子供给层的比较例2中，无法得到足够的载流子浓度。
图23中表示实施例1、2、3、比较例1的迁移率μ的势深度Δχ依赖性。这里Δχ是设为除了b/(a+b)的调节以外还由氧浓度调节造成的电子亲和力差大约为0.1eV而算出的。可以看到当使势深度Δχ增大时迁移率即增大的动作。根据该图，通过大致上设为Δχ＝0.17eV以上，就可以得到作为IGZO单膜的迁移率的大约一倍的20cm2/Vs以上的迁移率，从而可以提供低耗电并且高品质的显示装置、或者高灵敏度的X射线传感器等。所以，在本发明的晶体管中，第一、第二区域的电子亲和力差优选为0.17eV以上。

Claims (16)

1.一种薄膜晶体管，其特征在于，该薄膜晶体管在基板上具有活性层、源电极、漏电极、栅绝缘膜和栅电极，
所述活性层包含：在所述栅电极侧夹隔着所述栅绝缘膜配置的、具有第一电子亲和力的第一区域；和在远离所述栅电极的一侧配置的、具有比所述第一电子亲和力小的第二电子亲和力的第二区域，
在所述活性层的膜厚方向，构成以所述第一区域作为阱层、以所述第二区域和所述栅绝缘膜作为势垒层的阱型势，
所述活性层是由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层，其中，a、b、c分别是a≥0，b≥0，c≥0，并且a+b≠0，b+c≠0，c+a≠0，
所述第二区域的b/(a+b)大于所述第一区域的b/(a+b)，
在所述氧化物半导体层中，所述第一区域的氧浓度大于所述第二区域的氧浓度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一区域的电子亲和力与所述第二区域的电子亲和力的差为0.17eV以上、1.3eV以下。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一区域的电子亲和力与所述第二区域的电子亲和力的差为0.32eV以上、1.3eV以下。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述氧化物半导体层为非晶体。
5.根据权利要求1所述的薄膜晶体管，其特征在于，在所述氧化物半导体层中，所述第一区域的b/(a+b)小于0.5。
6.根据权利要求5所述的薄膜晶体管，其特征在于，在所述氧化物半导体层中，所述第一区域的b/(a+b)小于0.4，并且所述第二区域的b/(a+b)为0.6以上。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述基板是具有挠性的基板。
8.一种薄膜晶体管的制造方法，其特征在于，是在基板上具有活性层、源电极、漏电极、栅绝缘膜和栅电极的薄膜晶体管的制造方法，
包括如下的成膜工序，即，以使所述活性层包含在所述栅电极侧夹隔着所述栅绝缘膜配置的、具有第一电子亲和力的第一区域，和在远离所述栅电极的一侧配置的、具有比所述第一电子亲和力小的第二电子亲和力的第二区域，并且在该活性层的膜厚方向，构成以所述第一区域作为阱层、以所述第二区域和所述栅绝缘膜作为势垒层的阱型势的方式，利用溅射法形成由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层作为所述活性层，其中，a、b、c分别是a≥0，b≥0，c≥0，并且a+b≠0，b+c≠0，c+a≠0，
在该成膜工序中，在将成膜室内设为第一氧分压/氩分压而形成所述第一区域，在将所述成膜室内设为第二氧分压/氩分压而形成达到比第一区域的b/(a+b)大的b/(a+b)的组成比的所述第二区域，以使所述第一区域的氧浓度大于所述第二区域的氧浓度。
9.根据权利要求8所述的薄膜晶体管的制造方法，其特征在于，使所述第二氧分压/氩分压小于所述第一氧分压/氩分压。
10.一种薄膜晶体管的制造方法，其特征在于，是在基板上具有活性层、源电极、漏电极、栅绝缘膜和栅电极的薄膜晶体管的制造方法，
包括如下的成膜工序，即，以使所述活性层包含在所述栅电极侧夹隔着所述栅绝缘膜配置的、具有第一电子亲和力的第一区域，和在远离所述栅电极的一侧配置的、具有比所述第一电子亲和力小的第二电子亲和力的第二区域，并且在该活性层的膜厚方向，构成以所述第一区域作为阱层、以所述第二区域和所述栅绝缘膜作为势垒层的阱型势的方式，利用溅射法形成由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层作为所述活性层，其中，a、b、c分别是a≥0，b≥0，c≥0，并且a+b≠0，b+c≠0，c+a≠0，
该成膜工序包括形成所述第一区域、和达到比第一区域的b/(a+b)大的b/(a+b)的组成比的所述第二区域的工序，在所述第一区域的成膜中和/或该第一区域的成膜后，包括向该第一区域的成膜面照射含有氧的自由基的工序，以使所述第一区域的氧浓度大于所述第二区域的氧浓度。
11.一种薄膜晶体管的制造方法，其特征在于，是在基板上具有活性层、源电极、漏电极、栅绝缘膜和栅电极的薄膜晶体管的制造方法，
包括如下的成膜工序，即，以使所述活性层包含在所述栅电极侧夹隔着所述栅绝缘膜配置的、具有第一电子亲和力的第一区域，和在远离所述栅电极的一侧配置的、具有比所述第一电子亲和力小的第二电子亲和力的第二区域，并且在该活性层的膜厚方向，构成以所述第一区域作为阱层、以所述第二区域和所述栅绝缘膜作为势垒层的阱型势的方式，利用溅射法形成由a(In2O3)·b(Ga2O3)·c(ZnO)构成的氧化物半导体层作为所述活性层，其中，a、b、c分别是a≥0，b≥0，c≥0，并且a+b≠0，b+c≠0，c+a≠0，
该成膜工序包括形成所述第一区域、和达到比第一区域的b/(a+b)大的b/(a+b)的组成比的所述第二区域的工序，在所述第一区域的成膜中和/或第一区域的成膜后，包括在臭氧气氛中向该第一区域的成膜面照射紫外线的工序，以使所述第一区域的氧浓度大于所述第二区域的氧浓度。
12.根据权利要求9～11中任意一项所述的薄膜晶体管的制造方法，其特征在于，在所述成膜工序期间，不将成膜基板暴露于大气中。
13.一种显示装置，其特征在于，具备权利要求1～7中任意一项所述的薄膜晶体管。
14.一种图像传感器，其特征在于，具备权利要求1～7中任意一项所述的薄膜晶体管。
15.一种X射线传感器，其特征在于，具备权利要求1～7中任意一项所述的薄膜晶体管。
16.一种X射线数码摄影装置，其特征在于，具备权利要求15所述的X射线传感器。
CN201110265137.6A 2010-09-08 2011-09-08 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置 Active CN102403361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010200570A JP5626978B2 (ja) 2010-09-08 2010-09-08 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2010-200570 2010-09-08

Publications (2)

Publication Number Publication Date
CN102403361A CN102403361A (zh) 2012-04-04
CN102403361B true CN102403361B (zh) 2015-09-23

Family

ID=45885378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110265137.6A Active CN102403361B (zh) 2010-09-08 2011-09-08 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置

Country Status (4)

Country Link
JP (1) JP5626978B2 (zh)
KR (1) KR101905898B1 (zh)
CN (1) CN102403361B (zh)
TW (1) TWI569451B (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716292B2 (ja) * 1988-08-12 1995-02-22 株式会社テック ワイヤ駆動装置
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
JP5995504B2 (ja) * 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102173074B1 (ko) * 2012-05-10 2020-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5901420B2 (ja) * 2012-05-14 2016-04-13 富士フイルム株式会社 薄膜トランジスタの製造方法
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP2013239531A (ja) * 2012-05-14 2013-11-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8785928B2 (en) 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
KR102080696B1 (ko) * 2012-06-29 2020-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI470810B (zh) * 2012-09-21 2015-01-21 E Ink Holdings Inc 薄膜電晶體、陣列基板及顯示裝置
WO2014046222A1 (en) * 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014061535A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014061567A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI582993B (zh) * 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103021873A (zh) * 2012-12-25 2013-04-03 青岛盛嘉信息科技有限公司 一种薄膜晶体管生长工艺
JPWO2014103323A1 (ja) * 2012-12-28 2017-01-12 出光興産株式会社 薄膜電界効果型トランジスタ
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP6128020B2 (ja) * 2013-04-10 2017-05-17 ソニー株式会社 電子デバイス及び固体撮像装置、並びに、電子デバイスにおける電極形成方法
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9231002B2 (en) * 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6429540B2 (ja) * 2013-09-13 2018-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
CN110571278A (zh) 2013-10-22 2019-12-13 株式会社半导体能源研究所 半导体装置
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6446258B2 (ja) 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9929044B2 (en) 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20150091900A (ko) * 2014-02-04 2015-08-12 주식회사 레이언스 이미지센서 및 이의 제조방법
TWI665778B (zh) 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
WO2015118724A1 (ja) * 2014-02-07 2015-08-13 リンテック株式会社 透明導電性積層体、透明導電性積層体の製造方法、および透明導電性積層体を用いてなる電子デバイス
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6509596B2 (ja) 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
CN103887345A (zh) * 2014-03-28 2014-06-25 南京中电熊猫液晶显示科技有限公司 一种氧化物薄膜晶体管及其制造方法
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
TWI685113B (zh) 2015-02-11 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9991394B2 (en) 2015-02-20 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TWI695513B (zh) 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
TWI693719B (zh) 2015-05-11 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN114068723A (zh) 2016-01-29 2022-02-18 株式会社半导体能源研究所 半导体装置以及晶体管
CN109075205A (zh) * 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
SG11201807956QA (en) * 2016-03-18 2018-10-30 Ricoh Co Ltd Field effect transistor, display element, image display device, and system
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
KR102296809B1 (ko) * 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
JP6800092B2 (ja) * 2016-06-24 2020-12-16 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
CN109755342B (zh) * 2017-11-06 2020-10-27 中国科学院物理研究所 一种直接型x射线探测器及其制备方法
CN110190066A (zh) * 2019-05-14 2019-08-30 深圳市华星光电技术有限公司 阵列基板和阵列基板的制备方法
KR102187129B1 (ko) * 2019-07-23 2020-12-04 연세대학교 산학협력단 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법
KR102642227B1 (ko) * 2021-06-21 2024-02-28 고려대학교 산학협력단 베타-산화갈륨 트랜지스터의 안정성 개선 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645463A (zh) * 2008-08-08 2010-02-10 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205199B1 (en) * 1995-06-23 2001-03-20 Science Applications International Corporation Pixel-correlated, digital X-ray imaging system
JP4094179B2 (ja) * 1998-08-21 2008-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100787455B1 (ko) * 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645463A (zh) * 2008-08-08 2010-02-10 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW201222823A (en) 2012-06-01
TWI569451B (zh) 2017-02-01
JP5626978B2 (ja) 2014-11-19
KR101905898B1 (ko) 2018-10-08
CN102403361A (zh) 2012-04-04
JP2012059860A (ja) 2012-03-22
KR20120026005A (ko) 2012-03-16

Similar Documents

Publication Publication Date Title
CN102403361B (zh) 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置
US8692252B2 (en) Thin-film transistor, method of producing the same, and devices provided with the same
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
TWI511202B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置
CN103733345B (zh) 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置
KR101529000B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
KR101661834B1 (ko) 전계 효과형 트랜지스터의 제조 방법
JP2010040645A (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
KR101633621B1 (ko) 전계 효과형 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서 그리고 x선 센서
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
TWI518791B (zh) 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221206

Address after: South Korea Gyeonggi Do Yongin

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: FUJIFILM Corp.