KR102187129B1 - 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법 - Google Patents

산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR102187129B1
KR102187129B1 KR1020190089171A KR20190089171A KR102187129B1 KR 102187129 B1 KR102187129 B1 KR 102187129B1 KR 1020190089171 A KR1020190089171 A KR 1020190089171A KR 20190089171 A KR20190089171 A KR 20190089171A KR 102187129 B1 KR102187129 B1 KR 102187129B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide thin
oxide
channel region
film transistor
Prior art date
Application number
KR1020190089171A
Other languages
English (en)
Inventor
김현재
최동현
이희수
박정우
김원기
유혁준
김형태
김민성
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020190089171A priority Critical patent/KR102187129B1/ko
Priority to PCT/KR2020/001065 priority patent/WO2021015377A1/ko
Application granted granted Critical
Publication of KR102187129B1 publication Critical patent/KR102187129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따르면, 산화물 박막 증착 시 산소 분압을 조절하고 증착 후 산화물 박막에 환원제 처리를 하여 산화물 박막 내 산소 공공을 조절할 수 있으며, 이를 통해 박막 내 캐리어(carrier) 농도를 조절하여 양의 값을 가지는 Vth와 높은 이동도를 동시에 가질 수 있는 산화물 박막 트랜지스터 및 그의 제조 방법이 개시된다.

Description

산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법 {Heterogeneous Oxide Thin Film Transistor with Adjustable Oxygen Partial Pressure and Method for Fabricating the same}
본 발명은 산화물 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 특히 초고이동도 산화물 박막 트랜지스터 및 그의 제조 방법에 관한 것이다.
산화물 반도체는 amorphous-Si과 비교하여 높은 이동도 및 가시광 영역의 투명도, 낮은 공정 온도, 그리고 상대적으로 저렴한 공정 비용 등의 장점이 있다.
기존의 이종 채널(heterogeneous channel) 기반 초고이동도 산화물 박막 트랜지스터는 전방 채널 영역(front channel)에 높은 캐리어 농도를 가지는 산화물 박막을 사용하여 구현하였으나 Vth가 음의 방향으로 이동하는 문제점이 존재한다.
또한, 종래의 In-Ga-Zn-O 기반의 산화물 반도체 스위칭 소자는 비교적 낮은 이동도를 가지고 있으므로 초고이동도 산화물 박막 트랜지스터가 필요하다.
본 발명은 산화물 박막 트랜지스터 및 그의 제조 방법으로 산화물 박막 트랜지스터는 진공 공정을 기반으로 산화물 반도체를 적층하여 두 층의 계면에 고농도의 전자를 인위적으로 속박(confinement) 할 수 있는 이종 산화물 채널층(heterogeneous oxide channel layer, HOL)구조로써, 국부적으로 캐리어의 농도를 기존 산화물 박막 트랜지스터(TFT)보다 훨씬 높일 수 있으며, 퍼컬레이션(Percolation) 이론에 따라 이동도의 증가를 가져오는데 그 목적이 있다.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.
상기 과제를 해결하기 위해, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터는, 게이트 전극, 상기 게이트 전극과 연결되는 게이트 절연막 및 상기 게이트 절연막과 연결되는 산화물 박막을 포함하고, 상기 산화물 박막은, 적어도 일부가 용액 공정으로 처리된 후방 채널 영역(back channel region)을 포함한다.
여기서, 상기 산화물 박막은, 상기 산화물 박막 증착 시 산소 분압을 조절하여 형성되는 전방 채널 영역(front channel region)을 포함한다.
여기서, 상기 산화물 박막은, 상기 전방 채널 영역과 상기 후방 채널 영역 사이의 계면에 고농도의 전자를 속박할 수 있는 이종 산화물 채널층 구조이다.
여기서, 상기 용액 공정은, 상기 산화물 박막이 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)되어 처리되는 공정이며, 상기 환원력이 있는 물질은, 디티온산(polythionic acid)(H2S2O6)의 염을 포함하고, 수용액은 알칼리성 용액이다.
여기서, 상기 산화물 박막은, 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다.
여기서, 상기 전방 채널 영역(front channel region)은, 산소 스퍼터링(sputtering) 공정 조건에서 상기 산소 분압이 증가하여, 상기 전방 채널 영역 내의 산소 공공의 농도가 낮아지며, 전방 채널 영역의 페르미 에너지 준위(EF)가 감소한다.
여기서, 상기 후방 채널 영역(back channel region)은, 상기 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)되어, 상기 후방 채널 영역 내의 산소 공공의 농도가 높아지며, 후방 채널 영역의 페르미 에너지 준위(EF)가 증가한다.
여기서, 상기 후방 채널 영역의 페르미 에너지 준위(EF)가 증가함에 따라 전도대 최소 에너지(EC)와의 차이는 감소하며, 상기 전방 채널 영역의 페르미 에너지 준위(EF)가 감소함에 따라 가전자대 최대 에너지(EV)와의 차이가 감소한다.
여기서, 상기 디티온산(polythionic acid)(H2S2O6)의 염은, 디티온산나트륨(Sodium dithionite)을 포함하며, 상기 산화물 박막은 기 설정된 농도의 디티온산나트륨(Sodium dithionite) 수용액에서 기 설정된 시간 동안 침지된 후, 건조된다.
여기서, 상기 산화물 박막의 상기 전방 채널 영역 또는 상기 후방 채널 영역에 형성된 소스 전극 및 드레인 전극을 더 포함한다.
여기서, 상기 산화물 박막 트랜지스터는, 바텀 게이트 (bottom gate) 또는 탑 게이트 (top gate)의 구조로 형성된다.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 산화물 박막을 형성하는 단계 및 상기 산화물 박막을 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)시키는 단계를 포함한다.
여기서, 상기 산화물 박막을 형성하는 단계는, 상기 산화물 박막을 증착 시 산소 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절하는 단계를 포함한다.
여기서, 상기 환원력이 있는 물질은, 디티온산(polythionic acid)(H2S2O6)의 염을 포함하며, 수용액은 알칼리성 용액이다.
여기서, 상기 산화물 박막은, 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다.
여기서, 상기 디티온산(polythionic acid)(H2S2O6)의 염은, 디티온산나트륨(Sodium dithionite)을 포함하며, 상기 수용액에 침지(dipping)시키는 단계에서, 상기 산화물 박막은 기 설정된 농도의 디티온산나트륨(Sodium dithionite) 수용액에서 기 설정된 시간 동안 침지된 후, 건조된다.
본 발명의 또 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은, 산화물 박막을 형성하는 단계, 상기 산화물 박막을 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)시키는 단계, 게이트 절연막을 형성하는 단계 및 게이트 전극을 형성하는 단계를 포함하며, 상기 환원력이 있는 물질은, 디티온산(polythionic acid)(H2S2O6)의 염을 포함하며, 수용액은 알칼리성 용액이다.
여기서, 상기 산화물 박막을 형성하는 단계 이전에, 기판 상에 완충층(buffer layer)을 형성하는 단계를 더 포함하며, 상기 산화물 박막을 증착 시 산소 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절하는 단계를 더 포함한다.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 진공 공정을 기반으로 산화물 반도체를 적층하여 두 층의 계면에 고농도의 전자를 인위적으로 속박(confinement) 할 수 있는 이종 산화물 채널층(heterogeneous oxide channel layer, HOL)구조로써, 국부적으로 캐리어의 농도를 기존 산화물 박막 트랜지스터(TFT)보다 훨씬 높일 수 있으며, 퍼컬레이션(Percolation) 이론에 따라 이동도의 증가를 가져올 수 있다.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 도시한 것이다.
도 2는 본 발명의 또 다른 실시예에 따른 산화물 박막 트랜지스터의 구조를 도시한 것이다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조와 에너지 밴드 다이어그램 모식도를 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법에 따른 페르미 에너지 레벨 조절 모식도를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 나타낸 흐름도이다.
도 6은 본 발명의 또 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 나타낸 흐름도이다.
도 7은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법에서, 산화물 박막을 수용액에 침지(dipping)시키는 단계를 예로 들어 도시한 것이다.
도 8은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법에서, 침지 시간에 따른 구동 전압의 변화를 나타낸 그래프이다.
이하, 본 발명에 관련된 산화물 박막 트랜지스터 및 그의 제조 방법에 대하여 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명은 산화물 박막 트랜지스터 및 그의 제조 방법에 관한 것이다.
도 1은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 도시한 것이다.
도 1을 참조하면, 본 발명의 실시예에 따른 산화물 박막 트랜지스터(100)는 게이트 전극(110), 게이트 절연막(130), 산화물 박막(140), 소스 전극(150), 드레인 전극(160)을 포함한다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터(100)는 이종 산화물 채널층 구조(Heterogeneous structure of oxide channel layer, HOL)를 기반한 초고이동도, 고신뢰성 산화물 반도체 박막 트랜지스터이다.
기존의 이종 채널(heterogeneous channel) 기반 초고이동도 산화물 박막 트랜지스터 연구는 전방 채널 영역(front channel)에 높은 캐리어 농도를 가지는 산화물 박막을 사용하여 구현했지만 Vth가 음의 방향으로 이동하는 문제점이 존재하였다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 스퍼터링(sputtering)을 이용한 산화물 박막 증착 시 산소 분압을 조절하고 증착 후 산화물 박막에 환원제 처리를 하여 산화물 박막 내 산소 공공을 조절할 수 있으며, 이를 통해 박막 내 캐리어(carrier) 농도를 조절하여 양의 값을 가지는 Vth와 높은 이동도를 동시에 가질 수 있다.
게이트 전극(110)은 기판 상에 형성된다. 여기서, 기판(미도시)은 PI(Polyimide), PC(Polycarbonate), PES(Polyethersulfone), PET(Polyethyleneterephthalate),　PEN(Polyethylenenaphthalate), PAR(Polyarylate), FPR(Glass Fiber Reinforced Plastic) 등의 플라스틱과 같은 플렉서블 기판일 수 있으며, 유리(glass)나 석영 재질의 기판일 수도 있다.
게이트 전극(110)은 기판 상에 몰리브덴(Mo) 또는 알루미늄(Al) 등과 같은 금속 물질을 증착 및 패터닝하여 형성될 수 있다. 또는, P+-Si 웨이퍼를 게이트 전극으로 이용할 수 있다.
게이트 절연막(130)은 상기 게이트 전극 상에 형성된다. 기판 및 게이트 전극(110) 상에 산화물 또는 질화물 등을 증착하여 게이트 절연막(130)을 형성하며, 예를 들어, 건식 산화(Dry Oxidation) 방식으로 실리콘 산화물(SiO2)을 증착하여 게이트 절연막(130)을 형성할 수 있다. 그러나, 게이트 절연막(130)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.
산화물 박막(140)은 상기 게이트 절연막 상에 형성된다.
여기서, 산화물 박막은, 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다. 그러나, 산화물을 구성하는 물질은 이에 한정되지 않는다.
이 같은 산화물로 이루어진 박막은 비정질이지만 높은 이동도를 가지며, 밴드갭이 커서 투명성을 갖는 것으로, 투명 디스플레이에 적용이 가능하다.
산화물은 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD(Atomic Layer Deposition) 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다.
일반적인 초고이동도 산화물 박막 트랜지스터는 초고이동도를 구현하기 위해, front channel에 기존의 산화물 박막 트랜지스터로 사용되는 물질이 아닌 고이동도 특성을 지니는 산화물만을 사용하여 산화물 반도체 선택에 큰 제약이 존재한다.
따라서, 본 발명의 실시예에 따른 산화물 박막 트랜지스터(100)는 산화물 증착 조건 조절 및 환원제 처리 등을 통해 산화물 박막의 페르미 에너지 준위를 제어하여 HOL 계면에서의 전자 속박 조절을 통한 고이동도 특성을 구현한다.
산화물 박막(140)은 전방 채널 영역(141), 후방 채널 영역(142)을 포함한다.
전방 채널 영역(141)은 상기 산화물 박막 증착 시 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절하여 형성된다.
후방 채널 영역(142)은 산화물 박막의 적어도 일부가 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)되어 처리된다.
산화물 박막의 침지는, 구조물 전체를 환원력이 있는 물질이 녹아있는 수용액에 침지시키는 방식을 이용할 수도 있으며, 산화물 박막만 침지시킬 수도 있다.
산소 공공은 산화물 반도체에서 캐리어를 제공하는 역할을 수행하기 때문에, 스퍼터링 증착 조건 조절 및 환원제 처리 등을 통해 산화물 박막의 산소 공공을 조절하면 산화물 박막 내 캐리어 농도를 조절할 수 있고, 이를 통해 산화물 박막의 페르미 에너지 준위 조절이 가능하게 된다. 결과적으로, HOL의 두 산화물 반도체의 페르미 에너지 준위 차이를 조절할 수 있게 되고, HOL 계면에서의 갇힌 전자 농도(confined electron concentration)을 조절할 수 있다. 이를 통해 InZnSnO, InZnO 등 고이동도 채널로 사용되는 산화물과 더불어 InGaZnO 등의 기존에 산화물 박막 트랜지스터의 채널로 사용하는 산화물에도 확대 적용시켜 초고이동도 산화물 박막 트랜지스터를 구현할 수 있다.
또한, 산화물 박막의 상기 후방 채널 영역에 형성된 소스 전극(150) 및 드레인 전극(160)을 더 포함한다.
도 2는 본 발명의 또 다른 실시예에 따른 산화물 박막 트랜지스터의 구조를 도시한 것이다.
도 2를 참조하면, 본 발명의 또 다른 실시예에 따른 산화물 박막 트랜지스터(200)는 기판(210), 완충층(buffer layer)(220), 산화물 박막(230), 게이트 절연막(240), 게이트 전극(250), 소스/드레인 전극(260, 270), 패시베이션(280)을 포함한다.
도 1에 나타난 산화물 박막 트랜지스터는 바텀 게이트(bottom gate) 구조로 설계된 실시예를 도시한 것이나, 본 발명의 다양한 실시예에 따른 산화물 박막 트랜지스터의 구조는 이에 한정되지 않으며, 탑 게이트(top gate) 구조를 포함하는 다양한 구조에서의 적용이 가능하다.
구체적으로, 탑 게이트 산화물 박막 트랜지스터(top gate TFT)의 구조는 아래에서부터 유리(glass) - 완충층(buffer layer) - 후방 채널 영역(back channel) - 전방 채널 영역(front channel) - 게이트 절연막(gate insulator) - 게이트 전극(gate)이 되며, 소스/드레인(source/drain) 전극은 전방 채널 영역(front channel) 측에 연결되는 것이 바람직하다.
소스/드레인 전극(260, 270)은 특정 금속으로 제한되지 아니하고， ZnO 나노와이어 반도체와 오믹 컨택 (Ohmic contact)이 우수한 금 (Au)/티타늄 (Ti)， 백금 (Pt), 은 (Ag) 등을 이용할 수 있다.
패시베이션(280)은 반도체 디바이스의 표면이나 접합부에 적당한 처리를 하고, 유해한 환경을 차단하여 디바이스 특성을 안정화시킬 수 있다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조와 에너지 밴드 다이어그램 모식도를 나타낸 것이다.
도 3의 (a)는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 나타낸 것이고, 도 3의 (b)는 에너지 밴드 다이어그램 모식도를 나타낸 것이다.
도 3을 참조하면, 산화물 박막(140)은 전방 채널 영역(141), 후방 채널 영역(142)을 포함한다.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터는 진공 공정을 기반으로 산화물 반도체를 적층하여 두 층의 계면에 고농도의 전자(145)를 인위적으로 속박(confinement) 할 수 있는 이종 산화물 채널층(heterogeneous oxide channel layer, HOL)구조이다.
이종 산화물 채널층(heterogeneous oxide channel layer, HOL)구조는 서로 다른 산화물 반도체의 적층 구조로서, 국부적으로 캐리어의 농도를 기존 이종(homogeneous) 산화물 박막트랜지스터(TFT)보다 훨씬 높일 수 있으며, 퍼컬레이션(Percolation) 이론에 따라 이동도의 증가를 가져오게 된다.
도 3의 (b)는 에너지 밴드 다이어그램 모식도에 나타난 바와 같이, HOL 구조의 박막을 이용하여 만들어진 트랜지스터(TFT)의 조건은 전방 채널 영역(141)은 낮은 페르미 에너지 준위, 후방 채널 영역(142)은 높은 페르미 에너지 준위이다.
조건에 따라, 두 층의 계면에 고농도의 전자(145)를 인위적으로 속박(confinement) 할 수 있다.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 제조 방법은 전방 채널 영역은 스퍼터링(sputtering) 공정조건을 통해 제어하며, 후방 채널 영역은 Na2S2O4 처리를 통해 제어한다.
구체적으로, 전방 채널 영역(141)은 상기 산화물 박막 증착 시 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절하여 형성된다.
후방 채널 영역(142)은 산화물 박막의 적어도 일부가 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)되어 처리된다.
이에 따라, 두 산화물 반도체 층의 페르미 에너지 준위를 조절하여 계면에 형성되는 우물형식을 이루도록 설계되는 전도대의 에너지 밴드(conduction band well)에 국부적으로 높은 캐리어 농도를 형성하여 초고이동도 산화물 TFT(Thin-film transistor)를 구현할 수 있다.
여기서, 초고이동도 산화물 TFT는 μFET > ~ 30㎠/Vs인 산화물 TFT이다.
일반적으로 산소 공공은 Kroger-Vink equation Oo x ↔ Vo¨ + 2e + 1/2O2(gas)에 (Oo x: 산화물 박막 구성 산소, Vo¨: 산소 공공) 기반하여 산화물 반도체의 캐리어 농도를 결정하기 때문에, 산화물 증착 분위기 중 산소 함량과 환원제 농도 및 처리 시간에 따라 산화물 박막 내 산소 공공의 농도가 조절될 수 있어, 결과적으로 산화물 박막의 페르미 에너지 준위를 선택적으로 조절하여 초고이동도 산화물 박막 트랜지스터를 구현할 수 있다. 뿐만 아니라 산화물 박막 내 산소 조성에 따라 Vth를 조절할 수 있기 때문에 초고이동도/고신뢰성 산화물 박막 트랜지스터를 구현할 수 있게 된다.
도 4는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법에 따른 페르미 에너지 레벨 조절 모식도를 나타낸 것이다.
도 4에 나타난 바와 같이, 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은, 디티온산나트륨(Na2S2O4)의 환원력과 스퍼터링 공정조건 (산소 분압 등)을 활용하여 산화물 반도체의 페르미 에너지 준위를 제어한다.
구체적으로, HOL 내 산화물 박막의 물성을 조절하기 위해 산화물 증착 시 스퍼터링 증착 조건을 조절하는 방법과 환원제 물질인 디티온산나트륨(Na2S2O4) 수용액을 산화물 박막에 처리하는 방법을 이용하여 전방/후방(front/back) 산화물 채널 내 산소 공공의 농도를 조절할 수 있다.
전방 채널 영역(141)은 상기 산화물 박막 증착 시 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절하여 형성된다.
전방 채널 영역(front channel region)은, 스퍼터링(sputtering) 공정 조건(300)에서 상기 산소 분압이 증가하여, 상기 전방 채널 영역 내의 산소 공공의 농도가 낮아진다.
스퍼터링 증착 시 산소 분압이 증가할수록 산화물 박막 내 산소 공공의 농도는 낮아지며, 페르미 에너지 준위는 감소하게 된다.
후방 채널 영역(142)은 산화물 박막의 적어도 일부가 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)되어 처리된다.
후방 채널 영역(back channel region)은, 상기 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)되어, 상기 후방 채널 영역 내의 산소 공공의 농도가 높아진다.
여기서, 상기 환원력이 있는 물질은, 디티온산(polythionic acid)(H2S2O6)의 염을 포함하며, 수용액은 알칼리성 용액이다.
구체적으로, 상기 디티온산(polythionic acid)(H2S2O6)의 염은, 디티온산나트륨(Sodium dithionite)을 포함하며, 상기 디티온산나트륨(Sodium dithionite)의 수용액은, 0.5 내지 1.5M(몰농도)인 것이 바람직하며, 침지 시간은 2분 내지 10분인 것이 바람직하다.
한편, 환원제 물질인 디티온산나트륨(Na2S2O4) 수용액의 농도가 높거나 처리 시간이 길어 질수록 산화물 박막 내 환원 작용이 활발하게 일어나기 때문에 산소 공공의 농도는 높아지며, 페르미 에너지 준위는 증가하게 된다. 이를 통해 진공 공정인 스퍼터링 증착 시 산소 분압 조건과 디티온산나트륨(Na2S2O4) 수용액 농도 및 처리 시간에 따른 최적의 페르미 에너지 위치와 산소 공공의 조성을 파악하여 높은 이동도와 양의 Vth 값을 동시에 가지는 초고이동도/고신뢰성 산화물 박막 트랜지스터를 제작할 수 있다.
디티온산나트륨(Na2S2O4)은 아황산표백제 중 가장 강한 환원력을 가지며 물에 쉽게 녹는 특성이 있다.
알칼리성 용액은 안정적이며 강력한 환원력이 있어, 환원제, 표백제, 산소 흡수제 등으로 이용된다.
디티온산나트륨(Na2S2O4)은 80℃ 이상의 고온에서는 물이 없어도 열분해가 일어나며, 습한 공기중에 노출될 경우, 분해가 일어나 분해열 발생 및 자연 발화 하는 특징이 있다.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 제조 방법은, 용액 처리 공정에서, 수용액의 농도와 침지 시간 조절을 통해 산화물 반도체의 특성을 제어할 수 있다.
도 5는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 나타낸 흐름도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계(S100)에서 시작한다.
단계 S200에서, 상기 게이트 전극 상에 게이트 절연막을 형성한다.
단계 S300에서, 상기 게이트 절연막 상에 산화물 박막을 형성한다.
구체적으로, 산화물 박막 증착 시 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절하는 단계를 포함한다.
여기서, 상기 산화물 박막은, 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다.
단계 S400에서, 상기 산화물 박막을 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)시키는 단계를 포함한다.
여기서, 상기 환원력이 있는 물질은, 디티온산(polythionic acid)(H2S2O6)의 염을 포함하며, 수용액은 알칼리성 용액이다.
구체적으로, 상기 디티온산(polythionic acid)(H2S2O6)의 염은, 디티온산나트륨(Sodium dithionite)을 포함하며, 상기 디티온산나트륨(Sodium dithionite)의 수용액은, 0.5 내지 1.5M(몰농도)인 것이 바람직하다.
단계 S500에서, 산화물 박막의 전방 채널 영역 또는 후방 채널 영역에 소스 전극 및 드레인 전극을 형성한다.
도 6은 본 발명의 또 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 나타낸 흐름도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 단계 S110에서 기판 상에 완충층(buffer layer)을 형성한다.
단계 S210에서, 산화물 박막을 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)시킨다.
단계 S310에서, 상기 산화물 박막 증착 시 산소 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절한다.
단계 S410에서, 게이트 절연막을 형성하고, 단계 S510에서, 게이트 전극을 형성한다.
단계 S610에서, 산화물 박막의 전방 채널 영역 또는 후방 채널 영역에 소스 전극 및 드레인 전극을 형성한다.
여기서, 상기 산화물 박막은, 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다.
도 5 및 도 6에서 본 발명의 다양한 실시예에 따른 공정에 순서는 반드시 이에 한정되지 않으며, 산화물 반도체 박막을 수용액에 침지시키는 단계와 산화물 증착 시 스퍼터링 증착 조건을 조절하는 단계는 순차적으로 또는 동시에 공정이 가능할 수 있다.
도 7은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법에서, 산화물 박막을 수용액에 침지(dipping)시키는 단계를 예로 들어 도시한 것이다.
도 7에 나타난 바와 같이, 산화물 박막을 디티온산나트륨(Na2S2O4) 수용액에 침지 시키고, 건조하는(dip & dry) 공정을 통해 IGZO 산화물 박막 트랜지스터의 특성을 변화시킨다.
여기서, 디티온산나트륨(Sodium dithionite)의 수용액은, 0.5 내지 1.5M(몰농도)인 것이 바람직하다.
도 8은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법에서, 침지 시간에 따른 구동 전압의 변화를 나타낸 그래프이다.
도 8은 디티온산나트륨(Sodium dithionite)의 수용액의 농도를 1M로 고정한 뒤, 산화물 박막의 침지 시간을 변화시키면서 구동 전압을 측정한 것이다.
그래프를 통해, 침지(Dipping) 시간이 증가할수록 구동 전류(on current level)가증가하고, Vth가 음의 방향으로 이동되는 것을 확인할 수 있다. IGZO 채널의 페르미 준위(Fermi energy level)가 증가하여 이러한 특성이 나타나는 것을 확인할 수 있다.
기존의 이종 채널(heterogeneous channel) 기반 초고이동도 산화물 박막 트랜지스터 연구는 전방 채널 영역(front channel)에 높은 캐리어 농도 가지는 산화물 박막을 사용하여 구현했지만 Vth가 음의 방향으로 이동하는 문제점이 존재하였다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 스퍼터링(sputtering)을 이용한 산화물 박막 증착 시 산소 분압을 조절하고 증착 후 산화물 박막에 환원제 처리를 하여 산화물 박막 내 산소 공공을 조절할 수 있으며, 이를 통해 박막 내 캐리어(carrier) 농도를 조절하여 양의 값을 가지는 Vth와 높은 이동도를 동시에 가질 수 있다.
이상의 설명은 본 발명의 일 실시예에 불과할 뿐, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현할 수 있을 것이다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허 청구 범위에 기재된 내용과 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.

Claims (18)

  1. 산화물 박막 트랜지스터에 있어서,
    게이트 전극; 상기 게이트 전극과 연결되는 게이트 절연막; 및 상기 게이트 절연막과 연결되는 산화물 박막을 포함하고,
    상기 산화물 박막은, 적어도 일부가 용액 공정으로 처리된 후방 채널 영역(back channel region)과 상기 산화물 박막 증착 시 산소 분압을 조절하여 형성되는 전방 채널 영역(front channel region)을 포함하며, 상기 전방 채널 영역과 상기 후방 채널 영역 사이의 계면에 고농도의 전자를 속박할 수 있는 이종 산화물 채널층 구조인 것을 특징으로 하는 산화물 박막 트랜지스터.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 용액 공정은, 상기 산화물 박막이 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)되어 처리되는 공정이며,
    상기 환원력이 있는 물질은, 디티온산(polythionic acid)(H2S2O6)의 염을 포함하고, 수용액은 알칼리성 용액인 것을 특징으로 하는 산화물 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 산화물 박막은, 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 전방 채널 영역(front channel region)은, 산소 스퍼터링(sputtering) 공정 조건에서 상기 산소 분압이 증가하여, 상기 전방 채널 영역 내의 산소 공공의 농도가 낮아지며, 전방 채널 영역의 페르미 에너지 준위(EF)가 감소하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  7. 제6항에 있어서,
    상기 후방 채널 영역(back channel region)은, 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)되어, 상기 후방 채널 영역 내의 산소 공공의 농도가 높아지며, 후방 채널 영역의 페르미 에너지 준위(EF)가 증가하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  8. 제7항에 있어서,
    상기 후방 채널 영역의 페르미 에너지 준위(EF)가 증가함에 따라 전도대 최소 에너지(EC)와의 차이는 감소하고, 상기 전방 채널 영역의 페르미 에너지 준위(EF)가 감소함에 따라 가전자대 최대 에너지(EV)와의 차이가 감소하여,
    상기 전방 채널 영역과 상기 후방 채널 영역을 동일한 물질로 구현하면서 30㎠/Vs 이상의 초고이동도를 갖는 것을 특징으로 하는 산화물 박막 트랜지스터.
  9. 제4항에 있어서,
    상기 디티온산(polythionic acid)(H2S2O6)의 염은, 디티온산나트륨(Sodium dithionite)을 포함하며,
    상기 산화물 박막은 기 설정된 농도의 디티온산나트륨(Sodium dithionite) 수용액에서 기 설정된 시간 동안 침지된 후, 건조되는 것을 특징으로 하는 산화물 박막 트랜지스터.
  10. 제1항에 있어서,
    상기 산화물 박막의 상기 전방 채널 영역 또는 상기 후방 채널 영역에 형성된 소스 전극 및 드레인 전극을 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  11. 제1항에 있어서,
    상기 산화물 박막 트랜지스터는,
    바텀 게이트 (bottom gate) 또는 탑 게이트 (top gate)의 구조로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터.
  12. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 산화물 박막을 형성하는 단계; 및
    상기 산화물 박막을 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)시키는 단계;를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  13. 제12항에 있어서,
    상기 산화물 박막을 형성하는 단계는,
    상기 산화물 박막을 증착 시 산소 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절하는 단계;를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  14. 제12항에 있어서,
    상기 환원력이 있는 물질은, 디티온산(polythionic acid)(H2S2O6)의 염을 포함하며, 수용액은 알칼리성 용액인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  15. 제12항에 있어서,
    상기 산화물 박막은, 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  16. 제14항에 있어서,
    상기 디티온산(polythionic acid)(H2S2O6)의 염은, 디티온산나트륨(Sodium dithionite)을 포함하며,
    상기 수용액에 침지(dipping)시키는 단계에서, 상기 산화물 박막은 기 설정된 농도의 디티온산나트륨(Sodium dithionite) 수용액에서 기 설정된 시간 동안 침지된 후, 건조되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  17. 산화물 박막을 형성하는 단계;
    상기 산화물 박막을 환원력이 있는 물질이 녹아있는 수용액에 침지(dipping)시키는 단계;
    게이트 절연막을 형성하는 단계; 및
    게이트 전극을 형성하는 단계;를 포함하며,
    상기 환원력이 있는 물질은, 디티온산(polythionic acid)(H2S2O6)의 염을 포함하며, 수용액은 알칼리성 용액인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  18. 제17항에 있어서,
    상기 산화물 박막을 형성하는 단계 이전에, 기판 상에 완충층(buffer layer)을 형성하는 단계;를 더 포함하며,
    상기 산화물 박막을 증착 시 산소 스퍼터링(sputtering) 공정 조건에서 산소 분압을 조절하는 단계;를 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
KR1020190089171A 2019-07-23 2019-07-23 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법 KR102187129B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190089171A KR102187129B1 (ko) 2019-07-23 2019-07-23 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법
PCT/KR2020/001065 WO2021015377A1 (ko) 2019-07-23 2020-01-22 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190089171A KR102187129B1 (ko) 2019-07-23 2019-07-23 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR102187129B1 true KR102187129B1 (ko) 2020-12-04

Family

ID=73776875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089171A KR102187129B1 (ko) 2019-07-23 2019-07-23 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법

Country Status (2)

Country Link
KR (1) KR102187129B1 (ko)
WO (1) WO2021015377A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110078596A (ko) * 2009-12-31 2011-07-07 엘지디스플레이 주식회사 박막 트랜지스터
KR20140143844A (ko) * 2012-05-14 2014-12-17 후지필름 가부시키가이샤 박막 트랜지스터의 제조 방법
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
KR20170096431A (ko) * 2016-02-16 2017-08-24 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110078596A (ko) * 2009-12-31 2011-07-07 엘지디스플레이 주식회사 박막 트랜지스터
KR20140143844A (ko) * 2012-05-14 2014-12-17 후지필름 가부시키가이샤 박막 트랜지스터의 제조 방법
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
KR20170096431A (ko) * 2016-02-16 2017-08-24 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2021015377A1 (ko) 2021-01-28

Similar Documents

Publication Publication Date Title
US8017513B2 (en) Method of manufacturing semiconductor active layer, method of manufacturing thin film transistor using the same and thin film transistor having semiconductor active layer
JP5710041B2 (ja) 液晶表示装置
JP4560502B2 (ja) 電界効果型トランジスタ
JP2009158663A (ja) 酸化物半導体装置およびその製造方法
Lee et al. Bottom gate thin-film transistors using parallelly lateral ZnO nanorods grown by hydrothermal method
US11881515B2 (en) Vertical thin film transistor with single gate electrode with micro-perforations
Park et al. Effect of double-layered Al2O3/SiO2 dielectric materials on In–Ga–Zn–O (IGZO)-based amorphous transparent thin film transistors
Kim et al. Effect of photochemical hydrogen doping on the electrical properties of ZnO thin-film transistors
KR101802054B1 (ko) 산화물 박막 트랜지스터 및 그의 제조 방법
Jeong et al. Study on the effects of Zr-incorporated InZnO thin-film transistors using a solution process
KR102187129B1 (ko) 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법
Byun et al. Effect of channel thickness on the electrical performance and the stability of amorphous SiZnSnO thin film transistor
KR102036971B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20150136726A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
Choi et al. Fabrication and characteristics of high mobility InSnZnO thin film transistors
Wang et al. The effects of oxygen annealing on the electrical characteristics of hydrothermally grown zinc oxide thin-film transistors
KR101488623B1 (ko) 산화물 박막 트랜지스터 제조방법
KR101450841B1 (ko) 박막 트랜지스터 및 그 제조방법
CN108417620B (zh) 一种氧化物绝缘体薄膜及薄膜晶体管
KR101457762B1 (ko) 금속 박막 트랜지스터 및 그 제조방법
KR102035392B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
Wu et al. High-mobility ingazno tfts using atmospheric pressure plasma jet technique and 248-nm excimer laser annealing
KR101437779B1 (ko) 산화물 반도체층을 갖는 박막트랜지스터 및 이의 제조방법
Liu et al. Solution-processed gallium-tin-oxide as a new choice for indium-free active layers in TFTs
Yan et al. Investigation of Synergic Hydrogen Mitigation Technique for Top-Gate A-IGZO Thin-Film Transistors

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant