KR20170096431A - 산화물 박막 트랜지스터 및 그의 제조 방법 - Google Patents
산화물 박막 트랜지스터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20170096431A KR20170096431A KR1020160017800A KR20160017800A KR20170096431A KR 20170096431 A KR20170096431 A KR 20170096431A KR 1020160017800 A KR1020160017800 A KR 1020160017800A KR 20160017800 A KR20160017800 A KR 20160017800A KR 20170096431 A KR20170096431 A KR 20170096431A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide
- oxide semiconductor
- semiconductor thin
- channel region
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 127
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims description 33
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 25
- 239000011787 zinc oxide Substances 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- ZFEADGRFDTTYIM-UHFFFAOYSA-N [Zn+2].[O-2].[In+3].[Si+4] Chemical compound [Zn+2].[O-2].[In+3].[Si+4] ZFEADGRFDTTYIM-UHFFFAOYSA-N 0.000 claims description 4
- -1 aluminum zinc tin oxide Chemical compound 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 claims description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 4
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000007654 immersion Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 230000000052 comparative effect Effects 0.000 description 21
- 239000010410 layer Substances 0.000 description 7
- 238000012546 transfer Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001230 polyarylate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H01L29/78696—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
-
- H01L21/161—
-
- H01L29/7869—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13069—Thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
산화물 박막 트랜지스터가 개시된다. 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 게이트 전극 상에 형성된 게이트 절연막 및 게이트 절연막 상에 형성된 산화물 반도체 박막을 포함하고, 산화물 반도체 박막은 과산화수소 용액에 침지(dipping)되어 산화 처리된 후방 채널 영역(back channel region)을 포함한다.
Description
본 발명의 실시 예들은 향상된 전기적 성능 및 신뢰성을 갖는 산화물 박막 트랜지스터 및 그의 제조 방법에 관한 것이다.
최근 디스플레이가 초고해상도 및 대면적을 갖도록 제조됨에 따라 백플레인에 적용될 박막 트랜지스터에 대한 연구가 계속되고 있으며, 박막 트랜지스터의 반도체 박막으로 산화물 반도체를 이용하는 기술이 개발되었다.
박막 트랜지스터에서 IGZO(indium gallium zinc oxide)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 산화물 반도체를 이용할 경우 별도의 장비를 추가적으로 구입하지 않고도 기존의 장비를 이용할 수 있어 차세대 트랜지스터로 주목받고 있다.
산화물 박막 트랜지스터에서 채널층으로 기능하는 산화물 반도체 박막은 공기 중의 노출될 경우, 산소(O2)와 반응하거나 수분과 반응하여 전기적 성능 및 신뢰성이 저하되는 양상을 갖는다.
전기적 성능 및 신뢰성 향상을 위하여, 산화물 반도체 박막을 다층 구조로 형성하는 방법이 개발되었다. 그러나, 산화물 반도체 박막을 다층 구조로 형성할 경우, 단층 구조에 비해 전기적 성능은 향상되나 박막 형성을 위한 공정이 반복적으로 수행되기 때문에, 트랜지스터의 제조 시간 및 제조 비용이 상승하였다.
본 발명의 실시예들의 목적은 과산화수소 용액을 이용하여 산화물 반도체 박막을 산화 처리함으로써, 전기적 성능 및 신뢰성이 향상된 산화물 박막 트랜지스터 및 그의 제조 방법을 제공하기 위한 것이다.
실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막 및 상기 게이트 절연막 상에 형성된 산화물 반도체 박막을 포함하고, 상기 산화물 반도체 박막은 과산화수소 용액에 침지(dipping)되어 산화 처리된 후방 채널 영역(back channel region)을 포함한다.
일 실시예에 따르면, 상기 후방 채널 영역은, 상기 산화물 반도체 박막의 전방 채널 영역에 비해 더 많은 산소를 함유하는 산소 리치층(oxygen rich layer)일 수 있다.
일 실시예에 따르면, 상기 후방 채널 영역은 산소(O2) 또는 수분과의 반응을 억제시키는 패시베이션 기능을 가질 수 있다.
일 실시예에 따르면, 상기 후방 채널 영역은 상기 산화물 반도체 박막이 상기 과산화수소 용액에 침지(dipping)된 상태에서 산소 라디컬의 확산으로 인해 산소 공공이 감소될 수 있다.
일 실시예에 따르면, 상기 후방 채널 영역은 상기 산화물 반도체 박막이 상기 과산화수소 용액에 침지(dipping)된 상태에서 상기 산화물 반도체 박막의 전방 채널 영역을 향하는 방향으로 산화 처리된 것일 수 있다.
일 실시예에 따르면, 상기 후방 채널 영역은 상기 산화물 반도체 박막이 상기 과산화수소 용액에 침지된 시간에 따라 다른 두께로 산화 처리된 것일 수 있다.
일 실시예에 따르면, 상기 산화물 반도체 박막은 상기 과산화수소 용액 내에 10분 내지 30분 동안 침지되어 산화 처리된 것일 수 있다.
일 실시예에 따르면, 상기 산화물 반도체 박막은 10% 내지 30% 농도를 갖는 상기 과산화수소 용액에 침지되어 산화 처리된 것일 수 있다.
일 실시예에 따르면, 상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함할 수 있다.
상기 산화물 박막 트랜지스터는 상기 산화물 반도체 박막의 상기 후방 채널 영역에 형성된 소스 전극 및 드레인 전극을 더 포함할 수 있다.
한편, 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계 및 상기 게이트 절연막 상에 산화물 반도체 박막을 형성하는 단계를 포함하고, 상기 산화물 반도체 박막을 형성하는 단계는 상기 산화물 반도체 박막을 과산화수소 용액에 침지(dipping)시켜 후방 채널 영역을 산화 처리한다.
본 발명의 실시예들에 따르면, 과산화수소를 이용하여 산화물 반도체 박막을 산화 처리함으로써, 저비용과 단순한 공정을 이용하여 산화물 반도체 트랜지스터의 전기적 성능 및 신뢰성이 향상시킬 수 있다.
도 1는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 도시한 도면이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 도시한 도면이다.
도 3a 및 도 3b는 과산화수소 용액에 침지되기 전과, 후의 산화물 반도체 박막의 상태를 도식화한 것이다.
도 4는 비교예 및 실시예들에 따른 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 5a 내지 도 5c는 비교예 및 실시예들에 따른 제조된 산화물 박막 트랜지스터의 PBS(Positive Bias Stress) 테스트 그래프이다.
도 6은 비교예 및 실시예들에 따른 산화물 박막 트랜지스터의 문턱 전압 변화값 및 캐리어 이동도를 나타내는 그래프이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 도시한 도면이다.
도 3a 및 도 3b는 과산화수소 용액에 침지되기 전과, 후의 산화물 반도체 박막의 상태를 도식화한 것이다.
도 4는 비교예 및 실시예들에 따른 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 5a 내지 도 5c는 비교예 및 실시예들에 따른 제조된 산화물 박막 트랜지스터의 PBS(Positive Bias Stress) 테스트 그래프이다.
도 6은 비교예 및 실시예들에 따른 산화물 박막 트랜지스터의 문턱 전압 변화값 및 캐리어 이동도를 나타내는 그래프이다.
이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 권리범위가 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 양역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도 1는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 도시한 도면이다. 도 1을 참조하면, 산화물 박막 트랜지스터(100)는 기판(110), 게이트 전극(120), 게이트 절연막(130), 산화물 반도체 박막(140), 소스 전극(150) 및 드레인 전극(160)을 포함한다.
산화물 반도체 박막(140)은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다. 이 같은 산화물로 이루어진 박막(130)은 비정질이지만 높은 이동도를 가지며, 밴드갭이 커서 투명성을 갖는 것으로, 투명 디스플레이에 적용이 가능하다.
실시예에 따른 산화물 반도체 박막(140)은 게이트 절연막(130)에 접하는 전방 채널 영역(forward channel region)(141)과 후방 채널 영역(back channel region)(142)을 포함한다.
여기서, 산화물 반도체 박막(140)은 과산화수소 용액에 침지(dipping)되어, 그 후방 채널 영역(142)이 산화 처리된 상태이다. 구체적으로, 산화물 반도체 박막(140) 형성시, 10% 내지 30% 농도를 갖는 과산화수소 용액에 침지됨에 따라 후방 채널 영역(142)에서 전방 채널 영역(141)을 향하는 방향으로 산화 처리된다. 이 산화 처리에 의해 후방 채널 영역(142)은 전방 채널 영역(141)에 비해 더 많은 산소를 함유하는 산소 리치층(oxygen rich layer)가 될 수 있다.
이는 산화물 반도체 박막(140)이 과산화수소 용액에 침지된 상태에서 후방 채널 영역(142)으로 산소 라디컬이 확산된 결과이다. 또한, 산소 라디컬이 확산됨에 따라 후방 채널 영역(142)에 포함된 산소 공공이 감소되어, 산화물 반도체 박막(140)의 캐리어 농도가 감소될 수 있다.
또한, 후방 채널 영역(142)은 산화물 반도체 박막(140)이 과산화수소 용액에 침지된 시간에 따라 다른 두께로 산화 처리될 수 있으며, 산소 공공의 감소율도 변화될 수 있다. 바람직하게, 산화물 반도체 박막(140)은 10분 내지 30분 범위 내로 침지될 수 있다. 그러나, 이에 한정되는 것은 아니며, 산화물 반도체 박막(140)의 두께 및 과산화수소 용액의 농도에 따라 달라질 수도 있다.
도 1에서와 같이, 산화물 반도체 박막(130)이 과산화수소 용액에 침지되어 그 후방 채널 영역(142)이 산화 처리됨에 따라 후방 채널 영역(142) 내의 산소 공공이 감소되어 산화물 박막 트랜지스터(100)는 전기적 성능이 향상되고, 고신뢰성을 가질 수 있게 된다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 도시한 도면이다.
도 2a에서와 같이, 산화물 박막 트랜지스터의 제조를 위해 먼저, 기판(210) 상에 게이트 전극(220)을 형성한다. 이 실시예에서 기판(110)은 PI(Polyimide), PC(Polycarbonate), PES(Polyethersulfone), PET(Polyethyleneterephthalate), PEN(Polyethylenenaphthalate), PAR(Polyarylate), FPR(Glass Fiber Reinforced Plastic) 등의 플라스틱과 같은 플렉서블 기판일 수 있으며, 유리(glass)나 석영 재질의 기판이 될 수도 있다.
게이트 전극(220)은 기판(210) 상에 몰리브덴(Mo) 또는 알루미늄(Al) 등과 같은 금속 물질을 증착 및 패터닝하여 형성될 수 있다. 또는, p+-Si 웨이퍼를 게이트 전극(220)으로 이용할 수 있다.
도 2b에서와 같이, 기판(210) 및 게이트 전극(220) 상에 산화물 또는 질화물 등을 증착하여 게이트 절연막(230)을 형성한다. 예를 들어, 건식 산화(Dry Oxidation) 방식으로 실리콘 산화물(SiO2)을 증착하여 게이트 절연막(130)을 형성할 수 있다. 그러나, 게이트 절연막(230)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.
한편, 도 2c에서와 같이, 게이트 절연막(230) 상에 산화물 반도체 박막(240)을 형성한다. 산화물 반도체 박막(240)을 형성하기 위해서, 먼저 게이트 절연막(230) 상에 산화물을 증착시킨다.
여기서, 산화물은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나가 될 수 있다. 그러나, 산화물을 구성하는 물질은 이에 한정되지 않는다.
또한, 산화물은 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD(Atomic Layer Deposition) 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다.
예를 들어, In:Ga:Zn의 조성비가 1:1:1인 IGZO(amorphous indium-gallium-zinc oxide) 타겟을 이용하여 RF 마크네트론 스퍼터링 방식으로 40㎚ 두께의 산화물을 증착시켜 산화물 반도체 박막(240)을 형성할 수 있다. 그리고, 핫플레이트를 이용하여 산화물 반도체 박막(240)을 약 300도의 온도에서 1시간 가량 열처리할 수 있다.
도 2d에서와 같이, 산화물 반도체 박막(240)을 과산화수소 용액에 침지시켜 산화물 반도체 박막(240)의 후방 채널 영역을 산화 처리한다. 산화 처리에는 10% 내지 30% 농도를 갖는 과산화수소 용액이 이용될 수 있다. 과산화수소의 농도에 따라 산화 처리되는 속도가 다를 수 있으며, 산소 공공의 감소율도 달라질 수 있다.
산화물 반도체 박막(240)의 침지는, 도 2c에 도시된 구조물 전체를 과산화수소 용액에 침지시키는 방식을 이용할 수도 있으며, 산화물 반도체 박막(240)만 침지시킬 수도 있다.
산화물 반도체 박막(240)이 과산화수소 용액에 침지될 경우, 후방 채널 영역의 일 면이 노출된 상태이므로 후방 채널 영역에서 전방 채널 영역을 향하는 방향으로 산화 처리될 수 있다.
산화 처리를 위하여 산화물 반도체 박막(240)은 10분 내지 30분 동안 과산화수소 용액에 침지될 수 있다. 침지된 시간에 따라 산화 처리되는 두께가 달라질 수 있으며, 산화물 반도체 박막(240), 특히, 후방 채널 영역 내의 산소 공공 감소율도 달라질 수 있다.
도 2d에 도시된 것과 같이, 산화물 반도체 박막(240)의 산화 처리가 완료되면 클리닝 공정을 수행한다. 예를 들어, DI 워터를 이용하여 산화물 반도체 박막(240)을 포함한 구조물을 세정함으로써 남아있는 과산화수소 및 불순물을 제거한 후, 질소건을 이용하여 수분을 제거할 수 있다.
도 2e에 도시된 바와 같이, 산화물 반도체 박막(240)은 과산화수소 용액에 의해 과산화 처리된 후방 채널 영역(242)을 포함하게 된다.
한편, 후방 채널 영역(242)은 과산화수소 용액에 의해 과산화 처리되기 전과, 후의 상태가 서로 다를 수 있다. 이는 도 3a 및 도 3b를 이용하여 구체적으로 설명한다.
도 3a는 도 2c에 도시된 산화물 반도체 박막(240)에서, A 영역의 상태를 나타낸 것으로, 이는 과산화수소 용액에 침지되기 전의 상태가 될 수 있다.
도 3a를 참조하면, 후방 채널 영역(242)은 과산화수소 용액에 의해 침지되지 않은 상태로, 산화물 반도체 박막(240)의 고유 결함인 산소 공공들이 다수 존재하고 있다. 이 산소 공공들은 산화물 반도체 박막(240)의 캐리어 농도를 증가시키는 요인이며, 과잉 캐리어 농도의 경우, 산화물 박막 트랜지스터의 전기적 성능 및 신뢰성에 영향을 끼치게 된다.
도 3b는 도 2e에 도시된 산화물 반도체 박막(240)에서, A 영역의 상태를 나타낸 것으로, 이는 과산화수소 용액에 침지된 후의 상태가 될 수 있다. 산화물 반도체 박막(240)이 과산화수소 용액에 침지될 경우, 과산화수소 내의 산소 라디칼에 의해 과산화 처리될 수 있다.
산소 라디칼은 강력한 산화제로 사용될 수 있으며, 일 면이 노출된 후방 채널 영역(242)에 확산되어 그 내부에 존재하는 산소 공공들을 메울 수 있다. 따라서, 도 3b를 참조하면, 후방 채널 영역(242)은 과산화수소 용액에 침지되기 전과 비교할 때, 감소된 산소 공공을 보이며, 특히 풍부한 산소를 갖는 것을 알 수 있다. 즉, 산화 처리 이후의 후방 채널 영역(242)은 산소 리치층이 될 수 있다.
또한, 후방 채널 영역(242)은 공기 중에 노출되더라도 산소(O2) 또는 수분과 반응하지 않거나, 노출 시간에 따른 반응 속도가 현저히 감소된 것으로, 산소(O2) 또는 수분과의 반응을 억제시키는 패시베이션 기능을 수행할 수 있다.
도 2d 및 도 2e에서와 같이, 산화물 반도체 박막(240)을 과산화수소 용액에 침지시켜 과산화 처리함으로써, 저비용 및 단순한 공정을 이용하여 산화물 반도체 박막(240)의 전기적 성능 및 신뢰성을 향상시킬 수 있다.
도 2f에서와 같이, 산화물 반도체 박막(240) 상에 소스 전극(250) 및 드레인 전극(260)을 형성한다. 여기서, 소스 전극(250) 및 드레인 전극(260)은 산화물 반도체 박막(240) 상에 금속 물질을 증착 및 패터닝하여 형성될 수 있으며, 금속 물질은 몰리브덴(Mo) 또는 알루미늄(Al) 등이 될 수 있다.
도 2a 내지 도 2f에 도시된 방법으로 제조된 산화물 박막 트랜지스터(200)는 산화 처리된 후방 채널 영역(242)을 포함하는 산화물 반도체 박막(240)에 의해 향상된 전기적 성능 및 신뢰성을 갖는다.
이하, 도 4 내지 도 6은 비교예에 따른 산화물 박막 트랜지스터와, 본 발명의 실시예 1 및 2에 따른 산화물 박막 트랜지스터 각각의 전기적 성능 및 신뢰성을 측정한 실험 데이터들에 기반한 그래프이다. 여기서, 비교예와 실시예 1 및 2에 따른 산화물 박막 트랜지스터는 아래와 같다.
<비교예>
과산화수소 용액에 침지하는 공정 없이 형성된 산화물 반도체 박막을 갖는 산화물 박막 트랜지스터이다.
<실시예 1>
도 2a 내지 도 2f에 도시된 공정에 의해 제조된 것으로, 30% 농도를 갖는 과산화수소 용액에 산화물 반도체 박막을 10분간 침지시켜, 산화 처리된 후방 채널 영역을 갖는 산화물 박막 트랜지스터이다.
<실시예 2>
도 2a 내지 도 2f에 도시된 공정에 의해 제조된 것으로, 30% 농도를 갖는 과산화수소 용액에 산화물 반도체 박막을 25분간 침지시켜, 산화 처리된 후방 채널 영역을 갖는 산화물 박막 트랜지스터이다.
도 4는 비교예 및 실시예들에 따라 제조된 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
비교예, 실시예 1 및 실시예 2 각각의 산화물 박막 트랜지스터에 대하여 드레인 전압(VD)은 일정한 값으로 고정하고, 게이트 전압(VG)을 -30V에서 30V로 변화시키면서 전달 특성을 측정하였다.
도 4를 참조하면, 비교예, 실시예 1 및 실시예 2의 누설 전류는 비슷한 양상을 보이나, 비교예에 비해 산화물 반도체 박막을 과산화수소 용액에 침지한 실시예 1 및 2는 양의 문턱 전압 이동을 나타낸다.
또한, 실시예 1의 문턱 전압이 0V이고, 실시예 2의 문턱 전압(VTH)이 5V로 더 높은 것을 알 수 있다. 이는 산화물 반도체 박막이 과산화수소 용액에 침지한 시간이 길수록 산소 공공의 감소율이 높아져 전기적 성능이 향상된 결과로 볼 수 있다.
도 5a 내지 도 5c는 비교예, 실시예 1 및 실시예 2 각각의 PBS(Positive Bias Stress) 테스트 그래프로, 비교예, 실시예 1 및 실시예 2 각각의 게이트 전극에 +20V의 전압을 인가하고, 드레인 전극에 10.1V의 전압을 인가한 후, 0초(initial), 1초, 10초, 100초, 1000초를 경과했을 때, 각 산화물 박막 트랜지스터의 전달 특성 변화를 측정한 것이다.
먼저, 도 5a를 참조하면, 비교예의 경우, 전압 인가 시간에 따라 문턱 전압이 약 -2V에서 약 6V로 이동된 것으로, 문턱 전압이 8V 가량 이동된 것을 알 수 있다.
반면, 도 5b에서와 같이, 실시예 1는 전압 인가 시간에 따라 약 0.5V에서 약 4.5V의 문턱 전압이 이동된 것으로, 비교예에 비해 절반에 가까운 문턱 전압 이동량 감소를 나타낸다.
또한, 도 5c에서와 같이, 실시예 2는 전압 인가 시간에 따라 약 5V에서 약 8V의 문턱 전압이 이동된 것으로, 비교예 및 실시예 1에 비해 문턱 전압 이동량이 작고, 특히 비교예에 비해 60% 이상의 문턱 전압 이동량 감소를 나타냈다. 이는 산화물 반도체 박막이 과산화수소 용액에 침지한 시간이 길수록 산소 공공의 감소율이 높아짐에 따라, 스트레스 상황에서도 안정된 문턱 전압을 갖는 고신뢰성의 산화물 박막 트랜지스터를 구현할 수 있음을 나타낸다.
도 6은 비교예, 실시예 1 및 실시예 2 각각의 PBS(Positive Bias Stress) 테스트 시간에 따른 문턱 전압 변화값(ΔVTH) 및 캐리어 이동도를 나타내는 그래프로이다.
문턱 전압 변화값(ΔVTH)은 도 5a 내지 도 5c에서 설명한 바와 같이, 실시예 1 및 실시예 2 각각에 1000초 가량 양의 전압을 인가하여 문턱전압 변화를 측정한 것이다.
비교예는 PBS 테스트 시간 동안 약 10V의 문턱 전압 변화를 나타내며, 실시예 1 및 2는 비교예에 비해 50% 이상 낮은 문턱 전압 변화를 나타낸다. 특히, 실시예 2는 비교예에 비해 60% 이상 낮은 문턱 전압 변화를 나타내며, 실시예 1에 비해서도 20% 이상 낮은 문턱 전압 변화를 나타낸다.
한편, 비교예와 실시예 1는 약 10cm2/Vs의 캐리어 이동도를 나타내고, 실시예 2는 약 8cm2/Vs의 캐리어 이동도를 나타내는 것으로 비교예 및 실시예 1보다 낮은 캐리어 이동도를 나타낸다. 이는 캐리어를 공급하는 산소 공공이 높아짐에 따라, 캐리어 이동도가 낮아진 것을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 산화물 박막 트랜지스터
110: 기판
120: 게이트 전극
130: 게이트 절연막
140: 산화물 반도체 박막
141: 전방 채널 영역
142: 후방 채널 영역
110: 기판
120: 게이트 전극
130: 게이트 절연막
140: 산화물 반도체 박막
141: 전방 채널 영역
142: 후방 채널 영역
Claims (11)
- 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막; 및
상기 게이트 절연막 상에 형성된 산화물 반도체 박막
을 포함하고,
상기 산화물 반도체 박막은,
과산화수소 용액에 침지(dipping)되어 산화 처리된 후방 채널 영역(back channel region)을 포함하는, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 후방 채널 영역은,
상기 산화물 반도체 박막의 전방 채널 영역에 비해 더 많은 산소를 함유하는 산소 리치층(oxygen rich layer)인, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 후방 채널 영역은,
산소(O2) 또는 수분과의 반응을 억제시키는 패시베이션 기능을 갖는, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 후방 채널 영역은,
상기 산화물 반도체 박막이 상기 과산화수소 용액에 침지(dipping)된 상태에서 산소 라디컬의 확산으로 인해 산소 공공이 감소된, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 후방 채널 영역은,
상기 산화물 반도체 박막이 상기 과산화수소 용액에 침지(dipping)된 상태에서 상기 산화물 반도체 박막의 전방 채널 영역을 향하는 방향으로 산화 처리된, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 후방 채널 영역은,
상기 산화물 반도체 박막이 상기 과산화수소 용액에 침지된 시간에 따라 다른 두께로 산화 처리된, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 산화물 반도체 박막은,
상기 과산화수소 용액 내에 10분 내지 30분 동안 침지되어 산화 처리된, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 산화물 반도체 박막은,
10% 내지 30% 농도를 갖는 상기 과산화수소 용액에 침지되어 산화 처리된, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 산화물 반도체 박막은,
비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함하는, 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 산화물 반도체 박막의 상기 후방 채널 영역에 형성된 소스 전극 및 드레인 전극
을 더 포함하는, 산화물 박막 트랜지스터. - 기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 및,
상기 게이트 절연막 상에 산화물 반도체 박막을 형성하는 단계
를 포함하고,
상기 산화물 반도체 박막을 형성하는 단계는,
상기 산화물 반도체 박막을 과산화수소 용액에 침지(dipping)시켜 후방 채널 영역을 산화 처리하는, 산화물 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160017800A KR101802054B1 (ko) | 2016-02-16 | 2016-02-16 | 산화물 박막 트랜지스터 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160017800A KR101802054B1 (ko) | 2016-02-16 | 2016-02-16 | 산화물 박막 트랜지스터 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170096431A true KR20170096431A (ko) | 2017-08-24 |
| KR101802054B1 KR101802054B1 (ko) | 2017-11-27 |
Family
ID=59758049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160017800A KR101802054B1 (ko) | 2016-02-16 | 2016-02-16 | 산화물 박막 트랜지스터 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101802054B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190053553A (ko) * | 2017-11-10 | 2019-05-20 | 연세대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 |
| KR20200025627A (ko) * | 2018-08-31 | 2020-03-10 | 연세대학교 산학협력단 | 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 |
| KR102187129B1 (ko) * | 2019-07-23 | 2020-12-04 | 연세대학교 산학협력단 | 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법 |
| KR20230084682A (ko) * | 2021-12-06 | 2023-06-13 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102324296B1 (ko) * | 2019-05-13 | 2021-11-11 | 한양대학교 산학협력단 | 포토트랜지스터 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4635410B2 (ja) * | 2002-07-02 | 2011-02-23 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP6142200B2 (ja) * | 2013-09-30 | 2017-06-07 | 株式会社Ｊｏｌｅｄ | 薄膜半導体装置及びその製造方法 |
-
2016
- 2016-02-16 KR KR1020160017800A patent/KR101802054B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190053553A (ko) * | 2017-11-10 | 2019-05-20 | 연세대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 |
| KR20200025627A (ko) * | 2018-08-31 | 2020-03-10 | 연세대학교 산학협력단 | 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 |
| KR102187129B1 (ko) * | 2019-07-23 | 2020-12-04 | 연세대학교 산학협력단 | 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법 |
| WO2021015377A1 (ko) * | 2019-07-23 | 2021-01-28 | 연세대학교 산학협력단 | 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법 |
| KR20230084682A (ko) * | 2021-12-06 | 2023-06-13 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101802054B1 (ko) | 2017-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8461597B2 (en) | Transistors, methods of manufacturing a transistor, and electronic devices including a transistor | |
| KR101510983B1 (ko) | 박막 트랜지스터 구조, 및 그 구조를 구비한 박막 트랜지스터 및 표시 장치 | |
| KR101802054B1 (ko) | 산화물 박막 트랜지스터 및 그의 제조 방법 | |
| US9793377B2 (en) | Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| KR102188398B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조 방법 | |
| Lu et al. | Elevated-metal–metal-oxide thin-film transistor: Technology and characteristics | |
| US8354670B2 (en) | Transistor, method of manufacturing transistor, and electronic device including transistor | |
| US20110095288A1 (en) | Thin film transistor and display device | |
| KR102056407B1 (ko) | 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법 | |
| US20100321279A1 (en) | Transistor, electronic device including a transistor and methods of manufacturing the same | |
| KR100991559B1 (ko) | 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터 | |
| US8853691B2 (en) | Transistor and manufacturing method thereof | |
| Tsuji et al. | Low-resistive source/drain formation using nitrogen plasma treatment in self-aligned In-Ga-Zn-Sn-O thin-film transistors | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| Singh et al. | Electrically stable, Solution-processed Amorphous Oxide IZO Thin-film Transistors through a UV-ozone Assisted Sol-gel approach | |
| KR102697352B1 (ko) | 산화물 박막 트랜지스터의 제조 방법 | |
| EP2535939A1 (en) | Thin film transistor | |
| KR102123968B1 (ko) | 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 | |
| KR20190053553A (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20160216 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20170519 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20170828 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20170519 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20170828 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20170613 Comment text: Amendment to Specification, etc. |
|
| PX0701 | Decision of registration after re-examination |
Patent event date: 20171116 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20170926 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20170828 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20170613 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20171121 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20171121 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |