JP5995504B2 - 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ - Google Patents

電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ Download PDF

Info

Publication number
JP5995504B2
JP5995504B2 JP2012101414A JP2012101414A JP5995504B2 JP 5995504 B2 JP5995504 B2 JP 5995504B2 JP 2012101414 A JP2012101414 A JP 2012101414A JP 2012101414 A JP2012101414 A JP 2012101414A JP 5995504 B2 JP5995504 B2 JP 5995504B2
Authority
JP
Japan
Prior art keywords
region
film
field effect
effect transistor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012101414A
Other languages
English (en)
Other versions
JP2013229495A (ja
Inventor
雅司 小野
雅司 小野
真宏 高田
真宏 高田
田中　淳
淳 田中
鈴木　真之
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012101414A priority Critical patent/JP5995504B2/ja
Priority to PCT/JP2013/060865 priority patent/WO2013161570A1/ja
Priority to KR1020147029981A priority patent/KR101633621B1/ko
Publication of JP2013229495A publication Critical patent/JP2013229495A/ja
Application granted granted Critical
Publication of JP5995504B2 publication Critical patent/JP5995504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにＸ線センサに関する。
近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（以下、ＩＧＺＯと称す）の酸化物半導体薄膜を酸化物半導体層（チャネル層）に用いた電界効果型トランジスタ、特に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の研究開発が盛んである。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることから、プラスチック板やフィルム等の基板上にフレキシブルなＴＦＴを形成することが可能である（例えば非特許文献１）。
このようなＩＧＺＯを酸化物半導体層に用いたＴＦＴの変形例として、特許文献１には、ゲート電極に近い側にＩＴＯ（ＩｎとＳｎとＯ）を含む第１の領域が配置され、ゲート電極から遠い側にＩＧＺＯを含む第２の領域が配置された二層構造の酸化物半導体層を用いたＴＦＴが開示されている。
同様に、特許文献２には、ゲート電極に近い側にＩＺＯを含む第１の領域が配置され、ゲート電極から遠い側にＩＧＺＯを含む第２の領域が配置された二層構造の酸化物半導体層を用いたＴＦＴが開示されている。
また、特許文献３には、ＩＴＺＯを含む非晶質酸化物を酸化物半導体層に用いたＴＦＴが開示されている。
C.S. Chuang et al., SID 08 DIGEST, P-13
特開２０１０−２１５５５号公報 特開２０１０−２１３３３号公報 特開２００６−１６５５２９号公報
ところで、ＴＦＴを含む有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）や液晶に用いられる青色発光層は波長４５０ｎｍ程度のピークを持つブロードな発光を示すが、有機ＥＬ素子の青色光の発光スペクトルの裾は波長４２０ｎｍまで続いていること、青色カラーフィルタは波長４００ｎｍの光を７０％程度は通すこと、を考慮すると、波長４５０ｎｍよりも小さい波長域での光照射に対する特性劣化が低いことが要求される。仮にＩＧＺＯ膜の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまうという問題が生じる。
ここで、例えば、光照射に対する安定性の指標として、４２０ｎｍの光照射に対する閾値シフト量の絶対値｜ΔＶｔｈ｜を１Ｖ以下という基準を設けると、４２０ｎｍの光照射に対して｜ΔＶｔｈ｜≦１Ｖを満たすようなＴＦＴを実現する事は困難である。
具体的に、非特許文献１では、従来のＩＧＺＯを酸化物半導体層に用いたＴＦＴに対して光照射に対する特性劣化を評価しているが、波長４２０ｎｍの光照射に対する閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖを超えてしまう。
一方で、ディスプレイの大型化、高精細化に伴い、ディスプレイ駆動用のＴＦＴの更なる高移動度化（例えば２０ｃｍ２／Ｖｓ超）が求められており、非特許文献１のような従来のＴＦＴ(移動度１０ｃｍＡ２／Ｖｓ程度)ではカバーできないような高機能ディスプレイも提案されつつある。
特許文献１では、電流パス層としての第１の領域がＩＴＯを含んでおり高移動度のＴＦＴは実現可能であるが、光照射特性について言及されていない。
また、特許文献２では、電流パス層としての第１の領域がＩＺＯを含んでいるものの移動度は１０ｃｍＡ２／Ｖｓよりも低く、光照射特性については言及されていない。なお、ＩＺＯの他にＳｎを第１の領域に不可避不純物以上のレベルで含ませる組み合わせも記載されているが、その場合の実施例に係るＴＦＴや移動度、光照射特性について言及されていない。
また、特許文献３のようにＩＴＺＯ膜を単層の酸化物半導体層に用いたＴＦＴだと、高移動度と高いスイッチング性能（例えばＯｎ／Ｏｆｆ比が１０６超）を実現する事は困難である。これは比較的ＩＴＺＯ膜のキャリア濃度が高いために、ＩＴＺＯ膜単独ではピンチオフが困難であるためである。さらに特許文献３には、光照射特性について言及されていない。
本発明は上記事情に鑑みてなされたものであり、２０ｃｍ２／Ｖｓ超の高い移動度と、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖ以下となる高い光安定性と、を両立する電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにＸ線センサを提供することを目的とする。
本発明の上記課題は下記の手段によって解決された。
＜１＞酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する電界効果型トランジスタであって、前記酸化物半導体層は、Ｉｎ（ａ）Ｓｎ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ，ｂ，ｃ，ｄ＞０，ａ＋ｂ＋ｃ＝１）を含む第１の領域と、前記第１の領域よりも前記ゲート電極から遠い側に配置されており、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０，ｅ＋ｆ＋ｇ＝１）を含む第２の領域と、を有する、電界効果型トランジスタ。
＜２＞前記第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≧０．２００で表される、前記＜１＞に記載の電界効果型トランジスタ。
＜３＞前記第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≦０．７００で表される、前記＜１＞又は前記＜２＞に記載の電界効果型トランジスタ。
＜４＞前記第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≧１／３で表される、前記＜１＞〜前記＜３＞の何れか１つに記載の電界効果型トランジスタ。
＜５＞前記第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≧０．４００で表される、前記＜１＞〜前記＜４＞の何れか１つに記載の電界効果型トランジスタ。
＜６＞前記第１の領域の組成は、ａ／（ａ＋ｂ＋ｃ）≧１／３で表される、前記＜１＞〜前記＜５＞の何れか１つに記載の電界効果型トランジスタ。
＜７＞前記第１の領域の膜厚は、５０ｎｍ以下である、前記＜１＞〜前記＜６＞の何れか１つに記載の電界効果型トランジスタ。
＜８＞前記第１の領域の膜厚は、１６ｎｍ以下である、前記＜７＞に記載の電界効果型トランジスタ。
＜９＞前記第１の領域の膜厚は、５ｎｍ以上である、前記＜１＞〜前記＜８＞の何れか１つに記載の電界効果型トランジスタ。
＜１０＞前記第２の領域の組成は、ｆ／（ｅ＋ｆ）≦０．８７５で表される、前記＜１＞〜前記＜９＞の何れか１つに記載の電界効果型トランジスタ。
＜１１＞前記第２の領域の組成は、ｆ／（ｅ＋ｆ）＞０．２５０で表される、前記＜１＞〜前記＜１０＞の何れか１つに記載の電界効果型トランジスタ。
＜１２＞前記第２の領域の膜厚は、１０ｎｍ超７０ｎｍ未満である、前記＜１＞〜前記＜１１＞の何れか１つに記載の電界効果型トランジスタ。
＜１３＞前記酸化物半導体層は非晶質膜である、前記＜１＞〜前記＜１２＞の何れか１つに記載の電界効果型トランジスタ。
＜１４＞前記第２の領域は、前記第１の領域よりも電気伝導度が低い、前記＜１＞〜前記＜１３＞の何れか１つに記載の電界効果型トランジスタ。
＜１５＞酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する電界効果型トランジスタの製造方法であって、前記酸化物半導体層の成膜工程として、Ｉｎ（ａ）Ｓｎ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ，ｂ，ｃ，ｄ＞０、ａ＋ｂ＋ｃ＝１）を含む第１の領域を、成膜室内を第１の酸素分圧／アルゴン分圧としてスパッタリング法により成膜する第１成膜工程と、前記第１の領域よりも前記ゲート電極から遠い側に配置され、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ，ｆ，ｇ，ｈ＞０、ｅ＋ｆ＋ｇ＝１）を含む第２の領域を、前記成膜室内を第２の酸素分圧／アルゴン分圧としてスパッタリング法により成膜する第２成膜工程と、を有する、電界効果型トランジスタの製造方法。
＜１６＞前記第１の酸素分圧／アルゴン分圧が、前記第２の酸素分圧／アルゴン分圧よりも高い、前記＜１５＞に記載の電界効果型トランジスタの製造方法。
＜１７＞前記＜１＞〜前記＜１４＞の何れか１つに記載の電界効果型トランジスタを備える表示装置。
＜１８＞前記＜１＞〜前記＜１４＞の何れか１つに記載の電界効果型トランジスタを備えるイメージセンサ。
＜１９＞前記＜１＞〜前記＜１４＞の何れか１つに記載の電界効果型トランジスタを備えるＸ線センサ。
本発明によれば、２０ｃｍ２／Ｖｓ超の高い移動度と、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖ以下となる高い光安定性と、を両立する電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにＸ線センサを提供することができる。
図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。 図２は、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図である。 図３は、図２に示す液晶表示装置の電気配線の概略構成図である。 図４は、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図である。 図５は、図４に示す電気光学装置の電気配線の概略構成図である。 図６は、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図である。 図７は、図６に示すセンサの電気配線の概略構成図である。 図８（Ａ）は実施例及び比較例のＴＦＴの平面図であり、図８（Ｂ）は図８（Ａ）に示すＴＦＴのＡ−Ａ線矢視断面図である。 図９は、実施例１〜１０及び比較例２〜４における第１の領域の組成に着目した三元相図を示す図である。 図１０は、実施例１〜１０および比較例１〜６に係るＴＦＴについてトランジスタ特性（Ｖｇ−Ｉｄ特性）の測定結果のうち代表的なＶｇ−Ｉｄ特性を示す図である。 図１１は、実施例３に係るＴＦＴのモノクロ光照射時のＩ−Ｖ特性を、モノクロ光照射前のＩ−Ｖ特性と共に示す図である。 図１２は、実施例５に係るＴＦＴのモノクロ光照射時のＩ−Ｖ特性を、モノクロ光照射前のＩ−Ｖ特性と共に示す図である。 図１３は、実施例６に係るＴＦＴのモノクロ光照射時のＩ−Ｖ特性を、モノクロ光照射前のＩ−Ｖ特性と共に示す図である。 図１４は、実施例７に係るＴＦＴのモノクロ光照射時のＩ−Ｖ特性を、モノクロ光照射前のＩ−Ｖ特性と共に示す図である。 図１５は、比較例１に係るＴＦＴのモノクロ光照射時のＩ−Ｖ特性を、モノクロ光照射前のＩ−Ｖ特性と共に示す図である。 図１６は、閾値電圧と、第１の領域におけるＩｎとＳｎとＺｎの組成比の合計に対するＺｎ比｛ｃ／（ａ＋ｂ＋ｃ）｝との関係を表３に基づいてプロットしたグラフ図である。 図１７は、移動度と、第１の領域におけるＩｎとＳｎとＺｎの組成比の合計に対するＺｎ比｛ｃ／（ａ＋ｂ＋ｃ）｝との関係を表３に基づいてプロットしたグラフ図である。 図１８は、移動度と、第１の領域におけるＩｎとＳｎとＺｎの組成比の合計に対するＩｎ比｛ａ／（ａ＋ｂ＋ｃ）｝との関係を表３に基づいてプロットしたグラフ図である。 図１９は、閾値シフト量ΔＶｔｈと、第１の領域におけるＩｎとＳｎとＺｎの組成比の合計に対するＺｎ比｛ｃ／（ａ＋ｂ＋ｃ）｝との関係を表３に基づいてプロットしたグラフ図である。 図２０は、ＩＴＺＯ単膜におけるキャリア濃度の組成依存性を示す図である。
以下、添付の図面を参照しながら、本発明の実施形態に係る電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにＸ線センサについて具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。また、以下で説明する場合に用いる「上」及び「下」という用語は、便宜的に用いるものであって、方向に拘束されるべきでない。
１．電界効果型トランジスタ
本発明の実施形態に係る電界効果型トランジスタについて、ＴＦＴを一例に挙げて具体的に説明する。
＜ＴＦＴの概略構成＞
本発明の実施形態に係るＴＦＴは、ゲート電極、ゲート絶縁膜、酸化物半導体層（活性層）、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、酸化物半導体層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。そして、本発明の実施形態に係るＴＦＴではさらに、酸化物半導体層が、膜厚方向に第１の領域と、当該第１の領域よりもゲート電極から遠い側に配置された第２の領域を備えている。なお、本実施形態のＴＦＴにおいては、第１の領域と第２の領域間に電極層等の酸化物半導体層以外の層は挿入されない。
ＴＦＴの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート構造（型）とも呼ばれる）及びスタガ構造（トップゲート構造（型）とも呼ばれる）のいずれの態様であってもよい。また、酸化物半導体層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート構造とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に酸化物半導体層が形成された形態であり、ボトムゲート構造とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に酸化物半導体層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が酸化物半導体層よりも先に形成されて酸化物半導体層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、酸化物半導体層がソース・ドレイン電極よりも先に形成されて酸化物半導体層の上面がソース・ドレイン電極に接触する形態である。
図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ａ）に示すＴＦＴ１０では、基板１２の厚み方向の一面に酸化物半導体層１４の第２の領域１４Ｂと、酸化物半導体層１４の第１の領域１４Ａとが、順に積層されている。そして、この第１の領域１４Ａ上（表面）にソース電極１８及びドレイン電極２０が互いに離間して設置され、更にこれらの上（表面）にゲート絶縁膜２２と、ゲート電極２４とが順に積層されている。
図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）に示すＴＦＴ３０では、基板１２の厚み方向の一面にソース電極１８及びドレイン電極２０が互いに離間して設置されている。そして、酸化物半導体層１４の第２の領域１４Ｂと、酸化物半導体層１４の第１の領域１４Ａと、ゲート絶縁膜２２と、ゲート電極２４と、が順に積層されている。
図１（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｃ）に示すＴＦＴ４０では、基板１２の厚み方向の一面にゲート電極２４と、ゲート絶縁膜２２と、酸化物半導体層１４の第１の領域１４Ａと、酸化物半導体層１４の第２の領域１４Ｂと、が順に積層されている。そして、この第２の領域１４Ｂ上（表面）にソース電極１８及びドレイン電極２０が互いに離間して設置されている。
図１（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｄ）に示すＴＦＴ５０では、基板１２の厚み方向の一面にゲート電極２４と、ゲート絶縁膜２２と、が順に積層されている。そして、このゲート絶縁膜２２の表面にソース電極１８及びドレイン電極２０が互いに離間して設置され、更にこれらの上（表面）に、酸化物半導体層１４の第１の領域１４Ａと、酸化物半導体層１４の第２の領域１４Ｂと、が順に積層されている。
なお、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、適宜、酸化物半導体層上に保護層や基板上に絶縁層等を備える構成であってもよい。
以下、各構成要素について詳述する。なお、代表例として図１（Ｃ）に示すボトムゲート構造でトップコンタクト型のＴＦＴ４０について具体的に説明するが、他の形態のＴＦＴについても同様に下記の材料や厚み等を適用することができる。
＜ＴＦＴの詳細構成＞
−基板−
ＴＦＴ４０を形成するための基板１２の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。基板１２としては、例えば、ガラスやＹＳＺ（イットリウム安定化ジルコニウム）等の無機材料、ポリエチレンテレフタレートやポリエチレンナフタレート等の樹脂、或いは粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料等の樹脂複合材料等からなる基板を用いることができる。中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。なお、樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
−ゲート電極−
ゲート電極２４としては、高い導電性を有するものであれば特に制限なく、例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。
−ゲート絶縁膜−
ゲート絶縁膜２２としては、高い絶縁性を有するものが好ましく、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁膜、またはこれらの化合物を少なくとも二つ以上含む絶縁膜等から構成することができる。
−酸化物半導体層−
酸化物半導体層１４は、Ｉｎ（ａ）Ｓｎ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ，ｂ，ｃ，ｄ＞０，ａ＋ｂ＋ｃ＝１，以降ＩＴＺＯ膜と略す場合がある）を含む第１の領域１４Ａと、当該第１の領域１４Ａよりもゲート電極２４から遠い側に配置されており、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０，ｅ＋ｆ＋ｇ＝１，以降ＩＧＺＯ膜と略す場合がある）を含む第２の領域１４Ｂと、を有する。
なお、第２の領域１４Ｂは、ゲート電極２４から遠い側に配置されており、第１の領域１４Ａよりも電気伝導度が低いことが好ましい。
上記「電気伝導度」とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、電気素量をｅ、キャリア移動度μとするとｄｒｕｄｅモデルを仮定した場合、物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
第１の領域１４Ａ、又は第２の領域１４Ｂがｎ型半導体である時キャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に第１の領域１４Ａ、又は第２の領域１４Ｂがｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度は、ホール測定により求めることができる。
電気伝導度の求め方は、厚みが分かっている膜の比抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度より変化するが、本文記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。
なお、第１の領域１４Ａ及び第２の領域１４Ｂの組成は、それぞれ単膜としては蛍光Ｘ線分析やＩＣＰ発光分析、積層膜としては例えば二次イオン質量分析（ＳＩＭＳ）を用いる事で認定する事が出来る。
以上の酸化物半導体層１４を有する本実施形態のＴＦＴ４０は、２０ｃｍ２／Ｖｓ超の高い移動度と、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖ以下となる高い光安定性と、を両立することができる。
具体的に、第２の領域１４Ｂよりも電気伝導度が高いことで所謂「キャリア走行層」となる第１の領域１４ＡにＩＴＺＯ膜を用いることで２０ｃｍ２／Ｖｓ超の高い移動度が実現できる。なお、第２の領域１４Ｂは、所謂「抵抗層」となる。
また、本実施形態のＴＦＴでは第１の領域１４ＡをＩＴＺＯ膜としているために、例えば第１の領域１４ＡとしてＩＧＺＯ膜を用いた場合と比較して高い光安定性を両立できる。その要因の一つとして、ＩＴＺＯ膜を用いた場合にはＩＧＺＯ膜に比べて、極端な組成変調が必要のないＩｎ：Ｓｎ：Ｚｎ＝１．０００：１．０００：１．０００付近の組成においても高移動度化が実現できる事が挙げられる。ＩＧＺＯ膜では極めてＩｎ含有量が高い組成領域でしか高移動度を実現する事は困難であったが、ＩＧＺＯ膜の酸化物半導体においてはＩｎ：Ｇａ：Ｚｎ＝１．０００：１．０００：１．０００から大きく外れる組成に変調した場合、光安定性が悪化する事が示唆されている。そのため本実施形態においては第１の領域１４ＡとしてＩＴＺＯ膜を用いる事によって高移動度と光安定性を両立する事が可能となっている。
また、酸化物半導体層１４をＩＴＺＯ膜の一層のみで構成したＴＦＴにおいては高移動度と高いスイッチング性能（例えばＯｎ／Ｏｆｆ比が１０６超）を実現する事は困難である。これは比較的ＩＴＺＯ膜のキャリア濃度が高いために、ＩＴＺＯ膜のみではピンチオフが困難であるためである。本実施形態では第１の領域１４Ａと第２の領域１４Ｂの積層構造を用いる事で、高移動度と高いスイッチング性能を実現している。
また、第１の領域１４ＡをＩＧＺＯ膜とし、第２の領域１４ＢをＩＴＺＯ膜とすることも考えられる。しかしながら、この場合、ＩＴＺＯがＩＧＺＯと比べて大きな組成変調を行わなくとも広い組成範囲でキャリア濃度が高いため第２の領域１４Ｂのキャリア濃度を十分に抑制する事ができず、第２の領域表面のＩＴＺＯを単膜として測定している状態か、あるいは第１の領域１４Ａに多量のキャリアが流れ込むために、第１の領域１４Ａ（ＩＧＺＯ膜）の伝導を観測できたとしても良好なスイッチング特性を示さない事が予想される。
以上より、本実施形態では、酸化物半導体層１４を第１の領域１４Ａと第２の領域１４Ｂの二層構造とし、第１の領域１４ＡをＩＴＺＯ膜とし、第２の領域１４ＢをＩＧＺＯ膜としている。
この酸化物半導体層１４は、非晶質膜又は結晶質膜のいずれであってもよい。ただし、非晶質膜の場合には、低温で成膜可能であるために、可撓性のある基板１２上に好適に形成される。また、非晶質膜の場合には、結晶粒界が存在せず、均一性の高い膜が得られる。なお、酸化物半導体層１４が非晶質膜であるかどうかは、Ｘ線回折測定により確認することができる。即ち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層１４は非晶質膜であると判断することができる。
酸化物半導体層１４における第１の領域１４Ａと第２の領域１４Ｂを含めた膜厚（総膜厚）は、特に限定されないが、膜の均一性、及び酸化物半導体層１４中のトータルのキャリア濃度を制御するという観点から１０ｎｍ以上２００ｎｍ以下であることが好ましい。
酸化物半導体層１４の第１の領域１４Ａは、ＩｎとＳｎとＺｎとＯとを主たる構成元素としていることが好ましい。なお、「主たる構成元素」とは、第１の領域１４Ａの全構成元素に対するＩｎとＳｎとＺｎとＯとの合計割合が９８％以上であることを意味するものとする。したがって、第１の領域１４Ａには後述するようなＭｇ等の他の元素も含んでいてもよい。
第１の領域１４Ａは、上述したようにＩｎ（ａ）Ｓｎ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）を含んでおり、第１の領域１４Ａの組成は、ｃ／（ａ＋ｂ＋ｃ）≧０．２００で表されることが好ましい。ＴＦＴ４０の閾値電圧（Ｖｔｈ）が著しくマイナス側に現れることを抑制できるからである。なお、上記組成は、上述のＩｎとＳｎとＺｎとＯ以外の他の元素は考慮していないが、第１の領域１４Ａが他の元素を非含有であることを示すものではない。以降の組成の表現も同様である。
また、第１の領域１４Ａの組成は、ｃ／（ａ＋ｂ＋ｃ）≧１／３で表されることがより好ましい。ＴＦＴ４０の閾値電圧を０Ｖよりもプラス側により高くすることができるからである。
また、第１の領域１４Ａの組成は、ｃ／（ａ＋ｂ＋ｃ）≧０．４００で表されることがさらにより好ましい。ｃ／（ａ＋ｂ＋ｃ）≧０．４００であると閾値電圧がほぼ飽和するため、Ｚｎの組成比率に対する閾値電圧の変動を抑えることができるからである。
また、第１の領域１４Ａの組成は、ｃ／（ａ＋ｂ＋ｃ）≦０．７００で表されることが好ましい。ＴＦＴ４０の移動度を３０ｃｍ２／Ｖｓ超とすることができるからである。
さらに、第１の領域１４Ａの組成は、０．２００≦ｃ／（ａ＋ｂ＋ｃ）≦０．７００であることがより好ましい。波長（λ）４２０ｎｍの光照射に対する閾値シフト量の絶対値｜ΔＶｔｈ｜を０．６Ｖ未満に抑えることができるからである。
Ｉｎの組成比に視点を変えて、第１の領域１４Ａの組成は、ａ／（ａ＋ｂ＋ｃ）≧１／３で表されることがより好ましい。ＴＦＴ４０の移動度を４０ｃｍ２／Ｖｓ超とすることができるからである。
膜厚に視点を変えて、第１の領域１４Ａの膜厚は、５０ｎｍ以下であることが好ましい。ＴＦＴ４０の閾値電圧が著しくマイナス側に現れることを抑制でき、またＳ値の悪化も抑制できるからである。また、第１の領域１４Ａの膜厚は、５ｎｍ以上であることが好ましい。膜の平坦性を高めることができるからである。
さらに、第１の領域１４Ａの膜厚は、下記の完全空乏型の理論式（１）〜（３）から、１６ｎｍ以下であることが好ましい。なお、各理論式中の記号の意味を表１に示す。表１のパラメータは、非特許文献(T. Kawamura著 1.5-V Operating Fully-Depleted Amorphous Oxide Thin Film Transistors Achieved by 63-mV/dec Subthreshold Slope, IEDM08 Digest p.77 (2008))に記載のものを用いている。
（１）及び（３）式を同時に満たすと、完全空乏状態が実現される。この場合にはノーマリーオフ駆動や極めて良好なＳ値を実現する事が可能であると考えられている。
計算に用いるパラメータによって完全空乏状態を満たす条件は若干異なるものの、特許文献(特開2007-250987)や非特許文献(IEDM08 Digest p.77 (2008))によればＮｅの値は
例えばｔｃｈ=５ｎｍとするとおよそＮｅ≦５×１０１９ｃｍ−３以下となっている。後述する実施例の中で最も高いキャリア濃度を有するのは、第１の領域１４Ａがａ:ｂ:ｃ＝０．４:０．４:０．２の場合であり、キャリア濃度は５×１０１８ｃｍ−３であった。この場合に完全空乏の条件を満たすのは膜厚が１６ｎｍ以下となる。
したがって、良好なスイッチング特性と低いオフ電流を実現するためには、第１の領域１４Ａの膜厚は１６ｎｍ以下が好ましいことが上記理論式から分かる。
第１の領域１４Ａの電気伝導度は、好ましくは、１０−６Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。より好ましくは１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であり、さらに好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
一方で、酸化物半導体層１４の第２の領域１４Ｂは、上述したようにＩｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）を含んでいるが、ＩｎとＧａとＺｎとＯとを主たる構成元素としていることが好ましい。なお、「主たる構成元素」とは、第２の領域１４Ｂの全構成元素に対するＩｎとＧａとＺｎとＯとの合計割合が９８％以上であることを意味するものとする。したがって、第２の領域１４Ｂには後述するようなＭｇ等の他の元素も含んでいてもよい。
また、第２の領域１４Ｂの組成は、ｆ／（ｅ＋ｆ）≦０．８７５で表されることが好ましい。第２の領域１４Ｂの組成がｆ／（ｅ＋ｆ）≦０．８７５で表される組成範囲であれば高い移動度を実現しやすくなるからである。一方で、第２の領域１４Ｂの組成をｅ／（ｅ＋ｆ）＞０．８７５とした場合には第２の領域１４Ｂの抵抗値が比較的高くなるためにオーミックコンタクトの確保が困難となり、高い移動度を得る事は困難となり易い。
また、第２の領域１４Ｂの組成は、ｆ／（ｅ＋ｆ）＞０．２５０で表されることが好ましい。第２の領域１４Ｂの組成が、ｆ／（ｅ＋ｆ）≦０．２５０であると、第２の領域１４Ｂのキャリア濃度が比較的高い状態であり、第２の領域１４Ｂから第１の領域１４Ａへのキャリア流入の効果が大きくなるため、Ｖｇ−Ｉｄ特性中にｈｕｍｐ効果が生じたり、閾値電圧が大きくマイナス値を取ったりする事がある。そのため、第２の領域１４Ｂの組成はｆ／（ｅ＋ｆ）＞０．２５０で表される事が好ましい。
膜厚に視点を変えて、第２の領域１４Ｂの膜厚は、１０ｎｍ超７０ｎｍ未満であることが好ましい。第２の領域１４Ｂの膜厚が１０ｎｍ超であると、オフ電流の低減やＳ値の劣化の抑制を期待できるからである。また、第２の領域１４Ｂの膜厚が７０ｎｍ未満であると、ソース・ドレイン電極１８，２０と第１の領域１４Ａ間の抵抗が増大することを抑制し、結果的に移動度の低下を抑制することができるからである。
第２の領域１４Ｂの電気伝導度は、第１の領域１４Ａと同様の範囲を取り得るが、第１の領域１４Ａより低くなるように好ましくは、１０−７Ｓｃｍ−１以上１０１Ｓｃｍ−１未満である。より好ましくは１０−７Ｓｃｍ−１以上１０−１Ｓｃｍ−１未満である。
また、酸化物半導体層のキャリア濃度、言い換えれば電気伝導度の制御は第１の領域１４Ａ及び第２の領域１４Ｂの組成変調によって行う他、成膜時の酸素分圧制御によっても行うことができる。
酸素濃度の制御は、具体的には第１の領域１４Ａ及び第２の領域１４Ｂにおける成膜時の酸素分圧をそれぞれ制御することによって行う事が出来る。成膜時の酸素分圧を高めれば、キャリア濃度を低減させることが出来、それに伴ってオフ電流の低減が期待できる。一方、成膜時の酸素分圧を低くすれば、キャリア濃度を増大させることが出来、それに伴って電界効果移動度の増大が期待できる。又、例えば第１の領域１４Ａ成膜後に酸素ラジカルやオゾンを照射する処理を施すことによっても膜の酸化を促進し、第１の領域中の酸素欠損量を低減させる事が可能である。
また、第１の領域１４Ａ及び第２の領域１４Ｂからなる酸化物半導体層１４のＺｎの一部を、よりバンドギャップの広がる元素イオンをドーピングすることによって、光学バンドギャップ増大に伴う光照射安定性を付与することができる。具体的には、Ｍｇをドーピングすることにより膜のバンドギャップを大きくすることが可能である。例えば、第１の領域１４Ａ及び第２の領域１４Ｂの各領域にＭｇをドープすることで、Ｉｎ、Ｓｎ（又はＧａ）、Ｚｎのみの組成比を制御した系に比べて、積層膜のバンドプロファイルを保ったままバンドギャップの増大が可能である。なお、この場合、第１の領域１４ＡはＩＴＺＯ膜なので、第２の領域１４ＢのＩＧＺＯ膜よりも相対的にバンドギャップが狭くなり易いため、第２の領域１４Ｂよりも第１の領域１４ＡにＭｇを多くドープする方が、光照射安定性に寄与するバンドギャップをより効率的に拡大することができるものと考えられる。
有機ＥＬに用いられる青色発光層は波長４５０ｎｍ程度にピークを持つブロードな発光を示すことから、仮に第１の領域１４Ａ及び第２の領域１４Ｂの光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまうという問題が生じる。従って、特に有機ＥＬ駆動用に用いられる薄膜トランジスタとしては、チャネル層に用いる材料のバンドギャップが、より大きいことが好ましい。
また、第１の領域１４Ａ及び第２の領域１４Ｂのキャリア濃度はカチオンドーピングによっても任意に制御することができる。キャリア濃度を増やしたい際には、相対的に価数の大きなカチオンになりやすい材料（例えばＴｉ、Ｔａ等）をドーピングすればよい。但し、価数の大きいカチオンをドーピングする場合は、酸化物半導体層１４の構成元素数が増えるため、成膜プロセスの単純化、低コスト化の面で不利であることから、酸素濃度（酸素欠損量）により、キャリア濃度を制御することが好ましい。
−ソース・ドレイン電極−
ソース電極１８およびドレイン電極２０はいずれも高い導電性を有するものであれば特に制限なく、例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。
＜ＴＦＴの製造方法＞
次に、本発明の実施形態に係るＴＦＴの製造方法について、代表例として図１（Ｃ）に示すボトムゲート構造でトップコンタクト型のＴＦＴ４０を用いて簡単に説明する。なお、他の形態のＴＦＴの製造方法についても同様に下記の方法を適用することができる。
ＴＦＴ４０の製造方法では、まず基板１２を用意し、基板１２の厚み方向の一面にゲート電極２４を形成する。このゲート電極２４の形成方法は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等が挙げられる。例えば、スパッタリング法を用いる場合、当該スパッタリング法により電極膜を成膜後、エッチングまたはリフトオフ法により所定の形状にパターンニングすることによって、ゲート電極２４を形成する。この際、ゲート電極２４およびゲート配線を同時にパターンニングすることが好ましい。
次いで、ゲート電極２４の表面及び当該ゲート電極２４側にある基板１２の一面にゲート絶縁膜２２を形成する。ゲート絶縁膜２２の形成方法は、ゲート電極２４と同様の形成方法を用いることができる。例えば、スパッタリング法を用いる場合、当該スパッタリング法により絶縁膜を成膜後、エッチングまたはリフトオフ法により所定の形状にパターンニングすることによって、ゲート絶縁膜２２を形成する。
その後、ゲート絶縁膜２２の表面に酸化物半導体層１４を成膜（形成）する成膜工程を行う。
この酸化物半導体層１４の成膜方法は、ゲート電極２４と同様の方法を用いることができる。中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）がより好ましい。さらに、量産性の観点から、スパッタリング法がさらに好ましい。例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。なお、スパッタリング法を用いる場合、所望のカチオン組成になるように調整した複合酸化物ターゲットを用いても良いし、３元共スパッタを用いても良い。
具体的に、スパッタリング法を用いる場合、酸化物半導体層１４の成膜工程では、Ｉｎ（ａ）Ｓｎ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ，ｂ，ｃ，ｄ＞０、ａ＋ｂ＋ｃ＝１）を含む第１の領域１４Ａを、スパッタ成膜室内を第１の酸素分圧／アルゴン分圧として成膜する第１成膜工程と、第１の領域１４Ａよりもゲート電極２４から遠い側に配置され、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ，ｆ，ｇ，ｈ＞０、ｅ＋ｆ＋ｇ＝１）を含む第２の領域１４Ｂを、上記スパッタ成膜室内を第２の酸素分圧／アルゴン分圧として成膜する第２成膜工程と、を順に行う。ただし、トップゲート型のＴＦＴ１０，３０の場合には、第１成膜工程と第２成膜工程の順番は逆になる。
この酸化物半導体層１４の成膜工程の際に、第１の酸素分圧／アルゴン分圧が、第２の酸素分圧／アルゴン分圧よりも高いことが好ましい。
第２の領域１４Ｂのコンタクト抵抗を下げるという効果の他、第１の領域１４Ａの酸素分圧を高める事で、キャリア走行層となり得る第１の領域１４Ａの酸素に関連する欠陥を少なくすることができるからである。これにより、過剰なキャリアを抑制することができ、高いスイッチング特性が得られる。またＩＧＺＯを初めとする酸化物半導体系では、酸素欠陥に起因する深い準位が価電子体直上に存在することが言われている。この深い準位のため光安定性が悪化し得るが、酸素分圧を高めてこの準位を抑制すると、組成ほど大きな効果は無いにせよ光安定性を高める効果が期待できる。また、酸素欠陥を減らす事で、イオン化不純物散乱の効果(ドナーとなっているイオン化した酸素欠陥があると散乱源として働く)を抑制できるため、比較的高い移動度が実現しやすくなるものと考える。
また、酸化物半導体層１４の成膜工程の間、基板１２を大気に曝さないことが好ましい。すなわち、基板１２を大気に曝すことなく、第１成膜工程と第２成膜工程を連続して行うことが好ましい。不純物が酸化物半導体層１４に混じることを抑制するためである。
次いで酸化物半導体層１４をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。
そして、酸化物半導体層１４の表面にソース・ドレイン電極１８、２０を形成するための金属膜を形成する。ソース・ドレイン電極１８、２０の形成方法は、ゲート電極２４と同様の形成方法を用いることができる。次いで金属膜をエッチングまたはリフトオフ法により所定の形状にパターンニングし、ソース電極１８およびドレイン電極２０を形成する。この際、ソース・ドレイン電極１８、２０および図示しない、これらの電極に接続する配線を同時にパターンニングすることが好ましい。
なお、上記ソース・ドレイン電極形成後或いは成膜工程直後等の酸化物半導体層１４の成膜工程終了後に、３００℃以上の温度でポストアニール処理を行うことが好ましい。ポストアニール処理温度を３００℃以上とすることによって、酸素結合状態に関連する欠陥の構造緩和が起こるために深い欠陥準位の低減が起こり、高い光安定性を実現しやすくなるからである。
ポストアニール温度は、６００℃未満であることが望ましい。熱処理工程において６００℃以上の温度で処理した場合、第１の領域１４Ａと第２の領域１４Ｂの間でカチオンの相互拡散が起こり、２つの領域が交じりあってしまう虞があるからである。この場合には第１の領域１４Ａだけに伝導キャリアを集中させる事が難しくなる。従って、ポストアニール温度は６００℃未満であることが望ましい。なお、第１の領域１４Ａと第２の領域１４Ｂでのカチオンの相互拡散が起こっているかどうかは、例えば断面ＴＥＭによる分析を行うことで確認できる。
また、ポストアニール中の雰囲気は不活性雰囲気又は酸化性雰囲気にすることが好ましい。特に、酸化性雰囲気であれば、酸化物半導体層中の酸素が抜け難く、余剰キャリアが発生して電気特性バラツキが起こることを抑制できる。ポストアニール時間に特に限定はないが、膜温度が均一になるのに要する時間等を考慮し、少なくとも１０分以上保持することが好ましい。
また、本実施形態のＴＦＴ４０を用いることで、光照射に対する特性劣化を低減するための保護層等を酸化物半導体層１４上に用いることなく、高い移動度と、高い光照射安定性が得られるが、もちろん酸化物半導体層１４に上記の様な保護層を設けてもよい。例えば紫外領域（波長４００ｎｍ以下）の光を吸収、反射するような保護層を設けることで、更に光照射に対する安定性を向上させることが可能である。
以上の手順により、図１（Ｃ）に示すようなボトムゲート構造でトップコンタクト型のＴＦＴ４０を作製することができる。
以上の製造方法によれば、第１の領域１４ＡのＩＴＺＯ膜や第２の領域１４ＢのＩＧＺＯ膜は低温（例えば４００℃以下）で成膜が可能なため、基板１２も樹脂基板等を用いればＴＦＴ４０全体としてフレキシブルなＴＦＴデバイスの作製が可能となる。
２．変形例
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかであり、例えば上述の複数の実施形態は、適宜、組み合わせて実施可能である。
例えば、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、例えば基板１２上に絶縁層を設けたり、ソース電極１８とドレイン電極２０との間から露出する酸化物半導体層１４の面上に、単層の保護層や複数層の保護層を設けたりすることもできる。
３．応用
以上で説明した本実施形態のＴＦＴの用途には特に限定はないが、例えば電気光学装置（例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置、等）における駆動素子、特に大面積デバイスに用いる場合に好適である。
さらに本実施形態のＴＦＴは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
４．電気光学装置及びセンサ
本実施形態の電気光学装置又はセンサは、前述の本発明のＴＦＴを備えて構成される。
電気光学装置の例としては、表示装置（例えば液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置、等）がある。
センサの例としては、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサや、Ｘ線センサ等が好適である。
本実施形態の電気光学装置又はセンサは、低い消費電力により良好な特性を示す。ここで言うところの特性とは、電気光学装置（表示装置）の場合には表示特性、センサの場合には感度特性を示す。
以下、本発明によって製造される電界効果型トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機ＥＬ表示装置、Ｘ線センサについて説明する。
５．液晶表示装置
図２に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図３にその電気配線の概略構成図を示す。
図２に示すように、本実施形態の液晶表示装置１００は、図１（Ａ）に示したトップゲート構造でトップコンタクト型のＴＦＴ１０と、ＴＦＴ１０のパッシベーション層１０２で保護されたゲート電極２４上に画素下部電極１０４およびその対向上部電極１０６で挟まれた液晶層１０８と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ１１０とを備え、ＴＦＴ１０の基板１２側およびＲＧＢカラーフィルタ１１０上にそれぞれ偏光板１１２ａ、１１２ｂを備えた構成である。
また、図３に示すように、本実施形態の液晶表示装置１００は、互いに平行な複数のゲート配線１１２と、該ゲート配線１１２と交差する、互いに平行なデータ配線１１４とを備えている。ここでゲート配線１１２とデータ配線１１４は電気的に絶縁されている。ゲート配線１１２とデータ配線１１４との交差部付近に、ＴＦＴ１０が備えられている。
ＴＦＴ１０のゲート電極２４は、ゲート配線１１２に接続されており、ＴＦＴ１０のソース電極１８はデータ配線１１４に接続されている。また、ＴＦＴ１０のドレイン電極２０はゲート絶縁膜２２に設けられたコンタクトホール１１６を介して（コンタクトホール１１６に導電体が埋め込まれて）画素下部電極１０４に接続されている。この画素下部電極１０４は、接地された対向上部電極１０６とともにキャパシタ１１８を構成している。
図２に示した本実施形態の液晶装置においては、トップゲート構造のＴＦＴ１０を備えるものとしたが、本発明の表示装置である液晶装置において用いられるＴＦＴはトップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
本発明により製造されるＴＦＴ１０は、高い移動度を有するため、液晶表示装置において高精細、高速応答、高コントラスト等の高品位表示が可能となり、大画面化にも適している。また、酸化物半導体層１４のＩＧＺＯ膜やＩＴＺＯ膜が非晶質である場合には素子特性のバラツキを抑えることができ、大画面でムラのない優れた表示品位が実現される。しかも特性シフトが少ないため、ゲート電圧を低減でき、ひいては表示装置の消費電力を低減できる。また、本発明によると、半導体層として低温（例えば２００℃以下）での成膜が可能な非晶質ＩＧＺＯ膜やＩＴＺＯ膜を用いて薄膜トランジスタを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、表示品質に優れフレキシブルな液晶表示装置を提供することができる。
６．有機ＥＬ表示装置
図４に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図を示し、図５に電気配線の概略構成図を示す。
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置２００は、図１（Ａ）に示したトップゲート構造のＴＦＴ１０が、パッシベーション層２０２を備えた基板１２上に、駆動用ＴＦＴ２０４およびスイッチング用ＴＦＴ２０６として備えられ、該ＴＦＴ２０４および２０６上に下部電極２０８および上部電極２１０に挟まれた有機発光層２１２からなる有機ＥＬ発光素子２１４を備え、上面もパッシベーション層２１６により保護された構成となっている。
また、図５に示すように、本実施形態の有機ＥＬ表示装置２００は、互いに平行な複数のゲート配線２２０と、該ゲート配線２２０と交差する、互いに平行なデータ配線２２２および駆動配線２２４とを備えている。ここで、ゲート配線２２０とデータ配線２２２、駆動配線２２４とは電気的に絶縁されている。スイッチング用ＴＦＴ１０ｂのゲート電極２４は、ゲート配線２２０に接続されており、スイッチング用ＴＦＴ１０ｂのソース電極１８はデータ配線２２２に接続されている。また、スイッチング用ＴＦＴ１０ｂのドレイン電極２０は駆動用ＴＦＴ１０のゲート電極２４に接続されるとともに、キャパシタ２２６を用いることで駆動用ＴＦＴ１０ａをオン状態に保つ。駆動用ＴＦＴ１０ａのソース電極１８は駆動配線２２４に接続され、ドレイン電極２０は有機ＥＬ発光素子２１４に接続される。
図４に示した本実施形態の有機ＥＬ装置においては、トップゲート構造のＴＦＴ１０ａおよび１０ｂを備えるものとしたが、本発明の表示装置である有機ＥＬ装置において用いられるＴＦＴは、トップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
本実施形態により製造されるＴＦＴ１０は、高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。また、本実施形態によると、酸化物半導体層１４として低温（例えば２００℃以下）での成膜が可能な非晶質ＩＧＺＯ膜やＩＴＺＯ膜を用いて薄膜トランジスタを作製することができるため、基板として樹脂基板（プラスチック基板）を用いることができる。従って、本実施形態によれば、表示品質に優れフレキシブルな有機ＥＬ表示装置２００を提供することができる。
なお、図４に示した有機ＥＬ表示装置２００において、上部電極２１０を透明電極としてトップエミッション型としてもよいし、下部電極２０８およびＴＦＴの各電極を透明電極とすることによりボトムエミッション型としてもよい。
７．Ｘ線センサ
図６に、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図を示し、図７にその電気配線の概略構成図を示す。
図６は、より具体的にはＸ線センサアレイの一部を拡大した概略断面図である。本実施形態のＸ線センサ３００は基板１２上に形成されたＴＦＴ１０およびキャパシタ３１０と、キャパシタ３１０上に形成された電荷収集用電極３０２と、Ｘ線変換層３０４と、上部電極３０６とを備えて構成される。ＴＦＴ１０上にはパッシベーション膜３０８が設けられている。
キャパシタ３１０は、キャパシタ用下部電極３１２とキャパシタ用上部電極３１４とで絶縁膜３１６を挟んだ構造となっている。キャパシタ用上部電極３１４は絶縁膜３１６に設けられたコンタクトホール３１８を介し、ＴＦＴ１０のソース電極１８およびドレイン電極２０のいずれか一方（図６においてはドレイン電極２０）と接続されている。
電荷収集用電極３０２は、キャパシタ３１０におけるキャパシタ用上部電極３１４上に設けられており、キャパシタ用上部電極３１４に接している。
Ｘ線変換層３０４はアモルファスセレンからなる層であり、ＴＦＴ１０およびキャパシタ３１０を覆うように設けられている。
上部電極３０６はＸ線変換層３０４上に設けられており、Ｘ線変換層３０４に接している。
図７に示すように、本実施形態のＸ線センサ３００は、互いに平行な複数のゲート配線３２０と、ゲート配線３２０と交差する、互いに平行な複数のデータ配線３２２とを備えている。ここでゲート配線３２０とデータ配線３２２は電気的に絶縁されている。ゲート配線３２０とデータ配線３２２との交差部付近に、ＴＦＴ１０が備えられている。
ＴＦＴ１０のゲート電極２４は、ゲート配線３２０に接続されており、ＴＦＴ１０のソース電極１８はデータ配線３２２に接続されている。また、ＴＦＴ１０のドレイン電極２０は電荷収集用電極３０２に接続されており、さらにこの電荷収集用電極３０２は、キャパシタ３１０に接続されている。
本実施形態のＸ線センサ３００において、Ｘ線は図６中、上部（上部電極３０６側）から照射され、Ｘ線変換層３０４で電子−正孔対を生成する。このＸ線変換層３０４に上部電極３０６によって高電界を印加しておくことにより、生成した電荷はキャパシタ３１０に蓄積され、ＴＦＴ１０を順次走査することによって読み出される。
本実施形態のＸ線センサ３００は、移動度及びオン電流が高く、感度特性に優れたＴＦＴ１０を備えるため、Ｓ／Ｎが高く、大画面化に適している。また、感度特性に優れているため、Ｘ線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。特に本実施形態のＸ線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が１台で行えるＸ線デジタル撮影装置に用いるのが好適である。さらにＴＦＴ１０におけるＩＧＺＯ膜やＩＴＺＯ膜が非晶質である場合には均一性に優れた画像が得られる。
なお、図６に示した本実施形態のＸ線センサ３００においては、トップゲート構造のＴＦＴ１０を備えるものとしたが、本発明のセンサにおいて用いられるＴＦＴはトップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
＜ＴＦＴ特性に対する第１の領域組成依存性＞
−実施例１〜１０及び比較例１〜４−
まず、第１の領域の組成依存性について以下のような実施例１〜１０及び比較例１〜４に係るボトムゲート構造でトップコンタクト型のＴＦＴを作製することで検証した。
図８（Ａ）は実施例及び比較例のＴＦＴの平面図であり、図８（Ｂ）は図８（Ａ）に示すＴＦＴのＡ−Ａ線矢視断面図である。
まず、実施例１〜１０及び比較例１〜４では、図８（Ａ）及び図８（Ｂ）に示すように、基板として熱酸化膜５０４付ｐ型Ｓｉ基板５０２（１ｉｎｃｈ角×１ｍｍ、厚み：５２５μｍｔ、熱酸化膜（ＳｉＯ２）：１００ｎｍｔ）を用い、熱酸化膜５０４をゲート絶縁膜として用いる簡易型のＴＦＴ５００を作製した。
具体的には、熱酸化膜付ｐ型Ｓｉ基板５０２上に、以下表２に示すように、実施例及び比較例毎に組成変調を行って酸化物半導体層の第１の領域５０６を厚み５ｎｍとしてスパッタ成膜した。この成膜条件は、成膜時到達真空度：６×１０−６Ｐａ、成膜時圧力：４．４×１０−１Ｐａ、成膜温度：室温、酸素分圧／アルゴン分圧：０．０６７で実施例及び比較例全てにおいて共通にした。なお、比較例１のみは、第１の領域５０６がＩＴＺＯ膜ではなく、ＩＧＺＯ膜となっている。
その後、成膜時到達真空度及び成膜時圧力、成膜温度を同一としたまま酸素分圧／アルゴン分圧を先の値よりも約２分の１の０．３３に変えて連続して酸化物半導体層の第２の領域５０８を、厚み５０ｎｍ、縦横幅３ｍｍ×４ｍｍとしてスパッタ成膜した。
ここで、第２の領域５０８の組成は、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（１／６：０．５：１／３，ｆ／（ｅ＋ｆ）＝０．７５０，ｈ＞０）で実施例及び比較例全てにおいて共通にした。
なお、各スパッタ成膜では、メタルマスクを用いてパターン成膜しており、酸化物半導体層は各領域間で大気中に暴露することなく連続して成膜を行った。各領域のスパッタは、第１の領域５０６及び第２の領域５０８においてはＩｎ２Ｏ３ターゲット、ＳｎＯ２（又はＧａ２Ｏ３）ターゲット、ＺｎＯターゲットを用いた３元共スパッタを用いて行った。各領域の膜厚調整は成膜時間の調整にて行った。
また、実施例１〜１０及び比較例１〜４に係る第１の領域５０６及び第２の領域５０８と同じ条件で成膜を施し作製した成膜試料について、蛍光Ｘ線分析で組成分析することにより、第１の領域５０６及び第２の領域５０８のそれぞれが上記の組成となることを確認した。また、Ｘ線回折測定により各成膜試料が非晶質膜であることを確認した。
その後、第２の領域５０８の表面にソース・ドレイン電極５１０,５１２をスパッタにより成膜した。ソース・ドレイン電極５１０,５１２の成膜はメタルマスクを用いたパターン成膜にて作製し、Ｔｉを１０ｎｍ成膜後、Ａｕを４０ｎｍ成膜した。
電極層形成後、３００℃、酸素分圧１００％の雰囲気下でポストアニール処理を行った。
以上により、チャネル長１８０μｍでチャネル幅１ｍｍのボトムゲート型ＴＦＴの実施例１〜１０及び比較例１〜４を得た。
図９は、実施例１〜１０及び比較例２〜４における第１の領域５０６の組成に着目した三元相図を示す図である。なお、比較例１における第１の領域５０６は、その組成の一部がＳｎでなくＧａなので三元相図に示していない。
−比較例５及び比較例６−
また、さらなる比較例５及び比較例６として、酸化物半導体層を５０ｎｍのＩｎ（ａ）Ｓｎ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ＝１／３，ｂ＝１／３，ｃ＝１／３）と（ａ＝２／５，ｂ＝２／５，ｃ＝１／５）単膜としたＴＦＴもあわせて作製した。なお、比較例５及び比較例６に係るＴＦＴは、酸化物半導体層の構成以外は、上記実施例１に係るＴＦＴと同一の構成である。
−評価−
作製した上記実施例１〜１０および比較例１〜６について、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用い、トランジスタ特性（Ｖｇ−Ｉｄ特性）および移動度μの測定を行った。測定結果のうち代表的なＶｇ−Ｉｄ特性を図１０に示した。Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）を１０Ｖに固定し、ゲート電圧（Ｖｇ）を−３０Ｖ〜＋３０Ｖの範囲内で掃引し、各ゲート電圧（Ｖｇ）におけるドレイン電流（Ｉｄ）を測定することにて行った。また、移動度は、ドレイン電圧（Ｖｄ）を１Ｖに固定した状態でゲート電圧（Ｖｇ）を−３０Ｖ〜＋３０Ｖの範囲内で掃引して得た、線形領域でのＶｇ−Ｉｄ特性から線形移動度を算出して記している。
また、作製したＴＦＴのうち実施例１〜１０および比較例１〜４に係るＴＦＴはＶｇ−Ｉｄ特性を評価した後、波長可変のモノクロ光を照射することで、光照射に対するＴＦＴ特性の安定性を評価した。
この安定性の評価では、プローブステージ台に各ＴＦＴを置き、乾燥大気を２時間以上流した後、当該乾燥大気雰囲気下にてＴＦＴ特性を測定した。モノクロ光源の照射強度は１０μＷ／ｃｍ２、波長λの範囲を３６０〜７００ｎｍとし、モノクロ光非照射時のＶｇ−Ｉｄ特性と、モノクロ光照射時のＶｇ−Ｉｄ特性を比較することで、光照射安定性（ΔＶｔｈ）を評価した。モノクロ光照射下におけるＴＦＴ特性の測定条件は、Ｖｄｓ＝１０Ｖに固定し、Ｖｇ＝−１５〜１５Ｖの範囲でゲート電圧を掃引して測定した。なお、以下で特に言及している場合を除き、全ての測定は、モノクロ光を１０分照射した後に行っている。４２０ｎｍの光照射に対する閾値シフト量ΔＶｔｈをＴＦＴの光安定性の指標とした。
モノクロ光照射時のＩ−Ｖ特性の測定結果のうち代表的なＶｇ−Ｉｄ特性を、モノクロ光照射前の特性と共に図１１〜図１５に示す。なお、上記評価方法は以降の実施例において共通である。
以下の表３に、移動度、Ｉ−Ｖ特性から求めた閾値電圧Ｖｔｈ、及び、モノクロ光照射前後のＩ−Ｖ特性から求めた閾値シフト量ΔＶｔｈの測定結果をまとめた。
図１０及び表３より、実施例１〜１０及び比較例１〜４に関していずれも２０ｃｍ２／Ｖｓ超の高い移動度と１０８程度の良好なＯｎ／Ｏｆｆ比が実現していることが分かる。
一方で、比較例５及び６に示すように実施例５や実施例３と同様の組成の膜を酸化物半導体層の単膜として用いた場合には、閾値電圧が大きくマイナス値を取ったり、明瞭なスイッチング特性を示さない状況（表３中「−」で示す」）であったりすることが分かった。したがって、本実施例から、ＩＴＺＯ膜をゲート電極に近い側に配し、ＩＧＺＯ膜をゲート電極に遠い側に配すことにより、ＴＦＴにおいて高い移動度と良好なＯｎ／Ｏｆｆ比、スイッチング特性を示すことがわかった。
また、表３及び図１１〜図１５から、実施例１〜１０は比較例１〜４の結果に比べて、光照射時の閾値の変動量（閾値シフト量ΔＶｔｈ）が小さくなっていることが分かる。実施例１〜１０では閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖ以内に収まっているのに対し、比較例１〜４では閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖ超と大きい値をとることが分かる。したがって、以上の結果からＩＴＺＯ／ＩＧＺＯの積層型の酸化物半導体層を有するＴＦＴでは、２０ｃｍ２／Ｖｓ超の高い移動度と、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖ以下となる高い光安定性と、を両立することが確認できた。
次に、閾値電圧について着目する。
図１６は、閾値電圧と、第１の領域におけるＩｎとＳｎとＺｎの組成比の合計に対するＺｎ比｛ｃ／（ａ＋ｂ＋ｃ）｝との関係を表３に基づいてプロットしたグラフ図である。なお、図中の点線は、ＩｎとＳｎとＺｎの組成比の合計に対する各Ｚｎ比における閾値電圧のプロットの平均値を結んだ線である。
図１０，１６及び表３から、閾値電圧はＺｎ比｛ｃ／（ａ＋ｂ＋ｃ）｝に依存しており、このＺｎ比が増大するにつれて閾値電圧が上昇している傾向が見て取れる。そして、実施例１，３，４では閾値電圧が他の実施例よりもマイナス側にあり、実施例２もほぼ０に近く、オフ電流が若干高いことが分かる。これは実施例１〜４の場合には他の実施例と比較してキャリア濃度が高いためであることが予想される。図２０に示すＩＴＺＯ単膜におけるキャリア濃度の組成依存性を参考にすると、キャリアを誘起しやすいと考えられるＩｎやＳｎ元素に比べてＺｎの元素含有量が低い場合、キャリア濃度が高くなると考えられる。したがって、閾値電圧・オフ電流の観点からＩＴＺＯ膜（第１の領域）中のＺｎの含有量はある程度高い方が好ましいと言える。
例えば図１６に示すように、実施例１｛ｃ／（ａ＋ｂ＋ｃ）＝０．１｝では、閾値電圧が著しくマイナス側に現れている。一方で、実施例２〜１０｛ｃ／（ａ＋ｂ＋ｃ）≧０．２００｝では、閾値電圧が０付近か正の値をとっている。したがって、ＴＦＴの閾値電圧が著しくマイナス側に現れることを抑制するという観点から、第１の領域の組成がｃ／（ａ＋ｂ＋ｃ）≧０．２００で表されるのが好ましいことが分かる。
また、図１６に示すように、ＴＦＴ４０の閾値電圧を０Ｖよりもプラス側により高くすることができるという観点から、第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≧１／３で表されるのがより好ましいことが分かる。
さらに、閾値電圧がほぼ飽和し、Ｚｎの組成比率に対する閾値電圧の変動を抑えることができるという観点から、第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≧０．４００で表されるのがさらにより好ましいことが分かる。
次に、移動度について再着目する。
図１７は、移動度と、第１の領域におけるＩｎとＳｎとＺｎの組成比の合計に対するＺｎ比｛ｃ／（ａ＋ｂ＋ｃ）｝との関係を表３に基づいてプロットしたグラフ図である。なお、図中の点線は、ＩｎとＳｎとＺｎの組成比の合計に対する各Ｚｎ比における移動度のプロットの平均値を結んだ線である。
図１７に示すように、移動度はＺｎ比｛ｃ／（ａ＋ｂ＋ｃ）｝に依存しており、このＺｎ比が減少するにつれて移動度が上昇している傾向が見て取れる。そして、Ｚｎ比が０．８００から０．７００に減少するにつれて急激に上昇し、０．７００以下で移動度が３０ｃｍ２／Ｖｓ超となっていることも確認できた。したがって、移動度を３０ｃｍ２／Ｖｓ超にするという観点から、第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≦０．７００で表されるのが好ましいことが分かる。
移動度について、Ｉｎ比に視点を変えて考察する。
図１８は、移動度と、第１の領域におけるＩｎとＳｎとＺｎの組成比の合計に対するＩｎ比｛ａ／（ａ＋ｂ＋ｃ）｝との関係を表３に基づいてプロットしたグラフ図である。なお、図中の点線は、ＩｎとＳｎとＺｎの組成比の合計に対する各Ｉｎ比における移動度のプロットの平均値を結んだ線である。
図１８に示すように、移動度はＩｎ比｛ａ／（ａ＋ｂ＋ｃ）｝に依存しており、このＩｎ比が増大するにつれて移動度が上昇している傾向が見て取れる。そして、Ｉｎ比が０．１００から１／３に増大するにつれて急激に上昇し、１／３以降で移動度が４０ｃｍ２／Ｖｓ超となっていることも確認できた。したがって、したがって、第１の領域の組成は、ａ／（ａ＋ｂ＋ｃ）≧１／３で表されるのが好ましいことが分かった。
次に、閾値シフト量ΔＶｔｈについて再着目する。
図１９は、閾値シフト量ΔＶｔｈと、第１の領域におけるＩｎとＳｎとＺｎの組成比の合計に対するＺｎ比｛ｃ／（ａ＋ｂ＋ｃ）｝との関係を表３に基づいてプロットしたグラフ図である。なお、図中の点線は、ＩｎとＳｎとＺｎの組成比の合計に対する各Ｚｎ比における閾値シフト量ΔＶｔｈのプロットの平均値を結んだ線である。
図１９に示すように、移動度や閾値電圧に比べて、閾値シフト量ΔＶｔｈはＺｎ比に依存していないように見て取れる。しかしながら、Ｚｎ比ｃが０．１と０．８の時では、閾値シフト量の絶対値｜ΔＶｔｈ｜が０．８Ｖ以上となり基準となる１Ｖに近づくものの、Ｚｎ比ｃが０．２００≦ｃ／（ａ＋ｂ＋ｃ）≦０．７００の範囲内（図９に示すハッチング範囲）であると、その両端のｃ＝０．１とｃ＝０．８のときに比べて閾値シフト量の絶対値｜ΔＶｔｈ｜を顕著に低減でき、０．６Ｖ未満に抑えることができるのが確認できた。
したがって、第１の領域の組成は、０．２００≦ｃ／（ａ＋ｂ＋ｃ）≦０．７００であることがより好ましいことが分かった。
＜ＴＦＴ特性に対する第１の領域膜厚依存性＞
次に、ＴＦＴ特性に対する第１の領域の膜厚依存性について検討した。
検討するにあたって、実施例６と構成（第１の領域の組成はａ：ｂ：ｃ＝０．２：０．２：０．４）が同じで第１の領域の膜厚のみがそれぞれ異なる実施例１１〜１５に係るＴＦＴを作製した。実施例１１〜１５に係るＴＦＴの第１の領域の膜厚は、それぞれ１０，１５，３０，５０，７０ｎｍとした。
次に、作製した実施例１１〜１５及び実施例６に係るＴＦＴについて、上述した方法を用いてそれぞれ、移動度、閾値電圧、オフ電流、及びＳ値を測定した。そして、測定した結果を以下の表４にまとめた。
表４に示すように、第１の領域の膜厚が７０ｎｍであると、閾値電圧が大幅にマイナス側に現れるとともに、若干のＳ値の悪化が見て取れる。したがって、第１の領域の膜厚は、５０ｎｍ以下であることが好ましいことが分かった。５０ｎｍ以下であるとＴＦＴの閾値電圧が著しくマイナス側に現れることを抑制でき、またＳ値の悪化も抑制できるからである。
また、第１の領域の膜厚が３０ｎｍ以下であると、閾値電圧が正の値をとることが見て取れる。したがって、第１の領域の膜厚は、３０ｎｍ以下であることが好ましいことが分かった。
１０，３０，４０，５０ ＴＦＴ（電界効果型トランジスタ）
１４ 酸化物半導体層
１４Ａ 第１の領域
１４Ｂ 第２の領域
１８ ソース電極
２０ ドレイン電極
２２ ゲート絶縁膜
２４ ゲート電極
１００ 液晶表示装置（表示装置）
２００ 有機ＥＬ表示装置（表示装置）
３００ Ｘ線センサ（センサ）
５０４ 熱酸化膜（ゲート絶縁膜）
５０６ 第１の領域
５０８ 第２の領域
５１０ ソース電極
５１２ ドレイン電極

Claims (19)

  1. 酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する電界効果型トランジスタであって、
    前記酸化物半導体層は、
    Ｉｎ（ａ）Ｓｎ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ，ｂ，ｃ，ｄ＞０，ａ＋ｂ＋ｃ＝１）を含む第１の領域と、
    前記第１の領域よりも前記ゲート電極から遠い側に配置されており、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０，ｅ＋ｆ＋ｇ＝１）を含む第２の領域と、を有する、
    電界効果型トランジスタ。
  2. 前記第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≧０．２００で表される、
    請求項１に記載の電界効果型トランジスタ。
  3. 前記第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≦０．７００で表される、
    請求項１又は請求項２に記載の電界効果型トランジスタ。
  4. 前記第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≧１／３で表される、
    請求項１〜請求項３の何れか１項に記載の電界効果型トランジスタ。
  5. 前記第１の領域の組成は、ｃ／（ａ＋ｂ＋ｃ）≧０．４００で表される、
    請求項１〜請求項４の何れか１項に記載の電界効果型トランジスタ。
  6. 前記第１の領域の組成は、ａ／（ａ＋ｂ＋ｃ）≧１／３で表される、
    請求項１〜請求項５の何れか１項に記載の電界効果型トランジスタ。
  7. 前記第１の領域の膜厚は、５０ｎｍ以下である、
    請求項１〜請求項６の何れか１項に記載の電界効果型トランジスタ。
  8. 前記第１の領域の膜厚は、１６ｎｍ以下である、
    請求項７に記載の電界効果型トランジスタ。
  9. 前記第１の領域の膜厚は、５ｎｍ以上である、
    請求項１〜請求項８の何れか１項に記載の電界効果型トランジスタ。
  10. 前記第２の領域の組成は、ｆ／（ｅ＋ｆ）≦０．８７５で表される、
    請求項１〜請求項９の何れか１項に記載の電界効果型トランジスタ。
  11. 前記第２の領域の組成は、ｆ／（ｅ＋ｆ）＞０．２５０で表される、
    請求項１〜請求項１０の何れか１項に記載の電界効果型トランジスタ。
  12. 前記第２の領域の膜厚は、１０ｎｍ超７０ｎｍ未満である、
    請求項１〜請求項１１の何れか１項に記載の電界効果型トランジスタ。
  13. 前記酸化物半導体層は非晶質膜である、
    請求項１〜請求項１２の何れか１項に記載の電界効果型トランジスタ。
  14. 前記第２の領域は、前記第１の領域よりも電気伝導度が低い、
    請求項１〜請求項１３の何れか１項に記載の電界効果型トランジスタ。
  15. 酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する電界効果型トランジスタの製造方法であって、
    前記酸化物半導体層の成膜工程として、
    Ｉｎ（ａ）Ｓｎ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ，ｂ，ｃ，ｄ＞０、ａ＋ｂ＋ｃ＝１）を含む第１の領域を、成膜室内を第１の酸素分圧／アルゴン分圧としてスパッタリング法により成膜する第１成膜工程と、
    前記第１の領域よりも前記ゲート電極から遠い側に配置され、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ，ｆ，ｇ，ｈ＞０、ｅ＋ｆ＋ｇ＝１）を含む第２の領域を、前記成膜室内を第２の酸素分圧／アルゴン分圧としてスパッタリング法により成膜する第２成膜工程と、を有する、
    電界効果型トランジスタの製造方法。
  16. 前記第１の酸素分圧／アルゴン分圧が、前記第２の酸素分圧／アルゴン分圧よりも高い、
    請求項１５に記載の電界効果型トランジスタの製造方法。
  17. 請求項１〜請求項１４の何れか１項に記載の電界効果型トランジスタを備える表示装置。
  18. 請求項１〜請求項１４の何れか１項に記載の電界効果型トランジスタを備えるイメージセンサ。
  19. 請求項１〜請求項１４の何れか１項に記載の電界効果型トランジスタを備えるＸ線センサ。
JP2012101414A 2012-04-26 2012-04-26 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ Active JP5995504B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012101414A JP5995504B2 (ja) 2012-04-26 2012-04-26 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
PCT/JP2013/060865 WO2013161570A1 (ja) 2012-04-26 2013-04-10 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
KR1020147029981A KR101633621B1 (ko) 2012-04-26 2013-04-10 전계 효과형 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서 그리고 x선 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101414A JP5995504B2 (ja) 2012-04-26 2012-04-26 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ

Publications (2)

Publication Number Publication Date
JP2013229495A JP2013229495A (ja) 2013-11-07
JP5995504B2 true JP5995504B2 (ja) 2016-09-21

Family

ID=49482899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101414A Active JP5995504B2 (ja) 2012-04-26 2012-04-26 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ

Country Status (3)

Country Link
JP (1) JP5995504B2 (ja)
KR (1) KR101633621B1 (ja)
WO (1) WO2013161570A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272463B (zh) * 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
JP6494184B2 (ja) * 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
WO2016199679A1 (ja) * 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法
US20180356660A1 (en) * 2015-12-09 2018-12-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel provided with same
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
KR102454384B1 (ko) * 2015-12-31 2022-10-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
WO2017137869A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP7063712B2 (ja) 2018-05-09 2022-05-09 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
CN118538776A (zh) * 2023-02-23 2024-08-23 华为技术有限公司 一种薄膜晶体管器件、存储芯片及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
KR101538283B1 (ko) * 2008-08-27 2015-07-22 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
KR101825345B1 (ko) * 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Also Published As

Publication number Publication date
KR20140148449A (ko) 2014-12-31
JP2013229495A (ja) 2013-11-07
KR101633621B1 (ko) 2016-06-27
WO2013161570A1 (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
JP5995504B2 (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US9236454B2 (en) Method of manufacturing thin-film transistor, thin-film transistor, display apparatus, sensor, and digital X-ray image-capturing apparatus
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5795551B2 (ja) 電界効果型トランジスタの製造方法
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5901420B2 (ja) 薄膜トランジスタの製造方法
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5489429B2 (ja) 薄膜電界効果型トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160823

R150 Certificate of patent or registration of utility model

Ref document number: 5995504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250