JPWO2014103323A1 - 薄膜電界効果型トランジスタ - Google Patents

薄膜電界効果型トランジスタ Download PDF

Info

Publication number
JPWO2014103323A1
JPWO2014103323A1 JP2014554152A JP2014554152A JPWO2014103323A1 JP WO2014103323 A1 JPWO2014103323 A1 JP WO2014103323A1 JP 2014554152 A JP2014554152 A JP 2014554152A JP 2014554152 A JP2014554152 A JP 2014554152A JP WO2014103323 A1 JPWO2014103323 A1 JP WO2014103323A1
Authority
JP
Japan
Prior art keywords
thin film
field effect
layer
effect transistor
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2014554152A
Other languages
English (en)
Inventor
重和 笘井
重和 笘井
松崎　滋夫
滋夫 松崎
絵美 川嶋
絵美 川嶋
望 但馬
望 但馬
暁 海上
暁 海上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of JPWO2014103323A1 publication Critical patent/JPWO2014103323A1/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、抵抗層、ソース電極及びドレイン電極を有し、前記ソース電極及び前記ドレイン電極が前記抵抗層に設けられたコンタクトホールを介して前記活性層と電気的に接続されるとともに、前記活性層と前記抵抗層屈折率の差が０．３以下であり、かつ前記抵抗層の膜厚が５ｎｍ以上３００ｎｍ以下であることを特徴とする薄膜電界効果型トランジスタ。

Description

本発明は、薄膜電界効果型トランジスタに関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、及び省電力の等効果が期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる薄膜電界効果型トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
一方、これらＦＰＤの多様化、高性能化に伴い、トランジスタ誤動作への対策もより厳しい基準が求められている。例えば、有機ＥＬであれば、電流は駆動電圧の２乗に比例するため、動作時の閾値電圧シフトを、可能な限り抑制する必要がある。液晶用途に関しても、外光や温度上昇によるリーク電流の抑制が益々厳しくなっている。
そこで、これら誤動作に強いワイドギャップのアモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物の半導体薄膜を活性層に用いるＴＦＴの開発が活発に行われている（例えば、特許文献１、非特許文献１参照）。近年では、さらに移動度の高い酸化物半導体材料として、ＩｎリッチのＩＧＺＯ、ＩＴＺＯ、及び結晶材料のＩＧＯ等が提案されている（例えば、特許文献２、非特許文献２及び３参照）。
しかし、酸化物半導体の移動度を上げようとすると、バンドギャップの狭いＩｎ２Ｏ３の濃度が多くなるため、オフ電流が上昇したり、光照射等によってフォトキャリアが発生し、Ｖｔシフトを招くことがある。これを防止するには、単にＳｉＯ２等の保護膜を積層するだけでは対策にならない。比較的有効な手段として、チャネルを２層にする方法が開示されている（特許文献３）。例えば活性層のバックチャネル側に、移動度は犠牲にするが、バンドギャップの広い酸化物半導体からなる抵抗層を積層することで、Ｖｔシフトを軽減する技術等である。抵抗層としてＳｉＯ２よりもワイドギャップの酸化物半導体が適している理由は、活性層との屈折率の差が小さく、迷光による光伝導を抑制できるためと考えられる。またバンドギャップの大きさも極端に違うことがないので、接合界面、即ち活性層と抵抗層の界面に誤動作を招くトラップがたまりにくいためと考えられる。逆に抵抗層にＳｉＯ２等のワイドギャップの絶縁体を用いると、屈折段差が発生するため、チャネル部分に横方向からの迷光が閉じ込められ、オフ電流の増加やＶｔシフト等による誤動作を招きやすくなる。また、活性層と抵抗層の界面にトラップが蓄積されやすくなり、同様に誤動作を招きやすくなる。
ところで、ワイドギャップの酸化物半導体をバックチャネル側に積層する技術は、絶縁膜側のチャネルと比較して高抵抗の場合が多いため、ソース・ドレイン電極との接触抵抗が発生しやすいという課題があった。抵抗膜とソース・ドレイン電極の接触抵抗が大きい場合、出力電流の低下を招き、特に有機ＥＬや高精細液晶の駆動に関して問題となりやすい。
また、信頼性の向上を目的としてチャネルを積層構造にする技術は、特許文献１及び３〜５等に報告されている。しかしながら、この技術を例えば表示装置の駆動回路に用いる場合、ソース・ドレイン電極と積層構造にしたチャネルとの接触抵抗により、設計した移動度が得られないことがあった。これを解決するためには、積層構造チャネルの高抵抗層側をエッチングして、ソース・ドレイン電極と低抵抗層が直接接触するように加工すればよいが、エッチング液やエッチングガスが低抵抗層側も浸食してしまうという課題が生じていた。
特開２００６−１６５５２９号公報 特開２０１０−４５２６３号公報 特開２０１２−５９８６０号公報 特開２０１０−７３８８１号公報 特開２０１０−２１５５５号公報
ＩＤＷ／ＡＤ’０５、８４５頁−８４６頁（６ Ｄｅｃｅｍｂｅｒ、２００５） Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ，５（２０１２）０１１１０２ Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ，５１（２０１２）０３ＣＢ０１
本発明の目的は、電界効果移動度が高く、信頼性の高い薄膜電界効果型トランジスタを提供することにある。
本発明者らは、高移動度のチャネルを用いて信頼性を高めるためにＶｔシフトを抑制した酸化物半導体を用いることで、抵抗層を積層しながらも、ソース・ドレイン電極との接触抵抗を減らす手段の探索を鋭意進めた。その結果、基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、抵抗層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が、前記抵抗層並びにソース電極及びドレイン電極に直接接続されるように構成することにより、上記課題を解決し得ることを見出し、本発明に到達した。
また、本発明は選択エッチング性を利用できるので、フォトマスクの工程数が増えないため、生産性が高いことも見出した。
本発明によれば、以下の薄膜電界効果型トランジスタ、その製造方法、及びそれを用いた電子機器が提供される。
１．基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、抵抗層、ソース電極及びドレイン電極を有し、前記ソース電極及び前記ドレイン電極が前記抵抗層に設けられたコンタクトホールを介して前記活性層と電気的に接続されるとともに、前記活性層と前記抵抗層の屈折率の差が０．３以下であり、かつ前記抵抗層の膜厚が５ｎｍ以上３００ｎｍ以下であることを特徴とする薄膜電界効果型トランジスタ。
２．前記活性層及び前記抵抗層が、Ｉｎ，Ｚｎ，Ｇａ，Ｓｎ、Ａｌ、Ｚｒ、Ｈｆ、Ｍｇ及びＹよりなる群から選ばれる少なくとも１種を含む酸化物を含むことを特徴とする１に記載の薄膜電界効果型トランジスタ。
３．前記活性層の抵抗が前記抵抗層の抵抗よりも低いことを特徴とする１又は２に記載の薄膜電界効果型トランジスタ。
４．前記抵抗層の酸化物が、アモルファス酸化物であることを特徴とする１〜３のいずれかに記載の薄膜電界効果型トランジスタ。
５．前記活性層の酸化物が、アモルファス酸化物であることを特徴とする１〜４のいずれかに記載の薄膜電界効果型トランジスタ。
６．前記抵抗層に接する層間絶縁膜をさらに有することを特徴とする１〜５のいずれかに記載の薄膜電界効果型トランジスタ。
７．前記活性層の膜厚が５ｎｍ以上３００ｎｍ以下であることを特徴とする１〜６のいずれかに記載の薄膜電界効果型トランジスタ。
８．６又は７に記載の薄膜電界効果型トランジスタの製造方法であって、
前記層間絶縁膜と前記抵抗層とを貫通するコンタクトホールを、同一の露光工程で形成することを特徴とする方法。
９．１〜７のいずれかに記載の薄膜電界効果型トランジスタを備えることを特徴とする電子機器。
本発明によると、電界効果移動度が高く、信頼性の高い薄膜電界効果型トランジスタを提供することができる。
本発明の薄膜電界効果型トランジスタ製造の一工程図である。 本発明の薄膜電界効果型トランジスタ製造の一工程図である。 本発明の薄膜電界効果型トランジスタ製造の一工程図である。 本発明の薄膜電界効果型トランジスタ製造の一工程図である。 本発明の薄膜電界効果型トランジスタ製造の一工程図である。 本発明の薄膜電界効果型トランジスタの一実施形態を示す模式図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。 他の態様の薄膜電界効果型トランジスタの製造方法の一工程図である。
１．薄膜電界効果型トランジスタ
本発明の薄膜電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、抵抗層、ソース電極及びドレイン電極を有し、前記ソース電極及び前記ドレイン電極が前記抵抗層に設けられたコンタクトホールを介して前記活性層と電気的に接続されるとともに、前記活性層と前記抵抗層の屈折率の差が０．３以下であり、かつ前記抵抗層の膜厚が５ｎｍ以上３００ｎｍ以下であることを特徴とする。
１）構造及び製法
次に、図面を用いて、本発明の薄膜電界効果型トランジスタの構造を詳細に説明する。
図１ａ〜図１ｆは、本発明の薄膜電界効果型トランジスタ１の製造手順を示す図であり、逆スタガ構造の一例を示す模式図である。ガラス基板１０上にゲート電極２０を積層し、フォトプロセスを用いてエッチングする（図１ａ）。次にゲート絶縁膜３０をＰＥ−ＣＶＤ等で堆積させる。次に、活性層（半導体層）４０、抵抗膜５０の順にスパッタ等の方法を用いて堆積させる。その次に、２回目のフォトリソを用いてパターニングする（図１ｂ）。
そして、この上に、エッチングストップ膜としてＳｉＯ２等の層間絶縁膜６０をＣＶＤ等で成膜する（図１ｃ）。次に、３回目のフォトリソプロセスにより、層間絶縁膜６０に第１のコンタクトホールを貫通する。続いて再度、薬液やガスを変更することで抵抗層にも第１のコンタクトホール６２を貫通する（図１ｄ）。層間絶縁膜と抵抗層とを貫通するコンタクトホールを、同一の露光工程で形成することができる。
次に電極をスパッタ成膜後、４回目のフォトリソプロセスでソース・ドレイン電極７０，７２の形状にパターニングする（図１ｅ）。最後に保護膜８０としてＳｉＯ２をＣＶＤ等で堆積後、５回目のフォトリソプロセスにより第２のコンタクトホール８２を貫通して本発明の薄膜電界効果型トランジスタが完成する。
尚、上記の例では層間絶縁膜を設けているが、層間絶縁膜は設けなくてもよい。この場合、抵抗層にのみ第１のコンタクトホールを設けてソース・ドレイン電極と活性層を電気的に接続する。
上述した通り、本発明の薄膜電界効果型トランジスタの製造方法は、前記層間絶縁膜と前記抵抗層とを貫通するコンタクトホールを、同一の露光工程で形成することを特徴とする。
本発明の製造方法は、抵抗層（高抵抗膜）と活性層（低抵抗膜）の選択エッチング性を利用することを特徴とする。その一実施形態において、抵抗層と層間絶縁膜を同一のフォトプロセスで加工し、同一の貫通孔から形成することで、フォトマスクの工程数を増やすことなく、トランジスタの高移動度と高信頼性を両立することができる。
２）活性層（半導体層）及び抵抗層
本発明の薄膜電界効果型トランジスタの活性層及び抵抗層には、酸化物半導体を用いることが好ましい。抵抗層と活性層としては、異なる材料を用いて、それぞれ異なるエッチング液やエッチングガスでパターニング可能な材料の組合せを用いること、即ち、抵抗層と活性層との間で選択エッチングが可能な材料の組合せを用いることがより好ましい。
本発明における活性層と抵抗層は、それぞれ、Ｉｎ，Ｚｎ、Ｇａ、Ｓｎ，Ａｌ，Ｚｒ，Ｈｆ，Ｍｇ及びＹよりなる群から選ばれる少なくとも１種を含む酸化物を含有することが好ましく、Ｉｎ，Ｚｎ、Ｇａ、Ｓｎ及びＡｌよりなる群から選ばれる少なくとも１種を含む酸化物を含有することが好ましい。また、当該酸化物のみからなってもよい。
エッチング液として下記のものを用いた場合に、抵抗層を溶解し、かつ活性層を溶解しないような抵抗層と活性層の組合せを以下に示す。
ＰＡＮ（リン酸、酢酸及び硝酸の混酸）の場合、抵抗層／活性層＝ＩＧＺＯ／ＩＴＺＯ、ＩＧＺＯ／結晶ＩＧＯ、及びＩＧＺＯ／ＩＴＡＯ等が挙げられる。蓚酸や希フッ酸の場合、抵抗層／活性層＝Ｇａ２Ｏ３／結晶ＩＧＯ等が挙げられる。
また、ドライエッチングの場合、塩素系ガスとしてＢＣｌ３系を用いた場合、抵抗層／活性層＝ＺｒＯ２／ＩＴＺＯ、Ｇａ２Ｏ３／ＩＴＺＯ等が挙げられる。ＣＨ４の場合、抵抗層／活性層＝ＩＧＺＯ／結晶ＩＧＯ等が挙げられる。
尚、ＩＧＺＯはＩｎ，Ｇａ及びＺｎを含む酸化物、ＩＴＺＯはＩｎ，Ｓｎ及びＺｎを含む酸化物、ＩＧＯはＩｎ及びＧａを含む酸化物、ＩＴＡＯはＩｎ，Ｓｎ及びＡｌを含む酸化物を意味する。
抵抗層と活性層のエッチング速度の違いは大きいほど好ましいが、少なくとも活性層のエッチング速度よりも抵抗層のエッチング速度の方が速ければよい。
＜活性層と抵抗層の膜厚＞
本発明においては、ソース・ドレイン電極と活性層との電気的接続に対して抵抗層は影響しないので、抵抗層の膜厚は従来のように薄く設計する必要はない。しかし、動作信頼性の効果をもたらすのに必要な最低限の膜厚として、５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。また、必要以上に厚く積層すると応力によりトランジスタの動作特性や寿命に悪影響を与えることがあるため、３００ｎｍ以下が好ましく、２００ｎｍ以下がより好ましい。
活性層の膜厚は適宜選択すればよいが、５ｎｍ以上３００ｎｍ以下が好ましく、２０ｎｍ以上２００ｎｍ以下がより好ましい。
＜活性層と抵抗層の屈折率＞
活性層と抵抗層の屈折率の差が大きいと界面で光の反射が生じる。このことは光が当たる製品では問題となりやすいため、活性層と抵抗層の屈折率の差は０．３以内であることが好ましく、０．２以内であることがより好ましい。
活性層と抵抗層の屈折率は、光学式の測定システムを用いて測定する。本実施例においては、活性層と抵抗層のそれぞれをガラス上に１００ｎｍ程度成膜した単膜を準備し、光学式薄膜測定システム（ヤーマン社のＦｉｌｍＴｅｋ）で測定した。
＜活性層と抵抗層の電気抵抗＞
抵抗層は活性層よりも電気抵抗が高いことが好ましい。抵抗層が活性層よりも抵抗が低い場合、Ｏｆｆ電流が大きくなって消費電力に問題をきたすことがある。
電気抵抗の測定方法は実施例に記載の通りである。
上記の活性層及び抵抗層を用いることにより、移動度が高く、高ＯＮ／ＯＦＦ比を示し、かつ、閾値電圧のシフトが小さい優れたトランジスタ特性を実現できる。
＜活性層及び抵抗層の形成方法＞
活性層及び抵抗層の成膜方法としては、酸化物半導体の多結晶焼結体をターゲットとして気相成膜法を用いることが好ましい。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
３）層間絶縁膜
層間絶縁膜の材料としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ等の絶縁体が挙げられる。層間絶縁膜の膜厚は、好ましくは１０〜３００ｎｍ、より好ましくは２０〜２００ｎｍである。層間絶縁膜の成膜法は特に限定されることはなく、プラズマＣＶＤ、ＴＥＣＳ−ＣＶＤ、スパッタ法等により成膜することができる。
４）ゲート絶縁膜
ゲート絶縁膜の材料としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも２つ以上含む混合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
ゲート絶縁膜の膜厚としては１０ｎｍ〜１０μｍが好ましい。
ゲート絶縁膜は、リーク電流を減らしたり電圧耐性を上げたりするために、ある程度厚くする必要がある。しかし、厚くしすぎるとＴＦＴの駆動電圧の上昇を招くおそれがある。そのため、ゲート絶縁膜の膜厚は、無機絶縁体であれば５０ｎｍ〜１０００ｎｍ、高分子絶縁体であれば０．５μｍ〜５μｍとすることがより好ましい。
特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。
５）ゲート電極
ゲート電極の材料としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性化合物、又はこれらの混合物が挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
ゲート電極の成膜法は特に限定されることはなく、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等から上記材料との適性を考慮して適宜選択し、ゲート電極を基板上に形成することができる。
例えば、ＩＴＯを選択する場合は、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等によって行うことができる。また有機導電性化合物を選択する場合は、湿式製膜法によって行うことができる。
６）ソース電極及びドレイン電極
ソース電極及びドレイン電極の材料としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性化合物、又はこれらの混合物が挙げられる。
ソース電極及びドレイン電極の厚みは、それぞれ１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
ソース電極及びドレイン電極の製膜法は特に限定されることはなく、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等から上記材料との適性を考慮して適宜選択し、基板上に形成することができる。
例えば、ＩＴＯを選択する場合は、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等によって行うことができる。また、有機導電性化合物を選択する場合は、湿式製膜法によって行うことができる。
７）基板
基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料等が挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
また、基板として可撓性基板も好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスティックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
可撓性基板の厚みは５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、即ち基板自体の可撓性が乏しくなるためである。
８）保護絶縁膜（保護膜）
必要によって、ＴＦＴ上に保護絶縁膜を設けてもよい。保護絶縁膜を設けることには、活性層又は抵抗層の半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスを絶縁する目的がある。
保護絶縁膜の具体例としては、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、又はＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、又はＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法を適用できる。
９）後処理
必要によって、ＴＦＴの後処理として、熱処理を行ってもよい。熱処理としては、温度１００℃以上で、大気下又は窒素雰囲気下で行う。熱処理を行う工程としては、活性層を成膜後でもよいし、ＴＦＴ作製工程の最後に行ってもよい。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
本発明の薄膜電界効果型トランジスタは、液晶やエレクトロルミネッセンス素子を用いた平面薄型画像表示装置（ＦＰＤ）、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、一般照明等のアクティブマトリクス回路等の電子機器に搭載されるトランジスタとして用いることができる。
以下、図面を用いて、薄膜電界効果型トランジスタの製造方法の他の態様について説明する。
図２ａ〜図２ｇに示す製造方法は、抵抗層を、ゲート電極をマスクとする背面露光によって形成することを特徴とする。このようにすることで、抵抗層とゲート電極の形状を整合させることができる。本製造方法によっても、フォトマスクの工程数を増やすことなくトランジスタの高移動度と高信頼性を両立することができる。以下、具体的に説明する。
まず、ガラス等の基板１１０上にゲート電極１２０を形成し（図２ａ）、その上にゲート絶縁膜１３０を形成する（図２ｂ）。
次に、このゲート絶縁膜付基板上にＩＴＺＯ等を成膜してチャネル層（半導体層）１４０とし、引き続きＩＧＺＯ等を成膜して抵抗層１５０とし（図２ｃ）、この上に層間絶縁膜１６０を積層する（図２ｄ）。
上記の積層体上に、フォトレジストを塗布し、ゲート電極１２０をマスクとして背面露光（基板側からの露光）を行う。現像後、エッチングにより層間絶縁膜１６０と抵抗層１５０の露出部分を加工して、チャネル層１４０の上面の一部を露出する（図２ｅ）。
次に、電極材料を成膜後、パターニングによりソース・ドレイン電極１７０，１７２を形成し（図２ｆ）、保護膜１８０及び第２のコンタクトホール１８２を設けて、薄膜電界効果トランジスタ２を得る（図２ｇ）。
各層の形成材料や形成方法等の製造方法・条件は、特に記載した以外は本発明の製造方法と同様である。
図３ａ〜図３ｌに示す製造方法は、ハーフトーンマスクを用いることを特徴とする。ハーフトーンマスクを用いることで、チャネル層と抵抗層を１回の露光工程で加工することができる。以下、具体的に説明する。
まず、基板２１０上にゲート電極２２０及びゲート絶縁膜２３０を形成する（図３ａ、３ｂ）。次に、スパッタ等によりチャネル層（半導体層）２４０及び抵抗層２５０を成膜する。
次に、フォトレジスト２５２を塗布した後、ハーフトーンマスクを用いて露光する（図３ｃ〜３ｈ）。このマスクは、チャネル層２４０とソース・ドレイン電極２７０、２７２とが直接電気的に接続する部分は全面露光し、チャネル層２４０が抵抗層２５０を介してソース・ドレイン電極２７０、２７２に接続する部分はハーフトーン露光する設計となっている。
このようなマスクを使用することで、チャネル層のバックチャネルを抵抗層で被覆し、かつ、チャネル層がソース・ドレイン電極と電気的に直接接続する構造を１回の露光で実現することができる。
図３ｃ〜３ｈには、ハーフトーンマスクを用いた結果、現像によってレジストに段差が生じ、露出面のエッチング部分が変化している様子が示されている。即ち、図３ｇ、３ｈにおいては、チャネル層２４０の上面のうち、ソース・ドレイン電極２７０、２７２と直接電気的に接続する部分のみが露出している。
次に、層間絶縁膜２６０を成膜し、エッチング加工する（図３ｉ、３ｊ）。電極材料の成膜を行った後、ソース・ドレイン電極２７０、２７２の形状にエッチングする（図３ｋ）。最後に、保護膜２８０及びコンタクトホール２８２を設けて薄膜酸化物トランジスタ３を得る（図３ｌ）。
各層の形成材料や形成方法等の製造方法・条件は、特に記載した以外は本発明の製造方法と同様である。
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
実施例１
［ＴＦＴの作製及び評価］
図１に示すボトムゲート構造を有する電界効果型トランジスタ１を作製した。
直径４インチの無アルカリガラス基板１０を用意し、スパッタリング法で厚さ５０ｎｍのＣｒを成膜した後、フォトリソ法によりゲート配線状にパターニングし、ゲート電極２０とした。次にこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、厚さ１５０ｎｍのゲート絶縁膜（ＳｉＯ２膜）３０を得た。
次に、このゲート絶縁膜３０付ガラス基板１０をスパッタ装置に装着し、ＩＴＺＯ（Ｉｎ：Ｓｎ：Ｚｎ＝３６．５：１５：４８．５ａｔ％）をＤＣ１００Ｗ、スパッタ圧０．５Ｐａ，酸素分圧３０％の条件でスパッタし、５０ｎｍのチャネル層（半導体層）４０を成膜した。引き続き、ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：２：２）をＤＣ１００Ｗ，スパッタ圧０．５Ｐａ，酸素分圧３０％の条件でスパッタし、５０ｎｍの抵抗層５０を成膜した。次に、この基板を水洗・乾燥後、フォトレジストを塗布し、プリベーク、露光、ポストベーク、現像、エッチングの順に処理することで、ＩＴＺＯとＩＧＺＯを同時にパターニングした。エッチングはメタンと窒素を導入し、誘導結合方式（ＩＣＰ）による高密度プラズマドライエッチングで行った。さらに、この基板を酸素アッシング装置に導入し、酸素アッシングしてレジストを剥離した。
再びこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、基板温度２０５℃で厚さ２００ｎｍの層間絶縁膜６０（半導体層保護膜：ＳｉＯ２）を積層した。次に、この基板をドライエッチング装置にセットし、ソース・ドレイン電極用の第１のコンタクトホール６２を形成した。
さらに、この積層体をスパッタ装置にセットし、ＩＴＯを成膜後、再びフォトリソ法でパターニングしてソース電極７０、ドレイン電極７２とした。引き続き、上記と同様の方法によりプラズマＣＶＤで保護膜８０を成膜し、第２のコンタクトホール８２を開け、最後に窒素中３５０℃、１時間の条件でアニールして、薄膜電界効果トランジスタを得た。
活性層及び抵抗層の屈折率は、それぞれをガラス上に１００ｎｍ程度成膜した単膜を準備し、光学式薄膜測定システム（ヤーマン社のＦｉｌｍＴｅｋ）で測定した。
活性層及び抵抗層の抵抗値は、それぞれをガラス上に１００ｎｍ程度成膜した単膜を１ｃｍ□（１ｃｍ×１ｃｍ）に切出し、東陽テクニカ社製のＲｅｓｉｔｅｓｔ８２００にセットしてＶａｎ ｄｅｒ Ｐａｕｗ法で測定した。
得られた薄膜電界効果型トランジスタ１について、下記の評価を行った。結果を表１に示す。
（１）電界効果移動度（Ａ：長チャネル、Ｂ：短チャネル）
半導体パラメーターアナライザー（ケースレー４２００）を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で４インチガラスの中央部のＴＦＴを測定した。測定は、ドレイン電圧を１０Ｖとし、ゲート電圧を−１５Ｖ〜２０Ｖまで変化させた際のドレイン電流を観測した。
尚、移動度はチャネル幅Ｗとチャネル長Ｌがそれぞれ、Ｗ／Ｌ＝５０／５０μｍと５０／１０μｍの２か所を測定し、それぞれの結果を移動度Ａ、移動度Ｂとした。
さらに、移動度比Ａ／Ｂを接触抵抗の大きさを示す指標として計算した。接触抵抗が大きい場合、チャネル長が短くなると、素子全体の動作に対する接触抵抗の寄与が相対的に高くなり、移動度Ｂは小さく計算される。よって、Ａ／Ｂ＝１．０〜１．３であれば、接触抵抗の影響は小さいが、１．５を超えると影響を無視できなくなる。
その結果、移動度Ａは４５ｃｍ２／Ｖｓ、移動度Ｂは４４ｃｍ２／Ｖｓとほぼ同様の移動度を示し、接触抵抗の小さいことが確認された。
（２）ストレス試験
ストレス試験は正バイアス加熱ストレス試験（ＰＢＴＳ）と、負バイアス光照射試験（ＮＢＩＳ）の２種類を実施した。ＰＢＴＳは５０℃でゲートバイアスを＋２０Ｖ印加し、１万秒経過後の閾値電圧（Ｖｔｈ）を試験前と比較してその差分をΔＶｔｈとした。ＮＢＩＳは室温で４６０ｎｍの波長で０．１ｍＷ／ｃｍ２の光を照射しながら、ゲートバイアスを−２０Ｖ印加し、１万秒経過後の閾値電圧（Ｖｔｈ）を試験前と比較してその差分をΔＶｔｈとした。
ＰＢＴＳとＮＢＩＳのΔＶｔｈはトランジスタ動作点のズレを意味し、その数値は小さいほど良好であると言え、０〜±１Ｖの範囲内であることが好ましく、０〜±０．３Ｖの範囲内であることがより好ましい。
試験の結果、ＰＢＴＳとＮＢＩＳのΔＶｔｈはそれぞれ０．１Ｖ、−０．８Ｖと良好な成績を示した。結果を表１に示す。
実施例２〜５及び比較例１〜５
以下、種々の条件を変えて積層ＴＦＴを試作し、移動度と信頼性を評価した。結果を表１に示す。
表１中の活性層及び抵抗層の材料における「ａ−」は「アモルファス（非晶質；ａｍｏｒｐｈｏｕｓ）」を意味し、「ｐ−」は「多結晶質（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ）」を意味する。
実施例５の活性層は、２層構成であり、ＩＴＺＯが層間絶縁層側にある。
比較例１では抵抗層の膜厚が小さ過ぎるため、抵抗膜積層の効果がなく、ＮＢＩＳ試験によるΔＶｔｈが−２．３Ｖとなり、動作信頼性が低いことがわかった。
比較例２では活性層の膜厚が大きすぎるため、ＴＦＴに応力が発生したと考えられ、ＰＢＴＳ試験によるΔＶｔｈが＋１．２Ｖ、ＮＢＩＳ試験によるＶｔｈが−２．５Ｖとなり、動作信頼性が低いことが分かった。
比較例３では、ＩＴＺＯ（抵抗層）がＰＡＮに溶解しなかったため、ソース・ドレイン電極と活性層の界面に抵抗層が残り、接触抵抗が観測された。具体的にはチャネル長が１０μｍと短い場合の移動度が２０ｃｍ２／Ｖｓと小さく計算された。
これらの比較例に対し、実施例１〜５では、移動度比（Ａ／Ｂ）が１．０〜１．１と、移動度ＡとＢとがほぼ同様の値を示し、接触抵抗が小さいことがわかる。また、ＰＢＴＳとＮＢＩＳのΔＶｔｈが±１．０Ｖ以内であり、動作信頼性が高いことがわかる。
実施例６〜１０
種々の条件を変えて実施例１と同様の素子構成の積層ＴＦＴを試作し、移動度と信頼性を評価した。結果を表２に示す。
参考例１
［ＴＦＴの作製及び評価］
図２ｇに示すボトムゲート構造を有する電界効果型トランジスタ２を作製した。
直径４インチの無アルカリガラス基板１１０を用意し、スパッタリング法で厚さ５０ｎｍのＭｏを成膜した後、フォトリソ法によりゲート配線状にパターニングし、ゲート電極１２０とした（図２ａ）。次にこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、厚さ１５０ｎｍのゲート絶縁膜（ＳｉＯ２膜）１３０を得た（図２ｂ）。
次に、このゲート絶縁膜付ガラス基板をスパッタ装置に装着し、ＩＴＺＯ（Ｉｎ：Ｓｎ：Ｚｎ＝３８．５：１５：４６．５ａｔ％）をＤＣ１００Ｗ、スパッタ圧０．５Ｐａ，酸素分圧３０％の条件でスパッタし、５０ｎｍのチャネル層（半導体層）１４０を成膜した。引き続きＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝２０：４０：４０）をＤＣ１００Ｗ，スパッタ圧０．５Ｐａ，酸素分圧３０％の条件でスパッタし、５０ｎｍの抵抗層１５０を成膜した。
次に、この基板を水洗・乾燥後、フォトレジストを塗布し、プリベークの後、チャネルエリア用マスクを使って露光した。次に、ポストベーク、現像を行い、蓚酸を使ってＩＴＺＯとＩＧＺＯの不要部分をエッチングした。その後、レジスト剥離、水洗を行って、ＩＴＺＯとＩＧＺＯの積層からなるチャネルを形成した（図２ｃ）。
次に、再びこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、基板温度２０５℃で厚さ２００ｎｍの層間絶縁膜１６０（半導体層保護膜：ＳｉＯ２）を積層した（図２ｄ）。
再度この基板を水洗、乾燥後、フォトレジストを塗布し、プリベークの後、ゲート電極（Ｍｏ）をマスクにした背面露光を行った。ポストベーク、現像の後、ドライエッチング装置にセットし、ＣＦ４ガスを用いて層間絶縁膜１６０を加工した。さらに、ＰＡＮに浸漬してＩＧＺＯの露出部分をエッチングし、ＩＴＺＯ面を出した（図２ｅ）。
さらに、この積層体をスパッタ装置にセットし、Ｍｏを成膜後、再びフォトリソ法でパターニングしてソース・ドレイン電極１７０，１７２とした（図２ｆ）。引続き上記と同様の方法によりプラズマＣＶＤで保護膜１８０を成膜し、第２のコンタクトホール１８２を開け、最後に窒素中３５０℃、１時間の条件でアニールして、薄膜電界効果トランジスタ２を得た（図２ｇ）。
薄膜電界効果トランジスタ２の移動度と信頼性を評価した。結果を表２に示す。
参考例２
図３ｌに示すボトムゲート構造を有する電界効果型トランジスタ３を作製した。
直径４インチの無アルカリガラス基板２１０を用意し、スパッタリング法で厚さ５０ｎｍのＭｏを成膜した後、フォトリソ法によりゲート配線状にパターニングし、ゲート電極２２０とした（図３ａ）。次にこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、厚さ１５０ｎｍのゲート絶縁膜（ＳｉＯ２膜）２３０を得た（図３ｂ）。
次に、このゲート絶縁膜付ガラス基板をスパッタ装置に装着し、ＩＧＯ（Ｉｎ：Ｇａ＝９２．８：７．２ａｔ％）をＤＣ１００Ｗ、スパッタ圧０．５Ｐａ，水分圧１％の条件でスパッタし、３０ｎｍのチャネル層（半導体層）２４０を成膜した。引き続きＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝２０：４０：４０ａｔ％）をＤＣ１００Ｗ，スパッタ圧０．５Ｐａ，酸素分圧３０％の条件でスパッタし、３０ｎｍの抵抗層２５０を成膜した。
次に、この基板を水洗・乾燥後、フォトレジスト２５２を塗布し、プリベークの後、ハーフトーンマスクを用いて露光した。このマスクは、チャネル層とソース・ドレイン電極とが直接電気的に接続する部分は全面露光し、チャネル層が抵抗層を介してソース・ドレイン電極に接続する部分はハーフトーン露光する設計になっている。図３ｃ〜３ｈには、ハーフトーンマスクを用いた結果、現像によってレジスト２５２に段差が生じ、露出面のエッチング部分が変わっている様子が示されている。
次に、この基板を再度ＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、厚さ１５０ｎｍの層間絶縁膜（ＳｉＯ２膜）２６０を得た（図３ｉ）。層間絶縁膜（ＳｉＯ２）２６０はフォトリソ技術を用いて高抵抗酸化物半導体ＩＧＺＯのバックチャネル部分のみ残してエッチングした（図３ｊ）。次に、この基板をスパッタ装置に装着し、Ｔｉ／Ｃｕの順に成膜を行った後、ソース・ドレイン電極２７０、２７２の形状にエッチングした（図３ｋ）。
再びこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、厚さ１５０ｎｍの保護膜（ＳｉＯ２膜）２８０を成膜した。この保護膜２８０もフォトリソ技術を用いてソース・ドレイン・ゲートの電極取り出し部分をエッチングすることでコンタクトホール２８２を形成した。最後に窒素中３５０℃、１時間の条件でアニールして、目的とする薄膜酸化物トランジスタ３を得た（図３ｌ）。
ハーフトーンマスクを用いることで、チャネル層と抵抗層を１回の露光工程で加工することができた。薄膜電界効果トランジスタ３の移動度と信頼性を評価した。結果を表２に示す。
本発明の薄膜電界効果型トランジスタは、液晶やエレクトロルミネッセンス素子を用いた平面薄型画像表示装置（ＦＰＤ）、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、一般照明等のアクティブマトリクス回路等の電子機器に搭載されるトランジスタとして有用である。
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。

Claims (9)

  1. 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、抵抗層、ソース電極及びドレイン電極を有し、前記ソース電極及び前記ドレイン電極が前記抵抗層に設けられたコンタクトホールを介して前記活性層と電気的に接続されるとともに、前記活性層と前記抵抗層の屈折率の差が０．３以下であり、かつ前記抵抗層の膜厚が５ｎｍ以上３００ｎｍ以下であることを特徴とする薄膜電界効果型トランジスタ。
  2. 前記活性層及び前記抵抗層が、Ｉｎ，Ｚｎ，Ｇａ，Ｓｎ、Ａｌ、Ｚｒ、Ｈｆ、Ｍｇ及びＹよりなる群から選ばれる少なくとも１種を含む酸化物を含むことを特徴とする請求項１に記載の薄膜電界効果型トランジスタ。
  3. 前記活性層の抵抗が前記抵抗層の抵抗よりも低いことを特徴とする請求項１又は２に記載の薄膜電界効果型トランジスタ。
  4. 前記抵抗層の酸化物が、アモルファス酸化物であることを特徴とする請求項１〜３のいずれかに記載の薄膜電界効果型トランジスタ。
  5. 前記活性層の酸化物が、アモルファス酸化物であることを特徴とする請求項１〜４のいずれかに記載の薄膜電界効果型トランジスタ。
  6. 前記抵抗層に接する層間絶縁膜をさらに有することを特徴とする請求項１〜５のいずれかに記載の薄膜電界効果型トランジスタ。
  7. 前記活性層の膜厚が５ｎｍ以上３００ｎｍ以下であることを特徴とする請求項１〜６のいずれかに記載の薄膜電界効果型トランジスタ。
  8. 請求項６又は７に記載の薄膜電界効果型トランジスタの製造方法であって、
    前記層間絶縁膜と前記抵抗層とを貫通するコンタクトホールを、同一の露光工程で形成することを特徴とする方法。
  9. 請求項１〜７のいずれかに記載の薄膜電界効果型トランジスタを備えることを特徴とする電子機器。
JP2014554152A 2012-12-28 2013-12-26 薄膜電界効果型トランジスタ Ceased JPWO2014103323A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012288606 2012-12-28
JP2012288606 2012-12-28
PCT/JP2013/007651 WO2014103323A1 (ja) 2012-12-28 2013-12-26 薄膜電界効果型トランジスタ

Publications (1)

Publication Number Publication Date
JPWO2014103323A1 true JPWO2014103323A1 (ja) 2017-01-12

Family

ID=51020438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014554152A Ceased JPWO2014103323A1 (ja) 2012-12-28 2013-12-26 薄膜電界効果型トランジスタ

Country Status (3)

Country Link
JP (1) JPWO2014103323A1 (ja)
TW (1) TW201436231A (ja)
WO (1) WO2014103323A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609496B (zh) * 2016-09-07 2017-12-21 友達光電股份有限公司 薄膜電晶體及其製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2010021555A (ja) * 2008-07-14 2010-01-28 Samsung Electronics Co Ltd トランジスタ
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010059860A (ja) * 2008-09-03 2010-03-18 Nippon Soken Inc 内燃機関の燃料噴射装置
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2012049211A (ja) * 2010-08-25 2012-03-08 Fujifilm Corp 酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2010021555A (ja) * 2008-07-14 2010-01-28 Samsung Electronics Co Ltd トランジスタ
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2010059860A (ja) * 2008-09-03 2010-03-18 Nippon Soken Inc 内燃機関の燃料噴射装置
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2012049211A (ja) * 2010-08-25 2012-03-08 Fujifilm Corp 酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Also Published As

Publication number Publication date
TW201436231A (zh) 2014-09-16
WO2014103323A1 (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
US8884272B2 (en) Amorphous oxide semiconductor material, field-effect transistor, and display device
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
TWI517409B (zh) 薄膜電晶體及其製造方法
JP5496745B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
KR20120037838A (ko) 트랜지스터 및 이를 포함하는 전자소자
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
JP2010186860A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
JP2010258196A (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
TWI594432B (zh) 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器
JP2010182929A (ja) 電界効果型トランジスタの製造方法
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5523896B2 (ja) 薄膜トランジスタおよびその製造方法
WO2014103323A1 (ja) 薄膜電界効果型トランジスタ
JP5548500B2 (ja) 薄膜電界効果型トランジスタの製造方法
TWI518791B (zh) 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20171018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180123

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20180828