JP2010073881A - 薄膜電界効果型トランジスタおよびそれを用いた表示装置 - Google Patents
薄膜電界効果型トランジスタおよびそれを用いた表示装置 Download PDFInfo
- Publication number
- JP2010073881A JP2010073881A JP2008239543A JP2008239543A JP2010073881A JP 2010073881 A JP2010073881 A JP 2010073881A JP 2008239543 A JP2008239543 A JP 2008239543A JP 2008239543 A JP2008239543 A JP 2008239543A JP 2010073881 A JP2010073881 A JP 2010073881A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide
- active layer
- derivatives
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【課題】本発明の目的は、移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することである。
【解決手段】基板１上に、少なくとも、ゲート電極２、ゲート絶縁膜３、活性層４−１、ソース電極５−１及びドレイン電極５−２を有する薄膜電界効果型トランジスタであって、前記活性層４−１と前記ソース電極５−１及び前記ドレイン電極５−２の少なくとも一方との間に抵抗層４−２を有し、前記活性層がＩｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、前記抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高いことを特徴とする薄膜電界効果型トランジスタ。
【選択図】図１
【解決手段】基板１上に、少なくとも、ゲート電極２、ゲート絶縁膜３、活性層４−１、ソース電極５−１及びドレイン電極５−２を有する薄膜電界効果型トランジスタであって、前記活性層４−１と前記ソース電極５−１及び前記ドレイン電極５−２の少なくとも一方との間に抵抗層４−２を有し、前記活性層がＩｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、前記抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高いことを特徴とする薄膜電界効果型トランジスタ。
【選択図】図１
Description
本発明は、薄膜電界効果型トランジスタおよびそれを用いた表示装置に関する。特に活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタおよびそれを用いた表示装置に関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなど効果が期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物を半導体薄膜に用いるＴＦＴの開発が活発に行われている（例えば、特許文献１、非特許文献１参照）。
アモルファス酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、フイルム上に作製が可能であるので、フイルム（フレキシブル）ＴＦＴの活性層の材料として最近注目を浴びている。特に、東工大・細野らにより、ａ−ＩＧＺＯを用いたＴＦＴは、ＰＥＮ基板上でも電界効果移動度が約１０ｃｍ２／Ｖｓとガラス上のａ−Ｓｉ系ＴＦＴよりも高移動度が報告されて、特にフイルムＴＦＴとして注目されるようになった（例えば、非特許文献２参照）。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物を半導体薄膜に用いるＴＦＴの開発が活発に行われている（例えば、特許文献１、非特許文献１参照）。
アモルファス酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、フイルム上に作製が可能であるので、フイルム（フレキシブル）ＴＦＴの活性層の材料として最近注目を浴びている。特に、東工大・細野らにより、ａ−ＩＧＺＯを用いたＴＦＴは、ＰＥＮ基板上でも電界効果移動度が約１０ｃｍ２／Ｖｓとガラス上のａ−Ｓｉ系ＴＦＴよりも高移動度が報告されて、特にフイルムＴＦＴとして注目されるようになった（例えば、非特許文献２参照）。
しかし、このａ−ＩＧＺＯを用いたＴＦＴを例えば表示装置の駆動回路として用いる場合、１ｃｍ２／Ｖｓ〜１０ｃｍ２／Ｖｓという移動度では、特性は不十分であり、またＯＦＦ電流が高く、ＯＮ／ＯＦＦ比が低いという問題がある。特に有機ＥＬ素子を用いた表示装置に用いるためには、さらなる移動度の向上、ＯＮ／ＯＦＦ比の向上が要求される。
特開２００６−１６５５２９号公報
ＩＤＷ／ＡＤ’０５、８４５頁−８４６頁（６ Ｄｅｃｅｍｂｅｒ、２００５）
ＮＡＴＵＲＥ、Ｖｏｌ．４３２、４８８頁−４９２頁（２５ Ｎｏｖｅｍｂｅｒ、２００４）
本発明の目的は、電界効果移動度が高く、高ＯＮ／ＯＦＦ比を示すアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタを提供することにある。特に、可撓性のある樹脂基板上に作製が可能な高性能の薄膜電界効果型トランジスタを提供することにある。
また、その薄膜電界効果型トランジスタを用いた新規な表示装置を提供することにある。
また、その薄膜電界効果型トランジスタを用いた新規な表示装置を提供することにある。
本発明の上記課題は下記の手段によって解決された。
＜１＞ 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層を有し、前記活性層がＩｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、前記抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高いことを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記活性層の酸化物のＧａ含有率が７０％以下であり、前記抵抗層の酸化物のＧａ含有率が３３％以上１００％以下であり、前記抵抗層の酸化物のＧａ含有率と前記活性層の酸化物のＧａ含有率の差（抵抗層の酸化物のＧａ含有率−活性層の酸化物のＧａ含有率）が５％以上１００％以下である＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記活性層の酸化物がアモルファス酸化物である＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記活性層の酸化物が、ＩＺＯ又はＩＧＺＯである＜３＞に記載の薄膜電界効果型トランジスタ。
＜５＞ 前記抵抗層の酸化物がアモルファス酸化物である＜１＞〜＜４＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜６＞ 前記抵抗層の酸化物が、ＩＧＺＯ又はＧＯである＜５＞に記載の薄膜電界効果型トランジスタ。
＜７＞ 前記活性層の膜厚が前記抵抗層の膜厚より厚い＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜８＞ 前記基板が可撓性樹脂基板である＜１＞〜＜７＞のいずれかに記載の薄膜電界効果トランジスタ。
＜９＞ ＜１＞〜＜８＞のいずれかに記載の薄膜電界効果トランジスタを用いた表示装置。
＜１＞ 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層を有し、前記活性層がＩｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、前記抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高いことを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記活性層の酸化物のＧａ含有率が７０％以下であり、前記抵抗層の酸化物のＧａ含有率が３３％以上１００％以下であり、前記抵抗層の酸化物のＧａ含有率と前記活性層の酸化物のＧａ含有率の差（抵抗層の酸化物のＧａ含有率−活性層の酸化物のＧａ含有率）が５％以上１００％以下である＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記活性層の酸化物がアモルファス酸化物である＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記活性層の酸化物が、ＩＺＯ又はＩＧＺＯである＜３＞に記載の薄膜電界効果型トランジスタ。
＜５＞ 前記抵抗層の酸化物がアモルファス酸化物である＜１＞〜＜４＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜６＞ 前記抵抗層の酸化物が、ＩＧＺＯ又はＧＯである＜５＞に記載の薄膜電界効果型トランジスタ。
＜７＞ 前記活性層の膜厚が前記抵抗層の膜厚より厚い＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜８＞ 前記基板が可撓性樹脂基板である＜１＞〜＜７＞のいずれかに記載の薄膜電界効果トランジスタ。
＜９＞ ＜１＞〜＜８＞のいずれかに記載の薄膜電界効果トランジスタを用いた表示装置。
アモルファス酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、可撓性プラスチックフイルムを基板として作製が可能であるので、フイルム（フレキシブル）ＴＦＴの活性層の材料として注目された。特に特開２００６−１６５５２９号公報で開示されているように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を半導体層（活性層）として用いることにより、電界効果移動度１０ｃｍ２／Ｖｓ、ＯＮ／ＯＦＦ比１０３超の性能を持つＰＥＴ上に形成されたＴＦＴが報告されている。しかしながら、これを例えば表示装置の駆動回路に用いる場合、移動度、ＯＮ／ＯＦＦ比の観点から駆動回路を動作するには性能がまだ不十分であった。
それは、従来の技術では、ＯＦＦ電流を低減させる為に、活性層の電子キャリア濃度を１０１８／ｃｍ３未満にする必要があった。活性層に用いられるアモルファス酸化物半導体は、電子キャリア濃度が下がると電子移動度が下がる傾向があるので、良好なＯＦＦ特性と、高移動度を両立するＴＦＴを形成することが困難であったからである。
それは、従来の技術では、ＯＦＦ電流を低減させる為に、活性層の電子キャリア濃度を１０１８／ｃｍ３未満にする必要があった。活性層に用いられるアモルファス酸化物半導体は、電子キャリア濃度が下がると電子移動度が下がる傾向があるので、良好なＯＦＦ特性と、高移動度を両立するＴＦＴを形成することが困難であったからである。
本発明者らは、ＴＦＴの電界効果移動度を高め、かつＯＮ／ＯＦＦ比を改良する手段の探索を鋭意進めた。その結果、少なくとも、ゲート電極、ゲート絶縁膜、アモルファス酸化物半導体を含有する活性層、ソース電極及びドレイン電極を順次有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層を配置し、前記活性層がＩｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、前記抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高い構成により、課題を解決し得ることを見出し、本発明に到達した。
本発明によると、電界効果移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することができる。さらに、本発明により提供されるＴＦＴは、連続駆動した時の閾値電圧のシフトが小さく安定性に優れる。特に、可撓性基板を用いたフイルム（フレキシブル）ＴＦＴとして有用な薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することができる。
１．薄膜電界効果型トランジスタ
本発明の薄膜電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
本発明の薄膜電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
本発明における活性層とソース電極及びドレイン電極の少なくとも一方との間に抵抗層が電気的に接続している。
本発明における活性層は、Ｉｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高い。
本発明における活性層は、Ｉｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高い。
好ましくは、活性層の酸化物のＧａ含有率が７０％以下であり、抵抗層の酸化物のＧａ含有率が３３％以上１００％以下であり、前記抵抗層の酸化物のＧａ含有率と前記活性層の酸化物のＧａ含有率の差（抵抗層の酸化物のＧａ含有率−活性層の酸化物のＧａ含有率）が５％以上１００％以下である。本発明において規定されるＧａ含有率は、酸化物中における全金属原子数の内、Ｇａ原子の数の比率を表す原子％である。例えば、ＩｎＧａＺｎＯ４とＧａ２Ｏ３の組成を有する２つのターゲットを用いて、それぞれの蒸着比率を変えた蒸着膜を形成する場合、得られた膜中のＩｎ，Ｇａ，Ｚｎの各原子数の相対比が１．０：１．８９：０．５６である場合、Ｇａ％は５４．８％である。また、得られた膜中のＩｎ，Ｇａ，Ｚｎの各原子数の相対比が１．０：０．９３：０．５６である場合、Ｇａ％は３７．３％である。
活性層の酸化物のＧａ含有率が７０％を超えると、移動度が低下してしまいＯＮ電流が低下するため好ましくない。
抵抗層の酸化物のＧａ含有率は、３３％以上で高くなるほど電気伝導度が低下してＯＮ／ＯＦＦ比を高めることができるので好ましく、３３％未満では、ＯＦＦ電流が増加してＯＮ／ＯＦＦ比が小さくなるため好ましくない。
抵抗層の酸化物のＧａ含有率と活性層の酸化物のＧａ含有率の差が、５％未満では、ＯＮ／ＯＦＦ比が小さくなるため好ましくない。
抵抗層の酸化物のＧａ含有率は、３３％以上で高くなるほど電気伝導度が低下してＯＮ／ＯＦＦ比を高めることができるので好ましく、３３％未満では、ＯＦＦ電流が増加してＯＮ／ＯＦＦ比が小さくなるため好ましくない。
抵抗層の酸化物のＧａ含有率と活性層の酸化物のＧａ含有率の差が、５％未満では、ＯＮ／ＯＦＦ比が小さくなるため好ましくない。
好ましくは、活性層の酸化物がアモルファス酸化物であり、より好ましくは、ＩＺＯ又はＩＧＺＯであり、さらに好ましくはＩＧＺＯである。
好ましくは、抵抗層の酸化物がアモルファス酸化物であり、より好ましくは、ＩＧＺＯ又はＧＯであり、さらに好ましくは活性層のＩＧＺＯであるよりもＧａ含有率の高いＩＧＺＯである。
好ましくは、抵抗層の酸化物がアモルファス酸化物であり、より好ましくは、ＩＧＺＯ又はＧＯであり、さらに好ましくは活性層のＩＧＺＯであるよりもＧａ含有率の高いＩＧＺＯである。
本発明に於ける活性層の膜厚は、抵抗層の膜厚より厚いことが好ましい。より好ましくは、活性層の膜厚／抵抗層の膜厚の比が１を超え１００以下、さらに好ましくは１を超え１０以下である。
好ましくは、前記基板上に少なくとも前記抵抗層と前記活性層を層状に有し、前記活性層の層が前記ゲート絶縁膜と接し、前記抵抗層の層が前記ソース電極及び前記ドレイン電極の少なくとも一方と接する。
好ましくは、前記活性層の電気伝導度が１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）が、１０１以上１０１０以下が好ましく、１０２以上１０１０以下がより好ましく、１０２以上１０８以下がさらに好ましい。
抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１未満である。
好ましくは、前記活性層の電気伝導度が１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）が、１０１以上１０１０以下が好ましく、１０２以上１０１０以下がより好ましく、１０２以上１０８以下がさらに好ましい。
抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１未満である。
前記活性層の電気伝導度が１０−４Ｓｃｍ−１を下まわると電界効果移動度としては高移動度が得られず、１０２Ｓｃｍ−１以上ではＯＦＦ電流が増加し、良好なＯＮ／ＯＦＦ比が得られないので、好ましくない。
また、別の態様として、抵抗層と活性層の間の電気伝導度が連続的に変化している態様も好ましい。
また、別の態様として、抵抗層と活性層の間の電気伝導度が連続的に変化している態様も好ましい。
好ましくは、基板が可撓性樹脂基板である。
１）構造
次に、図面を用いて、詳細に本発明における薄膜電界効果型トランジスタの構造を説明する。
図１は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、活性層４−１、抵抗層４−２を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。活性層４−１はゲート絶縁膜３に接し、抵抗層４−２はソース電極５−１およびドレイン電極５−２に接する。抵抗層４−２は活性層４−１よりもＧａ含有率が高い。ここで、活性層には、特開２００６−１６５５２９号公報に開示されている酸化物半導体、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系及びＩｎ−Ｚｎ−Ｏ系の酸化物半導体を用いてそれぞれの蒸着速度を制御してＧａ含有比率を調整する。また、ゲート電極に電圧が印加されていない状態での活性層４−１の電気伝導度が抵抗層４−２の電気伝導度より大きくなるように、活性層４−１および抵抗層４−２の組成が決定される。これらの酸化物半導体は、電子キャリア濃度が高いほど、電子移動度が高くなることが知られている。つまり、電気伝導度が大きいほど、電子移動度が高い。
本発明における構造によれば、薄膜電界効果型トランジスタがゲート電極に電圧が印加されたＯＮの状態では、チャネルとなる活性層が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ＯＦＦの状態では抵抗層の電気伝導度が小さい為に、抵抗層の抵抗が高いことから、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。
次に、図面を用いて、詳細に本発明における薄膜電界効果型トランジスタの構造を説明する。
図１は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、活性層４−１、抵抗層４−２を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。活性層４−１はゲート絶縁膜３に接し、抵抗層４−２はソース電極５−１およびドレイン電極５−２に接する。抵抗層４−２は活性層４−１よりもＧａ含有率が高い。ここで、活性層には、特開２００６−１６５５２９号公報に開示されている酸化物半導体、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系及びＩｎ−Ｚｎ−Ｏ系の酸化物半導体を用いてそれぞれの蒸着速度を制御してＧａ含有比率を調整する。また、ゲート電極に電圧が印加されていない状態での活性層４−１の電気伝導度が抵抗層４−２の電気伝導度より大きくなるように、活性層４−１および抵抗層４−２の組成が決定される。これらの酸化物半導体は、電子キャリア濃度が高いほど、電子移動度が高くなることが知られている。つまり、電気伝導度が大きいほど、電子移動度が高い。
本発明における構造によれば、薄膜電界効果型トランジスタがゲート電極に電圧が印加されたＯＮの状態では、チャネルとなる活性層が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ＯＦＦの状態では抵抗層の電気伝導度が小さい為に、抵抗層の抵抗が高いことから、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が極めて改良される。
図２は、本発明の薄膜電界効果型トランジスタであって、トップゲート構造の一例を示す模式図である。基板がプラスチックフィルムなどの可撓性基板の場合、基板１１の一方の面に絶縁層１６を配し、絶縁層上にソース電極５−１１とドレイン電極５−１２が設置され、抵抗層４−１２、活性層４−１１を積層した後、ゲート絶縁膜１３、ゲート電極１２を配する。逆スタガ型構成におけると同様に、活性層４−１１（大電気伝導度層）はゲート絶縁膜１３に接し、抵抗層４−１２（小電気伝導度層）はソース電極５−１１およびドレイン電極５−１２に接する。抵抗層４−１２は活性層４−１１よりもＧａ含有率が高い。ここで、活性層には、特開２００６−１６５５２９号公報に開示されている酸化物半導体、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系及びＩｎ−Ｚｎ−Ｏ系の酸化物半導体を用いてそれぞれの蒸着速度を制御してＧａ含有比率を調整する。また、ゲート電極に電圧が印加されていない状態での活性層４−１１の電気伝導度が抵抗層４−１２の電気伝導度より大きくなるように、活性層４−１１および抵抗層４−１２の組成が決定される。
図３は、従来の逆スタガ構造の薄膜電界効果型トランジスタの一例を示す模式図である。
活性層４はその厚み方向に特に電気伝導度の分布を有していない。従来の構成では、ＯＦＦ電流を低減するために、活性層４の抵抗値を下げる必要がある為に、活性層４のキャリア濃度を下げる必要があった。特開２００６−１６５５２９号公報によれば、良好なＯＮ／ＯＦＦ比を得るには、活性層４のアモルファス酸化物半導体の伝導度を低減する為に、電子キャリア濃度を１０１８／ｃｍ３未満、より好ましくは１０１６／ｃｍ３未満にすることが開示されている。しかし、特開２００６−１６５５２９号公報の図２に示されるように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、電子キャリア濃度を下げると膜の電子移動度が減少しまう。
また、膜の電子移動度を上げるために、活性層４の酸化物半導体の電子キャリア濃度を上げると、活性層４の電気伝導度が増し、ＯＦＦ電流が増加し、ＯＮ／ＯＦＦ比特性は悪くなる。
活性層４はその厚み方向に特に電気伝導度の分布を有していない。従来の構成では、ＯＦＦ電流を低減するために、活性層４の抵抗値を下げる必要がある為に、活性層４のキャリア濃度を下げる必要があった。特開２００６−１６５５２９号公報によれば、良好なＯＮ／ＯＦＦ比を得るには、活性層４のアモルファス酸化物半導体の伝導度を低減する為に、電子キャリア濃度を１０１８／ｃｍ３未満、より好ましくは１０１６／ｃｍ３未満にすることが開示されている。しかし、特開２００６−１６５５２９号公報の図２に示されるように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、電子キャリア濃度を下げると膜の電子移動度が減少しまう。
また、膜の電子移動度を上げるために、活性層４の酸化物半導体の電子キャリア濃度を上げると、活性層４の電気伝導度が増し、ＯＦＦ電流が増加し、ＯＮ／ＯＦＦ比特性は悪くなる。
図４は、比較のトップゲート構造薄膜電界効果型トランジスタの一例を示す模式図である。特許文献１として先に提出した特開２００６−１６５５２９号公報に開示されているように、活性層として高酸素濃度層７と低酸素濃度層８の２層より形成される。高酸素濃度層７は電子キャリア濃度の低い層、つまり電気伝導度の小さい層であり、低酸素濃度層８は電子キャリア濃度の高い層、つまり電気伝導度の大きい層である。従って、この比較の構造では、チャネルとなるゲート絶縁膜２３と接した活性層が電子キャリア濃度が低く、電子移動度も低い膜である為、電界効果移動度においても高移動度は達成できない。
図には示してはいないが、本発明の趣旨は、活性層のゲート絶縁膜近傍にある領域のＧａ含有率よりも、活性層のソース電極及びドレイン電極近傍におけるＧａ含有率が高くなるように半導体層（本願における半導体層は、活性層及び抵抗層を包含した層を意味する）を設けることにあり、その状態が得られる限りその達成手段は図１又は図２に示すような複数の半導体層を設けることだけに留まるものではない。連続的に電気伝導度が変化しても良い。半導体層のＧａ含有率が連続的に変化している場合、明確に層を識別することは困難であり、半導体層のゲート絶縁膜近傍の総厚みの１０％の領域の平均濃度を活性層のゲート絶縁膜近傍にある領域のＧａ含有率と定義し、半導体層のゲート絶縁膜近傍の総厚みの１０％の領域の平均濃度を活性層のソース電極及びドレイン電極近傍におけるＧａ含有率と定義する。
図５は、本発明のＧａ含有率が連続的に変化している薄膜電界効果型トランジスタの構成であって、トップゲート構造の一例を示す模式図である。半導体層の電気伝導度が層内で連続的にゲート絶縁膜に接する領域で大きく、ソース・ドレイン電極に接する領域で小さくなるよう変化している構成である。ゲート絶縁膜１５に近接した活性層領域４−２１の電気伝導度が高く、ソース電極１６、ドレイン電極１７に近接した領域では電気伝導度が小さく抵抗層４−２２を形成する。このような構成の半導体層は、半導体層を蒸着する際のターゲット化合物のスパッタリング条件を連続的に変えることによって作製することができる。
２）活性層、抵抗層
本発明に用いられる活性層及び抵抗層には、酸化物半導体が用いられる。好ましくは、アモルファス酸化物半導体が用いられる。酸化物半導体、特にアモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。
本発明に用いられる活性層及び抵抗層には、酸化物半導体が用いられる。好ましくは、アモルファス酸化物半導体が用いられる。酸化物半導体、特にアモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。
本発明における活性層は、Ｉｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高い。
好ましくは、活性層の酸化物のＧａ含有率が７０％以下であり、抵抗層の酸化物のＧａ含有率が３３％以上１００％以下であり、前記抵抗層の酸化物のＧａ含有率と前記活性層の酸化物のＧａ含有率の差（抵抗層の酸化物のＧａ含有率−活性層の酸化物のＧａ含有率）が５％以上１００％以下である。
より好ましくは、活性層の酸化物のＧａ含有率が６５％以下、更に好ましくは６０％以下である。
より好ましくは、抵抗層の酸化物のＧａ含有率が４０％以上１００％以下であり、さらに好ましくは、５０％以上１００％以下である。
抵抗層の酸化物のＧａ含有率と活性層の酸化物のＧａ含有率の差は、より好ましくは１０％以上１００％以下であり、さらに好ましくは１５％以上１００％以下である。
より好ましくは、抵抗層の酸化物のＧａ含有率が４０％以上１００％以下であり、さらに好ましくは、５０％以上１００％以下である。
抵抗層の酸化物のＧａ含有率と活性層の酸化物のＧａ含有率の差は、より好ましくは１０％以上１００％以下であり、さらに好ましくは１５％以上１００％以下である。
低温で作製可能な良好なアモルファス酸化物半導体としては、特開２００６−１６５５２９号公報に開示されているような、Ｉｎを含む酸化物、Ｇａを含む酸化物、ＩｎとＺｎを含む酸化物、Ｉｎ、Ｇａ及びＺｎを含有する酸化物であり、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましいことが知られている。これらは、キャリアが電子のｎ型半導体である。もちろん、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層及び抵抗層に用いても良い。
具体的に、活性層のモルファス酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましい。特に、ＩｎＧａＺｎＯ４（ＩＧＺＯと略記する場合がある）がより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧により制御が可能であることが特開２００６−１６５５２９号公報に開示されている。
具体的に、抵抗層のモルファス酸化物半導体は、ＩＧＺＯ、結晶状態における組成がＩｎＺｎＯ３で表されるＩｎとＺｎを含む酸化物半導体（ＩＺＯと略記する場合がある）、結晶状態における組成がＩｎＧａＯ３で表されるＩｎとＧａを含む酸化物半導体（ＩＧＯと略記する場合がある）、或いはＧａ２Ｏ３で表されるＧａを含む酸化物半導体（ＧＯと略記する場合がある）から選ばれる複数のターゲットを用いてそれらの金属の成膜比率を調整することにより形成される。
好ましくは、活性層がＩＧＺＯ又はＩＺＯであり、抵抗層がＩＧＺＯ又はＧＯ、あるいはＩＧＺＯとＧＯの２元ターゲットにより形成されるＧａ比率の高い膜である。
＜活性層及び抵抗層の電気伝導度＞
本発明に於いては、好ましくは、前記活性層の電気伝導度が１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であり、より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）は、１０１以上１０１０以下であり、より好ましくは、１０２以上１０１０以下であり、さらに好ましくは、１０２以上１０８以下である。
抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１以下である。
本発明に於いては、好ましくは、前記活性層の電気伝導度が１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であり、より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）は、１０１以上１０１０以下であり、より好ましくは、１０２以上１０１０以下であり、さらに好ましくは、１０２以上１０８以下である。
抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１以下である。
本発明における活性層及び抵抗層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、電荷素量をｅ、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
活性層がｎ型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に活性層がｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、電荷素量をｅ、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
活性層がｎ型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に活性層がｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
＜電気伝導度の求め方＞
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度により変化するが、本文記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度により変化するが、本文記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。
＜活性層と抵抗層の膜厚＞
本発明に於いては、活性層の膜厚が抵抗層の膜厚より厚いことが好ましい。より好ましくは、活性層の膜厚／抵抗層の膜厚比が１を越え１００以下、さらに好ましくは１を越え１０以下である。
抵抗層の膜厚は、１ｎｍ以上１００ｎｍ以下が好ましく、より好ましくは２．５ｎｍ以上３０ｎｍ以下である。活性層の膜厚は、５ｎｍ以上５００ｎｍ以下が好ましく、より好ましくは１０ｎｍ以上１００ｎｍ以下である。
本発明に於いては、活性層の膜厚が抵抗層の膜厚より厚いことが好ましい。より好ましくは、活性層の膜厚／抵抗層の膜厚比が１を越え１００以下、さらに好ましくは１を越え１０以下である。
抵抗層の膜厚は、１ｎｍ以上１００ｎｍ以下が好ましく、より好ましくは２．５ｎｍ以上３０ｎｍ以下である。活性層の膜厚は、５ｎｍ以上５００ｎｍ以下が好ましく、より好ましくは１０ｎｍ以上１００ｎｍ以下である。
上記の構成の活性層及び抵抗層を用いることにより、移動度が高く、高ＯＮ／ＯＦＦ比を示し、かつ、閾値電圧のシフトが小さい優れたトランジスタ特性を実現できる。
＜電気伝導度の調整手段＞
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開２００６−１６５５２９号公報に開示されており、本手法を利用することができる。
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開２００６−１６５５２９号公報に開示されており、本手法を利用することができる。
（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、電気伝導度が小さくなることが、特開２００６−１６５５２９号公報に開示されている。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、電気伝導度が小さくなることが報告されている（「透明導電膜の新展開ＩＩ」シーエムシー出版 Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、電気伝導度が小さくなることが、特開２００６−１６５５２９号公報に開示されている。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、電気伝導度が小さくなることが報告されている（「透明導電膜の新展開ＩＩ」シーエムシー出版 Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，又はＰ等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開２００６−１６５５２９号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，又はＰ等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開２００６−１６５５２９号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Ａｌ２Ｏ３、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ３、ＭｇＯ、又はＨｆＯ３等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
上記（１）〜（３）においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Ａｌ２Ｏ３、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ３、ＭｇＯ、又はＨｆＯ３等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
＜活性層及び抵抗層の形成方法＞
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。
金属元素の組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。
また、膜厚は触針式表面形状測定により求めることができる。
金属元素の組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。
３）ゲート絶縁膜
ゲート絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
ゲート絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
ゲート絶縁膜の膜厚としては１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと５０ｎｍ〜１０００ｎｍ、高分子絶縁体だと０．５μｍ〜５μｍで用いられることが、より好ましい。特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。
４）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
ゲート電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
５）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
ソース電極及びドレイン電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
６）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
７）保護絶縁膜
必要によって、ＴＦＴ上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスとを絶縁する目的がある。
必要によって、ＴＦＴ上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスとを絶縁する目的がある。
その具体例としては、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、又はＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、又はＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法を適用できる。
８）後処理
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
２．表示装置
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
本発明に用いられる有機ＥＬ素子は、発光層の他に、正孔輸送層、電子輸送層、ブロック層、電子注入層、および正孔注入層などの従来知られている有機化合物層を有しても良い。
以下、詳細に説明する。
１）層構成
＜電極＞
本発明における有機ＥＬ素子の一対の電極は、少なくとも一方は透明電極であり、もう一方は背面電極となる。背面電極は透明であっても、非透明であっても良い。
＜有機化合物層の構成＞
前記有機化合物層の層構成としては、特に制限はなく、有機電界発光素子の用途、目的に応じて適宜選択することができるが、前記透明電極上に又は前記背面電極上に形成されるのが好ましい。この場合、有機化合物層は、前記透明電極又は前記背面電極上の前面又は一面に形成される。
有機化合物層の形状、大きさ、および厚み等については、特に制限はなく、目的に応じて適宜選択することができる。
１）層構成
＜電極＞
本発明における有機ＥＬ素子の一対の電極は、少なくとも一方は透明電極であり、もう一方は背面電極となる。背面電極は透明であっても、非透明であっても良い。
＜有機化合物層の構成＞
前記有機化合物層の層構成としては、特に制限はなく、有機電界発光素子の用途、目的に応じて適宜選択することができるが、前記透明電極上に又は前記背面電極上に形成されるのが好ましい。この場合、有機化合物層は、前記透明電極又は前記背面電極上の前面又は一面に形成される。
有機化合物層の形状、大きさ、および厚み等については、特に制限はなく、目的に応じて適宜選択することができる。
具体的な層構成として、下記が挙げられるが本発明はこれらの構成に限定されるものではない。
・陽極／正孔輸送層／発光層／電子輸送層／陰極、
・陽極／正孔輸送層／発光層／ブロック層／電子輸送層／陰極、
・陽極／正孔輸送層／発光層／ブロック層／電子輸送層／電子注入層／陰極、
・陽極／正孔注入層／正孔輸送層／発光層／ブロック層／電子輸送層／陰極、
・陽極／正孔注入層／正孔輸送層／発光層／ブロック層／電子輸送層／電子注入層／陰極。
・陽極／正孔輸送層／発光層／電子輸送層／陰極、
・陽極／正孔輸送層／発光層／ブロック層／電子輸送層／陰極、
・陽極／正孔輸送層／発光層／ブロック層／電子輸送層／電子注入層／陰極、
・陽極／正孔注入層／正孔輸送層／発光層／ブロック層／電子輸送層／陰極、
・陽極／正孔注入層／正孔輸送層／発光層／ブロック層／電子輸送層／電子注入層／陰極。
以下に各層について詳細に説明する。
２）正孔輸送層
本発明に用いられる正孔輸送層は正孔輸送材を含む。前記正孔輸送材としては正孔を輸送する機能、もしくは陰極から注入された電子を障壁する機能のいずれかを有しているもので有れば特に制限されることはなく用いることが出来る。本発明に用いられる正孔輸送材としては、低分子正孔輸送材、および高分子正孔輸送材のいずれも用いることができる。
本発明に用いられる正孔輸送材の具体例として、例えば以下の材料を挙げることができる。
２）正孔輸送層
本発明に用いられる正孔輸送層は正孔輸送材を含む。前記正孔輸送材としては正孔を輸送する機能、もしくは陰極から注入された電子を障壁する機能のいずれかを有しているもので有れば特に制限されることはなく用いることが出来る。本発明に用いられる正孔輸送材としては、低分子正孔輸送材、および高分子正孔輸送材のいずれも用いることができる。
本発明に用いられる正孔輸送材の具体例として、例えば以下の材料を挙げることができる。
カルバゾ−ル誘導体、イミダゾ−ル誘導体、ポリアリ−ルアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリ−ルアミン誘導体、アミノ置換カルコン誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、シラザン誘導体、芳香族第三アミン化合物、スチリルアミン化合物、芳香族ジメチリデン系化合物、ポルフィリン系化合物、ポリシラン系化合物、ポリ（Ｎ−ビニルカルバゾ−ル）誘導体、アニリン系共重合体、チオフェンオリゴマ−、ポリチオフェン等の導電性高分子オリゴマ−、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリフェニレンビニレン誘導体、及びポリフルオレン誘導体等の高分子化合物等が挙げられる。
これらは、単独で使用してもよいし、２種以上を併用してもよい。
これらは、単独で使用してもよいし、２種以上を併用してもよい。
正孔輸送層の厚みとしては、１０ｎｍ〜４００ｎｍが好ましく、５０ｎｍ〜２００ｎｍがより好ましい。
３）正孔注入層
本発明おいては、正孔輸送層と陽極の間に正孔注入層を設けることができる。
正孔注入層とは、陽極から正孔輸送層に正孔を注入しやすくする層であり、具体的には前記正孔輸送材の中でイオン化ポテンシャルの小さな材料が好適用いられる。例えばフタロシアニン化合物、ポルフィリン化合物、及びスターバースト型トリアリールアミン化合物等を挙げることができ、好適に用いることができる。
正孔注入層の膜厚は、１ｎｍ〜３００ｎｍが好ましい。
本発明おいては、正孔輸送層と陽極の間に正孔注入層を設けることができる。
正孔注入層とは、陽極から正孔輸送層に正孔を注入しやすくする層であり、具体的には前記正孔輸送材の中でイオン化ポテンシャルの小さな材料が好適用いられる。例えばフタロシアニン化合物、ポルフィリン化合物、及びスターバースト型トリアリールアミン化合物等を挙げることができ、好適に用いることができる。
正孔注入層の膜厚は、１ｎｍ〜３００ｎｍが好ましい。
４）発光層
本発明に用いられる発光層は、少なくとも一種の発光材料を含み、必要に応じて正孔輸送材、電子輸送材、ホスト材を含んでもよい。
本発明に用いられる発光材料としては特に限定されることはなく、蛍光発光材料または燐光発光材料のいずれも用いることができる。発光効率の点から燐光発光材料が好ましい。
本発明に用いられる発光層は、少なくとも一種の発光材料を含み、必要に応じて正孔輸送材、電子輸送材、ホスト材を含んでもよい。
本発明に用いられる発光材料としては特に限定されることはなく、蛍光発光材料または燐光発光材料のいずれも用いることができる。発光効率の点から燐光発光材料が好ましい。
蛍光発光材料としては、例えばベンゾオキサゾール誘導体、ベンゾイミダゾール誘導体、ベンゾチアゾール誘導体、スチリルベンゼン誘導体、ポリフェニル誘導体、ジフェニルブタジエン誘導体、テトラフェニルブタジエン誘導体、ナフタルイミド誘導体、クマリン誘導体、ペリレン誘導体、ペリノン誘導体、オキサジアゾール誘導体、アルダジン誘導体、ピラリジン誘導体、シクロペンタジエン誘導体、ビススチリルアントラセン誘導体、キナクリドン誘導体、ピロロピリジン誘導体、チアジアゾロピリジン誘導体、スチリルアミン誘導体、芳香族ジメチリデン化合物、８−キノリノール誘導体の金属錯体や希土類錯体に代表される各種金属錯体、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリフェニレンビニレン誘導体、及びポリフルオレン誘導体等の高分子化合物等が挙げられる。これらは１種または２種以上を混合して用いることができる。
燐光発光材料としては特に限定されることはないが、オルトメタル化金属錯体、又はポルフィリン金属錯体が好ましい。
上記オルトメタル化金属錯体とは、例えば山本明夫著「有機金属化学−基礎と応用−」１５０頁〜２３２頁、裳華房社（１９８２年発行）やＨ．Ｙｅｒｓｉｎ著「Ｐｈｏｔｏｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｏｔｏｐｈｉｓｉｃｓ ｏｆ Ｃｏｏｄｉｎａｔｉｏｎ Ｃｏｍｐｏｕｎｄｓ」、７１頁〜７７頁、１３５頁〜１４６頁、Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ社（１９８７年発行）等に記載されている化合物群の総称である。該オルトメタル化金属錯体を発光材料として発光層に用いることは、高輝度で発光効率に優れる点で有利である。
上記オルトメタル化金属錯体を形成する配位子としては、種々のものがあり、上記文献にも記載されているが、その中でも好ましい配位子としては、２−フェニルピリジン誘導体、７，８−ベンゾキノリン誘導体、２−（２−チエニル）ピリジン誘導体、２−（１−ナフチル）ピリジン誘導体、及び２−フェニルキノリン誘導体等が挙げられる。これらの誘導体は必要に応じて置換基を有してもよい。また、上記オルトメタル化金属錯体は、上記配位子のほかに、他の配位子を有していてもよい。
本発明で用いるオルトメタル化金属錯体は、Ｉｎｏｒｇ Ｃｈｅｍ．，１９９１年，３０号，１６８５頁、同１９８８年，２７号，３４６４頁、同１９９４年，３３号，５４５頁、Ｉｎｏｒｇ．Ｃｈｉｍ．Ａｃｔａ，１９９１年，１８１号，２４５頁、Ｊ．Ｏｒｇａｎｏｍｅｔ．Ｃｈｅｍ．，１９８７年，３３５号，２９３頁、Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１９８５年，１０７号，１４３１頁等、種々の公知の手法で合成することができる。
上記オルトメタル化錯体の中でも、三重項励起子から発光する化合物が本発明においては発光効率向上の観点から好適に使用することができる。
上記オルトメタル化錯体の中でも、三重項励起子から発光する化合物が本発明においては発光効率向上の観点から好適に使用することができる。
また、ポルフィリン金属錯体の中ではポルフィリン白金錯体が好ましい。
また、発光材料は白色発光が得られれば１種単独で使用してもよいし、２種以上を併用してもよい。２種以上を併用する場合の発光材料の発光色の組合せは、特に限定されるものではないが、青色発光材料と黄色発光材料の併用、青色発光材料と緑色発光材料と赤色発光材料の併用などを挙げることができる。
ホスト材とは、その励起状態から、蛍光発光材料または燐光発光材料へエネルギー移動を起こし、その結果、蛍光発光材料または燐光発光材料を発光させる機能を有する材料のことである。
ホスト材としては、励起子エネルギーを発光材料にエネルギー移動させることのできる化合物ならば特に制限はなく、目的に応じて適宜選択することができ、具体的にはカルバゾール誘導体、トリアゾール誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミノ置換カルコン誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、シラザン誘導体、芳香族第三アミン化合物、スチリルアミン化合物、芳香族ジメチリデン系化合物、ポルフィリン系化合物、アントラキノジメタン誘導体、アントロン誘導体、ジフェニルキノン誘導体、チオピランジオキシド誘導体、カルボジイミド誘導体、フルオレニリデンメタン誘導体、ジスチリルピラジン誘導体、ナフタレンペリレン等の複素環テトラカルボン酸無水物、フタロシアニン誘導体、８−キノリノール誘導体の金属錯体やメタルフタロシアニン、ベンゾオキサゾールやベンゾチアゾールを配位子とする金属錯体に代表される各種金属錯体ポリシラン系化合物、ポリ（Ｎ−ビニルカルバゾ−ル）誘導体、アニリン系共重合体、チオフェンオリゴマー、ポリチオフェン等の導電性高分子オリゴマー、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリフェニレンビニレン誘導体、及びポリフルオレン誘導体等の高分子化合物等が挙げられる。これらの化合物は、１種単独で使用してもよいし、２種以上を併用してもよい。
ホスト材の発光層における含有量としては０質量％〜９９．９質量％が好ましく、さらに好ましくは０質量％〜９９．０質量％である。
ホスト材の発光層における含有量としては０質量％〜９９．９質量％が好ましく、さらに好ましくは０質量％〜９９．０質量％である。
５）ブロック層
本発明においては、発光層と電子輸送層との間にブロック層を設けることができる。ブロック層とは発光層で生成した励起子の拡散抑制する層であり、また正孔が陰極側に突き抜けることを抑制する層である。
本発明においては、発光層と電子輸送層との間にブロック層を設けることができる。ブロック層とは発光層で生成した励起子の拡散抑制する層であり、また正孔が陰極側に突き抜けることを抑制する層である。
ブロック層に用いられる材料は、電子輸送層より電子を受け取り、発光層にわたす事のできる材料で有れば特に限定されることはなく、一般的な電子輸送材を用いることができる。例えば以下の材料を挙げることができる。トリアゾ−ル誘導体、オキサゾ−ル誘導体、オキサジアゾ−ル誘導体、フルオレノン誘導体、アントラキノジメタン誘導体、アントロン誘導体、ジフェニルキノン誘導体、チオピランジオキシド誘導体、カルボジイミド誘導体、フルオレニリデンメタン誘導体、ジスチリルピラジン誘導体、ナフタレンペリレン等の複素環テトラカルボン酸無水物、フタロシアニン誘導体、８−キノリノ−ル誘導体の金属錯体やメタルフタロシアニン、ベンゾオキサゾ−ルやベンゾチアゾ−ルを配位子とする金属錯体に代表される各種金属錯体、アニリン系共重合体、チオフェンオリゴマ−、ポリチオフェン等の導電性高分子オリゴマ−、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリフェニレンビニレン誘導体、及びポリフルオレン誘導体等の高分子化合物を挙げることができる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
６）電子輸送層
本発明においては電子輸送材を含む電子輸送層を設けることができる。
電子輸送材としては電子を輸送する機能、もしくは陽極から注入された正孔を障壁する機能のいずれかを有しているもので有れば制限されることはなく、前記ブロック層の説明時に挙げた電子輸送材を好適に用いることができる。
前記電子輸送層の厚みとしては、１０ｎｍ〜２００ｎｍが好ましく、２０ｎｍ〜８０ｎｍがより好ましい。
本発明においては電子輸送材を含む電子輸送層を設けることができる。
電子輸送材としては電子を輸送する機能、もしくは陽極から注入された正孔を障壁する機能のいずれかを有しているもので有れば制限されることはなく、前記ブロック層の説明時に挙げた電子輸送材を好適に用いることができる。
前記電子輸送層の厚みとしては、１０ｎｍ〜２００ｎｍが好ましく、２０ｎｍ〜８０ｎｍがより好ましい。
前記厚みが、１０００ｎｍを越えると駆動電圧が上昇することがあり、１０ｎｍ未満であると該発光素子の発光効率が非常に低下する可能性があり好ましくない。
７）電子注入層
本発明おいては、電子輸送層と陰極の間に電子注入層を設けることができる。
電子注入層とは、陰極から電子輸送層に電子を注入しやすくする層であり、具体的にはフッ化リチウム、塩化リチウム、臭化リチウム等のリチウム塩、フッ化ナトリウム、塩化ナトリウム、フッ化セシウム等のアルカリ金属塩、酸化リチウム、酸化アルミニウム、酸化インジウム、又は酸化マグネシウム等の絶縁性金属酸化物等を好適に用いることができる。
電子注入層の膜厚は０．１ｎｍ〜５ｎｍが好ましい。
本発明おいては、電子輸送層と陰極の間に電子注入層を設けることができる。
電子注入層とは、陰極から電子輸送層に電子を注入しやすくする層であり、具体的にはフッ化リチウム、塩化リチウム、臭化リチウム等のリチウム塩、フッ化ナトリウム、塩化ナトリウム、フッ化セシウム等のアルカリ金属塩、酸化リチウム、酸化アルミニウム、酸化インジウム、又は酸化マグネシウム等の絶縁性金属酸化物等を好適に用いることができる。
電子注入層の膜厚は０．１ｎｍ〜５ｎｍが好ましい。
８）基板
本発明に用いられる基板の材料としては、水分を透過させない材料又は水分透過率の極めて低い材料が好ましく、また、前記有機化合物層から発せられる光を散乱乃至減衰等のさせることのない材料が好ましい。具体的例として、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、およびポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。
前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。これらの材料は、単独で使用してもよいし、２種以上を併用してもよい。
本発明に用いられる基板の材料としては、水分を透過させない材料又は水分透過率の極めて低い材料が好ましく、また、前記有機化合物層から発せられる光を散乱乃至減衰等のさせることのない材料が好ましい。具体的例として、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、およびポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。
前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。これらの材料は、単独で使用してもよいし、２種以上を併用してもよい。
基板の形状、構造、大きさ等については、特に制限はなく、発光素子の用途、目的等に応じて適宜選択することができる。一般的には、前記形状としては、板状である。前記構造としては、単層構造であってもよいし、積層構造であってもよく、また、単一部材で形成されていてもよいし、２以上の部材で形成されていてもよい。
基板は、無色透明であってもよいし、有色透明であってもよいが、前記発光層から発せられる光を散乱あるいは減衰等させることがない点で、無色透明であるのが好ましい。
基板には、その表面又は裏面（前記透明電極側）に透湿防止層（ガスバリア層）を設けるのが好ましい。前記透湿防止層（ガスバリア層）の材料としては、窒化珪素、酸化珪素などの無機物が好適に用いられる。該透湿防止層（ガスバリア層）は、例えば、高周波スパッタリング法などにより形成することができる。
基板には、さらに必要に応じて、ハ−ドコ−ト層、およびアンダ−コ−ト層などを設けてもよい。
基板には、さらに必要に応じて、ハ−ドコ−ト層、およびアンダ−コ−ト層などを設けてもよい。
９）電極
本発明における一対の電極は、いずれが陽極であっても陰極であっても構わない。
本発明における一対の電極は、いずれが陽極であっても陰極であっても構わない。
＜陽極＞
本発明に用いられる陽極としては、通常、前記有機化合物層に正孔を供給する陽極としての機能を有していればよく、その形状、構造、大きさ等については特に制限はなく、発光素子の用途、目的に応じて、公知の電極の中から適宜選択することができる。
本発明に用いられる陽極としては、通常、前記有機化合物層に正孔を供給する陽極としての機能を有していればよく、その形状、構造、大きさ等については特に制限はなく、発光素子の用途、目的に応じて、公知の電極の中から適宜選択することができる。
陽極の材料としては、例えば、金属、合金、金属酸化物、有機導電性化合物、またはこれらの混合物を好適に挙げられ、仕事関数が４．０ｅＶ以上の材料が好ましい。具体例としては、アンチモンやフッ素等をド−プした酸化錫（ＡＴＯ、ＦＴＯ）、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の半導性金属酸化物、金、銀、クロム、ニッケル等の金属、さらにこれらの金属と導電性金属酸化物との混合物または積層物、ヨウ化銅、硫化銅などの無機導電性物質、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性材料、およびこれらとＩＴＯとの積層物などが挙げられる。
陽極は例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、陽極の材料として、ＩＴＯを選択する場合には、該陽極の形成は、直流あるいは高周波スパッタ法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。また陽極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
陽極の前記発光素子における形成位置としては、特に制限はなく、該発光素子の用途、目的に応じて適宜選択することができるが、前記基板上に形成されるのが好ましい。この場合、該陽極は、前記基板における一方の表面の全部に形成されていてもよく、その一部に形成されていてもよい。
なお、前記陽極のパタ−ニングは、フォトリソグラフィ−などによる化学的エッチングにより行ってもよいし、レ−ザ−などによる物理的エッチングにより行ってもよく、また、マスクを重ねて真空蒸着やスパッタ等をして行ってもよいし、リフトオフ法や印刷法により行ってもよい。
陽極の厚みとしては、前記材料により適宜選択することができ、一概に規定することはできないが、通常１０ｎｍ〜５０μｍであり、５０ｎｍ〜２０μｍが好ましい。
陽極の抵抗値としては、１０３Ω／□以下が好ましく、１０２Ω／□以下がより好ましい。
陽極は、無色透明であっても、有色透明であってもよく、該陽極側から発光を取り出すためには、その透過率としては、６０％以上が好ましく、７０％以上がより好ましい。この透過率は、分光光度計を用いた公知の方法に従って測定することができる。
陽極の抵抗値としては、１０３Ω／□以下が好ましく、１０２Ω／□以下がより好ましい。
陽極は、無色透明であっても、有色透明であってもよく、該陽極側から発光を取り出すためには、その透過率としては、６０％以上が好ましく、７０％以上がより好ましい。この透過率は、分光光度計を用いた公知の方法に従って測定することができる。
陽極については、沢田豊監修「透明電極膜の新展開」シ−エムシ−刊（１９９９）に詳述があり、これらを本発明に適用することができる。耐熱性の低いプラスティック基材を用いる場合は、ＩＴＯまたはＩＺＯを使用し、１５０℃以下の低温で製膜した陽極が好ましい。
＜陰極＞
本発明に用いることの出来る陰極としては、通常、前記有機化合物層に電子を注入する陰極としての機能を有していればよく、その形状、構造、大きさ等については特に制限はなく、発光素子の用途、目的に応じて、公知の電極の中から適宜選択することができる。
本発明に用いることの出来る陰極としては、通常、前記有機化合物層に電子を注入する陰極としての機能を有していればよく、その形状、構造、大きさ等については特に制限はなく、発光素子の用途、目的に応じて、公知の電極の中から適宜選択することができる。
陰極の材料としては、例えば、金属、合金、金属酸化物、電気伝導性化合物、これらの混合物などが挙げられ、仕事関数が４．５ｅＶ以下のものが好ましい。具体例としてはアルカリ金属（たとえば、Ｌｉ、Ｎａ、Ｋ、又はＣｓ等）、アルカリ土類金属（たとえばＭｇ、Ｃａ等）、金、銀、鉛、アルミニウム、ナトリウム−カリウム合金、リチウム−アルミニウム合金、マグネシウム−銀合金、インジウム、及びイッテルビウム等の希土類金属、などが挙げられる。これらは、単独で使用してもよいが、安定性と電子注入性とを両立させる観点からは、２種以上を好適に併用することができる。
これらの中でも、電子注入性の点で、アルカリ金属やアルカリ度類金属が好ましく、保存安定性に優れる点で、アルミニウムを主体とする材料が好ましい。アルミニウムを主体とする材料とは、アルミニウム単独、又はアルミニウムと０．０１質量％〜１０質量％のアルカリ金属若しくはアルカリ土類金属との合金若しくは混合物（例えば、リチウム−アルミニウム合金、マグネシウム−アルミニウム合金など）をいう。
陰極の材料については、特開平２−１５５９５号公報、特開平５−１２１１７２号公報に詳述されていて、これらを本発明に適用することができる。
陰極の形成法は、特に制限はなく、公知の方法に従って行うことができる。例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
例えば、前記陰極の材料として、金属等を選択する場合には、その１種又は２種以上を同時又は順次にスパッタ法等に従って行うことができる。
例えば、前記陰極の材料として、金属等を選択する場合には、その１種又は２種以上を同時又は順次にスパッタ法等に従って行うことができる。
陰極のパタ−ニングは、フォトリソグラフィ−などによる化学的エッチングにより行ってもよいし、レ−ザ−などによる物理的エッチングにより行ってもよく、また、マスクを重ねて真空蒸着やスパッタ等をして行ってもよいし、リフトオフ法や印刷法により行ってもよい。
陰極の有機電界発光素子における形成位置としては、特に制限はなく、該発光素子の用途、目的に応じて適宜選択することができるが、有機化合物層上に形成されるのが好ましい。この場合、該陰極は、前記有機化合物層上の全部に形成されていてもよく、その一部に形成されていてもよい。
また、陰極と有機化合物層との間に前記アルカリ金属又は前記アルカリ土類金属のフッ化物等による誘電体層を０．１ｎｍ〜５ｎｍの厚みで挿入してもよい。
また、陰極と有機化合物層との間に前記アルカリ金属又は前記アルカリ土類金属のフッ化物等による誘電体層を０．１ｎｍ〜５ｎｍの厚みで挿入してもよい。
陰極の厚みとしては、前記材料により適宜選択することができ、一概に規定することはできないが、通常１０ｎｍ〜５μｍであり、５０ｎｍ〜１μｍが好ましい。
陰極は、透明であってもよいし、不透明であってもよい。なお、透明な陰極は、前記陰極の材料を１ｎｍ〜１０ｎｍの厚みに薄く製膜し、更に前記ＩＴＯやＩＺＯ等の透明な導電性材料を積層することにより形成することができる。
陰極は、透明であってもよいし、不透明であってもよい。なお、透明な陰極は、前記陰極の材料を１ｎｍ〜１０ｎｍの厚みに薄く製膜し、更に前記ＩＴＯやＩＺＯ等の透明な導電性材料を積層することにより形成することができる。
１０）有機ＥＬ素子の保護層
本発明において、有機ＥＬ素子全体は、保護層によって保護されていてもよい。
保護層に含まれる材料としては、水分や酸素等の素子劣化を促進するものが素子内に入ることを抑止する機能を有しているものであればよい。
その具体例としては、Ｉｎ、Ｓｎ、Ｐｂ、Ａｕ、Ｃｕ、Ａｇ、Ａｌ、Ｔｉ、Ｎｉ等の金属、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、ＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、ＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
本発明において、有機ＥＬ素子全体は、保護層によって保護されていてもよい。
保護層に含まれる材料としては、水分や酸素等の素子劣化を促進するものが素子内に入ることを抑止する機能を有しているものであればよい。
その具体例としては、Ｉｎ、Ｓｎ、Ｐｂ、Ａｕ、Ｃｕ、Ａｇ、Ａｌ、Ｔｉ、Ｎｉ等の金属、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、ＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、ＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
保護層の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法を適用できる。
１１）有機ＥＬ素子の封止
さらに、本発明における有機ＥＬ素子は、封止容器を用いて素子全体を封止してもよい。
また、封止容器と発光素子の間の空間に水分吸収剤又は不活性液体を封入してもよい。
水分吸収剤としては、特に限定されることはないが、例えば、酸化バリウム、酸化ナトリウム、酸化カリウム、酸化カルシウム、硫酸ナトリウム、硫酸カルシウム、硫酸マグネシウム、五酸化燐、塩化カルシウム、塩化マグネシウム、塩化銅、フッ化セシウム、フッ化ニオブ、臭化カルシウム、臭化バナジウム、モレキュラーシーブ、ゼオライト、および酸化マグネシウム等を挙げることができる。不活性液体としては、特に限定されることはないが、例えば、パラフィン類、流動パラフィン類、パーフルオロアルカンやパーフルオロアミン、パーフルオロエーテル等のフッ素系溶剤、塩素系溶剤、及びシリコーンオイル類が挙げられる。
さらに、本発明における有機ＥＬ素子は、封止容器を用いて素子全体を封止してもよい。
また、封止容器と発光素子の間の空間に水分吸収剤又は不活性液体を封入してもよい。
水分吸収剤としては、特に限定されることはないが、例えば、酸化バリウム、酸化ナトリウム、酸化カリウム、酸化カルシウム、硫酸ナトリウム、硫酸カルシウム、硫酸マグネシウム、五酸化燐、塩化カルシウム、塩化マグネシウム、塩化銅、フッ化セシウム、フッ化ニオブ、臭化カルシウム、臭化バナジウム、モレキュラーシーブ、ゼオライト、および酸化マグネシウム等を挙げることができる。不活性液体としては、特に限定されることはないが、例えば、パラフィン類、流動パラフィン類、パーフルオロアルカンやパーフルオロアミン、パーフルオロエーテル等のフッ素系溶剤、塩素系溶剤、及びシリコーンオイル類が挙げられる。
１２）有機ＥＬ素子の製造方法
本発明における素子を構成する各層は、蒸着法やスパッタ法等の乾式製膜法、ディッピング、スピンコ−ト法、ディップコ−ト法、キャスト法、ダイコ−ト法、ロ−ルコ−ト法、バ−コ−ト法、グラビアコ−ト法等の湿式製膜法いずれによっても好適に製膜することができる。
中でも発光効率、耐久性の点から乾式法が好ましい。湿式製膜法の場合、残存する塗布溶媒が発光層を損傷させるので好ましくない。
特に好ましくは、抵抗加熱式真空蒸着法である。抵抗加熱式真空蒸着法は、真空下で加熱により蒸散させる物質のみを効率的に加熱できるので、素子が高温に曝されないのでダメージが少なく有利である。
本発明における素子を構成する各層は、蒸着法やスパッタ法等の乾式製膜法、ディッピング、スピンコ−ト法、ディップコ−ト法、キャスト法、ダイコ−ト法、ロ−ルコ−ト法、バ−コ−ト法、グラビアコ−ト法等の湿式製膜法いずれによっても好適に製膜することができる。
中でも発光効率、耐久性の点から乾式法が好ましい。湿式製膜法の場合、残存する塗布溶媒が発光層を損傷させるので好ましくない。
特に好ましくは、抵抗加熱式真空蒸着法である。抵抗加熱式真空蒸着法は、真空下で加熱により蒸散させる物質のみを効率的に加熱できるので、素子が高温に曝されないのでダメージが少なく有利である。
真空蒸着とは真空にした容器の中で、蒸着材料を加熱させ気化もしくは昇華して、少し離れた位置に置かれた被蒸着物の表面に付着させ、薄膜を形成するというものである。蒸着材料、被蒸着物の種類により、抵抗加熱、電子ビーム、高周波誘導、レーザーなどの方法で加熱される。この中で最も低温で成膜を行うのが抵抗加熱式の真空蒸着法であり、昇華点の高い材料は成膜できないが、低い昇華点の材料であれば、被蒸着材料への熱ダメージがほとんど無い状態で成膜を行うことができる。
本発明における封止膜材料は、抵抗加熱式の真空蒸着で成膜し得ることを特徴とする。
従来用いられてきた酸化シリコン等の封止剤は昇華点が高く、抵抗加熱で蒸着することは不可能であった。また、公知例に一般的に記載されているイオンプレーティング式などの真空蒸着法は、蒸着元部が数千℃と超高温となるため、被蒸着材料に熱的な影響を与えて変質させるため、特に熱や紫外線の影響を受けやすい有機ＥＬ素子の封止膜の製造方法としては適していない。
従来用いられてきた酸化シリコン等の封止剤は昇華点が高く、抵抗加熱で蒸着することは不可能であった。また、公知例に一般的に記載されているイオンプレーティング式などの真空蒸着法は、蒸着元部が数千℃と超高温となるため、被蒸着材料に熱的な影響を与えて変質させるため、特に熱や紫外線の影響を受けやすい有機ＥＬ素子の封止膜の製造方法としては適していない。
３．有機ＥＬ表示装置の画素回路構成
図６は、本発明に用いられるＴＦＴ素子を用いたアクティブマトリクス型有機ＥＬ表示装置の画素回路の模式図である。本発明における表示装置の回路は、特に図６に示すものに限定されるものではなく、従来公知の回路をそのまま応用することができる。
図６は、本発明に用いられるＴＦＴ素子を用いたアクティブマトリクス型有機ＥＬ表示装置の画素回路の模式図である。本発明における表示装置の回路は、特に図６に示すものに限定されるものではなく、従来公知の回路をそのまま応用することができる。
（応用）
本発明のＴＦＴは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明のＴＦＴは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
本発明のＴＦＴは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明のＴＦＴは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
実施例１
１．ＴＦＴ素子の作製
（１）比較のＴＦＴ素子Ａの作製
下記に従って、図３に示す断面構造の比較のＴＦＴ素子Ａを作製した。
基板としては、無アルカリガラス板（コーニング社、品番ＮＯ．１７３７）を用いた。純水１５分→アセトン１５分→純水１５分の順で超音波洗浄を行った前記基板上に、ＳｎＯ２含有率が１０質量％である酸化インジウム錫（ＩＴＯ）タ−ゲット（インジウム：錫＝９５：５（モル比））を用いて、ＲＦマグネトロンスパッタ（条件：成膜温度４３℃、スパッタガスＡｒ＝１２ｓｃｃｍ、ＲＦパワー４０Ｗ、成膜圧力０．４Ｐａ）により、ゲート電極としてのＩＴＯ薄膜（厚み３０ｎｍ）を形成した。ゲート電極ＩＴＯのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
１．ＴＦＴ素子の作製
（１）比較のＴＦＴ素子Ａの作製
下記に従って、図３に示す断面構造の比較のＴＦＴ素子Ａを作製した。
基板としては、無アルカリガラス板（コーニング社、品番ＮＯ．１７３７）を用いた。純水１５分→アセトン１５分→純水１５分の順で超音波洗浄を行った前記基板上に、ＳｎＯ２含有率が１０質量％である酸化インジウム錫（ＩＴＯ）タ−ゲット（インジウム：錫＝９５：５（モル比））を用いて、ＲＦマグネトロンスパッタ（条件：成膜温度４３℃、スパッタガスＡｒ＝１２ｓｃｃｍ、ＲＦパワー４０Ｗ、成膜圧力０．４Ｐａ）により、ゲート電極としてのＩＴＯ薄膜（厚み３０ｎｍ）を形成した。ゲート電極ＩＴＯのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ）にて２００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ）にて２００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
この上に、下記活性層を成膜した。
活性層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．６ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．４Ｐａの条件で行った。蒸着膜の金属組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１．０：０．９３：０．５６となるような成膜条件とした。厚みは５０ｎｍであった。
活性層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．６ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．４Ｐａの条件で行った。蒸着膜の金属組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１．０：０．９３：０．５６となるような成膜条件とした。厚みは５０ｎｍであった。
次いで、上記活性層の上にソース電極及びドレイン電極としてＩＴＯを４０ｎｍの厚みにＲＦマグネトロンスパッタ（条件：成膜温度４３℃、スパッタガスＡｒ＝１２ｓｃｃｍ、ＲＦパワー４０Ｗ、成膜圧力０．４Ｐａ）にて、蒸着した。尚、ソース電極およびドレイン電極のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。以上により、チャネル長Ｌ＝２００μｍ、チャネル幅Ｗ＝１０００μｍの逆スタガ構造の本発明のＴＦＴ素子１，２および比較のＴＦＴ素子１，２を作製した。
（２）本発明のＴＦＴ素子１の作製
比較のＴＦＴ素子Ａにおいて、活性層を下記の２層構成に変更する以外は比較のＴＦＴ素子Ａと同様にして、本発明のＴＦＴ素子１を作製した。
活性層：ゲート絶縁膜に接して下記の構成を有する層
ＩｎＧａＺｎＯ４の組成を有するターゲットを用い、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．４ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．４Ｐａの条件で行った。蒸着膜の金属組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１．０：０．９３：０．５６となるような成膜条件とした。
膜厚は４０ｎｍであった。
抵抗層：ソース電極及びドレイン電極に接して下記の構成を有する層
それぞれＩｎＧａＺｎＯ４とＧａ２Ｏ３の組成を有する２つのターゲットを用いて、共スパッタした。Ａｒ流量９７ｓｃｃｍ、Ｏ２流量５．０ｓｃｃｍ、圧力０．４Ｐａであり、２つのターゲットに対するプラズマ強度を調整して、金属組成比がＩｎ：Ｇａ：Ｚｎ＝１．０：２．５６：０．５１となるような成膜条件で共蒸着した。膜厚は１０ｎｍであった。
比較のＴＦＴ素子Ａにおいて、活性層を下記の２層構成に変更する以外は比較のＴＦＴ素子Ａと同様にして、本発明のＴＦＴ素子１を作製した。
活性層：ゲート絶縁膜に接して下記の構成を有する層
ＩｎＧａＺｎＯ４の組成を有するターゲットを用い、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．４ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．４Ｐａの条件で行った。蒸着膜の金属組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１．０：０．９３：０．５６となるような成膜条件とした。
膜厚は４０ｎｍであった。
抵抗層：ソース電極及びドレイン電極に接して下記の構成を有する層
それぞれＩｎＧａＺｎＯ４とＧａ２Ｏ３の組成を有する２つのターゲットを用いて、共スパッタした。Ａｒ流量９７ｓｃｃｍ、Ｏ２流量５．０ｓｃｃｍ、圧力０．４Ｐａであり、２つのターゲットに対するプラズマ強度を調整して、金属組成比がＩｎ：Ｇａ：Ｚｎ＝１．０：２．５６：０．５１となるような成膜条件で共蒸着した。膜厚は１０ｎｍであった。
２．性能評価
（１）活性層、抵抗層の物性測定
（１）活性層、抵抗層の物性測定
ＴＦＴ素子作製と同一条件で上記無アルカリガラス基板（コーニング社、品番ＮＯ．１７３７）に直接活性層又は抵抗層を１００ｎｍ設けた物性測定用サンプルを作製した。これらの物性測定用サンプルを周知のＸ線回折法により分析した結果、これらの膜はアモルファス膜であることが確認できた。また、これらの物性測定用サンプルの組成比を測定した。得られた結果を表１に示す。また、膜厚は触針式表面形状測定により求めた。
金属元素の組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めた。
金属元素の組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めた。
（２）ＴＦＴ性能
得られた各ＴＦＴ素子について、飽和領域ドレイン−ソース間電圧ＶＤＳ＝１０Ｖ（ゲート−ソース間電圧−１０Ｖ≦ＶＧＳ≦１５Ｖ）でのＴＦＴ伝達特性の測定を行い、ＴＦＴの電界効果移動度およびＯＮ／ＯＦＦ比を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。
図７に模式的に示すように、ドレイン−ソース間電流（ＩＤＳ）をゲート−ソース間電圧（ＶＧＳ）の関数とし取得し、得られた曲線より閾値電圧（Ｖｔｈ）を求める。この場合ドレイン−ソース間電圧（ＶＤＳ）は固定し、ＶＧＳを変化させた。（ＩＤＳ）１／２−（ＶＧＳ）カーブから、閾値電圧と電界効果移動度を下記式を使って抽出した。
ＩＤＳ＝μＦＥ・Ｃｄｉｅｌｅｃｔｒｉｃ・（Ｗ／２Ｌ）・（ＶＧＳ−Ｖｔｈ）２
ここで、μＦＥは電界効果移動度、Ｖｔｈは閾値電圧、Ｗはチャネル巾、Ｌはチャネル長、そしてＣｄｉｅｌｅｃｔｒｉｃはゲート絶縁膜誘電容量である。
得られた各ＴＦＴ素子について、飽和領域ドレイン−ソース間電圧ＶＤＳ＝１０Ｖ（ゲート−ソース間電圧−１０Ｖ≦ＶＧＳ≦１５Ｖ）でのＴＦＴ伝達特性の測定を行い、ＴＦＴの電界効果移動度およびＯＮ／ＯＦＦ比を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。
図７に模式的に示すように、ドレイン−ソース間電流（ＩＤＳ）をゲート−ソース間電圧（ＶＧＳ）の関数とし取得し、得られた曲線より閾値電圧（Ｖｔｈ）を求める。この場合ドレイン−ソース間電圧（ＶＤＳ）は固定し、ＶＧＳを変化させた。（ＩＤＳ）１／２−（ＶＧＳ）カーブから、閾値電圧と電界効果移動度を下記式を使って抽出した。
ＩＤＳ＝μＦＥ・Ｃｄｉｅｌｅｃｔｒｉｃ・（Ｗ／２Ｌ）・（ＶＧＳ−Ｖｔｈ）２
ここで、μＦＥは電界効果移動度、Ｖｔｈは閾値電圧、Ｗはチャネル巾、Ｌはチャネル長、そしてＣｄｉｅｌｅｃｔｒｉｃはゲート絶縁膜誘電容量である。
＜閾値電圧のシフト＞
各ＴＦＴ素子を連続５回駆動（ＶＤＳ（ドレイン−ソース間電圧）＝１０Ｖ、ＶＧＳ（ゲート−ソース間電圧）＝−１０〜＋１５Ｖ）し、それぞれについてＶｔｈを測定し、５回間でのＶｔｈの変動量をＶｔｈシフトとして求めた。
各ＴＦＴ素子を連続５回駆動（ＶＤＳ（ドレイン−ソース間電圧）＝１０Ｖ、ＶＧＳ（ゲート−ソース間電圧）＝−１０〜＋１５Ｖ）し、それぞれについてＶｔｈを測定し、５回間でのＶｔｈの変動量をＶｔｈシフトとして求めた。
−電界効果移動度の算出方法−
飽和領域における電界効果移動度μは、ＴＦＴ伝達特性から次式で求められる。
μ＝（２Ｌ／Ｗ＊Ｃｏｘ）＊（∂Ｉｄ１／２／∂Ｖｇ）
ここで、Ｌはチャネル長、Ｗはチャネル幅、Ｃｏｘはゲート絶縁膜の静電容量、Ｉｄはドレイン電流、Ｖｇはゲート電圧を示す。
飽和領域における電界効果移動度μは、ＴＦＴ伝達特性から次式で求められる。
μ＝（２Ｌ／Ｗ＊Ｃｏｘ）＊（∂Ｉｄ１／２／∂Ｖｇ）
ここで、Ｌはチャネル長、Ｗはチャネル幅、Ｃｏｘはゲート絶縁膜の静電容量、Ｉｄはドレイン電流、Ｖｇはゲート電圧を示す。
−ＯＮ／ＯＦＦ比の算出方法−
ＯＮ／ＯＦＦ比はＴＦＴ伝達特性からドレイン電流Ｉｄにおける最大値Ｉｄｍａｘと最小値Ｉｄｍｉｎとの比Ｉｄｍａｘ／Ｉｄｍｉｎから求めた。
ＯＮ／ＯＦＦ比はＴＦＴ伝達特性からドレイン電流Ｉｄにおける最大値Ｉｄｍａｘと最小値Ｉｄｍｉｎとの比Ｉｄｍａｘ／Ｉｄｍｉｎから求めた。
得られたＴＦＴ特性を表１に示した。表１の結果より、本発明の素子１は電界効果移動度が大きく、ＯＮ／ＯＦＦ比が高く、かつ、閾値電圧のシフトの小さい優れたＴＦＴ性能を示した。
一方、比較素子Ａは電界効果移動度が小さく、閾値電圧シフトが大きかった。
一方、比較素子Ａは電界効果移動度が小さく、閾値電圧シフトが大きかった。
実施例２
本発明のＴＦＴ素子１において、抵抗層の金属組成比がＩｎ：Ｇａ：Ｚｎ＝１．０：４．１１：０．５３となるような成膜条件で共蒸着する以外は、本発明のＴＦＴ素子１と同様にして、本発明のＴＦＴ素子２を作製した。
本発明のＴＦＴ素子１において、抵抗層の金属組成比がＩｎ：Ｇａ：Ｚｎ＝１．０：４．１１：０．５３となるような成膜条件で共蒸着する以外は、本発明のＴＦＴ素子１と同様にして、本発明のＴＦＴ素子２を作製した。
実施例３
本発明のＴＦＴ素子１において、活性層の膜厚を３０ｎｍ、抵抗層の膜厚を２０ｎｍとする以外は、本発明のＴＦＴ素子１と同様にして、本発明のＴＦＴ素子３を作製した。
本発明のＴＦＴ素子１において、活性層の膜厚を３０ｎｍ、抵抗層の膜厚を２０ｎｍとする以外は、本発明のＴＦＴ素子１と同様にして、本発明のＴＦＴ素子３を作製した。
実施例４
１．有機ＥＬ表示装置の作製
（有機ＥＬ素子部の作製）
（１）下部電極の形成
基板にはポリエチレンナフタレートフィルムの両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いた。前記基板の上に酸化インジウム錫（以後、ＩＴＯと略記）を１５０ｎｍの厚さで蒸着し、陽極とした。
１．有機ＥＬ表示装置の作製
（有機ＥＬ素子部の作製）
（１）下部電極の形成
基板にはポリエチレンナフタレートフィルムの両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いた。前記基板の上に酸化インジウム錫（以後、ＩＴＯと略記）を１５０ｎｍの厚さで蒸着し、陽極とした。
（２）有機層の形成
洗浄後、順次、正孔注入層、正孔輸送層、発光層、正孔ブロッキング層、電子輸送層、および電子注入層を設けた。
洗浄後、順次、正孔注入層、正孔輸送層、発光層、正孔ブロッキング層、電子輸送層、および電子注入層を設けた。
各層の構成は、下記の通りである。各層はいずれも抵抗加熱真空蒸着により設けた。
正孔注入層：４，４’，４”−トリス（２−ナフチルフェニルアミノ）トリフェニルアミン（２−ＴＮＡＴＡと略記する）および２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン（Ｆ４−ＴＣＮＱと略記する）を２−ＴＮＡＴＡに対して１質量％含有する層、厚み１６０ｎｍ。
正孔輸送層：Ｎ，Ｎ’−ジナフチル−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（α−ＮＰＤと略記する）、厚み１０ｎｍ。
発光層：１，３−ｂｉｓ（ｃａｒｂａｚｏｌ−９−ｙｌ）ｂｅｎｚｅｎｅ（ｍＣＰと略記する）および白金錯体Ｐｔ−１をｍＣＰに対して１３質量％含有する層、厚み６０ｎｍ。
正孔ブロック層：ｂｉｓ−（２−ｍｅｔｈｙｌ−８−ｑｕｉｎｏｎｙｌｐｈｅｎｏｌａｔｅ）ａｌｕｍｉｎｉｕｍ（ＢＡｌｑと略記する）、厚み４０ｎｍ。
電子輸送層：トリス（８−ヒドロキシキノニナート）アルミニウム（Ａｌｑ３と略記する）、厚み１０ｎｍ。
電子注入層：ＬｉＦ、厚み１ｎｍ。
正孔注入層：４，４’，４”−トリス（２−ナフチルフェニルアミノ）トリフェニルアミン（２−ＴＮＡＴＡと略記する）および２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン（Ｆ４−ＴＣＮＱと略記する）を２−ＴＮＡＴＡに対して１質量％含有する層、厚み１６０ｎｍ。
正孔輸送層：Ｎ，Ｎ’−ジナフチル−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（α−ＮＰＤと略記する）、厚み１０ｎｍ。
発光層：１，３−ｂｉｓ（ｃａｒｂａｚｏｌ−９−ｙｌ）ｂｅｎｚｅｎｅ（ｍＣＰと略記する）および白金錯体Ｐｔ−１をｍＣＰに対して１３質量％含有する層、厚み６０ｎｍ。
正孔ブロック層：ｂｉｓ−（２−ｍｅｔｈｙｌ−８−ｑｕｉｎｏｎｙｌｐｈｅｎｏｌａｔｅ）ａｌｕｍｉｎｉｕｍ（ＢＡｌｑと略記する）、厚み４０ｎｍ。
電子輸送層：トリス（８−ヒドロキシキノニナート）アルミニウム（Ａｌｑ３と略記する）、厚み１０ｎｍ。
電子注入層：ＬｉＦ、厚み１ｎｍ。
（３）上部電極
素子サイズが２ｍｍ×２ｍｍとなるようにシャドウマスクによりパターニングしてＡｌを厚み１００ｎｍに蒸着し、陰極とした。
素子サイズが２ｍｍ×２ｍｍとなるようにシャドウマスクによりパターニングしてＡｌを厚み１００ｎｍに蒸着し、陰極とした。
（保護絶縁膜）
上部電極上に、保護絶縁膜として５００ｎｍのＳｉＯＮ膜をイオンプレーティング法により成膜した。成膜後、レーザーによりコンタクトホールを形成した。
上部電極上に、保護絶縁膜として５００ｎｍのＳｉＯＮ膜をイオンプレーティング法により成膜した。成膜後、レーザーによりコンタクトホールを形成した。
以下に実施例に用いた化合物の構造を示す。
（駆動試験）
得られた有機ＥＬ素子と実施例１で作製したＴＦＴとを組みあわせて等価回路を構成し、種々の条件下で駆動試験を行った。
その結果、本発明のＴＦＴを用いると安定した発光が得られた。
得られた有機ＥＬ素子と実施例１で作製したＴＦＴとを組みあわせて等価回路を構成し、種々の条件下で駆動試験を行った。
その結果、本発明のＴＦＴを用いると安定した発光が得られた。
１，１１，２１：基板
２，１２，２２：ゲート電極
３，１３，１５，２３：ゲート絶縁膜
４，４−１，４−１１，４−２１：活性層
４−２，４−１２，４−２２：抵抗層
５−１，５−１１，５−２１：ソース電極
５−２，５−１２，５−２２：ドレイン電極
６，１６，２６：絶縁層
７：高酸素濃度層（比較例）
８．低酸素濃度層（比較例）
２，１２，２２：ゲート電極
３，１３，１５，２３：ゲート絶縁膜
４，４−１，４−１１，４−２１：活性層
４−２，４−１２，４−２２：抵抗層
５−１，５−１１，５−２１：ソース電極
５−２，５−１２，５−２２：ドレイン電極
６，１６，２６：絶縁層
７：高酸素濃度層（比較例）
８．低酸素濃度層（比較例）
Claims (9)
- 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層を有し、前記活性層がＩｎ，Ｚｎ及びＧａより成る群から選ばれる少なくとも１種を含む酸化物を含有し、前記抵抗層が少なくともＧａを含有する酸化物を含有し、前記抵抗層の酸化物のＧａ含有率が前記活性層の酸化物のＧａ含有率より高い薄膜電界効果型トランジスタ。
- 前記活性層の酸化物のＧａ含有率が７０％以下であり、前記抵抗層の酸化物のＧａ含有率が３３％以上１００％以下であり、前記抵抗層の酸化物のＧａ含有率と前記活性層の酸化物のＧａ含有率の差（抵抗層の酸化物のＧａ含有率−活性層の酸化物のＧａ含有率）が５％以上１００％以下である請求項１に記載の薄膜電界効果型トランジスタ。
- 前記活性層の酸化物がアモルファス酸化物である請求項１又は請求項２に記載の薄膜電界効果型トランジスタ。
- 前記活性層の酸化物が、ＩＺＯ又はＩＧＺＯである請求項３に記載の薄膜電界効果型トランジスタ。
- 前記抵抗層の酸化物がアモルファス酸化物である請求項１〜請求項４のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記抵抗層の酸化物が、ＩＧＺＯ又はＧＯである請求項５に記載の薄膜電界効果型トランジスタ。
- 前記活性層の膜厚が前記抵抗層の膜厚より厚い請求項１〜請求項６のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記基板が可撓性樹脂基板である請求項１〜請求項７のいずれか１項に記載の薄膜電界効果トランジスタ。
- 請求項１〜請求項８のいずれか１項に記載の薄膜電界効果トランジスタを用いた表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008239543A JP5345359B2 (ja) | 2008-09-18 | 2008-09-18 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008239543A JP5345359B2 (ja) | 2008-09-18 | 2008-09-18 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010073881A true JP2010073881A (ja) | 2010-04-02 |
| JP5345359B2 JP5345359B2 (ja) | 2013-11-20 |
Family
ID=42205401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008239543A Active JP5345359B2 (ja) | 2008-09-18 | 2008-09-18 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5345359B2 (ja) |
Cited By (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011158888A1 (en) * | 2010-06-16 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| WO2012008080A1 (ja) * | 2010-07-14 | 2012-01-19 | シャープ株式会社 | 薄膜トランジスタ基板 |
| JP2012059860A (ja) * | 2010-09-08 | 2012-03-22 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
| WO2012111578A1 (en) * | 2011-02-14 | 2012-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN102822981A (zh) * | 2010-04-07 | 2012-12-12 | 夏普株式会社 | 电路基板、显示装置和电路基板的制造方法 |
| WO2013024647A1 (ja) * | 2011-08-12 | 2013-02-21 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| WO2013024646A1 (ja) * | 2011-08-12 | 2013-02-21 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| WO2013094772A1 (en) * | 2011-12-23 | 2013-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013153148A (ja) * | 2011-12-27 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2013175716A (ja) * | 2012-01-26 | 2013-09-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO2013172236A1 (ja) * | 2012-05-14 | 2013-11-21 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法 |
| JP2013236072A (ja) * | 2012-04-13 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2013172237A1 (ja) * | 2012-05-14 | 2013-11-21 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| WO2013180040A1 (en) * | 2012-05-31 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013247142A (ja) * | 2012-05-23 | 2013-12-09 | Semiconductor Energy Lab Co Ltd | 半導体膜の形成方法、半導体装置の作製方法、及び半導体装置 |
| JP2013254950A (ja) * | 2012-05-10 | 2013-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014007396A (ja) * | 2012-05-31 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014013917A (ja) * | 2012-06-06 | 2014-01-23 | Kobe Steel Ltd | 薄膜トランジスタ |
| KR20140017853A (ko) * | 2012-08-01 | 2014-02-12 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
| JP2014112659A (ja) * | 2012-10-24 | 2014-06-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014203937A (ja) * | 2013-04-04 | 2014-10-27 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| US8901557B2 (en) | 2012-06-15 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2014232317A (ja) * | 2013-05-03 | 2014-12-11 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US8928708B2 (en) | 2011-07-15 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the display device |
| US8952381B2 (en) | 2012-06-29 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20150049277A1 (en) * | 2009-02-06 | 2015-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2015084416A (ja) * | 2013-09-23 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9024927B2 (en) | 2011-06-15 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
| JP2015173276A (ja) * | 2012-01-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9153699B2 (en) | 2012-06-15 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
| JP2016511936A (ja) * | 2013-01-25 | 2016-04-21 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッドＱＵＡＬＣＯＭＭ ＭＥＭＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ． | 薄膜トランジスタのための原子層堆積による金属酸化物層の組成制御 |
| US9391096B2 (en) | 2013-01-18 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9412877B2 (en) | 2013-02-12 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9443455B2 (en) | 2011-02-25 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of pixels |
| US9451246B2 (en) | 2011-07-19 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2016178309A (ja) * | 2012-02-09 | 2016-10-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
| US9583634B2 (en) | 2012-08-02 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2017085153A (ja) * | 2012-01-26 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9660093B2 (en) | 2012-10-17 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Transistor with multilayer film including oxide semiconductor layer and oxide layer |
| CN106997903A (zh) * | 2016-09-07 | 2017-08-01 | 友达光电股份有限公司 | 薄膜晶体管及其制作方法 |
| US9793412B2 (en) | 2010-04-02 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9831351B2 (en) | 2012-09-24 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10043918B2 (en) | 2011-07-08 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2018166220A (ja) * | 2013-01-21 | 2018-10-25 | 株式会社半導体エネルギー研究所 | トランジスタ |
| JP2018207135A (ja) * | 2012-01-20 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10304859B2 (en) | 2013-04-12 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide film on an oxide semiconductor film |
| JP2020047927A (ja) * | 2012-11-30 | 2020-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20210042296A (ko) * | 2012-04-30 | 2021-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20210090152A (ko) * | 2012-10-24 | 2021-07-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR20210125462A (ko) * | 2013-05-20 | 2021-10-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
| US11710794B2 (en) | 2012-11-16 | 2023-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11949021B2 (en) | 2013-05-20 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165529A (ja) * | 2004-11-10 | 2006-06-22 | Canon Inc | 非晶質酸化物、及び電界効果型トランジスタ |
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2007150158A (ja) * | 2005-11-30 | 2007-06-14 | Toppan Printing Co Ltd | トランジスタおよびその製造方法 |
| JP2008199005A (ja) * | 2007-02-09 | 2008-08-28 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2010016348A (ja) * | 2008-06-30 | 2010-01-21 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 |
| JP2010016347A (ja) * | 2008-06-30 | 2010-01-21 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 |
-
2008
- 2008-09-18 JP JP2008239543A patent/JP5345359B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165529A (ja) * | 2004-11-10 | 2006-06-22 | Canon Inc | 非晶質酸化物、及び電界効果型トランジスタ |
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2007150158A (ja) * | 2005-11-30 | 2007-06-14 | Toppan Printing Co Ltd | トランジスタおよびその製造方法 |
| JP2008199005A (ja) * | 2007-02-09 | 2008-08-28 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2010016348A (ja) * | 2008-06-30 | 2010-01-21 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 |
| JP2010016347A (ja) * | 2008-06-30 | 2010-01-21 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 |
Cited By (176)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150049277A1 (en) * | 2009-02-06 | 2015-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US9431427B2 (en) * | 2009-02-06 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer |
| US9793412B2 (en) | 2010-04-02 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5174988B2 (ja) * | 2010-04-07 | 2013-04-03 | シャープ株式会社 | 回路基板および表示装置 |
| US8581257B2 (en) | 2010-04-07 | 2013-11-12 | Sharp Kabushiki Kaisha | Circuit board and display device |
| JPWO2011125353A1 (ja) * | 2010-04-07 | 2013-07-08 | シャープ株式会社 | 回路基板および表示装置 |
| KR101280743B1 (ko) | 2010-04-07 | 2013-07-05 | 샤프 가부시키가이샤 | 회로 기판 및 표시 장치 |
| CN102822981A (zh) * | 2010-04-07 | 2012-12-12 | 夏普株式会社 | 电路基板、显示装置和电路基板的制造方法 |
| US9911866B2 (en) | 2010-06-16 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| US9472683B2 (en) | 2010-06-16 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| US9281412B2 (en) | 2010-06-16 | 2016-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| US9209314B2 (en) | 2010-06-16 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| WO2011158888A1 (en) * | 2010-06-16 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| WO2012008080A1 (ja) * | 2010-07-14 | 2012-01-19 | シャープ株式会社 | 薄膜トランジスタ基板 |
| KR101905898B1 (ko) * | 2010-09-08 | 2018-10-08 | 후지필름 가부시키가이샤 | 박막 트랜지스터 및 그 제조 방법, 그리고 그 박막 트랜지스터를 구비한 장치 |
| TWI569451B (zh) * | 2010-09-08 | 2017-02-01 | Fujifilm Corp | 薄膜電晶體及其製造方法、以及具備該薄膜電晶體之裝置 |
| CN102403361A (zh) * | 2010-09-08 | 2012-04-04 | 富士胶片株式会社 | 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置 |
| JP2012059860A (ja) * | 2010-09-08 | 2012-03-22 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
| TWI569041B (zh) * | 2011-02-14 | 2017-02-01 | 半導體能源研究所股份有限公司 | 顯示裝置 |
| US9743071B2 (en) | 2011-02-14 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2012111578A1 (en) * | 2011-02-14 | 2012-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9167234B2 (en) | 2011-02-14 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9443455B2 (en) | 2011-02-25 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of pixels |
| US9024927B2 (en) | 2011-06-15 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
| US11588058B2 (en) | 2011-07-08 | 2023-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10658522B2 (en) | 2011-07-08 | 2020-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10043918B2 (en) | 2011-07-08 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11011652B2 (en) | 2011-07-08 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8928708B2 (en) | 2011-07-15 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the display device |
| US9451246B2 (en) | 2011-07-19 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101529000B1 (ko) * | 2011-08-12 | 2015-06-15 | 후지필름 가부시키가이샤 | 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치 |
| US9324880B2 (en) | 2011-08-12 | 2016-04-26 | Fujifilm Corporation | Thin film transistor and method of producing the same, display device, image sensor, X-ray sensor, and X-ray digital imaging device |
| CN103733345A (zh) * | 2011-08-12 | 2014-04-16 | 富士胶片株式会社 | 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置 |
| JP2013041944A (ja) * | 2011-08-12 | 2013-02-28 | Fujifilm Corp | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| WO2013024646A1 (ja) * | 2011-08-12 | 2013-02-21 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| WO2013024647A1 (ja) * | 2011-08-12 | 2013-02-21 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| KR20140107451A (ko) * | 2011-12-23 | 2014-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI613824B (zh) * | 2011-12-23 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US20140339555A1 (en) * | 2011-12-23 | 2014-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI580047B (zh) * | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2013094772A1 (en) * | 2011-12-23 | 2013-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103999228A (zh) * | 2011-12-23 | 2014-08-20 | 株式会社半导体能源研究所 | 半导体装置 |
| US8796683B2 (en) | 2011-12-23 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9559213B2 (en) | 2011-12-23 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013149965A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN109065630B (zh) * | 2011-12-23 | 2021-07-06 | 株式会社半导体能源研究所 | 半导体装置 |
| JP2019192930A (ja) * | 2011-12-23 | 2019-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN109065630A (zh) * | 2011-12-23 | 2018-12-21 | 株式会社半导体能源研究所 | 半导体装置 |
| JP2017017345A (ja) * | 2011-12-23 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102106030B1 (ko) * | 2011-12-23 | 2020-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9166061B2 (en) * | 2011-12-23 | 2015-10-20 | Semiconcductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013153148A (ja) * | 2011-12-27 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2018207135A (ja) * | 2012-01-20 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102295888B1 (ko) | 2012-01-25 | 2021-08-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| US10243081B2 (en) | 2012-01-25 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2015173276A (ja) * | 2012-01-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2016076720A (ja) * | 2012-01-25 | 2016-05-12 | 株式会社半導体エネルギー研究所 | 表示装置および携帯情報端末 |
| KR102225396B1 (ko) * | 2012-01-25 | 2021-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| JP2020004994A (ja) * | 2012-01-25 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018117148A (ja) * | 2012-01-25 | 2018-07-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9293589B2 (en) | 2012-01-25 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2021141330A (ja) * | 2012-01-25 | 2021-09-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20200023520A (ko) * | 2012-01-25 | 2020-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20210028737A (ko) * | 2012-01-25 | 2021-03-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| US11682677B2 (en) | 2012-01-26 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102378931B1 (ko) * | 2012-01-26 | 2022-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| JP2018139299A (ja) * | 2012-01-26 | 2018-09-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2013175716A (ja) * | 2012-01-26 | 2013-09-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US10243064B2 (en) | 2012-01-26 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR20210087912A (ko) * | 2012-01-26 | 2021-07-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| US11081502B2 (en) | 2012-01-26 | 2021-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102334985B1 (ko) * | 2012-01-26 | 2021-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| KR20210151735A (ko) * | 2012-01-26 | 2021-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| KR102415839B1 (ko) * | 2012-01-26 | 2022-07-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20210000709A (ko) * | 2012-01-26 | 2021-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR102197452B1 (ko) * | 2012-01-26 | 2020-12-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20200029412A (ko) * | 2012-01-26 | 2020-03-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| JP2017085154A (ja) * | 2012-01-26 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017085153A (ja) * | 2012-01-26 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016178309A (ja) * | 2012-02-09 | 2016-10-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10249764B2 (en) | 2012-02-09 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
| US10559699B2 (en) | 2012-04-13 | 2020-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10872981B2 (en) | 2012-04-13 | 2020-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor |
| US10158026B2 (en) | 2012-04-13 | 2018-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor stacked layers |
| JP2013236072A (ja) * | 2012-04-13 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9472679B2 (en) | 2012-04-13 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8946702B2 (en) | 2012-04-13 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11355645B2 (en) | 2012-04-13 | 2022-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising stacked oxide semiconductor layers |
| US11929437B2 (en) | 2012-04-13 | 2024-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising various thin-film transistors |
| US11217699B2 (en) | 2012-04-30 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20210042296A (ko) * | 2012-04-30 | 2021-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US11837666B2 (en) | 2012-04-30 | 2023-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102398860B1 (ko) * | 2012-04-30 | 2022-05-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2013254950A (ja) * | 2012-05-10 | 2013-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9966475B2 (en) | 2012-05-10 | 2018-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9711652B2 (en) | 2012-05-10 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI575754B (zh) * | 2012-05-14 | 2017-03-21 | 富士軟片股份有限公司 | 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ線感測器及ｘ線數位攝影裝置 |
| JP2013239531A (ja) * | 2012-05-14 | 2013-11-28 | Fujifilm Corp | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| WO2013172237A1 (ja) * | 2012-05-14 | 2013-11-21 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 |
| JP2013239521A (ja) * | 2012-05-14 | 2013-11-28 | Fujifilm Corp | 電界効果型トランジスタの製造方法 |
| WO2013172236A1 (ja) * | 2012-05-14 | 2013-11-21 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法 |
| KR101687468B1 (ko) * | 2012-05-14 | 2016-12-19 | 후지필름 가부시키가이샤 | 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치 |
| KR20140146185A (ko) * | 2012-05-14 | 2014-12-24 | 후지필름 가부시키가이샤 | 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치 |
| JP2013247142A (ja) * | 2012-05-23 | 2013-12-09 | Semiconductor Energy Lab Co Ltd | 半導体膜の形成方法、半導体装置の作製方法、及び半導体装置 |
| US9799290B2 (en) | 2012-05-31 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI573272B (zh) * | 2012-05-31 | 2017-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2013180040A1 (en) * | 2012-05-31 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2014007396A (ja) * | 2012-05-31 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| TWI810740B (zh) * | 2012-05-31 | 2023-08-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| US9741865B2 (en) | 2012-05-31 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device including oxide semiconductor stack with different ratio of indium and gallium |
| TWI750814B (zh) * | 2012-05-31 | 2021-12-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| CN104380473A (zh) * | 2012-05-31 | 2015-02-25 | 株式会社半导体能源研究所 | 半导体装置 |
| KR20150027116A (ko) * | 2012-05-31 | 2015-03-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI637519B (zh) * | 2012-05-31 | 2018-10-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| US9899536B2 (en) | 2012-05-31 | 2018-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device with different energy gap oxide semiconductor stacked layers |
| CN107591316A (zh) * | 2012-05-31 | 2018-01-16 | 株式会社半导体能源研究所 | 半导体装置 |
| US9496408B2 (en) | 2012-05-31 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor stack with different ratio of indium and gallium |
| KR102071545B1 (ko) | 2012-05-31 | 2020-01-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI707476B (zh) * | 2012-05-31 | 2020-10-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| TWI691083B (zh) * | 2012-05-31 | 2020-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| JP2014013917A (ja) * | 2012-06-06 | 2014-01-23 | Kobe Steel Ltd | 薄膜トランジスタ |
| US9490369B2 (en) | 2012-06-15 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10032926B2 (en) | 2012-06-15 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor |
| US10483404B2 (en) | 2012-06-15 | 2019-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
| US9847430B2 (en) | 2012-06-15 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9153699B2 (en) | 2012-06-15 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
| US9437747B2 (en) | 2012-06-15 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
| US10483406B2 (en) | 2012-06-15 | 2019-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor |
| US10741695B2 (en) | 2012-06-15 | 2020-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor |
| US11424368B2 (en) | 2012-06-15 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor |
| US8901557B2 (en) | 2012-06-15 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9666721B2 (en) | 2012-06-29 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including pellet-like particle or flat-plate-like particle |
| US8952381B2 (en) | 2012-06-29 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10424673B2 (en) | 2012-06-29 | 2019-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a stack of oxide semiconductor layers |
| KR20140017853A (ko) * | 2012-08-01 | 2014-02-12 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
| KR102078991B1 (ko) * | 2012-08-01 | 2020-02-19 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
| US9761738B2 (en) | 2012-08-02 | 2017-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having first and second oxide semiconductors with difference energy level |
| US9583634B2 (en) | 2012-08-02 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10032934B2 (en) | 2012-08-02 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11094830B2 (en) | 2012-09-24 | 2021-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20180083140A1 (en) | 2012-09-24 | 2018-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10211345B2 (en) | 2012-09-24 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9831351B2 (en) | 2012-09-24 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2018148231A (ja) * | 2012-10-17 | 2018-09-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10217796B2 (en) | 2012-10-17 | 2019-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide layer and an oxide semiconductor layer |
| US9660093B2 (en) | 2012-10-17 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Transistor with multilayer film including oxide semiconductor layer and oxide layer |
| US9865743B2 (en) | 2012-10-24 | 2018-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide layer surrounding oxide semiconductor layer |
| KR20210090152A (ko) * | 2012-10-24 | 2021-07-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR102427228B1 (ko) * | 2012-10-24 | 2022-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| JP2014112659A (ja) * | 2012-10-24 | 2014-06-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US11710794B2 (en) | 2012-11-16 | 2023-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2020047927A (ja) * | 2012-11-30 | 2020-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
| US9391096B2 (en) | 2013-01-18 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11380802B2 (en) | 2013-01-21 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2018166220A (ja) * | 2013-01-21 | 2018-10-25 | 株式会社半導体エネルギー研究所 | トランジスタ |
| US10964821B2 (en) | 2013-01-21 | 2021-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US11888071B2 (en) | 2013-01-21 | 2024-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2016511936A (ja) * | 2013-01-25 | 2016-04-21 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッドＱＵＡＬＣＯＭＭ ＭＥＭＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ． | 薄膜トランジスタのための原子層堆積による金属酸化物層の組成制御 |
| US9412877B2 (en) | 2013-02-12 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2014203937A (ja) * | 2013-04-04 | 2014-10-27 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| US11843004B2 (en) | 2013-04-12 | 2023-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having specified relative material concentration between In—Ga—Zn—O films |
| US10304859B2 (en) | 2013-04-12 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide film on an oxide semiconductor film |
| US11063066B2 (en) | 2013-04-12 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | C-axis alignment of an oxide film over an oxide semiconductor film |
| JP2019169739A (ja) * | 2013-04-12 | 2019-10-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2014232317A (ja) * | 2013-05-03 | 2014-12-11 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| KR102415287B1 (ko) * | 2013-05-20 | 2022-07-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
| KR20210125462A (ko) * | 2013-05-20 | 2021-10-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
| US11949021B2 (en) | 2013-05-20 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11646380B2 (en) | 2013-05-20 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11217704B2 (en) | 2013-05-20 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP7288929B2 (ja) | 2013-09-23 | 2023-06-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021153196A (ja) * | 2013-09-23 | 2021-09-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018164109A (ja) * | 2013-09-23 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015084416A (ja) * | 2013-09-23 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN106997903A (zh) * | 2016-09-07 | 2017-08-01 | 友达光电股份有限公司 | 薄膜晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5345359B2 (ja) | 2013-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5345359B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
| JP5258467B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
| JP5339825B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
| KR101421304B1 (ko) | 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치 | |
| KR101421303B1 (ko) | 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치 | |
| KR101495371B1 (ko) | 유기 전계발광 표시 장치 | |
| JP5467728B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
| EP2105967B1 (en) | Thin film field effect transistor and display | |
| US20100073268A1 (en) | Organic electroluminescent display device and patterning method | |
| JP2010034534A (ja) | 薄膜電界効果型トランジスタおよび表示装置 | |
| JP2008276212A (ja) | 有機電界発光表示装置 | |
| JP5330739B2 (ja) | 有機ｅｌ表示装置およびその製造方法 | |
| JP2009031750A (ja) | 有機ｅｌ表示装置およびその製造方法 | |
| JP5489410B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
| JP5191247B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5345359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |