TWI685113B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI685113B
TWI685113B TW105103607A TW105103607A TWI685113B TW I685113 B TWI685113 B TW I685113B TW 105103607 A TW105103607 A TW 105103607A TW 105103607 A TW105103607 A TW 105103607A TW I685113 B TWI685113 B TW I685113B
Authority
TW
Taiwan
Prior art keywords
transistor
electrode
film
addition
oxide semiconductor
Prior art date
Application number
TW105103607A
Other languages
English (en)
Other versions
TW201640683A (zh
Inventor
宮入秀和
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201640683A publication Critical patent/TW201640683A/zh
Application granted granted Critical
Publication of TWI685113B publication Critical patent/TWI685113B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

本發明提供一種即使使電晶體微型化也具有穩定的高電特性的電晶體。另外，包括該電晶體的半導體裝置也實現高性能、高可靠性以及高生產率。該電晶體包括第一電極、第二電極、第三電極、氧化物半導體層、第一絕緣層以及第二絕緣層，該電晶體包括第一區域以及由第一區域圍繞的第二區域，在第一區域中層疊有第一絕緣層、第二電極、氧化物半導體層以及第二絕緣層，在第二區域中層疊有第一電極、氧化物半導體層、第二絕緣層以及第三電極。

Description

半導體裝置及其製造方法
本發明例如係關於一種氧化物、電晶體、半導體裝置及其製造方法。另外，本發明例如係關於一種顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、攝像裝置以及電子裝置。另外，係關於一種顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、攝像裝置以及電子裝置的製造方法。另外，係關於一種顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、攝像裝置以及電子裝置的驅動方法。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發 光裝置、照明設備、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
使用在具有絕緣表面的基板上的半導體來形成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等半導體裝置。作為可以應用於電晶體的半導體，已知有矽。
作為用於電晶體的半導體的矽，根據用途適當地使用非晶矽或多晶矽。例如，當應用於構成大型顯示裝置的電晶體時，較佳為使用已確立了大面積基板上的成膜技術的非晶矽。另一方面，當應用於一體地形成驅動電路的高功能的顯示裝置的電晶體時，較佳為使用可以形成具有高場效移動率的電晶體的多晶矽。作為多晶矽的形成方法，已知藉由對非晶矽進行高溫的熱處理或雷射處理來形成的方法。
近年來，對使用氧化物半導體(典型的是In-Ga-Zn氧化物)的電晶體積極地進行了開發。
氧化物半導體自早期就已開始被研究，於1988年公開了可應用於半導體元件的結晶In-Ga-Zn氧化物(參照專利文獻1)。此外，於1995年發明了使用氧化物半導體的電晶體，並公開了其電特性(參照專利文獻2)。
另外，已公開使用非晶氧化物半導體的電晶體(參照專利文獻3)。氧化物半導體可以利用濺射法等 形成，所以可以被用於構成大型顯示裝置的電晶體的半導體。另外，使用氧化物半導體的電晶體具有高場效移動率，所以可以實現一體地形成驅動電路的高功能的顯示裝置。此外，因為可以將使用非晶矽的電晶體的生產設備的一部分改良而利用，所以還具有可以抑制設備投資的優點。
另外，已知使用氧化物半導體的電晶體的洩漏電流在非導通狀態下極小。例如，應用了使用氧化物半導體的電晶體的洩漏電流小的特性的低功耗CPU等已被公開(參照專利文獻4)。此外，還公開了藉由使用由氧化物半導體構成的活性層構成井型勢(well potential)來得到具有高場效移動率的電晶體(參照專利文獻5)。
[專利文獻1]日本專利申請公開第昭63-239117號公報
[專利文獻2]日本PCT國際申請翻譯第平11-505377
[專利文獻3]日本專利第5215589號
[專利文獻4]日本專利申請公開第2012-257187號公報
[專利文獻5]日本專利申請公開第2012-59860號公報
然而，電晶體的微型化使得製程複雜，由此電晶體的特性的偏差也越大。
藉由使用氧化物半導體層，可以使電晶體的關態電流變小。但是，當在氧化物半導體層中包含氧缺陷時，有可能會產生電晶體的電特性的劣化。
於是，所公開的發明的一個實施方式的目的之一是提供一種可以實現微型化及高集成化且具有穩定的電特性的電晶體。另外，所公開的發明的一個實施方式的目的之一是提供一種容易控制通道長度的電晶體。另外，所公開的發明的一個實施方式的目的之一是提供一種通道寬度寬的電晶體。另外，所公開的發明的一個實施方式的目的之一是提供一種通態電流大的電晶體。
另外，所公開的發明的一個實施方式的目的之一是包括該電晶體的半導體裝置實現高性能、高可靠性以及高生產率。另外，所公開的發明的一個實施方式的目的之一提供一種容易供應氧的半導體裝置。另外，所公開的發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。另外，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些目的以外的目的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些目的以外的目的。
設置在半導體裝置中的電晶體包括第一電極、第二電極、第三電極、氧化物半導體層、第一絕緣層以及第二絕緣層，該電晶體包括第一區域以及由第一區域圍繞的第二區域，在第一區域中層疊有第一絕緣層、第二電極、氧化物半導體層以及第二絕緣層，在第二區域中層 疊有第一電極、氧化物半導體層、第二絕緣層以及第三電極。
設置在半導體裝置中的電晶體包括第一電極、具有開口的第二電極、第三電極、氧化物半導體層、第一絕緣層以及第二絕緣層，該電晶體包括重疊於第二電極的第一區域以及重疊於開口的第二區域，在第一區域中層疊有第一絕緣層、第二電極、氧化物半導體層以及第二絕緣層，在第二區域中層疊有第一電極、氧化物半導體層、第二絕緣層以及第三電極。
設置在半導體裝置中的電晶體包括第一電極、第二電極、第三電極、氧化物半導體層、第一絕緣層以及第二絕緣層，第二電極及第一絕緣層具有開口，第三電極的側面及底面由第二絕緣層覆蓋且第三電極被埋在開口中。
在上述結構中，第一絕緣層較佳為包含氧。
在上述結構中，第一電極被用作源極電極和汲極電極中的一個，第二電極被用作源極電極和汲極電極中的另一個。
本發明的一個實施方式是一種包括上述結構的半導體裝置的電子裝置。
藉由使用縱向電晶體，即使使電晶體微型化也可以容易調整氧化物半導體層的厚度來控制電晶體的通道長度。並且，藉由採用源極電極和汲極電極中的一個隔著閘極絕緣膜及氧化物半導體層圍繞閘極電極的側面的結 構，可以使電晶體的實效通道寬度變大。由此，可以提高電晶體的通態電流。
再者，藉由採用氧化物半導體層的成為通道的區域與包含氧的絕緣層接觸的結構，可以對氧化物半導體層供應氧。藉由被供應的氧填補氧化物半導體層中的氧缺陷，可以提高使用氧化物半導體層的電晶體的可靠性。
藉由採用上述結構，可以提供一種即使使電晶體微型化也具有穩定的高電特性的電晶體。
另外，包括該電晶體的半導體裝置也可以實現高性能、高可靠性以及高生產率。另外，可以提供一種新穎的半導體裝置等。另外，這些效果的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些效果以外的效果，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。
11‧‧‧區域
100‧‧‧電晶體
101‧‧‧基板
104‧‧‧絕緣層
110‧‧‧基底膜
120‧‧‧絕緣層
120A‧‧‧絕緣膜
125‧‧‧絕緣層
130‧‧‧氧化物半導體層
130A‧‧‧氧化物半導體膜
135‧‧‧硬遮罩
140‧‧‧電極
140A‧‧‧導電膜
145‧‧‧光阻遮罩
150‧‧‧電極
150A‧‧‧導電膜
150B‧‧‧導電膜
160‧‧‧絕緣層
160A‧‧‧絕緣膜
170‧‧‧電極
170A‧‧‧導電膜
170B‧‧‧導電膜
181‧‧‧佈線
182‧‧‧佈線
183‧‧‧佈線
190‧‧‧絕緣體
195‧‧‧絕緣體
195A‧‧‧絕緣體
195a‧‧‧絕緣體
195b‧‧‧絕緣體
200‧‧‧電晶體
231‧‧‧佈線
282‧‧‧佈線
300‧‧‧電晶體
381‧‧‧佈線
382‧‧‧佈線
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
911‧‧‧外殼
912‧‧‧外殼
913‧‧‧顯示部
914‧‧‧顯示部
915‧‧‧連接部
916‧‧‧操作鍵
921‧‧‧外殼
922‧‧‧顯示部
923‧‧‧鍵盤
924‧‧‧指向裝置
931‧‧‧外殼
932‧‧‧冷藏室門
933‧‧‧冷凍室門
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧透鏡
946‧‧‧連接部
951‧‧‧車體
952‧‧‧車輪
953‧‧‧儀表板
954‧‧‧燈
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容元件
1208‧‧‧電容元件
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
2001‧‧‧基板
2004‧‧‧插頭
2100‧‧‧電晶體
2200‧‧‧電晶體
2201‧‧‧絕緣膜
2202‧‧‧佈線
2203‧‧‧插頭
2204‧‧‧層間絕緣膜
2207‧‧‧絕緣膜
2211‧‧‧半導體基板
2212‧‧‧絕緣膜
2213‧‧‧閘極電極
2214‧‧‧閘極絕緣膜
2215‧‧‧源極區域及汲極區域
2300‧‧‧電晶體
2301‧‧‧雜質區域
2302‧‧‧雜質區域
2303‧‧‧閘極電極
2304‧‧‧閘極絕緣膜
2305‧‧‧側壁絕緣膜
2400‧‧‧光電二極體
2401‧‧‧導電膜
2402‧‧‧導電膜
2403‧‧‧導電膜
2500‧‧‧光電二極體
2501‧‧‧導電膜
2502‧‧‧導電膜
2503‧‧‧半導體
2504‧‧‧插頭
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容元件
5000‧‧‧基板
5001‧‧‧像素部
5002‧‧‧掃描線驅動電路
5003‧‧‧掃描線驅動電路
5004‧‧‧信號線驅動電路
5010‧‧‧電容線
5012‧‧‧掃描線
5013‧‧‧掃描線
5014‧‧‧信號線
5016‧‧‧電晶體
5017‧‧‧晶體管
5018‧‧‧液晶元件
5019‧‧‧液晶元件
5020‧‧‧像素
5021‧‧‧切換電晶體
5022‧‧‧驅動電晶體
5023‧‧‧電容元件
5024‧‧‧發光元件
5025‧‧‧信號線
5026‧‧‧掃描線
5027‧‧‧電源線
5028‧‧‧共用電極
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
5200‧‧‧顆粒
5201‧‧‧離子
5203‧‧‧粒子
5220‧‧‧基板
5230‧‧‧靶材
5240‧‧‧電漿
5260‧‧‧加熱機構
在圖式中：圖1A至1C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖2A至2C是示出半導體裝置的一個實施方式的剖面圖； 圖3A至3C是示出半導體裝置的一個實施方式的俯視圖；圖4A至4C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖5A至5E是說明半導體裝置的製造方法的一個實施方式的剖面圖；圖6A至6D是說明半導體裝置的製造方法的一個實施方式的剖面圖；圖7A至7C是說明半導體裝置的製造方法的一個實施方式的剖面圖；圖8A和8B是說明根據本發明的一個實施方式的氧化物半導體膜的原子個數比的圖；圖9A至9D是CAAC-OS的剖面中的Cs校正高解析度TEM影像及CAAC-OS的剖面示意圖；圖10A至10D是CAAC-OS的平面上的Cs校正高解析度TEM影像；圖11A至11C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；圖12A和12B是示出CAAC-OS的電子繞射圖案的圖；圖13是因電子照射導致的In-Ga-Zn氧化物的結晶部的變化的圖；圖14A至14D是說明CAAC-OS的成膜方法的圖；圖15是說明InMZnO4的結晶的圖； 圖16A至16E是說明CAAC-OS的成膜方法的圖；圖17A至17C是說明CAAC-OS的成膜方法的圖；圖18是說明nc-OS的成膜方法的圖；圖19A至19F是示出半導體裝置的一個實施方式的剖面圖及電路圖；圖20是示出半導體裝置的一個實施方式的剖面圖；圖21A和21B是示出半導體裝置的一個實施方式的剖面圖；圖22A至22C是示出半導體裝置的一個實施方式的剖面圖及電路圖；圖23是示出根據本發明的一個實施方式的CPU的方塊圖；圖24是根據本發明的一個實施方式的記憶元件的電路圖；圖25A至25C是示出本發明的一個實施方式的顯示裝置的俯視圖及電路圖；圖26A至26F是示出本發明的一個實施方式的電子裝置的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被 變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。另外，在圖式中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
此外，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置或記憶體裝置也 是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
另外，在本說明書等中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的物質，較佳為具有如下濃度範圍的物質：氧濃度為55原子%以上且65原子%以下，氮濃度為1原子%以上且20原子%以下，矽濃度為25原子%以上且35原子%以下，並且氫濃度為0.1原子%以上且10原子%以下。另外，在本說明書等中，“氮氧化矽膜”是指在其組成中含氮量多於含氧量的物質，較佳為具有如下濃度範圍的物質：氮濃度為55原子%以上且65原子%以下，氧濃度為1原子%以上且20原子%以下，矽濃度為25原子%以上且35原子%以下，並且氫濃度為 0.1原子%以上且10原子%以下。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二 極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y 時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中意味著如下情況：X與Y電連接(亦即，以中間夾有其他元件或其他電路的方式連接X與Y)；X與Y在功能上連接(亦即，以中間夾有其他電路的方式在功能上連接X與Y)；X與Y直接連接(亦即，以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即，在本說明書等中，當明確地記載為“電連接”時與只明確地記載為“連接”時的情況相同。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源 極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，所述第一連接路徑是經過Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，所述第三連接路徑是經過Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，所述第一電路徑不具有第二 電路徑，所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表示方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意，這種表示方法只是一個例子而已，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，即使圖式示出在電路圖上獨立的組件彼此電連接，也有一個組件兼有多個組件的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
實施方式1
在本實施方式中，使用圖1A至圖4C說明半導體裝置的一個實施方式。
〈半導體裝置的結構例子〉
圖1A示出電晶體100的俯視圖的一個例子。另外，為了簡便起見，在圖1A中省略一部分的膜。圖1B是對應於圖1A所示的點劃線X1-X2的剖面圖，圖1C是對應於點劃線Y1-Y2的剖面圖。
電晶體100為一種縱向電晶體，其中：層疊有與佈線181電連接的第一電極140、第一絕緣層120以及與佈線182電連接的第二電極150；包括與第一電極140的頂面、第一絕緣層120的側面以及第二電極150的側面及頂面接觸的氧化物半導體層130；第二電極150隔著氧化物半導體層130及第二絕緣層160圍繞與佈線183電連接的第三電極170。
第一電極140具有源極和汲極中的一個的功能，第二電極150具有源極和汲極中的另一個的功能，第三電極170具有閘極的功能。因此，通道形成在第一電極140與第二電極150之間。
第二電極150較佳為具有隔著第二絕緣層160及氧化物半導體層130圍繞第三電極170的側面的形狀。例如，該形狀不侷限於如圖1A所示的多邊形環狀，也可以為帶有圓度的環狀。再者，不侷限於環狀，也可以為U型狀、L型狀、I型狀等。另外，還可以組合上述形狀。
另外，第三電極170較佳為埋入第二電極150所具有的開口中。但是，根據設計的通道長度及氧化物半導體層130的厚度，該開口也可以被氧化物半導體層130 及第二絕緣層160填埋。
另外，佈線182與第二電極150電連接。佈線183與第三電極170電連接。此外，在圖1A至1C中，佈線182形成在第二電極150上，但是本發明的一個實施方式不侷限於本結構，佈線182的底部也可以與第一絕緣層120接觸。此外，在圖1A至1C中，佈線183與第二絕緣層160及第三電極170接觸，但是本發明的一個實施方式不侷限於本結構，佈線183的底部也可以只與第三電極170接觸。
第一絕緣層120包括到達第一電極140的頂面的至少一部分的開口部。另外，第一絕緣層120較佳為氧化矽膜及氧氮化矽膜等包含氧的絕緣層。
另外，作為第一絕緣層120較佳為使用包含過量氧(含有超過化學計量組成的氧)的絕緣層。藉由以與氧化物半導體層130接觸的方式設置上述包含過量氧的絕緣層，可以填補氧化物半導體層130中的氧缺陷。
另外，氧化物半導體層130與第一電極140的頂面、第一絕緣層120所包括的開口內部的側面以及第二電極150的頂面及側面接觸。
構成氧化物半導體層130的氧化物半導體具有3.0eV以上的寬能隙。在包括以適當的條件對氧化物半導體進行加工並充分降低其載子密度而獲得的氧化物半導體膜的電晶體中，可以使關閉狀態下的源極與汲極之間的洩漏電流(關態電流)為比習知的使用矽的電晶體小得多。
下面，說明氧化物半導體層130中的雜質的影響。為了使電晶體的電特性穩定，降低氧化物半導體層130中的雜質濃度而實現低載子密度化及高度純化是有效的。氧化物半導體層130的載子密度小於8×1011/cm3，較佳為小於1×1011/cm3，更佳為小於1×1010/cm3且1×10-9/cm3以上。為了降低氧化物半導體層130中的雜質濃度，較佳為還降低附近的膜中的雜質濃度。
另外，當氧化物半導體層130中含有氮時，有可能使載子密度增大。將利用SIMS測量出的氧化物半導體層130中的氮濃度設定為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
另外，當氧化物半導體層130中含有氫時，有可能使載子密度增大。並且，當在氧化物半導體層130中作為雜質包含的氫移動到半導體表面時，有時會與表面附近的氧鍵合而作為水分子脫離。此時，在作為水分子脫離了的O的位置上被形成氧缺陷VO。由此，氧化物半導體層130中的氫濃度較佳為足夠降低。因此，氧化物半導體層130在熱脫附譜分析(TDS：Thermal Desorption Spectroscopy)中，在表面溫度為100℃以上且700℃以下或者100℃以上且500℃以下的範圍內測到1.0×1021/cm3(1.0/nm3)以下，較佳為1.0×1020/cm3(0.1/nm3)以下的水分子。
在此，以下說明使用TDS分析的水的釋放量 的測量方法。
對測量樣本進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成正比。並且，藉由對該測量樣本與標準樣本進行比較，可以計算出氣體的總釋放量。
例如，根據作為標準樣本的含有指定密度的氫的矽基板的TDS分析結果以及測量樣本的TDS分析結果，可以藉由下面所示的公式求出測量樣本的水分子的釋放量(NH20)。這裡，假設為藉由TDS分析而得到的質荷比18的氣體都來源於水分子。雖然CH4的質荷比為18，但因為CH4存在的可能性較低，所以在這裡不考慮。此外，包含作為氫原子的同位素的質量數2的氫分子及質量數3的氫分子的水分子以及包含作為氧原子的同位素的質量數17的氧原子及質量數18的氧原子的水分子也在自然界的豐度率極低，所以不考慮它們。
Figure 105103607-A0202-12-0019-1
NH2是以密度換算從標準樣本脫離的氫分子的值。SH2是對標準樣本進行TDS分析時的離子強度的積分值。在此，將標準樣本的基準值設定為NH2/SH2。SH20是對測量樣本進行TDS分析時的離子強度的積分值。α是在TDS分析中影響到離子強度的係數。關於上面所示的公式的詳細內容，可以參照日本專利申請公開第平6-275697 號公報。注意，上述氧的釋放量是使用由日本電子科學公司(ESCO Ltd.)製造的熱脫附裝置EMD-WA1000S/W，並以包含一定量的氫原子的矽基板為標準樣本來進行測量的。
另外，NH20是水分子的釋放量。換算為氫原子時的釋放量是水分子的釋放量的2倍。
此外，半導體中的作為雜質的氫處於氫原子、氫離子、氫分子、羥基或氫氧根等的狀態地存在，因此難以存在作為水分子。
藉由將具有氫濃度得到足夠降低的結晶的氧化物半導體用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。也就是說，與電特性的變動的抑制同時，可以提高可靠性。另外，可以提供功耗得到降低的半導體裝置。
在圖1A所示的半導體裝置中，電晶體100設置在基板101上。另外，也可以在基板101上形成基底膜110。此外，除了基底膜110以外還可以層疊障壁膜。並且，以覆蓋電晶體100的方式設置有絕緣層125。另外，除了絕緣層125以外還可以層疊障壁膜等。
作為障壁膜，較佳為使用能夠阻擋氧及氫的絕緣膜。作為上述絕緣膜，例如可以使用氧化鋁膜。當使用上述材料時，障壁膜具有如下功能：抑制來自氧化物半導體層130的氧的釋放以及從第一絕緣層120向氧化物半導體層130以外的氧的擴散；防止來自外部的氫等雜質的進入。
藉由以與氧化物半導體層接觸的方式設置含有過量氧的絕緣膜並且使用障壁膜圍繞該絕緣膜，可以使氧化物半導體層的組成成為與化學計量組成大致一致或者其含氧量超過化學計量組成的過飽和的狀態。另外，也可以防止氫等雜質進入氧化物半導體層。
〈半導體裝置的變形例1〉
圖2A至2C示出電晶體100的變形例的剖面圖。
如圖2A所示，第一絕緣層120及第二電極150的側面也可以為有坡度的面。藉由該側面為傾斜面，可以使其通道長度比從第一絕緣層120的厚度去除第一電極140的厚度的長度長。另外，藉由該側面為傾斜面，可以調整第一電極140與第二電極150之間的距離，從而防止寄生電容的產生。
如圖2B所示，在第一絕緣層120的厚度不足夠時，藉由使第一絕緣層120及第二電極150的側面的坡度緩，可以保持通道長度的長度。另外，藉由使第一絕緣層120及第二電極150的側面的坡度緩，後面製程中形成的膜的覆蓋性得到提高。因此，第一電極140的頂面與第一絕緣層120的側面所形成的角度θ為5°以上且85°以下，較佳為25°以上且75°以下，即可。
另外，如圖2C所示，也可以形成絕緣體190及絕緣體195(絕緣體195a及絕緣體195b)。上述絕緣體具有如下功能：抑制來自氧化物半導體層130的氧的釋 放以及從第一絕緣層120向氧化物半導體層130以外的氧的擴散；防止來自外部的氫等雜質的進入。
另外，在圖2C中，由絕緣體195a及絕緣體195b構成絕緣體195，但是絕緣體的結構不侷限於此。例如，也可以將絕緣體形成在沿著開口部中的第一絕緣層120的側面的區域中，亦即絕緣體195也可以是填充有絕緣體195a與絕緣體195b間的間隙的連續的膜。絕緣體195被用作抑制氧從氧化物半導體層130釋放且將氧從絕緣體195供應到氧化物半導體層130的層。
藉由以與氧化物半導體層接觸的方式設置含有過量氧的絕緣膜並且使用障壁膜圍繞該絕緣膜，可以使氧化物半導體層的組成成為與化學計量組成大致一致或者其含氧量超過化學計量組成的過飽和的狀態。另外，也可以防止氫等雜質進入氧化物半導體層。
另外，如圖3A、3B及3C所示，各電極及各層為具有矩形、圓形、橢圓形、多邊形或具有曲線的形狀。此外，如圖3B及3C所示，也可以使第二電極150的一部分突出。例如，藉由使第二電極150的一部分突出，即使電晶體使電晶體微型化也可以容易形成連接於其他佈線等的連接部。
第二電極150的俯視形狀既可以為圓環狀，又可以為多邊形環狀。另外，第二電極150不侷限於環狀，也可以為U型狀、L型狀、I型狀等。另外，還可以組合上述形狀。
〈半導體裝置的變形例2〉
圖4A至4C示出電晶體200及電晶體300。圖4A及4B示出電晶體200及電晶體300的俯視圖的一個例子。另外，圖4C是對應於圖4A所示的點劃線X1-X2的剖面圖。
藉由分割電晶體100的第一電極140、第二電極150以及氧化物半導體層130而形成兩個電晶體，可以製造電晶體的集成度更高的半導體裝置。
例如，如圖4A所示，在電晶體200及電晶體300中，以具有線對稱性的方式都設置有第一電極、第二電極以及氧化物半導體層，共同使用第二絕緣層160以及第三電極170，即可。由此，在電晶體200及電晶體300中都形成與第一電極電連接的佈線281及佈線381以及與第二電極電連接的佈線282及佈線382。另外，藉由分割地形成第三電極170，電晶體200也可以以進行與電晶體300不同的工作的方式形成。
如圖4B所示，在電晶體200及電晶體300中，以都具有點對稱性的方式設置有第一電極、第二電極以及氧化物半導體層，共同使用第二絕緣層160以及第三電極170，即可。
另外，第二電極不侷限於L型狀，也可以為U型狀及圓弧狀等。此外，為了與佈線連接，也可以使第二電極的一部分突出。藉由使第二電極的一部分突出，即 使電晶體使電晶體微型化也可以容易形成連接於其他佈線等的連接部。
在實施方式1中，描述了本發明的一個實施方式。或者，在實施方式2至4中，描述本發明的其他一個實施方式。但是，本發明的一個實施方式不侷限於此。亦即，在本實施方式及其他實施方式中，記載有各種各樣的發明的方式，因此本發明的一個實施方式不侷限於特定的方式。例如，作為本發明的一個實施方式，示出電晶體100、電晶體200或電晶體300等電晶體的通道形成區域、源極區域或汲極區域等包括氧化物半導體的例子，但是本發明的一個實施方式不侷限於此。根據情況或狀況，本發明的一個實施方式中的電晶體100、電晶體200或電晶體300等電晶體的通道形成區域或電晶體的源極區域或汲極區域等也可以包括各種各樣的半導體。根據情況或狀況，本發明的一個實施方式的電晶體100、電晶體200或電晶體300、電晶體的通道形成區域或電晶體的源極區域或汲極區域等可以包含矽、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵和有機半導體等中的至少一個。另外，例如，根據情況或狀況，本發明的一個實施方式的電晶體100、電晶體200或電晶體300等電晶體的通道形成區域、電晶體的源極區域或汲極區域等可以不包括氧化物半導體。
實施方式2
在本實施方式中，參照圖5A至圖7C說明半導體裝置的製造方法的一個例子。
注意，與實施方式1的圖1A至圖4C所示的結構相同的結構由相同符號表示，省略其說明。
下面，參照圖5A至圖7C說明圖2C所示的半導體裝置的一個例子。
首先，準備基板101。對可用作基板101的基板沒有特別的限制，但是基板101需要至少具有能夠承受在後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用使用矽或碳化矽等的單晶半導體基板或多晶半導體基板、以及使用矽鍺、砷化鎵、砷化銦、砷化銦鎵的化合物半導體基板、SOI基板、GOI基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，作為基板也可以使用撓性基板來製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接製造電晶體，也可以在其他製造基板上製造電晶體，然後從製造基板剝離電晶體並將其轉置到撓性基板上。另外，為了從製造基板剝離電晶體並將其轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體膜的電晶體之間設置剝離層。
首先，在基板101上形成基底膜110。基底膜110例如可以利用氧化矽、氧氮化矽、氮氧化矽、氮化 矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等，以疊層或單層設置。另外，當使用包含氧和氫的氮化矽(SiNOH)時，因為可以增大藉由加熱脫離的氫量，所以是較佳的。此外，也可以使用使TEOS(Tetra-Ethyl-Ortho-Silicate：四乙氧基矽烷)或矽烷等與氧或一氧化二氮等起反應而形成的步階覆蓋性良好的氧化矽。
基底膜110例如藉由濺射法、CVD法(包括熱CVD法、MOCVD法、PECVD法等)、MBE法、ALD法或PLD法等形成。尤其是，當藉由CVD法、較佳為藉由電漿CVD法形成該絕緣膜時，可以提高覆蓋性，所以是較佳的。另外，為了減少電漿所導致的損傷，較佳為利用熱CVD法、MOCVD法或ALD法。
接著，形成絕緣體190。作為絕緣體190，例如較佳為形成阻擋氧及氫的絕緣膜。作為上述絕緣膜，可以舉出氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等。
另外，也可以形成與第一電極140電連接的佈線181。另外，作為佈線181可以使用金屬材料、合金材料、或金屬氧化物材料等的導電材料。尤其是，較佳為使用鋁或銅等低電阻導電材料形成。藉由使用上述材料可以降低佈線電阻。此外，作為佈線181，當考慮後面形成電晶體100時，較佳為形成平坦性高的埋入佈線。
接著，如圖5A所示，形成用作電極140的導電膜140A。導電膜140A可以使用包含選自鉬、鈦、鉭、 鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，作為導電膜140A，也可以使用以摻雜磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。或者，也可以應用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物以及添加有氧化矽的銦錫氧化物等導電材料。另外，也可以採用上述導電材料和上述金屬材料的疊層結構。例如，可以層疊5nm的鈦膜、10nm的氮化鈦膜以及100nm的鎢膜。
導電膜140A可以藉由濺射法、蒸鍍法、CVD法(包括熱CVD法、MOCVD法、PECVD法等)等形成。另外，為了減少電漿所導致的損傷，較佳為利用熱CVD法、MOCVD法或ALD法。
接著，藉由光微影法等在導電膜140A上形成光阻遮罩145，來去除該導電膜140A的不需要的部分。然後去除光阻遮罩145，由此可以形成第一電極140(圖5B及5C)。
在此，對被加工膜的加工方法進行說明。當對被加工膜進行微細加工時，可以使用各種微細加工技術。例如，也可以採用對藉由光微影法等形成的光阻遮罩進行縮小處理的方法。另外，也可以藉由光微影法等形成假圖案，在該假圖案處形成側壁之後去除假圖案，將殘留的側壁用作光阻遮罩，對被加工膜進行蝕刻。此外，為了 實現高縱橫比，作為被加工膜的蝕刻較佳為利用各向異性乾蝕刻。另外，也可以使用由無機膜或金屬膜構成的硬遮罩。
作為用來形成光阻遮罩的光，例如可以使用i線(波長365nm)、g線(波長436nm)、h線(波長405nm)或將這些光混合的光。此外，還可以使用紫外線、KrF雷射或ArF雷射等。此外，也可以利用液浸曝光技術進行曝光。作為用於曝光的光，也可以使用極紫外光(EUV：Extreme Ultra-Violet)或X射線。此外，也可以使用電子束來代替用於曝光的光。當使用極紫外光、X射線或電子束時，可以進行極其微細的加工，所以是較佳的。注意，在藉由利用電子束等光束進行掃描等束而進行曝光時，不需要光罩。
另外，也可以在形成將成為光阻遮罩的光阻膜之前，形成具有提高被加工膜與光阻膜的密接性的功能的有機樹脂膜。可以利用旋塗法等以覆蓋其下方的步階而使其表面平坦化的方式形成該有機樹脂膜，而可以降低形成在該有機樹脂膜上的光阻遮罩的厚度的偏差。尤其是，在進行微細的加工時，作為該有機樹脂膜較佳為使用具有對用於曝光的光的反射防止膜的功能的材料。作為具有這種功能的有機樹脂膜，例如有BARC(Bottom Anti-Reflection Coating：底部抗反射)膜等。該有機樹脂膜在去除光阻遮罩的同時去除，或者在去除光阻遮罩之後去除即可。
接著，在第一電極140上形成絕緣膜120A。絕緣膜120A為氧化矽膜及氧氮化矽膜等包含氧的絕緣層。
另外，絕緣膜120A較佳為包含過量氧的絕緣膜。作為形成包含過量氧的絕緣膜的方法，可以舉出如下方法：適當地設定電漿CVD法或濺射法中的成膜條件，形成使其膜中包含多量氧的氧化矽膜及氧氮化矽膜。另外，也可以在形成氧化矽膜及氧氮化矽膜之後，藉由離子植入法、離子摻雜法或電漿處理添加氧。
絕緣膜120A可以採用疊層結構。例如，較佳為在藉由電漿CVD法形成的絕緣膜上層疊藉由濺射法形成的氧化膜。藉由利用濺射法，容易在經過電漿CVD法形成的氧化矽膜中形成氧過剩區域。
當利用濺射法進行成膜時，藉由使電漿中的離子加速並該離子碰撞到靶材，從靶材被濺射的粒子被彈出。並且，藉由該被濺射的離子附著於成膜表面上，來形成膜。另外，有時離子的一部分由靶材反跳，被吸收到形成有膜的下面的結構物作為反跳離子。此外，有時電漿中的離子衝擊到成膜表面。此時，離子的一部分到達形成有膜的下面的結構物的內部。藉由離子被吸收到該結構物，在該結構物中被形成離子被過剩地吸收到該結構物中的區域。也就是說，當離子是包含氧的離子時，在該結構物中被形成氧過剩區域。
接著，藉由濺射法、蒸鍍法或CVD法等在絕 緣膜120A上形成導電膜150A及導電膜150B。然後，對絕緣膜120A、導電膜150A及導電膜150B進行蝕刻形成開口部，來形成第一絕緣層120、具有開口部的導電膜150A及具有開口部的導電膜150B。另外，在開口部中第一電極140被露出(參照圖5D及5E)。
導電膜150A及導電膜150B可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，作為導電膜150A及導電膜150B，也可以使用以摻雜磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。或者，也可以應用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物以及添加有氧化矽的銦錫氧化物等導電材料。另外，也可以採用上述導電材料和上述金屬材料的疊層結構。例如，可以層疊5nm的鈦膜、10nm的氮化鈦膜以及100nm的鎢膜。
在本實施方式中，導電膜150A較佳為使用鎢。另外，導電膜150B較佳為使用可以與導電膜150A同時進行蝕刻的材料形成。在後面製程中對氧化物半導體膜130A進行蝕刻時，作為硬遮罩135使用鎢的情況下，如果使用鎢形成導電膜150A，就在去除硬遮罩135時可以同時對導電膜150A及導電膜150B進行蝕刻。也就是說，與去除硬遮罩135的同時可以形成第二電極150。
接著，以與第一絕緣層120、具有開口部的導電膜150A、具有開口部的導電膜150B以及被露出的第一電極140接觸的方式形成氧化物半導體膜130A。作為氧化物半導體膜130A的形成方法，可以適當地利用濺射法、塗佈法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。
例如，當利用濺射法形成氧化物半導體膜130A時，形成條件可以為如下：基板溫度為100℃以上且500℃以下，較佳為150℃以上且450℃以下；以及沉積氣體中的氧比例為30vol.%以上，較佳為100vol.%。
能夠應用的氧化物半導體較佳為至少含有銦(In)或鋅(Zn)。尤其是較佳為包含In及Zn。另外，作為用來減少使用該氧化物半導體的電晶體的電特性不均勻的穩定劑，較佳為除了包含上述元素以外，還包含選自鎵(Ga)、錫(Sn)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鈧(Sc)、釔(Y)、鑭系元素(例如，鈰(Ce)、釹(Nd)、釓(Gd))中的一種或多種。
在此，考慮到氧化物半導體膜包含銦、元素M及鋅的情況。在此，元素M較佳為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。注意，作為元素M有時也可以組合多個上述元素。參照圖8A及8B說明氧化物半導體膜所包含的銦、元素M及鋅 的原子個數比x：y：z的較佳的範圍。
圖8A及8B示出氧化物半導體膜所包含的銦、元素M及鋅的原子個數比的範圍。在此，圖8A及8B示出元素M為Ga的例子。注意，圖8A及8B不記載氧原子的百分比。
例如，已知在包含銦、元素M及鋅的氧化物中存在以InMO3(ZnO)m(m為自然數)表示的同源相(同系列)。在此，考慮到元素M為Ga的情況的例子。在圖8A及8B中以粗直線表示的區域示出已知例如在將In2O3、Ga2O3及ZnO的粉末混合並以1350℃的溫度焙燒的情況下有可能為單一相的固溶區域的組成。此外，在圖8A及8B中以四邊形的符號表示的坐標示出已知具有容易混有尖晶石型結晶結構的組成。
例如，作為具有尖晶石型結晶結構的化合物，已知ZnGa2O4等以ZnM2O4表示的化合物。此外，如圖8A及8B所示，在具有ZnGa2O4附近的組成，亦即x、y及z具有近似於(x：y：z)=(0：1：2)的值的情況下，容易形成或混有尖晶石型結晶結構。
在此，氧化物半導體膜較佳為CAAC-OS膜。在CAAC-OS膜中尤其較佳為不包含尖晶石型結晶結構。為了提高載子移動率，較佳為提高In的含有率。在包含銦、元素M及鋅的氧化物半導體中，重金屬的s軌域主要有助於載子傳導，並且，藉由增加銦的含有率來增加s軌域的重疊，由此銦的含有率多的氧化物的移動率比銦的 含有率少的氧化物高。因此，藉由將含銦量高的氧化物用於氧化物半導體膜，可以提高載子移動率。
因此，氧化物半導體膜所包含的銦、元素M及鋅的原子個數比x：y：z例如較佳為在圖8B所示的區域11的範圍內。在此，區域11是具有依次連接第一座標K(x：y：z=8：14：7)、第二座標L(x：y：z=2：5：7)、第三座標M(x：y：z=51：149：300)、第四座標N(x：y：z=46：288：833)、第五座標O(x：y：z=0：2：11)、第六座標P(x：y：z=0：0：1)、第七座標Q(x：y：z=1：0：0)以及該第一座標K的範圍內的原子個數比的區域。注意，區域11也包括線上的座標。
藉由將x：y：z設定為圖8B所示的區域11，在奈米束電子繞射時可以使尖晶石型結晶結構沒有觀察到或儘可能減少觀察到的比率。由此，可以獲得優良的CAAC-OS膜。另外，因為能夠減少CAAC結構與尖晶石型結晶結構之間的境界的載子散射等，所以在將氧化物半導體膜用於電晶體的情況下，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
當利用濺射法形成氧化物半導體膜時，形成之後的膜的原子個數比有時與靶材的原子個數比不一致。尤其是，形成之後的膜中的鋅原子的百分比有時小於靶材中的鋅原子的百分比。明確而言，該膜中的鋅原子的百分比有時為靶材中的鋅原子的百分比的40%以上且90%以下左右。在此，所使用的靶材較佳為多晶。
另外，氧化物半導體膜130A也可以具有n層(n為2以上)構成的疊層結構，代替單一層的結構。另外，多個膜的每一個的CAAC比率也可以彼此不同。此外，層疊的多個膜中的至少一個的CAAC比率例如較佳為高於90%，更佳為95%以上，進一步較佳為97%以上且100%以下。
例如，藉由在雜質得到降低的第一半導體上形成第二半導體，可以形成其雜質比第一半導體更低的第二半導體，並且該第二半導體可以防止來自其下方的層的雜質的擴散。另外，藉由在後面製程中進一步層疊在氧化物半導體膜130A上的情況下，在第二半導體上將第三半導體形成得薄，也可以抑制從氧化物半導體膜130A的上層向第二半導體的雜質的擴散。藉由以使其雜質得到降低的第二半導體成為通道區域的方式形成電晶體，可以提供高可靠性的半導體裝置。
另外，氧化物半導體膜130A的厚度例如為1nm以上且500nm以下，較佳為1nm以上且300nm以下。
較佳為在形成氧化物半導體膜130A之後進行熱處理。在如下條件下進行熱處理即可：以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，採用惰性氣體氛圍、包含10ppm以上的氧化性氣體的氛圍或減壓氛圍。此外，熱處理也可以在惰性氣體氛圍中進行熱處理之後，在包含10ppm以上的氧化性氣體的 氛圍中進行以便填補所釋放的氧。藉由在此進行熱處理，可以從氧化物半導體膜130A去除氫或水等雜質。另外，藉由進行該熱處理，可以將氧從第一絕緣層120提供到氧化物半導體膜130A。此時，但如果第一絕緣層120及絕緣層104包含過量氧，就可以將氧高效率地提供到氧化物半導體膜130A，所以是較佳的。另外，該熱處理也可以在後面製程中將氧化物半導體膜130A加工為島狀而形成氧化物半導體層130之後進行。
接著，在氧化物半導體膜130A上形成絕緣膜160A。將絕緣膜160A的厚度例如設定為1nm以上且20nm以下，並可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。另外，還可以使用在大致垂直於濺射靶材表面的方向上設置有多個基板表面的狀態下進行成膜的濺射裝置形成絕緣膜160A。另外，也可以利用有機金屬化學氣相沉積(MOCVD：Metal Organic Chemical Vapor Deposition)法。例如，可以將利用MOCVD法形成的氧化鎵膜用作絕緣膜160A。
絕緣膜160A可以使用氧化矽膜、氧化鎵膜、氧化鎵鋅膜、氧化鋅膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜形成。此外，絕緣膜160A較佳為與氧化物半導體膜130A接觸的部分包含氧。尤其是，較佳為絕緣膜160A的膜中(塊體中)至少含有超過化學計量組成比的量的氧，在本實施方式中使用藉由CVD法形成的用作絕緣膜的氧氮化矽膜。當使用含有過 量氧的氧氮化矽膜作為閘極絕緣膜時，可以對氧化物半導體膜130A供應氧，由此可以獲得良好特性。並且，絕緣膜160A在後面的製程中被加工為第二絕緣層160，由此較佳為考慮電晶體100的尺寸而形成絕緣膜160A。
此外，作為絕緣膜160A的材料，可以使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0、y>0、z>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料。再者，絕緣膜160A可以採用單層結構或疊層結構(圖6A)。
接著，形成絕緣體195A及絕緣體195b。較佳為使用具有阻擋性的絕緣體形成絕緣體195。絕緣體195A及絕緣體195b例如可以利用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等，以疊層或單層設置。
另外，在氧化物半導體膜130A中成為通道的區域，亦即，覆蓋開口部中的與第一絕緣層120的側面(也稱為開口部的側面)接觸的氧化物半導體膜130A的一個區域的絕緣膜160A的表面上沒有形成絕緣體(圖6B)。
因此，例如藉由利用准直濺射法或長拋濺射法等形成絕緣體195A及絕緣體195b，可以只在除了開口部的側表面的區域以外的區域形成絕緣體。
另外，形成方法不侷限於上述方法，可以採 用如下方法：在藉由利用濺射法、CVD(Chemical Vapor Deposition：化學氣相沉積)法(包括熱CVD法、PECVD(Plasma Enhanced CVD：電漿CVD)法等)、MOCVD(Metal Organic CVD：有機金屬CVD)法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、ALD(Atomic Layer Deposition：原子層沉積)法、PLD(Pulsed Laser Deposition：脈衝雷射沉積)法、HDP(High density plasma：高密度電漿)-CVD法、減壓CVD法(LP-CVD：low pressure CVD)、常壓CVD法(AP-CVD：atmospheric pressure CVD)以覆蓋絕緣膜160A的整體的方式形成絕緣體195A及絕緣體195b之後，去除開口部內的絕緣體。在此情況下，也可以去除絕緣體195b。藉由在後面的製程中由第三電極170填充開口部內的區域，可以保護開口部內的氧化物半導體膜130A，由此與第二電極重疊的區域至少被絕緣體195A的區域保護即可。
接著，在絕緣體195A、絕緣體195b以及絕緣膜160A上形成導電膜170A及導電膜170B。導電膜170A及導電膜170B可以使用與導電膜150A、導電膜150B及第一電極140相同的材料形成。另外，在此示出兩層結構，但是用作第三電極170的導電膜可以採用單層結構或三層以上的疊層結構。
接著，藉由進行CMP處理去除導電膜170A及導電膜170B的一部分，形成第三電極170。此時，有 時絕緣體195A的一部分被去除而使其厚度減少。另外，也可以將絕緣體195A用作停止層。此外，在絕緣體195A的表面的均方根(RMS)粗糙度成為1nm以下(較佳為0.5nm以下)的條件下進行該CMP處理。藉由在這種條件下進行CMP處理，可以提高後面形成佈線等的表面的平坦性，而提高電晶體100的特性。
在此，CMP處理是一種對被加工物的表面藉由化學、機械的複合作用進行平坦化的方法。更明確而言，CMP處理是一種方法，其中在拋光台上貼附砂布，且一邊在被加工物和砂布之間供應漿料(拋光劑)，一邊將拋光台和被加工物分別旋轉或搖動，來由漿料和被加工物表面之間的化學反應以及砂布和被加工物的機械拋光的作用對被加工物的表面進行拋光。
另外，既可進行CMP處理一次，又可進行CMP處理多次。當進行CMP處理多次時，較佳為在進行高拋光率的初期拋光之後，進行低拋光率的精拋光。如此，藉由將拋光率不同的拋光組合，可以進一步提高絕緣體195A及第三電極170的表面的平坦性。
藉由在第三電極170及絕緣體195A上形成導電膜，並且藉由與上面說明相同的方法光阻遮罩，並且藉由蝕刻去除該導電膜的不需要部分，來可以形成硬遮罩135。另外，當將與導電膜170B相同的材料用於成為硬遮罩135的導電膜時，也可以對導電膜170B進行半蝕刻來形成硬遮罩135(圖6D)。
然後，將硬遮罩135用作遮罩而對絕緣體195A、氧化物半導體膜130A及絕緣膜160A的不需要部分進行蝕刻，來去除該部分(圖7A)。藉由進行該蝕刻處理，導電膜150A及導電膜150B的一部分相對於硬遮罩135被露出。於是，在硬遮罩135、導電膜150A及導電膜150B使用能夠同時進行蝕刻的材料的情況下，與去除硬遮罩135的同時也去除導電膜150A及導電膜150B的露出的區域，來形成第二電極150。另外，此時有時第三電極的頂面被去除而使其厚度減少。
藉由上述製程，可以形成具有開口部的第二電極150、氧化物半導體層130、第二絕緣層160、絕緣體195以及開口部內的第三電極170的疊層結構(圖7B)。藉由上述製程，可以形成電晶體100。
在圖7C中，還覆蓋電晶體100形成絕緣層125。另外，絕緣層125也可以為單層或疊層結構。此外，也可以形成絕緣層125以外的絕緣體。作為絕緣體，可以與絕緣體190及絕緣體195同樣地使用對氧及氫具有阻擋性的絕緣膜。藉由使用絕緣體包裹電晶體100，可以防止第一絕緣層120、絕緣層125及氧化物半導體層130所包含的氧的釋放。另外，可以防止氫等雜質從外部進入氧化物半導體層130。
另外，也可以形成與第二電極150、第三電極170電連接的佈線182、佈線183。另外，作為佈線182及佈線183，與佈線181同樣地可以使用金屬材料、合金 材料、或金屬氧化物材料等的導電材料。尤其是，較佳為使用鋁或銅等低電阻導電材料形成。藉由使用上述材料可以降低佈線電阻。此外，作為佈線182，當考慮後面的製程時，較佳為形成平坦性高的埋入佈線(圖7C)。
在上述製程中，也可以以第一絕緣層120和第二電極150中的至少一個的端部具有錐形狀的方式調整蝕刻的條件等。圖2A或2B示出第一電極140、第一絕緣層120及第二電極150的端部都具有錐形狀的電晶體100的變形例的剖面圖。藉由使端部具有錐形狀，在電晶體的形成製程中後面的製程中形成的膜的覆蓋性得到提高。
藉由本實施方式，即使使電晶體微型化，也可以容易利用絕緣層120的厚度來控制電晶體100的通道長度。並且，藉由採用第二電極150隔著第二絕緣層160及氧化物半導體層130圍繞第三電極的側面的結構，可以使電晶體的實效通道寬度變大，從而可以提高電晶體的通態電流。
再者，根據本實施方式，藉由作為第一絕緣層120使用包含氧的絕緣層且第一絕緣層120與成為氧化物半導體層的通道的區域接觸的結構，可以對氧化物半導體層130供應氧。藉由被供應的氧填補氧化物半導體層中的氧缺陷，可以降低氧缺陷，由此可以提高使用氧化物半導體層130的電晶體的可靠性。
藉由採用上述結構，可以提供一種即使使電晶體微型化也具有穩定的高電特性的電晶體。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式3 〈氧化物半導體的結構〉
下面說明氧化物半導體的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：處於介穩狀態並沒有被固定化；具有各向同性且不具有不均勻結構等。也可以換句話說為非晶結構具有靈活鍵角並具有短程秩序性，而不具有長程秩序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小 區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖9A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可 以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖9B示出將圖9A中的區域(1)放大的Cs校正高解析度TEM影像。由圖9B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖9B所示，CAAC-OS具有特有的原子排列。圖9C是以輔助線示出特有的原子排列的圖。由圖9B和圖9C可知，一個顆粒的尺寸為1nm以上或3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖9D)。在圖9C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖9D所示的區域5161。
圖10A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖10B、圖10C和圖10D分別示出將圖10A中的區 域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖10B、圖10C和圖10D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖11A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖11B所示的那 樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖11C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖12A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖12B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖12B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖12B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖12B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度小於8×1011/cm3、較佳為小於1×1011/cm3、更佳為小於1×1010/cm3、且是1×10-9/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察 到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向 都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。
〈a-like OS)
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記為樣本A)、nc-OS(記為樣本B)和CAAC-OS(記為樣本C)。上述每個樣本都是In-Ga-Zn氧化物。
首先，獲取各樣本的高解析度剖面TEM影像。藉由高解析度剖面TEM影像可知每個樣本都具有結 晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖13示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖13可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖13中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖13中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a- like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。明確而言，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物 半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈成膜方法〉
下面，對CAAC-OS的成膜方法的一個例子進行說明。
圖14A是沉積室內的示意圖。CAAC-OS可以利用濺射法形成。
如圖14A所示，基板5220與靶材5230彼此相對地配置。在基板5220與靶材5230之間有電漿5240。另外，在基板5220下部設置有加熱機構5260。雖然未圖示，但是靶材5230被貼合到底板上。在隔著底板與靶材5230相對的位置配置有多個磁鐵。利用磁鐵的磁場提高沉積速度的濺射法被稱為磁控濺射法。
基板5220與靶材5230的距離d(也稱為靶材與基板之間的距離(T-S間距離))為0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。沉積室內幾乎被沉積氣體(例如，氧、氬或包含5vol.%以上的氧的混合氣體)充滿，並且沉積室內的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，藉由對靶材5230施加一定程度以上的電壓，開始放電且確認到電漿5240。由磁場在靶材5230附近形成高密度電漿區域。在高密度電漿區域中，因沉積氣體的離子化而產生離子5201。離子5201例如是氧的陽離子(O+)或氬的陽離 子(Ar+)等。
靶材5230具有包括多個晶粒的多晶結構，其中至少一個晶粒包括劈開面。作為一個例子，圖15示出靶材5230所包含的InMZnO4(元素M例如是鋁、鎵、釔或錫)的結晶結構。圖15是從平行於b軸的方向觀察時的InMZnO4的結晶結構。在InMZnO4結晶中，由於氧原子具有負電荷，在靠近的兩個M-Zn-O層之間產生斥力。因此，InMZnO4結晶在靠近的兩個M-Zn-O層之間具有劈開面。
在高密度電漿區域產生的離子5201由電場向靶材5230一側被加速而碰撞到靶材5230。此時，作為平板狀或顆粒狀的濺射粒子的顆粒5200從劈開面剝離(參照圖14A)。顆粒5200是被圖15所示的兩個劈開面夾著的部分。因此，可知若只將顆粒5200抽出，其剖面則成為如圖14B所示的那樣，其頂面則成為如圖14C所示的那樣。另外，顆粒5200的結構有時會因離子5201碰撞的衝擊而產生畸變。此外，隨著顆粒5200的剝離，粒子5203也從靶材5230被彈出。粒子5203具有一個原子或幾個原子的集合體。由此，粒子5203也可以稱為原子狀粒子(atomic particles)。
顆粒5200是具有三角形(例如正三角形)的平面的平板狀或顆粒狀的濺射粒子。或者，顆粒5200是具有六角形(例如正六角形)的平面的平板狀或顆粒狀的濺射粒子。注意，顆粒5200的平面的形狀不侷限於三角 形或六角形。例如，有時為組合多個三角形的形狀。例如，有時也成為組合兩個三角形(例如，正三角形)而成的四角形(例如，菱形)。
顆粒5200的厚度取決於沉積氣體的種類等。例如，顆粒5200的厚度為0.4nm以上且1nm以下，較佳為0.6nm以上且0.8nm以下。另外，例如，顆粒5200的寬度為1nm以上且3nm以下，較佳為1.2nm以上且2.5nm以下。例如，使離子5201碰撞到具有In-M-Zn氧化物的靶材5230。由此，具有M-Zn-O層、In-O層及M-Zn-O層的三層的顆粒5200剝離。
顆粒5200有時在經過電漿5240時其表面帶負電或正電。例如，顆粒5200有時從電漿5240中的O2-接收負電荷。其結果，有時顆粒5200的表面的氧原子帶負電。此外，顆粒5200有時在經過電漿5240時，藉由與電漿5240中的銦、元素M、鋅或氧等鍵合而生長。
經過電漿5240的顆粒5200及粒子5203到達基板5220的表面。此外，粒子5203的一部分由於質量小所以有時藉由真空泵等排出到外部。
接著，參照圖16A至圖16E說明在基板5220的表面沉積的顆粒5200及粒子5203。
首先，第一個顆粒5200沉積在基板5220上。由於顆粒5200是平板狀，所以以其平面一側朝向基板5220的表面的方式沉積(參照圖16A)。此時，顆粒5200的基板5220一側的表面的電荷穿過基板5220釋 放。
接著，第二個顆粒5200到達基板5220。此時，由於第一個顆粒5200的表面及第二個顆粒5200的表面帶電荷，所以互相排斥(參照圖16B)。
其結果，第二個顆粒5200避開第一個顆粒5200上，而在基板5220的表面的離第一個顆粒5200較遠的部分沉積(參照圖16C)。藉由反復進行上述沉積，在基板5220的表面沉積無數個顆粒5200，該沉積的厚度相當於一層。此外，在顆粒5200與另一個顆粒5200之間產生未沉積顆粒5200的區域。
接著，粒子5203到達基板5220的表面(參照圖16D)。
粒子5203不能沉積在顆粒5200的表面等活性區域。由此，以填入未沉積顆粒5200的區域的方式沉積。在顆粒5200之間粒子5203在橫向方向上生長(也稱為橫向生長)，由此將顆粒5200之間連接。如此，粒子5203沉積到填滿未沉積顆粒5200的區域為止。該機制類似於原子層沉積(ALD：Atomic Layer DePosition)法的沉積機制。
此外，在顆粒5200之間粒子5203橫向生長的機制有可能有多個。例如，如圖16E所示，有從第一層M-Zn-O層的側面連接的機制。此時，在形成第一層M-Zn-O層後，依次連接In-O層、第二層M-Zn-O層的每一層(第一機制)。
或者，有時會出現如下情況：如圖17A所示，首先第一層M-Zn-O層的每一個側面都鍵合於一個粒子5203。接著，如圖17B所示，In-O層的每一個側面都鍵合於一個粒子5203。接著，如圖17C所示，第二層M-Zn-O層的每一個側面都鍵合於一個粒子5203而連接(第二機制)。此外，有時由於同時發生圖17A、圖17B及圖17C所示的情況而發生連接(第三機制)。
如上所述，顆粒5200間的粒子5203的橫向生長機制有上述的三種。注意，粒子5203有可能根據其他機制在顆粒5200間橫向生長。
因此，當多個顆粒5200朝向彼此不同的方向時，藉由粒子5203一邊橫向生長一邊填入多個顆粒5200間，可以抑制晶界的形成。此外，由於在多個顆粒5200間粒子5203平滑地連接，所以形成與單晶及多晶都不同的結晶結構。換言之，形成在微小的結晶區域(顆粒5200)間具有應變的結晶結構。如此，由於填入結晶區域間的區域為應變的結晶區域，所以可以認為將該區域稱為非晶結構是不適當的。
在粒子5203結束填入顆粒5200間時，形成具有與顆粒5200大致相同的厚度的第一層。在第一層上沉積新的第一個顆粒5200。然後，形成第二層。並且，藉由反復進行上述沉積，形成具有疊層體的薄膜結構(參照圖14D)。
此外，顆粒5200的沉積機制根據基板5220 的表面溫度等而變化。例如，在基板5220的表面溫度較高時，顆粒5200在基板5220的表面發生遷移。其結果，由於顆粒5200與其他顆粒5200直接連接而不夾著粒子5203的比例增加，所以成為配向性高的CAAC-OS。在形成CAAC-OS時的基板5220的表面溫度為100℃以上且低於500℃，較佳為140℃以上且低於450℃，更佳為170℃以上且低於400℃。因此，即使作為基板5220使用第八世代以上的大面積基板，也幾乎不產生翹曲等。
另一方面，在基板5220的表面溫度較低時，顆粒5200在基板5220的表面不容易發生遷移。其結果，由於顆粒5200的重疊而成為配向性低的nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)等(參照圖18)。在nc-OS中，由於顆粒5200帶負電，有可能顆粒5200以彼此隔有一定間隔的方式沉積。因此，雖然nc-OS的配向性較低，但因其略有規律性，所以與非晶氧化物半導體相比具有緻密的結構。
在CAAC-OS中，當顆粒彼此之間的間隙極小時，有時形成有一個大顆粒。在一個大顆粒內具有單晶結構。例如，從頂面看來大顆粒的尺寸有時為10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。
如上述模型那樣，可以認為顆粒5200沉積於基板5220的表面。即使被形成面不具有結晶結構，也能夠形成CAAC-OS，由此可知這是與磊晶生長不同的生長 機制。此外，CAAC-OS及nc-OS在大面積的玻璃基板等上也能夠均勻地進行成膜。例如，即使基板5220的表面(被形成面)結構為非晶結構(例如非晶氧化矽)，也能夠形成CAAC-OS。
此外，可知即使在基板5220的表面(被形成面)為凹凸狀的情況下，顆粒5200也根據其形狀排列。
實施方式4
在本實施方式中，參照圖式說明利用本發明的一個實施方式的電晶體的半導體裝置的結構的一個例子。
[剖面結構]
圖19A及19B示出本發明的一個實施方式的半導體裝置的剖面圖。圖19A及19B所示的半導體裝置在下部包括使用第一半導體材料的電晶體2200，而在上部包括使用第二半導體材料的電晶體2100。注意，圖19A示出電晶體的通道長度方向的剖面，而圖19B示出電晶體的通道寬度方向的剖面。
另外，也可以對電晶體2100設置背閘極。
第一半導體材料和第二半導體材料較佳為具有彼此不同的能隙的材料。例如，可以將氧化物半導體以外的半導體材料(矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體等)用於第一半導體材料，並且將氧化物半導體用於第二 半導體材料。作為氧化物半導體以外的材料使用單晶矽等的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體的關態電流小。
電晶體2200可以是n通道電晶體和p通道電晶體中的任一個，根據電路使用適合的電晶體即可。另外，除了使用包括氧化物半導體的本發明的一個實施方式的電晶體之外，半導體裝置的材料及結構等具體結構不侷限於在此所示的結構。
在圖19A及19B所示的結構中，在電晶體2200上隔著絕緣膜2201及絕緣膜2207設置有電晶體2100。在電晶體2200與電晶體2100之間設置有多個佈線2202。此外，藉由埋入各種絕緣膜中的多個插頭2203電連接設置在該絕緣膜上及下的佈線或電極。此外，還設置有覆蓋電晶體2100的層間絕緣膜2204。
如此，藉由層疊兩種電晶體，可以減少電路的佔有面積，而可以以更高的密度設置多個電路。
在此，在將矽類半導體材料用於設置在下層的電晶體2200時，設置在電晶體2200的半導體膜的附近的絕緣膜中的氫具有使矽的懸空鍵終結而提高電晶體2200的可靠性的效果。另一方面，在將氧化物半導體用於設置在上層的電晶體2100時，設置在電晶體2100的半導體膜附近的絕緣膜中的氫有可能成為在氧化物半導體中生成載子的原因之一，所以有時引起電晶體2100的可靠性的下降。因此，當在使用矽類半導體材料的電晶體 2200上層疊使用氧化物半導體的電晶體2100時，在它們之間設置具有防止氫的擴散的功能的絕緣膜2207是特別有效的。藉由利用絕緣膜2207將氫封閉在下層，可以提高電晶體2200的可靠性，此外，由於從下層到上層的氫的擴散得到抑制，所以同時可以提高電晶體2100的可靠性。
絕緣膜2207例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
此外，也可以在電晶體2100上以覆蓋包括氧化物半導體膜的電晶體2100的方式形成具有防止氫的混入的功能的障壁膜。障壁膜可以使用與絕緣膜2207相同的材料，特別較佳為使用氧化鋁膜。氧化鋁膜的不使氫、水分等雜質和氧透過膜的遮斷(阻擋)效果高。因此，藉由作為覆蓋電晶體2100的障壁膜使用氧化鋁膜，可以防止氧從電晶體2100中的氧化物半導體膜脫離，還可以防止水及氫混入氧化物半導體膜。
另外，電晶體2200不僅是平面型電晶體，而且還可以是各種類型的電晶體。例如，可以是FIN(鰭)型、TRI-GATE(三閘極)型電晶體等。圖19E及19F示出此時的剖面圖的例子。在半導體基板2211上設置有絕緣膜2212。半導體基板2211具有頂端細的凸部(也稱為鰭)。此外，也可以在凸部上設置有絕緣膜。該絕緣膜被用作避免當形成凸部時半導體基板2211被蝕刻的遮罩。 另外，凸部可以是頂端不細的形狀，例如該凸部也可以是大致長方體或頂端粗的形狀。在半導體基板2211的凸部上設置有閘極絕緣膜2214，且在該閘極絕緣膜2214上設置有閘極電極2213。雖然在本實施方式中閘極電極2213為單層結構，但是本實施方式不侷限於此，閘極電極2213也可以是兩層以上的疊層。在半導體基板2211中形成有源極區域及汲極區域2215。另外，雖然在此示出了半導體基板2211具有凸部的例子，但是根據本發明的一個實施方式的半導體裝置不侷限於此。例如，也可以對SOI基板進行加工而形成具有凸部的半導體區域。
[電路結構例子]
在上述結構中，藉由改變電晶體2100及電晶體2200的電極的連接結構，可以構成各種電路。下面說明藉由使用本發明的一個實施方式的半導體裝置來可以實現的電路結構的例子。
圖19C所示的電路圖示出所謂的CMOS電路的結構，其中將p通道電晶體2200和n通道電晶體2100串聯連接且將各閘極連接。
圖19D所示的電路圖示出將電晶體2100和電晶體2200的各源極和汲極連接的結構。藉由採用該結構，可以將其用作所謂的類比開關。
此外，圖20示出由將第一半導體材料用於通道的電晶體2200及電晶體2300構成CMOS電路時的半導 體裝置的剖面圖。
電晶體2300包括用作源極區域或汲極區域的雜質區域2301、閘極電極2303、閘極絕緣膜2304以及側壁絕緣膜2305。此外，電晶體2300可以在側壁絕緣膜2305的下方設置有用作LDD區域的雜質區域2302。作為圖20的其他組件可以援用圖19A及19B的說明。
電晶體2200及電晶體2300較佳為其極性彼此不同的電晶體。例如，在電晶體2200為p通道型電晶體的情況下，電晶體2300較佳為n通道型電晶體。
此外，在圖19A、19B及圖20所示的半導體裝置中可以設置例如光電二極體等光電轉換元件。
光電二極體也可以使用單晶半導體或多晶半導體形成。因為使用單晶半導體或多晶半導體的光電二極體的光檢測靈敏度較高，所以是較佳的。
圖21A示出在基板2001中設置光電二極體2400時的剖面圖。光電二極體2400包括用作陽極和陰極中的一個的導電膜2401、用作陽極和陰極中的另一個的導電膜2402、使導電膜2402與插頭2004電連接的導電膜2403。導電膜2401至導電膜2403可以藉由將雜質注入到基板2001而製造。
在圖21A中，雖然以向垂直於基板2001的方向電流流過的方式設置光電二極體2400，但是也可以向平行於基板2001的方向電流流過地設置光電二極體2400。
圖21B是在電晶體2100的上層設置光電二極體2500時的半導體裝置的剖面圖。光電二極體2500包括用作陽極和陰極中的一個的導電膜2501、用作陽極和陰極中的另一個的導電膜2502、半導體2503。此外，光電二極體2500藉由插頭2504與電晶體2100電連接。
在圖21B中，也可以將光電二極體2500設置在與電晶體2100相同的層中。另外，也可以將光電二極體2500設置在電晶體2200與電晶體2100之間的層中。
作為圖21A及21B的其他組件的詳細說明可以援用圖19A及19B及圖20的記載。
光電二極體2400或光電二極體2500也可以使用能夠吸收輻射產生電荷的材料形成。作為能夠吸收輻射而產生電荷的材料，有硒、碘化鉛、碘化汞、砷化鎵、CdTe或CdZn等。
例如，在光電二極體2400或光電二極體2500使用硒形成時，可以實現如下光電轉換元件，亦即除了可見光、紫外光以外，對X射線、伽瑪射線等較寬的波長區域也具有光吸收係數的光電轉換元件。
〈記憶體裝置〉
圖22A至22C示出半導體裝置(記憶體裝置)的一個例子，該半導體裝置(記憶體裝置)使用本發明的一個實施方式的電晶體，即使在沒有電力供應的情況下也能夠保持存儲內容，並且，對寫入次數也沒有限制。另外，圖 22B是由電路圖表示圖22A的圖。
在圖22A及22B所示的半導體裝置包括：使用第一半導體材料的電晶體3200；使用第二半導體材料的電晶體3300；以及電容元件3400。作為電晶體3300,可以使用在實施方式1中說明的電晶體。
電晶體3300是其通道形成在包括氧化物半導體的半導體中的電晶體。因為電晶體3300的關態電流小，所以藉由使用該電晶體，可以長期保持存儲內容。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低功耗。
在圖22B中，第一佈線3001與電晶體3200的源極電極電連接，第二佈線3002與電晶體3200的汲極電極電連接。此外，第三佈線3003與電晶體3300的源極電極和汲極電極中的一個電連接，第四佈線3004與電晶體3300的閘極電極電連接。再者，電晶體3200的閘極電極及電晶體3300的源極電極和汲極電極中的另一個與電容元件3400的電極的一個電連接，第五佈線3005與電容元件3400的電極的另一個電連接。
在圖22A所示的半導體裝置中，藉由有效地利用能夠保持電晶體3200的閘極電極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態的電位，使電晶體3300成為導通狀態。由此，第三佈線 3003的電位施加到電晶體3200的閘極電極及電容元件3400。換言之，對電晶體3200的閘極電極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後，藉由將第四佈線3004的電位設定為使電晶體3300成為關閉狀態(off-state)的電位，來使電晶體3300成為關閉狀態，而保持施加到電晶體3200的閘極電極的電荷(保持)。
因為電晶體3300的關態電流極小，所以電晶體3200的閘極電極的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，根據保持在電晶體3200的閘極電極中的電荷量，第二佈線3002具有不同的電位。這是因為如下緣故：一般而言，在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極電極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極電極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線3005的電位。因此，藉由將第五佈線3005的電位設定為Vth_L與Vth_H之間的電位V0，可以辨別施加到電晶體3200的閘極電極的電荷。例如，在寫入時被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200則 成為“導通狀態”。當被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“關閉狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出所保持的資料。
注意，當將記憶單元配置為陣列狀時，需要僅讀出所希望的記憶單元的資料。例如，不讀出資料的記憶單元可以採用如下結構：對第五佈線3005施加不管閘極的狀態如何都使電晶體3200成為“關閉狀態”的電位，亦小於Vth_H的電位，可以僅讀出所希望的記憶單元的資料的結構。或者，不讀出資料的記憶單元可以採用如下結構：對第五佈線3005施加不管閘極的狀態如何都使電晶體3200成為“導通狀態”的電位，亦即大於Vth_L的電位，可以僅讀出所希望的記憶單元的資料的結構。
圖22C所示的半導體裝置與圖22A之間的不同之處在於沒有設置電晶體3200。在此情況下也可以藉由與上述相同的工作進行資料的寫入及保持工作。
接著，對圖22C所示的半導體裝置的資料的讀出進行說明。在電晶體3300成為導通狀態時，處於浮動狀態的第三佈線3003和電容元件3400導通，且在第三佈線3003和電容元件3400之間再次分配電荷。其結果是，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的電極中的一個的電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在電容元件3400的電極中的一個的電 位為V，電容元件3400的電容為C，第三佈線3003所具有的電容成分為CB，再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容元件3400的電極中的一個的電位成為兩種狀態，亦即V1和V0(V1>V0)時，可以知道保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
藉由對第三佈線3003的電位和規定的電位進行比較，可以讀出資料。
在此情況下，可以將使用上述第一半導體材料的電晶體用於用來驅動記憶單元的驅動電路，並在該驅動電路上作為電晶體3300層疊使用第二半導體材料的電晶體。
在本實施方式所示的半導體裝置中，藉由使用其通道形成區域包括氧化物半導體的關態電流極小的電晶體，可以極長期地保持存儲內容。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供給的情況下(注意，較佳為固定電位)，也可以長期保持存儲內容。
另外，在本實施方式所示的半導體裝置中，資料的寫入不需要高電壓，而且也沒有元件劣化的問題。 由於例如不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如閘極絕緣膜的劣化等的問題。換言之，在根據所公開的發明的半導體裝置中，對重寫的次數沒有限制，這限制是習知的非揮發性記憶體所具有的問題，所以可靠性得到極大提高。再者，根據電晶體的導通狀態或關閉狀態而進行資料寫入，而可以容易實現高速工作。
可以將本實施方式所示的記憶體裝置應用於例如LSI諸如CPU(Central Processing Unit：中央處理器)、DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等。
〈CPU〉
下面說明包括上述電晶體或上述記憶體裝置等半導體裝置的CPU。
圖23是示出將上述電晶體用於其一部分的CPU的結構的一個例子的方塊圖。
圖23所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術邏輯單元)、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198、能夠重寫的ROM1199以及ROM介面1189。作為基板1190使用半導體基板、SOI基板、 玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖23所示的CPU只不過是簡化其結構而表示的一個例子，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖23所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位數例如可以為8位、16位、32位、64位等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據參考時脈信號生成內部時 脈信號的內部時脈發生器，並將內部時脈信號供應到上述各種電路。
在圖23所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用上述電晶體或記憶體裝置等。
在圖23所示的CPU中，暫存器控制器1197根據來自ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖24是可以用作暫存器1196的記憶元件的電路圖的一個例子。記憶元件1200包括當關閉電源時丟失存儲資料的電路1201、當關閉電源時不丟失存儲資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，接地電位(0V)或使電晶體1209關閉的電位繼續輸入到電路1202 中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
在此示出開關1203為具有一導電型(例如，n通道型)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p通道型)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(亦即，電晶體1213的開啟狀態或關閉狀態)由輸入到電晶體1213的閘極的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(亦即，電晶體1214的開啟狀態或關閉狀態)由輸入到電晶體1214的閘極的控制信號RD選擇。
電晶體1209的源極電極和汲極電極中的一個電連接到電容元件1208的一對電極中的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體 1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極中的一個彼此電連接。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以對電容元件1208的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的閘極電極。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路1201中的資料的信號被輸 入到電晶體1209的源極和汲極中的另一個。圖24示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。
另外，雖然圖24示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號經由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。也可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當在電路1201內存在其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。
在圖24所示的用於記憶元件1200的電晶體中，電晶體1209以外的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的膜中或基板1190中的電晶體。例如，可以使用其通道形成在矽膜或矽基板中的電晶體。此外，也可以作為用於記憶元件1200的所有的電晶體使用其通道形成在氧化物半導體中的電晶體。或者，記憶元件1200還可以包括電晶體1209以外的其通道由氧化物半導體膜形成的電晶體，並且作為剩下的電晶體 可以使用其通道形成在由氧化物半導體以外的半導體構成的層中或基板1190中的電晶體。
圖24所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在根據本發明的一個實施方式的半導體裝置中，在不向記憶元件1200供應電源電壓的期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，藉由將該電晶體用作電晶體1209，即使在不向記憶元件1200供應電源電壓的期間也可以長期間地儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持存儲內容(資料)。
另外，由於該記憶元件是以藉由設置開關1203及開關1204進行預充電工作為特徵的記憶元件，因此它可以縮短在再次開始供應電源電壓之後直到電路1201再次保持原來的資料為止的時間。
另外，在電路1202中，由電容元件1208保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，可以將由電容元 件1208保持的信號轉換為電晶體1210的狀態(開啟狀態或關閉狀態)，並從電路1202讀出。因此，即使對應於保持在電容元件1208中的信號的電位有些變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，在再次開始供應電源電壓之後記憶體裝置可以在短時間內恢復到停止供應電源之前的狀態。因此，在整個處理器或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。
雖然對將記憶元件1200用於CPU的例子進行說明，但是也可以將記憶元件1200應用於LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
〈顯示裝置〉
下面說明根據本發明的一個實施方式的顯示裝置的結構例子。
[結構例子]
圖25A示出根據本發明的一個實施方式的顯示裝置的 俯視圖。此外，圖25B示出將液晶元件用於根據本發明的一個實施方式的顯示裝置的像素時的像素電路。另外，圖25C示出將有機EL元件用於根據本發明的一個實施方式的顯示裝置的像素時的像素電路。
可以將上述電晶體用於像素。在此示出使用n通道電晶體的例子。注意，也可以將藉由與用於像素的電晶體相同的製程製造的電晶體用於驅動電路。像這樣，藉由將上述電晶體用於像素或驅動電路，可以製造顯示品質和/或可靠性高的顯示裝置。
圖25A示出主動矩陣型顯示裝置的一個例子。在顯示裝置的基板5000上設置有像素部5001、第一掃描線驅動電路5002、第二掃描線驅動電路5003以及信號線驅動電路5004。像素部5001藉由多個信號線與信號線驅動電路5004電連接並藉由多個掃描線與第一掃描線驅動電路5002及第二掃描線驅動電路5003電連接。另外，在由掃描線和信號線劃分的區域中分別設置有包括顯示元件的像素。此外，顯示裝置的基板5000藉由FPC(Flexible Printed Circuit：軟性印刷電路板)等連接部與時序控制電路(也稱為控制器、控制IC)電連接。
第一掃描線驅動電路5002、第二掃描線驅動電路5003及信號線驅動電路5004與像素部5001相同地形成在基板5000上。因此，與另外製造驅動電路的情況相比，可以減少製造顯示裝置的成本。此外，在另外製造驅動電路時，佈線之間的連接數增加。因此，藉由在基板 5000上設置驅動電路，可以減少佈線之間的連接數，從而可以實現可靠性和/或良率的提高。
[液晶顯示裝置]
此外，圖25B示出像素的電路結構的一個例子。在此示出可以應用於VA型液晶顯示裝置的像素等的像素電路。
這種像素電路可以應用於一個像素包括多個像素電極的結構。各像素電極連接到不同的電晶體，且各電晶體被構成為能夠由不同的閘極信號驅動。由此，可以獨立地控制施加到多域設計的像素的每一個像素電極的信號。
分離電晶體5016的掃描線5012和電晶體5017的掃描線5013以對它們供應不同的閘極信號。另一方面，電晶體5016和電晶體5017共同使用用作信號線5014。電晶體5016和電晶體5017可以適當地使用上述電晶體。由此，可以提供顯示品質和/或可靠性高的液晶顯示裝置。
另外，電晶體5016與第一像素電極電連接，電晶體5017與第二像素電極電連接。第一像素電極和第二像素電極彼此分離。注意，對第一像素電極及第二像素電極的形狀沒有特別的限制。例如，第一像素電極可以具有V字型的形狀。
電晶體5016的閘極電極與掃描線5012電連 接，而電晶體5017的閘極電極與掃描線5013電連接。對掃描線5012和掃描線5013供應不同的閘極信號來使電晶體5016和電晶體5017的工作時序互不相同，從而可以控制液晶的配向。
此外，也可以由電容線5010、用作電介質的閘極絕緣體、與第一像素電極或第二像素電極電連接的電容電極形成電容元件。
在多域結構中，一個像素包括第一液晶元件5018和第二液晶元件5019。第一液晶元件5018由第一像素電極、相對電極和其間的液晶層構成，而第二液晶元件5019由第二像素電極、相對電極和其間的液晶層構成。
另外，根據本發明的一個實施方式的顯示裝置不侷限於圖25B所示的像素電路。例如，也可以對圖25B所示的像素電路進一步提供開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
[有機EL顯示裝置]
圖25C示出像素的電路結構的另一個例子。在此示出使用有機EL元件的顯示裝置的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從有機EL元件的一對電極分別注入包含發光有機化合物的層中，從而電流流過。而且，藉由使電子和電洞再結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時發光。根據這種機制，這種發光元件 被稱為電流激勵型發光元件。
圖25C是示出像素電路的一個例子的圖。在此示出一個像素使用兩個n通道電晶體的例子。另外，作為n通道電晶體可以使用上述電晶體。此外，該像素電路可以應用數位時間灰階驅動。
說明可以應用的像素電路的結構及應用數位時間灰階驅動時的像素的工作。
像素5020包括切換電晶體5021、驅動電晶體5022、發光元件5024以及電容元件5023。在切換電晶體5021中，閘極電極與掃描線5026連接，第一電極(源極電極和汲極電極中的一個)與信號線5025連接，第二電極(源極電極和汲極電極中的另一個)與驅動電晶體5022的閘極電極連接。在驅動電晶體5022中，閘極電極藉由電容元件5023與電源線5027連接，第一電極與電源線5027連接，第二電極與發光元件5024的第一電極(像素電極)連接。發光元件5024的第二電極相當於共用電極5028。共用電極5028與形成在同一基板上的共用電位線電連接。
切換電晶體5021及驅動電晶體5022可以使用上述電晶體。由此，實現顯示品質和/或可靠性高的有機EL顯示裝置。
將發光元件5024的第二電極(共用電極5028)的電位設定為低電源電位。注意，低電源電位是低於供應給電源線5027的高電源電位的電位，例如低電源 電位可以為GND、0V等。藉由將高電源電位和低電源電位設定為發光元件5024的正向臨界電壓以上，並對發光元件5024施加其電位差，在發光元件5024中使電流流過而使發光元件5024發光。注意，發光元件5024的正向電壓是指得到所希望的亮度時的電壓，至少包括正向臨界電壓。
另外，有時藉由代替使用驅動電晶體5022的閘極電容省略電容元件5023。驅動電晶體5022的閘極電容也可以形成在通道形成區域和閘極電極之間。
接著，說明輸入到驅動電晶體5022的信號。在採用電壓輸入電壓驅動方式時，對驅動電晶體5022輸入使驅動電晶體5022成為開啟或關閉的兩種狀態的視訊信號。另外，為了使驅動電晶體5022在線性區域中工作，對驅動電晶體5022的閘極電極施加高於電源線5027的電壓的電壓。此外，對信號線5025施加對電源線電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。
當進行類比灰階驅動時，對驅動電晶體5022的閘極電極施加對發光元件5024的正向電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。另外，輸入視訊信號以使驅動電晶體5022在飽和區域中工作，使電流流過發光元件5024。此外，為了使驅動電晶體5022在飽和區域中工作，使電源線5027的電位高於驅動電晶體5022的閘極電位。藉由採用類比方式的視訊信號，可以使與視訊信號對應的電流流過發光元件5024，而進行類 比灰階驅動。
此外，根據本發明的一個實施方式的顯示裝置不侷限於圖25C所示的像素結構。例如，還可以對圖25C所示的像素電路追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
當對圖25A至圖25C所例示的電路應用上述電晶體時，源極電極(第一電極)及汲極電極(第二電極)分別電連接到低電位一側及高電位一側。再者，可以採用能夠由控制電路等控制第一閘極電極的電位，且對第二閘極電極輸入低於供應到源極電極的電位的電位等如上所例示的電位的結構。
例如，在本說明書等中，顯示元件、作為包括顯示元件的裝置的顯示裝置、發光元件以及作為包括發光元件的裝置的發光裝置可以採用各種方式或者包括各種元件。顯示元件、顯示裝置、發光元件或發光裝置例如包括EL元件(包含有機物或無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED及藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或使用碳奈 米管的顯示元件等中的至少一個。除此以外，還可以包括其對比度、亮度、反射率、透射率等因電或磁作用而變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或表面傳導電子發射顯示器方式平面型顯示器(SED：Surface-conduction Electron-emitter Display)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射型液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有作為反射電極的功能即可。例如，使像素電極的一部分或全部包含鋁、銀等即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。注意，當使用LED時，也可以在LED的電極或氮化物半導體下配置石墨烯或石墨。石墨烯或石墨也可以為層疊有多個層的多層膜。如此，藉由設置石墨烯或石墨，可以更容易地在其上形成氮化物半導體，如具有結晶的n型GaN半導體等。並且，在其上設置具有結晶的p型GaN半導體等，能夠構成LED。此外，也可以在石墨烯或石墨與具有晶體的n型GaN半導體之間設置AlN層。可以利用MOCVD形成LED所包括的GaN半導體。注意，當設置石墨烯時，可以以濺射法形成LED 所包括的GaN半導體。
〈電子裝置〉
根據本發明的一個實施方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存媒體的影像再現裝置(典型的是，能夠播放儲存媒體如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一個實施方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖26A至26F示出這些電子裝置的具體例子。
圖26A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖26A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖26B是可攜式資料終端，該可攜式資料終端包括第一外殼911、第二外殼912、第一顯示部913、第二顯示部914、連接部915、操作鍵916等。第一顯示 部913設置在第一外殼911中，第二顯示部914設置在第二外殼912中。而且，第一外殼911和第二外殼912由連接部915連接，由連接部915可以改變第一外殼911和第二外殼912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一外殼911和第二外殼912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由在顯示裝置中設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部中設置被稱為光感測器的光電轉換元件來附加位置輸入功能。
圖26C是膝上型個人電腦，該膝上型個人電腦包括外殼921、顯示部922、鍵盤923以及指向裝置924等。
圖26D是電冷藏冷凍箱，該電冷藏冷凍箱包括外殼931、冷藏室門932、冷凍室門933等。
圖26E是視頻攝影機，該視頻攝影機包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，顯示部943設置在第二外殼942中。而且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。
圖26F是汽車，該汽車包括車體951、車輪 952、儀表板953及燈954等。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
100‧‧‧電晶體
101‧‧‧基板
110‧‧‧基底膜
120‧‧‧絕緣層
125‧‧‧絕緣層
130‧‧‧氧化物半導體層
140‧‧‧電極
150‧‧‧電極
160‧‧‧絕緣層
170‧‧‧電極
181‧‧‧佈線
182‧‧‧佈線
183‧‧‧佈線

Claims (7)

  1. 一種包括電晶體的半導體裝置，該電晶體包括：第一電極；第二電極；第三電極；氧化物半導體層；第一絕緣層；以及第二絕緣層，其中，該電晶體包括第一區域以及由該第一區域圍繞的第二區域，其中，在該第一區域中層疊有該第一絕緣層、該第二電極、該氧化物半導體層以及該第二絕緣層，並且其中，在該第二區域中層疊有該第一電極、該氧化物半導體層、該第二絕緣層以及該第三電極。
  2. 一種包括電晶體的半導體裝置，該電晶體包括：第一電極；具有開口的第二電極；第三電極；氧化物半導體層；第一絕緣層；以及第二絕緣層，其中，該電晶體包括重疊於該第二電極的第一區域以及重疊於該開口的第二區域，其中，在該第一區域中層疊有該第一絕緣層、該第二 電極、該氧化物半導體層以及該第二絕緣層，並且其中，在該第二區域中層疊有該第一電極、該氧化物半導體層、該第二絕緣層以及該第三電極。
  3. 一種包括電晶體的半導體裝置，該電晶體包括：第一電極；第二電極；第三電極；氧化物半導體層；第一絕緣層；以及第二絕緣層，其中，該第二電極及該第一絕緣層具有開口，其中，該第三電極的側面及底面由該第二絕緣層覆蓋，並且其中，該第三電極被埋在該開口中。
  4. 一種包括電晶體的半導體裝置，該電晶體包括：第一電極；該第一電極上的第一絕緣層，該第一絕緣層包括第一開口；該第一絕緣層上的第二電極，該第二電極包括第二開口；該第二電極及該第一電極上的氧化物半導體層，藉由該第一開口及該第二開口，該氧化物半導體層與該第一電極接觸；該氧化物半導體層上的第二絕緣層，該第二絕緣層與 該第一開口及該第二開口重疊；以及該第二絕緣層上的第三電極，該第三電極與該第一開口及該第二開口重疊。
  5. 根據申請專利範圍第1至4項中之任一項之半導體裝置，其中該第一絕緣層包含氧。
  6. 根據申請專利範圍第1至4項中之任一項之半導體裝置，其中該第一電極被用作該電晶體的源極電極和汲極電極中的一個，並且其中該第二電極被用作該電晶體的源極電極和汲極電極中的另一個。
  7. 一種包括申請專利範圍第1至4項中之任一項之半導體裝置的電子裝置。
TW105103607A 2015-02-11 2016-02-03 半導體裝置及其製造方法 TWI685113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015024836 2015-02-11
JP2015-024836 2015-02-11

Publications (2)

Publication Number Publication Date
TW201640683A TW201640683A (zh) 2016-11-16
TWI685113B true TWI685113B (zh) 2020-02-11

Family

ID=56567050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103607A TWI685113B (zh) 2015-02-11 2016-02-03 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9831309B2 (zh)
JP (1) JP2016149552A (zh)
TW (1) TWI685113B (zh)
WO (1) WO2016128859A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812346B (zh) * 2021-08-31 2023-08-11 華邦電子股份有限公司 半導體儲存裝置及讀出方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR102546189B1 (ko) 2015-04-13 2023-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9917209B2 (en) 2015-07-03 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including step of forming trench over semiconductor
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6615001B2 (ja) * 2016-02-24 2019-12-04 株式会社ジャパンディスプレイ 表示装置およびその製造方法
TWI765122B (zh) * 2016-08-18 2022-05-21 日商鎧俠股份有限公司 半導體裝置
DE112018001295T5 (de) * 2017-03-13 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP2019024075A (ja) * 2017-07-24 2019-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
US10424653B1 (en) * 2018-05-21 2019-09-24 International Business Machines Corporation Vertical transport field effect transistor on silicon with defined junctions
WO2019234547A1 (ja) 2018-06-08 2019-12-12 株式会社半導体エネルギー研究所 半導体装置
JP7240833B2 (ja) * 2018-08-01 2023-03-16 日本放送協会 撮像素子
KR102527569B1 (ko) * 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법
CN116133436A (zh) * 2021-11-12 2023-05-16 联华电子股份有限公司 半导体元件及其制作方法
WO2023102698A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 晶体管装置及其制备方法、电子器件
WO2023139447A1 (ja) * 2022-01-21 2023-07-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2023156876A1 (ja) * 2022-02-17 2023-08-24 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2023166377A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 記憶装置
WO2023166379A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 半導体装置
WO2023166378A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 半導体装置
WO2023175436A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置
WO2023175437A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2023187543A1 (ja) * 2022-03-31 2023-10-05 株式会社半導体エネルギー研究所 表示装置
WO2023199159A1 (ja) * 2022-04-15 2023-10-19 株式会社半導体エネルギー研究所 半導体装置
WO2023199153A1 (ja) * 2022-04-15 2023-10-19 株式会社半導体エネルギー研究所 半導体装置
WO2023203426A1 (ja) * 2022-04-19 2023-10-26 株式会社半導体エネルギー研究所 半導体装置、記憶装置
WO2023203425A1 (ja) * 2022-04-22 2023-10-26 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2023209493A1 (ja) * 2022-04-29 2023-11-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2023218280A1 (ja) * 2022-05-13 2023-11-16 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2023227992A1 (ja) * 2022-05-27 2023-11-30 株式会社半導体エネルギー研究所 半導体装置
WO2023228004A1 (ja) * 2022-05-27 2023-11-30 株式会社半導体エネルギー研究所 半導体装置
WO2024018317A1 (ja) * 2022-07-22 2024-01-25 株式会社半導体エネルギー研究所 半導体装置
WO2024033739A1 (ja) * 2022-08-09 2024-02-15 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2024033735A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 半導体装置
WO2024033738A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2024042404A1 (ja) * 2022-08-24 2024-02-29 株式会社半導体エネルギー研究所 半導体装置
WO2024042419A1 (ja) * 2022-08-24 2024-02-29 株式会社半導体エネルギー研究所 記憶装置
CN115621324A (zh) * 2022-08-30 2023-01-17 武汉华星光电技术有限公司 半导体器件及电子器件
WO2024047487A1 (ja) * 2022-09-01 2024-03-07 株式会社半導体エネルギー研究所 記憶装置
WO2024047500A1 (ja) * 2022-09-02 2024-03-07 株式会社半導体エネルギー研究所 記憶装置、及び、記憶装置の作製方法
WO2024052773A1 (ja) * 2022-09-08 2024-03-14 株式会社半導体エネルギー研究所 半導体装置、およびその作製方法
WO2024052787A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 半導体装置
WO2024057168A1 (ja) * 2022-09-16 2024-03-21 株式会社半導体エネルギー研究所 半導体装置
WO2024057166A1 (ja) * 2022-09-16 2024-03-21 株式会社半導体エネルギー研究所 半導体装置
WO2024057167A1 (ja) * 2022-09-16 2024-03-21 株式会社半導体エネルギー研究所 記憶装置
WO2024057165A1 (ja) * 2022-09-16 2024-03-21 株式会社半導体エネルギー研究所 記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
US20110241004A1 (en) * 2010-04-05 2011-10-06 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2012174836A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd 縦型電界効果トランジスタとその製造方法及び電子機器
US20140339549A1 (en) * 2013-05-20 2014-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method for Manufacturing the Same

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03291973A (ja) * 1990-04-09 1991-12-24 Fuji Xerox Co Ltd 薄膜半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3786667B2 (ja) * 1992-11-04 2006-06-14 セイコーエプソン株式会社 アクティブマトリクス基板及び液晶表示装置
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
CN101361191A (zh) 2006-01-24 2009-02-04 株式会社理光 电子元件、电流控制装置、运算装置及显示装置
JP5428128B2 (ja) 2006-01-24 2014-02-26 株式会社リコー 電子素子、電流制御装置、演算装置及び表示装置
KR101018764B1 (ko) 2006-01-24 2011-03-07 가부시키가이샤 리코 전자 소자, 전류 제어 장치, 연산 장치 및 표시 장치
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070254402A1 (en) * 2006-04-27 2007-11-01 Robert Rotzoll Structure and fabrication of self-aligned high-performance organic fets
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009021309A (ja) * 2007-07-10 2009-01-29 Ricoh Co Ltd 電子素子及びその製造方法、並びに該電子素子を備えた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011046010A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
US20110241004A1 (en) * 2010-04-05 2011-10-06 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2012174836A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd 縦型電界効果トランジスタとその製造方法及び電子機器
US20140339549A1 (en) * 2013-05-20 2014-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method for Manufacturing the Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812346B (zh) * 2021-08-31 2023-08-11 華邦電子股份有限公司 半導體儲存裝置及讀出方法
US11775205B2 (en) 2021-08-31 2023-10-03 Winbond Electronics Corp. Semiconductor storage device and reading method

Also Published As

Publication number Publication date
WO2016128859A1 (en) 2016-08-18
JP2016149552A (ja) 2016-08-18
TW201640683A (zh) 2016-11-16
US20160233343A1 (en) 2016-08-11
US9831309B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
TWI685113B (zh) 半導體裝置及其製造方法
JP7457074B2 (ja) 半導体装置
JP6841945B2 (ja) 表示装置
JP6878539B2 (ja) 半導体装置
JP7392024B2 (ja) 半導体装置
TWI691053B (zh) 半導體裝置
JP6487268B2 (ja) 半導体装置とその作製方法、電子機器
TWI693719B (zh) 半導體裝置的製造方法
TWI638456B (zh) 半導體裝置及其製造方法
TWI781865B (zh) 半導體裝置以及其製造方法
JP6608648B2 (ja) 半導体装置及びその作製方法
JP2022068260A (ja) 半導体装置
TWI692812B (zh) 半導體裝置的製造方法
JP6694252B2 (ja) 半導体装置の作製方法
WO2015136427A1 (ja) 半導体装置
JP2016157938A (ja) 半導体装置、および半導体装置の作成方法
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器
JP6527416B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees