JP7240833B2 - 撮像素子 - Google Patents
撮像素子 Download PDFInfo
- Publication number
- JP7240833B2 JP7240833B2 JP2018145477A JP2018145477A JP7240833B2 JP 7240833 B2 JP7240833 B2 JP 7240833B2 JP 2018145477 A JP2018145477 A JP 2018145477A JP 2018145477 A JP2018145477 A JP 2018145477A JP 7240833 B2 JP7240833 B2 JP 7240833B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- light
- conversion layer
- imaging device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
カラー画像を撮像することが可能な撮像素子は、入射する光に含まれる青色光LB(ピーク波長λB=450nm)、緑色光LG(ピーク波長λG=500~540nm)、赤色光LR(ピーク波長λR=650nm)を、それぞれ個別に電気信号に変換して出力し、さらに近赤外線画像を撮像するためには、入射する光に含まれる近赤外線LIR(波長750~900nm)を、光LB,LG,LRとは別に電気信号に変換して出力する。そのために、本発明の第1実施形態に係る撮像素子10は、図1に示すように、上から順に、マイクロレンズ9を画素毎に配列したマイクロレンズアレイ(MLA)90と、画素毎に近赤外線LIRを電気信号に変換して出力する第1撮像素子11と、カラーフィルタ8r,8g,8g,8bを画素に合わせてかつ周期的に配列したカラーフィルタアレイ(CFA)80と、画素毎に光LB,LG,LRの1つを電気信号に変換して出力する第2撮像素子12と、を備える。
以下、撮像素子10の各要素について詳細に説明する。
有機光電変換膜61は、固有の波長域の光に感度を有してこれを吸収して電荷に変換し、その余の光を透過させる有機材料からなる。本実施形態に係る撮像素子10においては第1撮像素子11が近赤外線画像を撮像するために、有機光電変換膜61は、近赤外線LIRに感度を有し、可視光(光LB,LG,LR)を透過させる有機材料が適用される。このような有機材料としては、フェニレンビニレン誘導体、スクエアリリウム誘導体、ポリメチン誘導体、ナフトキノン誘導体等が挙げられる。光の入射側の第1撮像素子11に光電変換層としてこのような材料を適用することにより、第2撮像素子12が可視光を受光することができる。有機光電変換膜61は、膜厚が50nm以上であることが好ましく、光吸収極大波長での吸収率が90%以上、すなわち吸光度A(A=-log(I/I0)、(I/I0:透過率))が1.0以上であることが好ましい。一方で、第1撮像素子11の全体の厚さが厚過ぎないことが好ましいので、有機光電変換膜61の膜厚が1μm以下であることが好ましい。
画素電極51と対向電極52は有機光電変換膜61の両面に接続される一対の電極である。画素電極51は、撮像素子10の画素毎に区画、離間したパターンに形成され、第1回路層21のトランジスタ(図3のトランジスタT1、図4のトランジスタT3)に電気的に接続する。対向電極52は、全面に形成され、外部の電源やGNDに接続する。画素電極51および対向電極52は、必要な導電性が得られる膜厚以上に形成され、具体的には、それぞれの膜厚が1~100nmであることが好ましい。
第1回路層21は、TFT構造を有し、一例として図2に示すように、半導体層2と、ゲート絶縁膜43と、絶縁膜44と、ゲート電極31と、ソース・ドレイン電極32と、水平信号線(図3および図4に示す画素選択線SL、リセット選択線RL)および垂直信号線(図3および図4に示す読出線OL、VDD電源配線、VRST電源配線)と、保護膜45と、を備える。第1回路層21は、これらの各要素について、後記製造方法で説明するように、材料を成膜し、エッチングでパターニングして形成される。第1回路層21は、画素毎に少なくとも一部の領域が光LB,LG,LRを透過する構造とし、より高い面積率でこれらの光を透過することが好ましい。また、第1回路層21は、厚さが最大1μm以下であることが好ましい。そのために、保護膜45等は、必要な絶縁性等を確保できる程度の膜厚として、過剰に厚く形成しないことが好ましい。なお、図2、および後記のその他断面図においては、第1撮像素子11は、半導体層2等を有するTFT構造を形成された部分の断面を示す。
保護膜46は、第1撮像素子11の対向電極52を保護する絶縁膜であり、また、必要に応じて、当該保護膜46の表面を平坦な面とするための平坦化膜である。本実施形態に係る撮像素子10においては、有機光電変換膜61およびその上の対向電極52が均一な膜厚で形成されているため、第1回路層21および画素電極51の表面(有機光電変換膜61に対面する側の面)の凹凸が対向電極52の表面に持ち越されている。そのため、保護膜46は、この凹凸に対応して厚さが不均一に形成される。保護膜46は、有機光電変換膜61の対向電極52を挟んだ上に成膜されるため、対向電極52と同様、150℃以下の低温で成膜可能な、可視~近赤外領域の光を透過する材料で形成される。具体的には、SiO2,SiN,Al2O3,TiO2等の無機材料が挙げられ、これらの材料を2種以上積層してもよい。あるいは、ポリシラン、ポリビニルカルバゾール、ポリイミド、ポリパラキシレンビニレン等の樹脂材料で形成することができる。保護膜46は、膜厚が0.1μm以上であることが好ましく、成膜後にCMP(化学機械研磨:Chemical Mechanical Polishing)法で表面を平滑に加工されて形成される場合には、最小で1μm以上であることが好ましい。一方で、マイクロレンズアレイ90から第2撮像素子12のフォトダイオード72までの距離を抑えるために、膜厚が最大で3μm以下であることが好ましく、2μm以下であることがより好ましい。
Si基板70は、第2回路部22のトランジスタT1,T2,T3,T4を構成するトランジスタ71、およびフォトダイオード72の材料であり、これらを形成するための土台である。本実施形態では、トランジスタ71がMOSFETで形成されるため、Si基板70は、単結晶シリコン基板を材料とすることが好ましく、ここでは、フォトダイオード72の構成に対応して、p型Si基板(p-sub)を適用する。また、第2撮像素子12が裏面照射型CMOSイメージセンサであることから、Si基板70は、下側(光の入射側の反対側)の表層にトランジスタ71が形成され、裏面からの研削により厚さが数μm~数十μmに薄化され、研削された裏面が上に向けられている。
フォトダイオード72は、Si基板70に形成された埋込みフォトダイオード(Pinned Photodiode)である。Siは、可視~赤外領域を含む広い分光感度を有するので、第2撮像素子12は、いずれの波長域の光(LB,LG,LR,LIR)も電荷に変換することができる。撮像素子10においては、近赤外線LIRが有機光電変換膜61に吸収されているので、フォトダイオード72は可視光(光LB,LG,LR)を入射されて受光する。可視光のうちSiに最も深く進入する赤色光LRを受光するために、フォトダイオード72は、Si基板70の上面(カラーフィルタアレイ80との界面)から少なくとも3μm程度の深さの領域に形成される。本実施形態では、p型のSi基板70において下から順に、n-エピタキシャル層(図中、「n-epi」)70n、p-エピタキシャル層(図中、「p-epi」)70pが積層されたnp二重エピタキシャル基板でフォトダイオード72が形成される。また、Si基板70は、n-エピタキシャル層70n内に、画素毎に当該画素を囲うようにpウェル(図中、「p-well」)71pが形成されている。フォトダイオード72はさらに、Si基板70の下側表層に、n-エピタキシャル層70nのpウェル71pに囲われた領域を覆うn+拡散層(図中、「n+」)72n、およびn+拡散層72nに積層されたp+拡散層(図中、「p+」)72pを備える。また、Si基板70のp+層(図中、「p-sub」)70sは、フォトダイオード72のアノードとして、GNDに接続されるため、撮像素子10の周縁部において、Si基板70の上面に接続する電極(図示省略)が形成されている。
トランジスタ71は、Si基板70に形成されたpウェル71p、pウェル71p内に形成されたn+拡散層(図中、「n+」)71n、およびSi基板70の下面に薄い酸化膜(ゲート酸化膜)を挟んで形成されたpoly-Si膜からなるゲート71gからなる。さらに、pウェル71p内には、pウェル71pをGND(0V)に電気的に接続するためのp+拡散層(図示省略)が形成されている。そして、ゲート71g、n+拡散層71n、およびp+拡散層には、配線33が接続される。なお、図2においては、第2回路部22の一部の、n型MOS(NMOS)からなるトランジスタを示す。p型MOS(PMOS)は、pウェル71p内にnウェル(n-well)を形成し、このnウェル内にさらにp+拡散層を形成して、トランジスタのソース、ドレインとする。
カラーフィルタアレイ80は、画素別に固有の波長域の光を入射させるために設けられる。本実施形態に係る撮像素子10において、第2撮像素子12は、光LB,LG,LRを個別の電気信号として出力するが、フォトダイオード72が可視~赤外領域の光に感度を有する。一方、近赤外線LIRは、有機光電変換膜61に吸収されているので、第2撮像素子12には入射しない。そのために、カラーフィルタアレイ80は、それぞれ、赤色光LR、緑色光LG、青色光LBの一つを透過して、少なくとも可視領域におけるその余の光を遮光するカラーフィルタ8r,8g,8bを、画素毎に配列する。ここでは、図1に示すように、2×2に配列した4画素の対角上の2画素にカラーフィルタ8g,8gを、残りに1画素ずつカラーフィルタ8r,8bを、それぞれ配列したベイヤー配列とする。さらに、カラーフィルタ8r,8g,8bは、第2撮像素子12の耐熱温度以下で形成され、かつ上に半導体層2を形成されるための耐熱性を有するように、可視光の透過率の高い無機材料からなる。このようなカラーフィルタ8r,8g,8bは、フォトニック結晶構造による公知の光学フィルタを適用することができる。以下、カラーフィルタ8r,8g,8bについて、いずれか特定しない場合にはカラーフィルタ8と称して説明する。
層間膜42は、第1撮像素子11とカラーフィルタアレイ80の間に設けられて第1回路層21の下地となる絶縁膜であり、必要に応じて、カラーフィルタアレイ80の上面のカラーフィルタ8r,8g,8b間の段差を平坦化する。層間膜42は、カラーフィルタアレイ80と同様、上に半導体層2を形成されるための耐熱性を有し、また、光LB,LG,LRを透過するように、絶縁層41等と同様の無機絶縁材料で形成することができる。層間膜42の膜厚は、0.1μm以上であることが好ましく、一方で、マイクロレンズアレイ90から第2撮像素子12のフォトダイオード72までの距離を抑えるために、最大で3μm以下であることが好ましく、2μm以下であることがより好ましい。また、層間膜42は、成膜後にCMP法で表面を平坦化される場合には、加工し易いSiO2が好ましく、また、カラーフィルタアレイ80との合計の厚さが最小で1μm以上であることが好ましい。
マイクロレンズアレイ90は、第1撮像素子11および第2撮像素子12のそれぞれの受光部(開口部)に光を効率的に入射して感度を向上させるために設けられる。第1撮像素子11の受光部は、有機光電変換膜61における、画素電極51の直上の領域であり、第2撮像素子12の受光部はフォトダイオード72である。なお、第1撮像素子11および第2撮像素子12は、それぞれ画素の中央部を受光部とする。本実施形態に係る撮像素子10においては、各画素のフォトダイオード72に集光されるように、上面が略球面の凸レンズ形状のマイクロレンズ9を画素毎に備える。マイクロレンズ9の形状は、マイクロレンズ9からフォトダイオード72の受光面までの距離、第1撮像素子11における第1回路層21の信号線等で遮光される領域、第2撮像素子12の開口率等に応じて設計され、可視~近赤外領域の光の透過率の高い樹脂や無機材料で形成される。また、マイクロレンズアレイ90は、最薄部であるマイクロレンズ9の端における厚さが1μm以下であることが好ましい。
本発明の第1実施形態に係る撮像素子の製造方法について、図6を参照して説明する。本実施形態に係る撮像素子10は、第2撮像素子12を形成する第2撮像素子形成工程(下部撮像手段形成工程)S10と、カラーフィルタアレイ80を形成する層内カラーフィルタアレイ形成工程S20と、第1撮像素子11を形成する第1撮像素子形成工程(上部撮像手段形成工程)S40と、マイクロレンズアレイ90を形成するマイクロレンズアレイ形成工程S32と、を行って得られる。
第2撮像素子形成工程S10は、Si基板70にトランジスタ71およびフォトダイオード72を形成し、その上に配線33および配線33間の絶縁層41を形成するシリコン処理工程S11と、Si基板70の裏面を研削して薄化する裏面研削工程S12と、を行う。第2撮像素子形成工程S10は、裏面照射型CMOSイメージセンサの公知の製造方法を適用することができる(例えば、特許文献2参照)。
層内カラーフィルタアレイ形成工程S20は、Si基板70の研削された裏面上に、カラーフィルタアレイ80を形成する。まず、全面に、低屈折率層82としてSiO2を、高屈折率層81としてSiNを、それぞれ所定の厚さで交互に2回ずつスパッタ法等により成膜して、計4層に積層する。次に、高屈折率層81上のカラーフィルタ8r,8bを形成するそれぞれの領域に、欠陥層83,83を互いに異なる膜厚で形成する。一例として、膜厚の厚いカラーフィルタ8bの欠陥層83を2回に分けて成膜する。まず、全面にSiO2を、カラーフィルタ8r,8bの欠陥層83の膜厚差の厚さに成膜する。SiO2膜の上にカラーフィルタ8bを形成する領域を覆うレジストマスクを形成し、例えば反応性イオンエッチング(RIE)のようなエッチング選択性の高いエッチングで、SiN膜(高屈折率層81)をエッチングストッパ膜として、SiO2膜を完全に除去する。レジストマスクを除去し、SiO2をカラーフィルタ8rの欠陥層83の膜厚に成膜する。SiO2膜の上にカラーフィルタ8gを形成する領域を空けたレジストマスクを形成し、再びSiO2膜を完全に除去して、レジストマスクを除去する。これにより、2通りの膜厚の欠陥層83,83が形成される。この上に、SiN、SiO2、SiNを順次成膜して積層し、カラーフィルタアレイ80が得られる。
第1撮像素子形成工程S40は、カラーフィルタアレイ80上に層間膜42を形成して平坦な表面とする層間膜形成工程S41と、層間膜42上に薄膜トランジスタで第1回路層21を形成する薄膜トランジスタ形成工程S42と、透明電極膜で所定の領域に画素電極51を形成する画素電極形成工程S43と、有機光電変換膜61を形成する光電変換膜形成工程S44と、有機光電変換膜61に透明電極膜を積層して対向電極52を形成する対向電極成膜工程S45と、対向電極52上に保護膜46を成膜する保護膜形成工程S46と、を行う。
マイクロレンズアレイ形成工程S32は、150℃以下の低温で形成する方法として、例えばエッチバック法を適用することができる。保護膜46上に、マイクロレンズアレイ90の材料として樹脂材料を塗布または無機材料をスパッタ法等で成膜して、透明な膜を形成する。この透明膜上に、マイクロレンズアレイ90と同じ凹凸形状の表面のレジストマスクを形成する。詳しくは、ポジレジストに、光の透過量を連続的に変化させたフォトマスク(グレースケールマスク)でハーフ露光することにより、現像で表層を溶解させて凹凸形状を形成する。または光ナノインプリント法で形成することができ、透明膜上に塗布した紫外線硬化樹脂に、石英やアクリル等からなる金型(モールド)を押し付けて前記凹凸形状を転写し、金型の上から紫外線を照射して硬化させた後、金型を離型する。形成したマスクの上から、異方性エッチングを行って、マスクを完全に除去し、さらにその下の透明膜を部分的に除去する。これにより、エッチング前のマスクの表面の凹凸形状が透明膜の表面に転写されて、マイクロレンズアレイ90が形成される。また、マイクロレンズアレイ90は、紫外線硬化樹脂で、マスクを使用せず直接に光ナノインプリント法によって形成することもできる。また、インクジェットプリンタ等のノズルから樹脂材料を画素毎に滴下して、表面張力で凸レンズ形状とし、硬化させてもよい(インクジェット法)。
マイクロレンズアレイ90をガラス等の透明基板(図示せず)上に形成して、透明基板を上に向けて第1撮像素子11(保護膜46)上に貼り付けてもよい。このような構成によれば、マイクロレンズアレイ形成工程S32において、有機光電変換膜61の耐熱温度に制約されない。したがって、例えば、マイクロレンズアレイ90をエッチバック加工するためのレジストマスクを、レジストを画素毎に円柱形状にパターン露光した後に200℃程度に加熱して溶融させること(リフロー)により凸レンズ形状に変形させて形成することができる。あるいは、マイクロレンズアレイ90を、感光性樹脂で直接に、パターン露光とリフローにより成形することができる(溶融法)。また、マイクロレンズアレイ90を、熱硬化樹脂で、熱ナノインプリント法や射出成形により形成することができる。
第2撮像素子は表面照射型CMOSイメージセンサであってもよく、Si基板の裏面を研削する必要がないので工程を削減することができる。一方で、表面照射型CMOSイメージセンサは、裏面照射型CMOSイメージセンサと比較して、Si基板の表層にフォトダイオードと共にトランジスタが形成されていることにより開口率が低いので、感度を確保するためにマイクロレンズアレイが必要となる。しかし、第2撮像素子の入射側に配線(信号線)が設けられるので、最上層のマイクロレンズアレイからフォトダイオードの受光面までの距離が長く、特に画素サイズが小さいと、撮像可能な光の入射角の範囲が狭くなる。そこで、表面照射型CMOSイメージセンサを備える撮像素子を以下の構成とする。以下、第2実施形態に係る撮像素子について説明する。第1実施形態およびその変形例と同じ要素については同じ符号を付し、説明を省略する。
Si基板70Aは、第2回路部22のトランジスタ71およびフォトダイオード72Aの材料であり、これらを形成するための土台である。本実施形態では、フォトダイオード72Aの構成に対応して、n型Si基板(n-sub)を適用する。
フォトダイオード72Aは、Si基板70Aに形成された埋込みフォトダイオードであり、Si基板70Aのpウェル71p内に形成されたn+拡散層(図中、「n+」)、およびこのn+拡散層に積層したp+拡散層(図中、「p+」)を備える。撮像素子10Aにおいては、第1実施形態と同様に、フォトダイオード72Aは、光LB,LG,LRを入射されて受光するため、Si基板70Aの上面から少なくとも3μm程度の深さの領域に形成される。また、第2撮像素子12Aが表面照射型CMOSイメージセンサで、Si基板70Aの光の入射側寄りの表層にトランジスタ71を形成されているので、画素に占めるフォトダイオード72Aの面積(開口率)が大きくなるように、フォトダイオード72Aおよびトランジスタ71のレイアウトを設計されることが好ましい。
第2回路部22のトランジスタ71は、第1実施形態で説明した通り、Si基板70Aに形成されたpウェル71p、pウェル71p内に形成されたn+拡散層71n、およびSi基板70Aの上面にゲート酸化膜を挟んで形成されたゲート71gからなる。そして、ゲート71gおよびn+拡散層71nには、配線33Aが接続される。また、pウェル71p内に、GNDに配線33Aで電気的に接続するためのp+拡散層(図示省略)が形成されている。なお、図7においては、第2回路部22の一部のトランジスタおよび配線を示す。
マイクロレンズアレイ90Aは、第2撮像素子12Aのフォトダイオード72Aに光を効率的に入射して感度を向上させるために設けられる。マイクロレンズアレイ90Aは、第1実施形態のマイクロレンズアレイ90と同様に、凸レンズ形状のマイクロレンズ9を画素毎に備える。マイクロレンズアレイ90Aは、上に第1撮像素子11を形成されるために、カラーフィルタアレイ80と同様に、第2撮像素子12Aの耐熱温度以下で形成され、かつ上に半導体層2を形成されるための耐熱性を有するように、無機材料からなる。また、マイクロレンズアレイ90Aは、高屈折率層91とその上を被覆する低屈折率層92とからなる。高屈折率層91は、マイクロレンズアレイ90Aの本体であり、マイクロレンズアレイ90と同様の形状で上面に凹凸を有する。低屈折率層92は、高屈折率層91よりも屈折率が低く、高屈折率層91の上面を被覆して表面を平坦化するために設けられる。高屈折率層91および低屈折率層92は、それぞれカラーフィルタアレイ80の高屈折率層81および低屈折率層82と同様の材料を適用することができ、低屈折率層92はCMP法で平坦化され易いSiO2が好ましい。低屈折率層92の膜厚は、0.1μm以上であることが好ましく、3μm以下であることが好ましく、2μm以下であることがより好ましい。また、マイクロレンズアレイ90Aの全体の厚さは、1μm以上であることが好ましい。
本発明の第2実施形態に係る撮像素子の製造方法について、図8を参照して説明する。本実施形態に係る撮像素子10Aは、第2撮像素子12Aを形成する第2撮像素子形成工程(下部撮像手段形成工程)S10Aと、カラーフィルタアレイ80を形成する層内カラーフィルタアレイ形成工程S20と、マイクロレンズアレイ90Aを形成するマイクロレンズアレイ形成工程S31と、第1撮像素子11を形成する第1撮像素子形成工程(上部撮像手段形成工程)S40と、を行って得られる。以下、第1実施形態と異なる工程について詳細に説明する。
第2撮像素子形成工程S10Aは、シリコン処理工程S11Aのみを行う。シリコン処理工程S11Aは、第1実施形態のシリコン処理工程S11(図6参照)と同様に、Si基板70Aに第2回路部22のトランジスタ71およびフォトダイオード72Aを形成し、その上に配線33Aおよび絶縁層41を形成する。
層内カラーフィルタアレイ形成工程S20は、カラーフィルタアレイ80をSi基板70Aの表側の絶縁層41上に形成すること以外は、第1実施形態で説明した通りである。また、配線33AがCuで形成されている場合、第2撮像素子12Aの耐熱温度は350℃程度となるので、この温度を超えない処理条件で行う。
マイクロレンズアレイ形成工程S31は、高屈折率層91を、第1実施形態のマイクロレンズアレイ形成工程S32と同様にエッチバック法で形成する。例えばSiNをスパッタ法等で成膜し、その上に表面に凹凸を有するレジストマスクを形成し、異方性エッチングを行ってSiN膜の表面にレジストマスクの凹凸形状を転写する(エッチバック法)。本実施形態では、第2撮像素子12Aの耐熱温度以下の範囲で高温処理が可能であるので、レジストマスクの表面の凹凸をリフローで成形することができる。
第1撮像素子形成工程S40は、層間膜形成工程S41で、層間膜42に代えてマイクロレンズアレイ90Aの低屈折率層92を形成すること以外は、第1実施形態で説明した通りである。また、第2撮像素子12Aの耐熱温度以下で形成する(特に、薄膜トランジスタ形成工程S42の半導体層2の成膜またはアニール処理)。
撮像素子10Aは、第1実施形態と同様に、カラーフィルタアレイ80上を層間膜42で平坦化して、その上にマイクロレンズアレイ90Aを形成してもよい。また、撮像素子10Aは、最上層すなわち第1撮像素子11の上にさらに、マイクロレンズ9を配列したマイクロレンズアレイ90を備えてもよい(図示せず)。第1実施形態に係る撮像素子10のように、第1撮像素子11の上側にマイクロレンズアレイ90を設けることにより、赤外線画像の感度が向上する。また、マイクロレンズアレイ90Aを、カラーフィルタアレイ80の下に、すなわち第2撮像素子12Aのすぐ上に設けてもよい。マイクロレンズアレイ90Aは、カラーフィルタアレイ80の下に設けられることにより、フォトダイオード72Aまでの距離を短縮されてフォトダイオード72Aへの集光効率がいっそう向上する。すなわち、本発明の第2実施形態の変形例に係る撮像素子10Bは、図9に示すように、上から順に、マイクロレンズアレイ90と、第1撮像素子11と、層間膜42と、カラーフィルタアレイ80と、マイクロレンズアレイ90Aと、第2撮像素子12Aと、を備える。以下、第2実施形態の変形例に係る撮像素子について説明する。第1実施形態および第2実施形態と同じ要素については同じ符号を付し、説明を省略する。
カラーフィルタは、顔料等を含有する有機材料を適用して簡易にパターン形成することもできる。このようなカラーフィルタは、可視光における特定の波長域の光と共に赤外線を透過させるものが多く、近赤外線画像を撮像する第1撮像素子の上に設けることができる。以下、第3実施形態に係る撮像素子について説明する。第1実施形態および第2実施形態と同じ要素については同じ符号を付し、説明を省略する。
カラーフィルタアレイ80Aは、第1、第2実施形態のカラーフィルタアレイ80(図1参照)と同様に、画素別に固有の波長域の光を入射させるために設けられ、カラーフィルタ8r,8g,8g,8bを配列してなる。本実施形態に係る撮像素子10Cにおいては、カラーフィルタアレイ80Aが第1撮像素子11の上に設けられるため、カラーフィルタ8r,8g,8bは、それぞれ、可視光のうちの赤色光LR、緑色光LG、青色光LBの一つを透過してその余の光を遮光すると共に、少なくとも一種が近赤外線LIRを透過するものとし、3種すべてが近赤外線LIRを透過することが好ましく、さらにその透過率がより高いことが好ましい。このようなカラーフィルタアレイ80Aのカラーフィルタ8r,8g,8bは、それぞれ赤、緑、青の各色の顔料や染料等の着色材を、可視~近赤外領域の光を透過する樹脂に分散させたもので形成される。具体的には、公知のカラーフィルタ材料である、感光性樹脂に顔料を分散させたカラーレジストや、インクジェット用インクを適用することができるが、ベーク(プリベーク、ポストベーク)温度や乾燥温度等が150℃以下の材料を選択する。カラーフィルタ8r,8g,8bの厚さは、必要とする透過する光の波長域の幅や感度が得られるように設計されるが、より薄いことが好ましい。具体的には、厚さ1.5μm以下が好ましく、1μm以下がさらに好ましく、このような厚さに形成される材料を選択する。また、カラーフィルタアレイ80Aは、カラーフィルタ8r,8g,8bで厚さが異なっていてもよく、この場合には、必要に応じて表面を透明な樹脂膜で被覆して平坦化される。
本発明の第3実施形態に係る撮像素子の製造方法について、図11を参照して説明する。本実施形態に係る撮像素子10Cは、第2撮像素子12を形成する第2撮像素子形成工程(下部撮像手段形成工程)S10と、第1撮像素子11を形成する第1撮像素子形成工程(上部撮像手段形成工程)S40と、カラーフィルタアレイ80Aを形成するカラーフィルタアレイ形成工程S50と、マイクロレンズアレイ90を形成するマイクロレンズアレイ形成工程S32と、を行って得られる。
カラーフィルタアレイ80Aは、例えばレジスト法(フォトリソグラフィ法)で形成することができる。赤色の顔料を含有するカラーレジストを保護膜46上の全面に塗布し、フォトマスク(レチクル)を介してカラーフィルタ8rを形成する領域に紫外線を照射する(パターン露光)。露光領域外のカラーレジストを現像液で除去し(現像)、熱処理でカラーレジストを硬化して(ポストベーク)カラーフィルタ8rを形成する。同様に塗布からポストベークまでの工程をさらに2回行ってカラーフィルタ8b,8gを順次形成し、カラーフィルタアレイ80Aが得られる。さらに、必要に応じて、透明な樹脂材料を全面に塗布して、表面を平坦化してもよい。なお、カラーフィルタ8r,8g,8bを形成する順序は、特に規定されない。また、インクジェットプリンタでカラーフィルタ8r,8g,8bの材料となる各色のインクを印刷して、カラーフィルタアレイ80Aを形成することもできる(インクジェット法)。
本実施形態に係る撮像素子10Cは、第2撮像素子12に代えて表面照射型CMOSイメージセンサである第2撮像素子12Aを備えてもよく、さらに、画素が小さい場合には、第2撮像素子12Aのすぐ上にマイクロレンズアレイ90Aを備えることが好ましい。すなわち、上から順に、マイクロレンズアレイ90と、カラーフィルタアレイ80Aと、第1撮像素子11と、マイクロレンズアレイ90Aと、第2撮像素子12Aと、を備える。この撮像素子(図示せず)は、第2実施形態の変形例に係る撮像素子10B(図10参照)について、カラーフィルタアレイ80を第1撮像素子11の下から上に配置を替えると共に、カラーフィルタアレイ80Aに置き換えたものである。
第1、第2、第3実施形態では、下側の第2撮像素子が光電変換層としてSiフォトダイオードを備えるが、可視領域全体に感度を有しかつ耐熱性を有する材料であればこれに限られない。以下、第4実施形態に係る撮像素子について説明する。第1~第3実施形態と同じ要素については同じ符号を付し、説明を省略する。
第2撮像素子12Bは、上下面を画素電極53と対向電極34に挟まれた無機光電変換膜(第2の光電変換層)62、第2回路層(第2の読出回路)22B、および第2回路層22Bの下に絶縁膜47を備える。すなわち、第2撮像素子12Bは、下から順に、対向電極34、無機光電変換膜62、画素電極53、絶縁膜47、第2回路層22Bを備える。第2撮像素子12Bを構成するこれらの要素はいずれも、耐熱温度が、第1撮像素子11、特に第1回路層21の半導体層2の形成温度以上で、具体的には300℃超、好ましくは350℃以上とする。第2撮像素子12Bは、第1撮像素子11とは逆に無機光電変換膜62の上に第2回路層22Bを配置した構成であり、このような構成とすることで、無機光電変換膜62に高温(例えば500℃以上)で形成される材料を適用することができる。
基板40は、第2撮像素子12Bを形成するための土台であり、無機光電変換膜62の形成時の温度に対する耐熱性を有する公知の基板材料からなり、例えば高耐熱ガラス基板が適用される。
本発明の第4実施形態に係る撮像素子の製造方法について、図14を参照して説明する。本実施形態に係る撮像素子10Eは、第2撮像素子12Bを形成する第2撮像素子形成工程(下部撮像手段形成工程)S10Bと、カラーフィルタアレイ80を形成する層内カラーフィルタアレイ形成工程S20と、第1撮像素子11を形成する第1撮像素子形成工程(上部撮像手段形成工程)S40と、を行って得られる。すなわち、本発明の第1実施形態に係る撮像素子の製造方法(図6参照)について、第2撮像素子形成工程S10を置き換え、また、マイクロレンズアレイ形成工程S32を除いた手順である。層内カラーフィルタアレイ形成工程S20および第1撮像素子形成工程S40は、第1実施形態で説明した通りである。以下に、第2撮像素子形成工程S10Bについて説明する。
第2撮像素子形成工程S10Bは、基板40上に金属膜を成膜して対向電極34を形成する対向電極成膜工程S13と、対向電極34上に無機光電変換膜62を形成する光電変換膜形成工程S14と、透明電極膜で所定の領域に画素電極53を形成する画素電極形成工程S15と、無機材料を成膜して絶縁膜47を形成する絶縁膜成膜工程S16と、薄膜トランジスタで第2回路層22Bを形成する薄膜トランジスタ形成工程S17と、層間膜48を形成して平坦な表面とする層間膜形成工程S18と、を行う。
第2撮像素子12Bは、第1実施形態等の第2撮像素子12と同様に、MOSFETで形成された第2回路部22を備えてもよい。この場合には、Si基板にトランジスタ71を形成し、Si基板の上に配線33および絶縁層41を形成し、さらにトランジスタ71と電気的に接続する画素電極を表面に露出させて形成する。このSi基板を、基板40上に形成した無機光電変換膜62に貼り合わせた後、基板40を剥離する。そして、無機光電変換膜62の基板40を剥離された面に透明電極材料を成膜して、対向電極とする。そして、この対向電極の側を上として、第1撮像素子11を形成する。
11,11A 第1撮像素子
12,12A,12B 第2撮像素子
21 第1回路層(第1の読出回路)
22 第2回路部(第2の読出回路)
22B 第2回路層(第2の読出回路)
2 半導体層
31 ゲート電極
32 ソース電極、ドレイン電極
33,33A 配線
34 対向電極
40 基板
41 絶縁層
42,48 層間膜
43 ゲート絶縁膜
44 絶縁膜
45 保護膜
46 保護膜
47 絶縁膜
51,53 画素電極
52 対向電極
61 有機光電変換膜(第1の光電変換層)多結晶光電変換膜
61A 多結晶光電変換膜(第1の光電変換層)
62 無機光電変換膜(第2の光電変換層)
70,70A Si基板
70n n-エピタキシャル層
70p p-エピタキシャル層
70s p+層
71 トランジスタ
71g ゲート
71n n+拡散層
71p pウェル
72,72A フォトダイオード(第2の光電変換層)
72n n+拡散層
72p p+拡散層
80,80A カラーフィルタアレイ
81 高屈折率層
82 低屈折率層
83 欠陥層
8r,8g,8b カラーフィルタ
90,90A マイクロレンズアレイ
9 マイクロレンズ
91 高屈折率層
92 低屈折率層
S10,S10A,S10B 第2撮像素子形成工程(下部撮像手段形成工程)
S11,S11A シリコン処理工程
S12 裏面研削工程
S13 対向電極成膜工程
S14 光電変換膜形成工程
S15 画素電極形成工程
S16 絶縁膜成膜工程
S17 薄膜トランジスタ形成工程
S18 層間膜形成工程
S20 層内カラーフィルタアレイ形成工程
S31,S32 マイクロレンズアレイ形成工程
S40 第1撮像素子形成工程(上部撮像手段形成工程)
S41 層間膜形成工程
S42 薄膜トランジスタ形成工程
S43 画素電極形成工程
S44 光電変換膜形成工程
S45 対向電極成膜工程
S46 保護膜形成工程
S50 カラーフィルタアレイ形成工程
Claims (10)
- 1以上の波長域の光を吸収して電荷に変換し、かつ前記波長域と異なる1以上の波長域の光を透過させる第1の光電変換層と、前記第1の光電変換層が変換した電荷を電気信号として出力させる第1の読出回路と、前記第1の光電変換層を透過した1以上の波長域の光を吸収して電荷に変換する第2の光電変換層と、を上から順に備え、さらに前記第2の光電変換層が変換した電荷を電気信号として出力させる第2の読出回路を前記第1の読出回路よりも下方に備え、複数の波長域を含む光を上から入射される撮像素子であって、
前記第1の光電変換層は、耐熱温度が300℃未満の材料を含有し、両面を透明電極膜で挟まれ、
前記第1の読出回路は、電子移動度が5cm 2 /V・s以上の半導体材料で形成された薄膜トランジスタを備え、
前記第2の光電変換層は、耐熱温度が300℃以上の材料からなり、
前記第1の光電変換層の受光面から前記第2の光電変換層の受光面までの距離が10μm以下であることを特徴とする撮像素子。 - 1以上の波長域の光を吸収して電荷に変換し、かつ前記波長域と異なる1以上の波長域の光を透過させる第1の光電変換層と、前記第1の光電変換層が変換した電荷を電気信号として出力させる第1の読出回路と、マイクロレンズアレイと、前記第1の光電変換層を透過した1以上の波長域の光を吸収して電荷に変換する第2の光電変換層と、を上から順に備え、さらに前記第2の光電変換層が変換した電荷を電気信号として出力させる第2の読出回路を前記マイクロレンズアレイよりも下方に備え、複数の波長域を含む光を上から入射される撮像素子であって、
前記第1の光電変換層は、耐熱温度が300℃未満の材料を含有し、両面を透明電極膜で挟まれ、
前記第1の読出回路は、電子移動度が5cm 2 /V・s以上の半導体材料で形成された薄膜トランジスタを備え、
前記第2の光電変換層は、耐熱温度が300℃以上の材料からなることを特徴とする撮像素子。 - 前記第1の光電変換層は、有機材料を含有することを特徴とする請求項1または請求項2に記載の撮像素子。
- 前記第1の光電変換層は、近赤外線を吸収することを特徴とする請求項3に記載の撮像素子。
- 前記第1の光電変換層は、結晶セレンを含有することを特徴とする請求項1または請求項2に記載の撮像素子。
- 前記第2の読出回路は、結晶シリコンを含むことを特徴とする請求項1ないし請求項5のいずれか一項に記載の撮像素子。
- 前記第2の光電変換層は、結晶シリコンを含むことを特徴とする請求項6に記載の撮像素子。
- 前記第2の光電変換層よりも上方に、前記第2の光電変換層が吸収する波長域の光を透過するカラーフィルタを備えることを特徴とする請求項1ないし請求項7のいずれか一項に記載の撮像素子。
- 前記第2の光電変換層は2以上の波長域の光を吸収し、
前記カラーフィルタは、前記第2の光電変換層が吸収する光のうちの固有の1波長域の光を透過しその余を吸収する2種類以上を周期的に配列して備えることを特徴とする請求項8に記載の撮像素子。 - 前記第1の光電変換層は2以上の波長域の光を吸収し、
前記カラーフィルタは、前記第1の光電変換層の上に設けられ、前記第1の光電変換層が吸収する光のうちの固有の1波長域の光を透過しその余を吸収する2種類以上を周期的に配列して備えることを特徴とする請求項8に記載の撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018145477A JP7240833B2 (ja) | 2018-08-01 | 2018-08-01 | 撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018145477A JP7240833B2 (ja) | 2018-08-01 | 2018-08-01 | 撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020021855A JP2020021855A (ja) | 2020-02-06 |
JP7240833B2 true JP7240833B2 (ja) | 2023-03-16 |
Family
ID=69588768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018145477A Active JP7240833B2 (ja) | 2018-08-01 | 2018-08-01 | 撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7240833B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111524916A (zh) * | 2020-04-28 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 光电转换器件及其制作方法、显示装置 |
JP2022049487A (ja) | 2020-09-16 | 2022-03-29 | ソニーグループ株式会社 | 固体撮像装置及び電子機器 |
JPWO2022059525A1 (ja) | 2020-09-16 | 2022-03-24 | ||
WO2022059515A1 (ja) | 2020-09-16 | 2022-03-24 | ソニーグループ株式会社 | 固体撮像装置及び認識システム |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081254A (ja) | 2007-09-26 | 2009-04-16 | Fujifilm Corp | 固体撮像装置及びその製造方法 |
JP2009259872A (ja) | 2008-04-11 | 2009-11-05 | Rohm Co Ltd | 光電変換装置およびその製造方法、および固体撮像装置 |
JP2009272620A (ja) | 2008-05-09 | 2009-11-19 | Samsung Electronics Co Ltd | 積層型イメージセンサー |
JP2011114326A (ja) | 2009-11-30 | 2011-06-09 | Sony Corp | 接合基板の製造方法、接合基板、固体撮像装置の製造方法、固体撮像装置並びにカメラ |
JP2012084649A (ja) | 2010-10-08 | 2012-04-26 | Nippon Hoso Kyokai <Nhk> | 積層型撮像素子 |
JP2013062382A (ja) | 2011-09-13 | 2013-04-04 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2016149552A (ja) | 2015-02-11 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
WO2016208326A1 (ja) | 2015-06-25 | 2016-12-29 | ソニー株式会社 | 光電変換素子、撮像素子、積層型撮像素子及び撮像装置 |
JP2017208496A (ja) | 2016-05-20 | 2017-11-24 | ソニー株式会社 | 固体撮像装置、及び、電子機器 |
JP2017212711A (ja) | 2015-06-23 | 2017-11-30 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
JP2017157816A5 (ja) | 2016-09-30 | 2019-10-31 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6780421B2 (ja) * | 2016-03-01 | 2020-11-04 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法 |
-
2018
- 2018-08-01 JP JP2018145477A patent/JP7240833B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081254A (ja) | 2007-09-26 | 2009-04-16 | Fujifilm Corp | 固体撮像装置及びその製造方法 |
JP2009259872A (ja) | 2008-04-11 | 2009-11-05 | Rohm Co Ltd | 光電変換装置およびその製造方法、および固体撮像装置 |
JP2009272620A (ja) | 2008-05-09 | 2009-11-19 | Samsung Electronics Co Ltd | 積層型イメージセンサー |
JP2011114326A (ja) | 2009-11-30 | 2011-06-09 | Sony Corp | 接合基板の製造方法、接合基板、固体撮像装置の製造方法、固体撮像装置並びにカメラ |
JP2012084649A (ja) | 2010-10-08 | 2012-04-26 | Nippon Hoso Kyokai <Nhk> | 積層型撮像素子 |
JP2013062382A (ja) | 2011-09-13 | 2013-04-04 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2016149552A (ja) | 2015-02-11 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
JP2017212711A (ja) | 2015-06-23 | 2017-11-30 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
WO2016208326A1 (ja) | 2015-06-25 | 2016-12-29 | ソニー株式会社 | 光電変換素子、撮像素子、積層型撮像素子及び撮像装置 |
JP2017208496A (ja) | 2016-05-20 | 2017-11-24 | ソニー株式会社 | 固体撮像装置、及び、電子機器 |
JP2017157816A5 (ja) | 2016-09-30 | 2019-10-31 |
Also Published As
Publication number | Publication date |
---|---|
JP2020021855A (ja) | 2020-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11069731B2 (en) | Apparatus for reducing optical cross-talk in image sensors | |
KR100962449B1 (ko) | 광전 변환층 스택 타입 칼라 고상 이미징 장치 | |
US10096657B2 (en) | Solid-state image pickup device and electronic apparatus | |
JP7240833B2 (ja) | 撮像素子 | |
JP5032954B2 (ja) | カラー撮像装置 | |
EP3522226B1 (en) | Image sensors and electronic devices | |
JP5708025B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
US8054371B2 (en) | Color filter for image sensor | |
US20090298220A1 (en) | Imagers having electrically active optical elements | |
US20150091115A1 (en) | Imaging devices with partitions in photoelectric conversion layer | |
KR20210130243A (ko) | 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 전자 기기 | |
JP7290418B2 (ja) | イメージセンサー | |
JP2009158944A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
JP5504382B2 (ja) | 固体撮像素子及び撮像装置 | |
JP2016152265A (ja) | 固体撮像素子 | |
JP7085337B2 (ja) | カラー撮像素子 | |
US7642582B2 (en) | Imagers having electrically active optical elements | |
JP2004172335A (ja) | 固体撮像装置 | |
JP2011243785A (ja) | 固体撮像素子 | |
JP7535402B2 (ja) | 撮像装置および撮像方法 | |
US20230163148A1 (en) | Image sensor and method of fabricating the same | |
US20240030256A1 (en) | Semiconductor image-sensing structure | |
KR20060020387A (ko) | 광 집적도를 향상시킨 시모스 이미지센서의 제조방법 | |
JP2011254025A (ja) | 固体撮像装置 | |
JP2008270424A (ja) | 撮像素子、カラーフィルタの製造方法、及び、撮像素子用カラーフィルタ層 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7240833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |