CN115621324A - 半导体器件及电子器件 - Google Patents

半导体器件及电子器件 Download PDF

Info

Publication number
CN115621324A
CN115621324A CN202211051194.9A CN202211051194A CN115621324A CN 115621324 A CN115621324 A CN 115621324A CN 202211051194 A CN202211051194 A CN 202211051194A CN 115621324 A CN115621324 A CN 115621324A
Authority
CN
China
Prior art keywords
layer
active layer
semiconductor device
active
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211051194.9A
Other languages
English (en)
Inventor
李治福
刘广辉
戴超
艾飞
宋德伟
罗成志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202211051194.9A priority Critical patent/CN115621324A/zh
Priority to PCT/CN2022/131460 priority patent/WO2024045345A1/zh
Publication of CN115621324A publication Critical patent/CN115621324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种半导体器件及电子器件，该半导体器件包括绝缘基底、及设置于绝缘基底上的薄膜晶体管层，薄膜晶体管层包括设置于绝缘基底上的第一有源层、绝缘层以及第二有源层，绝缘层设置于第一有源层和第二有源层之间且覆盖第一有源层；其中，本申请通过设置绝缘层形成有位于第一有源层上的通孔，薄膜晶体管层还包括至少部分位于通孔的侧壁上的第三有源层，第三有源层的一侧与第一有源层连接，第三有源层的另一侧与第二有源层连接，从而减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗；并且进一步缩小所述半导体器件所占用面积减小，提高了半导体器件的集成度，有利于开发高PII、高刷新率产品以及实现部分IC功能。

Description

半导体器件及电子器件
技术领域
本申请涉及显示技术领域，尤其涉及一种半导体器件及电子器件。
背景技术
目前液晶显示面板(Liquid Crystal Display，LCD)和有机发光二极管(OrganicLightEmittingDiode，OLED)移动终端等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
在现有技术中，已知将像素、驱动、多路复用、控制、逻辑等IC(IntegratedCircuit)电路集成在玻璃基板(system on glass，SOG)上可以提高半导体器件集成度、降低对IC芯片的依赖性；而为了实现SOG需要提高现有薄膜晶体管(Thin Film Transistor，TFT)的集成度、最大工作频率和电流密度，其中，由于薄膜晶体管导通时的电性能与有源层对应于所述源极和所述漏极之间的部分(即所述有源层的沟道(channel)长度)有关，为了实现上述效果，需要使薄膜晶体管具有更短的沟道长度和更小的体积；然而，传统的薄膜晶体管通常为平面型，在基底上通过现有曝光设备制作“I”型有源层时，其掩模图案的最小尺寸一般大于2μm，在现有技术中，很难实现所述薄膜晶体管的短沟道化，因此，如何保证在薄膜晶体管器件正常工作的前提下，减小薄膜晶体管的沟道长度、及减小薄膜晶体管在整个显示面板中所占区域的面积，是本领域技术人员亟需解决的技术问题。
发明内容
本申请实施例提供一种半导体器件及电子器件，用以缓解相关技术中的不足。
为实现上述功能，本申请实施例提供的技术方案如下：
本申请实施例提供一种半导体器件，包括：
绝缘基底；
薄膜晶体管层，设置于所述绝缘基底上，所述薄膜晶体管层包括层叠设置于所述绝缘基底上的第一有源层、绝缘层以及第二有源层，所述绝缘层设置于所述第一有源层和所述第二有源层之间且覆盖所述第一有源层；
其中，所述绝缘层形成有位于所述第一有源层上的通孔，所述薄膜晶体管层还包括至少部分位于所述通孔的侧壁上的第三有源层，所述第三有源层的一侧与所述第一有源层连接，所述第三有源层的另一侧与所述第二有源层连接。
在本申请实施例所提供的半导体器件中，所述薄膜晶体管层还包括位于所述绝缘层内的第一金属层，所述第一金属层与所述第一有源层绝缘设置，所述第一金属层至少位于所述通孔的一侧。
在本申请实施例所提供的半导体器件中，所述第一金属层围绕所述通孔的侧壁上的第三有源层设置。
在本申请实施例所提供的半导体器件中，所述第一有源层包括掺杂了离子的第一导体部，所述第二有源层包括掺杂了离子的第二导体部，所述第一导体部在所述绝缘基底上的正投影至少与部分所述第二导体部在所述绝缘基底上的正投影重叠；其中，所述第三有源层的一侧与所述第一导体部连接，所述第三有源层的另一侧与所述第二导体部连接。
在本申请实施例所提供的半导体器件中，所述第二导体部的掺杂离子浓度小于所述第一导体部的掺杂离子浓度。
在本申请实施例所提供的半导体器件中，所述薄膜晶体管层包括位于所述第二有源层远离所述绝缘层一侧的第二金属层，所述第二金属层包括与所述第一导体部连接的第一电极、及与所述第二导体部连接的第二电极；
其中，所述第一导体部包括与所述第三有源层连接的第一导体子部、及与所述第一电极连接的第二导体子部，所述第二导体子部在所述绝缘基底上的正投影与所述第二导体部在所述绝缘基底上的正投影不交叠。
在本申请实施例所提供的半导体器件中，所述第二导体部包括与所述第三有源层连接的第三导体子部、及与所述第二电极连接的第四导体子部，其中，所述第一导体子部的掺杂离子浓度小于所述第二导体子部的掺杂离子浓度，所述第三导体子部的掺杂离子浓度小于所述第四导体子部的掺杂离子浓度。
在本申请实施例所提供的半导体器件中，所述第一导体子部与所述第三有源层的一侧连接，所述第三导体子部与所述第三有源层的另一侧连接。
在本申请实施例所提供的半导体器件中，所述薄膜晶体管层包括位于所述第一有源层和所述第二有源层之间的沟道，所述沟道的长度与所述通孔的深度满足以下关系式：
Figure BDA0003823099710000031
其中，L表示所述沟道的长度，H表示所述通孔的深度，α表示所述通孔的侧壁上的第三有源层与所述通孔底部之间的夹角。
在本申请实施例所提供的半导体器件中，所述通孔的侧壁上的第三有源层与所述通孔底部之间的夹角α大于90度，且小于或等于120度。
在本申请实施例所提供的半导体器件中，在垂直于所述绝缘基底的方向上，所述沟道的长度大于或等于3000埃，且小于或等于10000埃。
在本申请实施例所提供的半导体器件中，所述第三有源层包括相互连接的第一有源子部和第二有源子部，所述第一有源子部位于所述绝缘层远离绝缘基底的一侧，所述第一有源子部与所述第二有源层连接，所述第二有源子部穿过所述通孔的侧壁与所述第一有源层连接。
在本申请实施例所提供的半导体器件中，所述薄膜晶体管层还包括位于所述绝缘层和所述第二有源层之间的阻挡层，至少部分所述阻挡层位于所述通孔内。
在本申请实施例所提供的半导体器件中，所述阻挡层靠近所述第二有源层的一侧与所述绝缘层靠近所述第二有源层的一侧平齐。
在本申请实施例所提供的半导体器件中，所述第三有源层位于通孔的侧壁和底部，且延伸至所述绝缘层远离绝缘基底的一侧。
在本申请实施例所提供的半导体器件中，所述绝缘层包括设置于所述绝缘基底上的第一绝缘层和第二绝缘层，所述第一绝缘层位于所述第一有源层上且覆盖所述第一有源层，所述第二有源层覆盖所述第一有源层；
其中，所述第一绝缘层形成有位于所述第一有源层上的第一通孔，所述第二绝缘层形成有位于所述第一有源层上且与所述第一通孔连通的第二通孔，所述第二通孔的侧壁与所述第一有源层之间的夹角与所述第一通孔的侧壁与所述第一有源层之间的夹角大小相等。
本申请实施例提供一种电子器件，所述电子器件包括上述任一所述的半导体器件。
本申请实施例的有益效果：本申请实施例提供一种半导体器件及电子器件，所述半导体器件包括绝缘基底、及设置于所述绝缘基底上的薄膜晶体管层，所述薄膜晶体管层包括设置于所述绝缘基底上的第一有源层、绝缘层以及第二有源层，所述绝缘层设置于所述第一有源层和所述第二有源层之间且覆盖所述第一有源层；其中，本申请实施例通过设置所述绝缘层形成有位于所述第一有源层上的通孔，所述薄膜晶体管层还包括至少部分位于所述通孔的侧壁上的第三有源层，所述第三有源层的一侧与所述第一有源层连接，所述第三有源层的另一侧与所述第二有源层连接，从而减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗；并且进一步缩小所述半导体器件所占用面积减小，提高了所述半导体器件的集成度，有利于开发高PII、高刷新率产品以及实现部分IC功能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有薄膜晶体管的俯视截面图；
图2为图1中沿A-A′方向的剖面结构示意图；
图3为本申请实施例所提供的半导体器件的俯视截面图；
图4为图3中沿A-A′方向的第一种剖面结构示意图；
图5为图4中B处的放大图；
图6为图3中沿A-A′方向的第一种剖面结构示意图；
图7为图6中B处的放大图；
图8为图3中沿A-A′方向的第三种剖面结构示意图；
图9为图8中B处的放大图；
图10为本申请实施例所提供的半导体器件的制作方法的流程图；
图11A至图11G为图10中半导体器件制作的结构工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种半导体器件及电子器件。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图3～图11G，本申请实施例提供一种半导体器件及电子器件，所述半导体器件包括：
绝缘基底10；
薄膜晶体管层40，设置于所述绝缘基底10上，所述薄膜晶体管层40包括层叠设置于所述绝缘基底10上的第一有源层41、绝缘层44以及第二有源层42，所述绝缘层44设置于所述第一有源层41和所述第二有源层42之间且覆盖所述第一有源层41；
其中，所述绝缘层44形成有位于所述第一有源层41上的通孔44C，所述薄膜晶体管层40还包括至少部分位于所述通孔44C的侧壁44C1上的第三有源层43，所述第三有源层43的一侧与所述第一有源层41连接，所述第三有源层43的另一侧与所述第二有源层42连接。
请结合图1和图2；其中，图1为现有薄膜晶体管的俯视截面图；图2为图1中沿A-A′方向的剖面结构示意图。
现有薄膜晶体管包括绝缘基底10、及依次层叠设置于所述绝缘基底10上的遮光层20、第一缓冲层30、有源层410、栅极绝缘层44、栅极45A、层间绝缘层46、源极47A、漏极47B、平坦层50、公共电极61、钝化层70以及像素电极62；需要说明的是，本实施例对现有薄膜晶体管的种类不做具体限制，本实施例仅以现有显示面板包括顶栅型薄膜晶体管为例对本申请的技术方案进行举例说明。
可以理解的是，随着显示面板行业的不断发展，消费者对显示面板有窄边框、高开口率、高亮度、高分辨率等参数提出了越来越高的要求，而为了实现上述效果，需要提高现有薄膜晶体管(ThinFilmTransistor，TFT)的集成度、最大工作频率和电流密度，其中，由于薄膜晶体管导通时的电性能与有源层对应于所述源极和所述漏极之间的部分(即所述有源层410的沟道(channel)长度)有关，因此，需要使薄膜晶体管具有更短的沟道长度和更小的体积；但在传统的薄膜晶体管制作过程中，薄膜晶体管通常为平面型，在绝缘基底上通过现有曝光设备制作“I”型有源层时，其掩模图案的最小尺寸一般大于2μm，因此在现有技术中，很难实现所述薄膜晶体管的短沟道化。
本申请实施例通过设置所述绝缘层44形成有位于所述第一有源层41上的通孔44C，所述薄膜晶体管层40还包括至少部分位于所述通孔44C的侧壁44C1上的第三有源层43，所述第三有源层43的一侧与所述第一有源层41连接，所述第三有源层43的另一侧与所述第二有源层42连接，从而减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗；并且进一步缩小所述半导体器件所占用面积减小，提高了所述半导体器件的集成度，有利于开发高PII、高刷新率产品；同时，由于本实施例所提供的半导体器件具有尺寸小、集成度高特点，因此还可以实现IC的数据存储，电压变换等功能。
现结合具体实施例对本申请的技术方案进行描述。
在一实施例中，请结合图3、图4和图5；其中，图3为本申请实施例所提供的半导体器件的俯视截面图；图4为图3中沿A-A′方向的第一种剖面结构示意图；图5为图4中B处的放大图。
在本实施例中，所述半导体器件包括绝缘基底10和设置于所述绝缘基底10上的薄膜晶体管层40，所述绝缘基底10可以包括刚性基底或柔性基底，本实施例对所述绝缘基底10的材料不做具体限制。
所述薄膜晶体管层40包括层叠设置于所述绝缘基底10上的第一有源层41、绝缘层44以及第二有源层42，所述绝缘层44设置于所述第一有源层41和所述第二有源层42之间且覆盖所述第一有源层41；其中，所述绝缘层44形成有位于所述第一有源层41上的通孔44C，所述薄膜晶体管层40还包括至少部分位于所述通孔44C的侧壁44C1上的第三有源层43，所述第三有源层43的一侧与所述第一有源层41连接，所述第三有源层43的另一侧与所述第二有源层42连接。
具体地，所述薄膜晶体管层40包括至少一薄膜晶体管(图中未标记)，所述薄膜晶体管包括层叠设置于所述绝缘基底10上的所述第一有源层41、所述第三有源层43以及第二有源层42；进一步地，所述第一有源层41为掺杂了离子的第一导体部41，所述第二有源层42为掺杂了离子的第二导体部42，所述第三有源层43包括位于所述通孔44C的侧壁44C1上的有源段43A，所述第一导体部41在所述绝缘基底10上的正投影至少与部分所述第二导体部42在所述绝缘基底10上的正投影重叠，所述有源段43A的一侧与所述第一导体部41连接，所述有源段43A的另一侧与所述第二导体部42连接。
可以理解的是，本实施例通过将所述第一有源层41、所述绝缘层44以及所述第二有源层42层叠设置于所述绝缘基底10上，所述绝缘层44设置于所述第一有源层41和所述第二有源层42之间且覆盖所述第一有源层41，所述绝缘层44形成有位于所述第一有源层41上的通孔44C，所述薄膜晶体管层40还包括至少部分位于所述通孔44C的侧壁44C1上的第三有源层43，所述第三有源层43的一侧与所述第一有源层41连接，所述第三有源层43的另一侧与所述第二有源层42连接，其中，所述第一有源层41为掺杂了离子的第一导体部41，所述第二有源层42为掺杂了离子的第二导体部42，所述第三有源层43包括位于所述通孔44C的侧壁44C1上的有源段43A，即，在本实施例中，所述薄膜晶体管的沟道P位于所述通孔44C的侧壁44C1上。
具体地，在本实施例中，所述沟道P位于所述第一有源层41和所述第二有源层42之间，所述沟道P的长度与所述通孔44C的深度满足以下关系式：
Figure BDA0003823099710000081
其中，L表示所述沟道P的长度，H表示所述通孔44C的深度，α表示所述通孔44C的侧壁44C1与所述通孔44C底部44C4之间的夹角。
进一步地，在垂直于所述绝缘基底10的方向上，所述通孔44C的侧壁44C1的截面呈直线型，所述通孔44C的侧壁44C1与所述通孔44C底部44C4之间的夹角α大于90度，且小于或等于120度，优选地，夹角α优选为95度、100度、110度或者120度；所述通孔44C的深度大于或等于0.3微米，且小于或等于1微米，其中，所述通孔44C的深度优选为0.03微米、0.5微米或1微米；在垂直于所述绝缘基底10的方向上，所述沟道P的长度大于或等于3000埃，且小于或等于10000埃。
可以理解的是，在本实施例中，所述薄膜晶体管的沟道P长度可以由所述通孔44C的深度决定，因此，相对于传统的薄膜晶体管在制作过程中受曝光设备的限制，其沟道P长度通常大于2微米，本实施例通过设置所述有源段43A位于所述通孔44C的侧壁44C1上，其中，所述通孔44C的深度大于或等于0.3微米，且小于或等于1微米，从而减小了所述沟道P长度，实现薄膜晶体管的短沟道P化，并且进一步缩小所述薄膜晶体管的面积，有利于实现微型薄膜晶体管的制作。
需要说明的是，由于所述薄膜晶体管的沟道P位于所述通孔44C的侧壁44C1上，因此，相对于传统的薄膜晶体管在制作过程中受曝光设备的限制，其沟道长度通常大于2微米，本实施例通过将所述有源段43A设置于所述通孔44C的侧壁44C1上，因此可以通过控制所述通孔44C的深度、及所述通孔44C的侧壁44C1与所述通孔44C底部44C4之间的夹角α来控制所述沟道P的长度，即，所述沟道P的长度可以独立于所述曝光设备进行控制，从而实现所述薄膜晶体管的短沟道化；并且，进一步缩小所述薄膜晶体管的面积，有利于实现微型薄膜晶体管的制作；另外，由于，所述沟道P的宽度由所述第三有源层43在所述绝缘基底10上的正投影宽度决定，因此，在所述沟道P的宽度一定的条件下，缩短所述沟道P的长度能够使所述薄膜晶体管具有更大的宽长比，从而具有更大的开态电流，降低了所述薄膜晶体管的功耗。
需要说明的是，在本实施例中，所述半导体器件还包括位于所述绝缘基底10和绝缘层44之间的第一缓冲层30和遮光层20，所述第一缓冲层30覆盖所述遮光层20，所述遮光层20在所述绝缘基底10上的正投影至少覆盖所述第三有源层43在所述绝缘基底10上的正投影；其中，所述遮光层20可以对射向所述第三有源层43的光进行遮挡，从而减少因光照射所述第三有源层43产生的光生载流子导致的漏电流增加，进而保持所述薄膜晶体管工作时的稳定性。
在本实施例中，所述薄膜晶体管层40还包括位于所述绝缘层44内的第一金属层45，所述第一金属层45与所述第一有源层41绝缘设置，所述第一金属层45至少位于所述通孔44C的一侧；优选地，所述第一金属层45包括但不限于栅极45A，所述栅极45A与所述第一有源层41绝缘设置，所述栅极45A至少位于所述通孔44C的一侧，进一步地，所述栅极45A在所述第三有源层43的侧壁44C1上的正投影覆盖所述有源段43A，从而使所述栅极45A能够调节所述薄膜晶体管的沟道P电流。
具体地，所述第一金属层45形成有位于所述第一有源层41上的开孔45B，所述开孔45B与所述通孔44C对应设置，所述开孔45B的孔径大于所述通孔44C的孔径，从而使所述第一金属层45围绕所述通孔44C的侧壁44C1上的第三有源层43设置，即，所述栅极45A围绕所述通孔44C的侧壁44C1上的第三有源层43设置，所述栅极45A在所述绝缘基底10上的正投影的形状为环形，所述栅极45A在所述绝缘基底10上的正投影与所述有源段43A在所述绝缘基底10上的正投影的四边重叠，即，在所述有源段43A上形成环形的沟道P区，从而控制所述沟道P区的宽度，进一步调节所述薄膜晶体管的沟道P电流。
需要说明的是，在本实施例中，所述绝缘层44包括设置于所述绝缘基底10上的第一绝缘层44和第二绝缘层44，所述第一绝缘层44位于所述第一有源层41上且覆盖所述第一有源层41，所述第二有源层42覆盖所述第一金属层45，优选地，所述第一绝缘层44为第二缓冲层44，所述第二绝缘层44为栅极绝缘层44；其中，所述第一绝缘层44形成有位于所述第一有源层41上的第一通孔44C2，所述第二绝缘层44形成有位于所述第一有源层41上且与所述第一通孔44C2连通的第二通孔44C3，所述第二通孔44C3的侧壁44C1与所述第一有源层41之间的夹角与所述第一通孔44C2的侧壁44C1与所述第一有源层41之间的夹角大小相等，即，所述通孔44C包括相互连通的所述第一通孔44C2和所述第二通孔44C3，可以理解的是，本实施例通过设置所述绝缘层44包括设置于所述绝缘基底10上的第一绝缘层44和第二绝缘层44，从而便于控制所述通孔44C的深度，进而便于控制所述沟道P的长度。
在本申请中，所述第一有源层41的材料、所述第二有源层42的材料以及所述第三有源层43的材料均包括但不限于非晶硅、多晶硅、或者氧化物半导体材料，优选地，所述第一导体部41和所述第二导体部42均由硅化物制成以高浓度掺杂n型杂质的多晶硅，所述第二导体部42的掺杂离子浓度小于所述第一导体部41的掺杂离子浓度。
可以理解的是，在本实施例中，将掺杂离子浓度较低的所述第二导体部42形成在所述有源段43A上，使得所述第二导体部42中的掺杂离子不易扩散进入所述有源段43A中，利于改善薄膜晶体管结构中的短沟道效应，从而优化所述薄膜晶体管的性能。
可以理解的是，所述第一导体部41和所述第二导体部42均可以由硅化物制成以高浓度掺杂n型杂质的多晶硅仅用于举例说明；例如在另一实施例中，所述第一导体部41和所述第二导体部42均为N型重掺杂非晶硅层，从而在制作所述薄膜晶体管时，无需额外进行离子注入，进而避免当所述第二导体部42由硅化物制成以高浓度掺杂n型杂质的多晶硅时，等离子气体存在由所述第二导体部42扩散到所述有源段43A中的风险。
进一步地，所述薄膜晶体管层40还包括位于所述绝缘层44和所述第二有源层42之间的阻挡层48，至少部分所述阻挡层48位于所述通孔44C内，进而避免在所述有第三有源层43上形成第二导体部42时，等离子气体向所述有源段43A的方向扩散，以达到维持所述薄膜晶体管的工作稳定性的效果。
需要说明的是，由于在本实施例中，所述第一金属层45位于所述绝缘层44内，所述第一金属层45具有有一定厚度，因此，在所述绝缘层44中，所述第一金属层45的位置形成台阶；同时，由于所述第三有源层43位于所述通孔44C的侧壁44C1、及所述通孔44C的底部44C4，因此在所述通孔44C的位置会形成段差。
承上，在本实施例中，所述阻挡层48靠近所述第二有源层42的一侧与所述绝缘层44靠近所述第二有源层42的一侧平齐，具体地，所述阻挡层48包括位于所述绝缘层44远离所述绝缘基底10一侧的第一阻挡部48A、及位于所述通孔44C内的第二阻挡部48B，所述第一阻挡部48A靠近所述第二有源层42的一侧与所述绝缘层44靠近所述第二有源层42的一侧平齐，从而改善因所述第一金属层45的厚度，导致所述绝缘层44的上表面在所述第一金属层45位置处高低不平的问题，所述第二阻挡部48B靠近所述第二有源层42的一侧与所述绝缘层44靠近所述第二有源层42的一侧平齐，从而避免在所述有第三有源层43上形成第二导体部42时，所述第二导体部42在所述段差位置存在断裂的风险。
在本实施例中，所述薄膜晶体管层40包括位于所述第二有源层42远离所述绝缘层44一侧的第二金属层47，所述第二金属层47包括与所述第一导体部41连接的第一电极、及与所述第二导体部42连接的第二电极，其中，所述第一电极包括但不限于源极47A和漏极47B中的一者，所述第二电极包括但不限于源极47A和漏极47B中的另一者，在本实施例以所述第一电极为漏极47B、所述第二电极为源极47A为例对本申请的技术方案进行举例说明，
所述半导体器件包括位于所述第二有源层42和所述第二金属层47之间的层间绝缘层46、穿过所述层间绝缘层46且位于所述第二导体部42上的第一过孔46A、及穿过所述层间绝缘层46、所述阻挡层48、所述第二绝缘层44以及所述第一绝缘层44且位于所述第一导体部41上的第二过孔46B，其中，所述第一过孔46A穿过所述层间绝缘层46，所述第二过孔46B穿过所述层间绝缘层46、所述阻挡层48、所述第二绝缘层44以及所述第一绝缘层44，所述源极47A通过所述第一过孔46A与所述第二导体部42连接，所述漏极47B穿过所述第二过孔46B与所述第二导体部42连接；具体地，所述第一导体部41包括与所述第三有源层43连接的第一导体子部41A1、及与所述第一电极连接的第二导体子部41A2，所述第一导体子部41A1在所述绝缘基底10上的正投影至少与部分所述第二导体部42在所述绝缘基底10上的正投影重叠，所述第二导体子部41A2在所述绝缘基底10上的正投影与所述第二导体部42在所述绝缘基底10上的正投影不交叠。
承上，可以理解的是，在本实施例中沿所述源极47A指向所述漏极47B的方向，所述第一导体部41的长度大于所述第二导体部42的长度，从而方便所述漏极47B与所述第一导体部41连接，且相对于现有薄膜晶体管，本实施例增大了所述源极47A和所述漏极47B之间的间距，避免了源极47A和漏极47B之间发生接触短路，有利于提高产品的生产良率。
在另一实施例中，请结合轻3、图6和图7；其中，图6为图3中沿A-A′方向的第一种剖面结构示意图；图7为图6中B处的放大图。
在本实施例中，所述显示面板的结构与上述实施例所提供的半导体器件的结构相似/相同，具体请参照上述实施例中的半导体器件的描述，此处不再赘述，两者的区别仅在于：
在本实施例中，所述第三有源层43位于通孔44C的侧壁44C1和底部44C4，且延伸至所述绝缘层44远离绝缘基底10的一侧；具体地，所述第三有源层43包括相互连接的第一有源子部43A1和第二有源子部43A2，所述第一有源子部43A1位于所述绝缘层44远离绝缘基底10的一侧，所述第一有源子部43A1与所述第二有源层42连接，所述第二有源子部43A2穿过所述通孔44C的侧壁44C1与所述第一有源层41连接，其中，所述第一有源子部43A1与所述第二导体部42连接，所述第二有源子部43A2与所述第一导体部41连接，并且所述第一导体部41在所述绝缘基底10上的正投影覆盖所述第二有源子部43A2在所述绝缘基底10上的正投影，所述第二导体部42在所述绝缘基底10上的正投影覆盖所述第一有源子部43A1在所述绝缘基底10上的正投影。
可以立即的是，本实施例通过设置所述第二导体部42在所述绝缘基底10上的正投影覆盖所述第一有源子部43A1在所述绝缘基底10上的正投影，增加了所述第二导体部42与所述第三有源层43的接触面积，从而提高了信号传输的稳定性。
在另一实施例中，请结合轻3、图8；其中，图8为图3中沿A-A′方向的第三种剖面结构示意图；图9为图8中B处的放大图。
在本实施例中，所述显示面板的结构与上述实施例所提供的半导体器件的结构相似/相同，具体请参照上述实施例中的半导体器件的描述，此处不再赘述，两者的区别仅在于：
在本实施例中，所述第二导体部42包括与所述第三有源层43连接的第三导体子部42A1、及与所述第二电极连接的第四导体子部42A2，其中，所述第一导体子部41A1的掺杂离子浓度小于所述第二导体子部41A2的掺杂离子浓度，所述第三导体子部42A1的掺杂离子浓度小于所述第四导体子部42A2的掺杂离子浓度。
具体地，在本实施例中，所述第一导体子部41A1与所述第三有源层43的一侧连接，所述第三导体子部42A1与所述第三有源层43的另一侧连接；可以理解的是，本实施例通过设置掺杂离子浓度较小的所述第一导体子部41A1与所述第三有源层43的一侧连接、及掺杂离子浓度较小的所述第三导体子部42A1与所述第三有源层43的另一侧连接，从而可以避免所述第一导体部41和所述第二导体部42中的等离子气体向所述有源段43A的方向扩散，以达到维持所述薄膜晶体管的工作稳定性的效果。
本申请实施例还提供一种半导体器件的制作方法，请结合图6、图7、图10、图11A至图11G；其中，图10为本申请实施例所提供的半导体器件的制作方法的流程图；图11A至图11G为图10中半导体器件制作的结构工艺流程图。
在本实施例中，所述垂直结构的半导体器件的制作方法包括以下步骤：
步骤S100：提供一绝缘基底10。
其中，当所述绝缘基底10为刚性衬底时，材料可以是金属或玻璃，当所述绝缘基底10为柔性衬底时，材料可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧基树脂、聚氨酯基树脂、纤维素树脂、硅氧烷树脂、聚酰亚胺基树脂、聚酰胺基树脂中的至少一种。
步骤S200：在所述绝缘基底10上形成薄膜晶体管层40，所述薄膜晶体管层40包括层叠设置于所述绝缘基底10上的第一有源层41、绝缘层44以及第二有源层42，所述绝缘层44设置于所述第一有源层41和所述第二有源层42之间且覆盖所述第一有源层41；其中，所述绝缘层44形成有位于所述第一有源层41上的通孔44C，所述薄膜晶体管层40还包括至少部分位于所述通孔44C的侧壁44C1上的第三有源层43，所述第三有源层43的一侧与所述第一有源层41连接，所述第三有源层43的另一侧与所述第二有源层42连接。
具体地，在本实施例中，在所述步骤S200之前，所述半导体器件的制作方法还包括以下步骤：
步骤S110：在所述绝缘基底10上依次形成遮光层20和第一缓冲层30，如图11A所示；所述遮光层20的材料包括但不限于金属材料，所金属材料包括但不限于钼(Mo)、钛(Ti)、镍(Ni)其中的一种或多种合金；所述第一缓冲层30的材料包括但不限于单层氮化硅(Si3N4)、单层二氧化硅(SiO2)、单层氮氧化硅(SiONx)，或是以上膜层的双层结构。
需要说明的是，在本实施例中，所述第一有源层41包括掺杂了离子的第一导体部41，所述第二有源层42包括掺杂了离子的第二导体部42，所述第三有源层43包括位于所述通孔44C的侧壁44C1上的有源段43A，所述第一导体部41在所述绝缘基底10上的正投影至少与部分所述第二导体部42在所述绝缘基底10上的正投影重叠，所述有源段43A的一侧与所述第一导体部41连接，所述有源段43A的另一侧与所述第二导体部42连接。
具体地，在本实施例中，所述步骤S200包括以下步骤：
步骤S201：在所述缓冲层上形成第一非晶硅层，并对所述第一非晶硅层进行结晶处理以形成第一多晶硅薄膜；具体的，在所述缓冲层上沉积一层非晶硅材料(a-si)以形成所述第一非晶硅层，对所述第一非晶硅层进行准分子激光退火(ELA)处理以形成所述第一多晶硅薄膜。
步骤S202：对所述第一多晶硅薄膜图案化处理形成第一多晶硅图案，具体地，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述第一多晶硅薄膜进行图形化处理，从而在所述缓冲层上形成所述第一多晶硅图案。
步骤S203:对所述第一多晶硅图案进行离子注入，从而形成所述第一导体部41，如图11B所示；其中，所述第一多晶硅图案中掺入的离子为硼离子或者磷离子。
步骤S204：在所述第一导体部41上形成第一绝缘层44，所述第二绝缘层44覆盖所述第一导体部41，所述第一绝缘层44的材料包括但不限于单层氮化硅(Si3N4)、单层二氧化硅(SiO2)、单层氮氧化硅(SiONx)，或是以上膜层的双层结构。
步骤S205：在所述第二缓冲层44远离所述第一缓冲层30的一侧形成栅极45A，其中，所述栅极45A的厚度大于或等于0.05微米，且小于或等于0.2微米，所述栅极45A的材料为金属材料，所述金属材料包括但不限于钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属。
具体地，所述步骤S205包括：在所述第二缓冲层44远离所述第一缓冲层30的一侧形成第一金属层45，对所述第一金属层45图案化处理形成所述栅极45A，所述栅极45A上刻蚀有位于所述第一导体部41上方的开孔45B，所述开孔45B穿过所述栅极45A，如图11C所示。
步骤S206：在所述栅极45A远离所述第二缓冲层44的一侧形成第二绝缘层44，其中，所述第二绝缘层44覆盖所述栅极45A，从而对所述栅极45A起到阻隔水氧以及绝缘的作用，所述第二绝缘层44的材料包括但不限于单层氮化硅(Si3N4)、单层二氧化硅(SiO2)、单层氮氧化硅(SiONx)，或是以上膜层的双层结构。
步骤S207：通过一光罩制程，在所述第二绝缘层44和所述第一绝缘层44上开设位于所述第一导体部41上的所述通孔44C，所述通孔44C与所述开孔45B对应设置，所述通孔44C的孔径小于所述开孔45B的孔径，从而使所述栅极45A围绕所述通孔44C的侧壁44C1上的第三有源层43设置，其中，所述通孔44C包括穿过所述第一绝缘层44的第一通孔44C2、及穿过所述第二绝缘层44的第二通孔44C3，所述第二通孔44C3的侧壁44C1与所述第一有源层41之间的夹角与所述第一通孔44C2的侧壁44C1与所述第一有源层41之间的夹角大小相等，如图11D所示。
步骤S208：在所述第二绝缘层44远离所述第一绝缘层44的一侧形成第三有源层43，至少部分所述第三有源层43位于所述通孔44C的侧壁44C1上。
具体地，所述第三有源层43位于通孔44C的侧壁44C1和底部44C4，且延伸至所述绝缘层44远离绝缘基底10的一侧；其中，所述第三有源层43包括相互连接的第一有源子部43A1和第二有源子部43A2，所述第一有源子部43A1位于所述绝缘层44远离绝缘基底10的一侧，所述第二有源子部43A2穿过所述通孔44C的侧壁44C1与所述第一导体部41连接，并且所述第一导体部41在所述绝缘基底10上的正投影覆盖所述第二有源子部43A2在所述绝缘基底10上的正投影，如图11E所示。
步骤S209：在所述第二绝缘层44远离所述第一绝缘层44的一侧形成阻挡层48，至少部分所述阻挡层48位于所述通孔44C内；具体地，所述阻挡层48包括位于所述绝缘层44远离所述绝缘基底10一侧的第一阻挡部48A、及位于所述通孔44C内的第二阻挡部48B，所述第一阻挡部48A靠近所述第二有源层42的一侧与所述绝缘层44靠近所述第二有源层42的一侧平齐，所述第二阻挡部48B靠近所述第二有源层42的一侧与所述绝缘层44靠近所述第二有源层42的一侧平齐，优选地，所述阻挡层48的材料为氧化硅(SiOX)，如图11F所示。
步骤S210：在所述第三有源层43远离所述第一导体部41的一侧形成第二非晶硅层，并对所述第二非晶硅层进行结晶处理以形成第二多晶硅薄膜；具体的，在所述第三有源层43上沉积一层非晶硅材料(a-si)以形成所述第二非晶硅层，对所述第二非晶硅层进行准分子激光退火(ELA)处理以形成所述第二多晶硅薄膜。
步骤S211：对所述第三多晶硅薄膜图案化处理形成第二多晶硅图案，具体地，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述第三多晶硅薄膜进行图形化处理，从而在所述第三有源层43上形成所述第二多晶硅图案。
步骤S212:对所述第二多晶硅图案进行离子注入，从而形成所述第二导体部42，其中，所述第一有源子部43A1与所述第二有源层42连接，所述第二导体部42在所述绝缘基底10上的正投影覆盖所述第一有源子部43A1在所述绝缘基底10上的正投影。
具体地，所述第一导体部41包括与所述第三有源层43连接的第一导体子部41A1、及与所述第一导体子部41A1连接的第二导体子部41A2，所述第一导体子部41A1在所述绝缘基底10上的正投影至少与部分所述第二导体部42在所述绝缘基底10上的正投影重叠，所述第二导体子部41A2在所述绝缘基底10上的正投影与所述第二导体部42在所述绝缘基底10上的正投影不交叠，如图11G所示。
步骤S213:在所述阻挡层48远离所述第二绝缘层44的一侧形成层间绝缘层46，所述层间绝缘层46覆盖所述阻挡层48、所述第二导体部42以及所述第二栅极45A。
步骤S214:通过一光罩制程，在所述层间绝缘层46上开设第一过孔46A，在所述层间绝缘层46、所述阻挡层48、所述第二绝缘层44以及所述第一绝缘层44上开设第二过孔46B，其中，所述第一过孔46A穿过所述层间绝缘层46且位于所述第二导体部42上，所述第二过孔46B穿过所述层间绝缘层46、所述阻挡层48、所述第二绝缘层44和所述第一绝缘层44且位于所述第二导体子部41A2上。
步骤S215:在所述层间绝缘层46远离所述阻挡层48的一侧形成源极47A和漏极47B，所述源极47A通过所述第一过孔46A与所述第二导体部42连接，所述漏极47B穿过所述第二过孔46B与所述第二导体部42连接，如图6和图7所示。
本实施例提供一种电子器件，所述电子器件包括上述任一实施例中所述的半导体器件。
可以理解的是，所述半导体器件已经在上述实施例中进行了详细的说明，在此不在重复说明。
在具体应用时，所述电子器件可以为智能手机、平板电脑、笔记本电脑、智能手环、智能手表、智能眼镜、智能头盔、台式机电脑、智能电视或者数码相机等设备的显示屏，甚至可以应用在具有柔性显示屏的电子设备上。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种半导体器件及电子器件进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (17)

1.一种半导体器件，其特征在于，包括：
绝缘基底；
薄膜晶体管层，设置于所述绝缘基底上，所述薄膜晶体管层包括层叠设置于所述绝缘基底上的第一有源层、绝缘层以及第二有源层，所述绝缘层设置于所述第一有源层和所述第二有源层之间且覆盖所述第一有源层；
其中，所述绝缘层形成有位于所述第一有源层上的通孔，所述薄膜晶体管层还包括至少部分位于所述通孔的侧壁上的第三有源层，所述第三有源层的一侧与所述第一有源层连接，所述第三有源层的另一侧与所述第二有源层连接。
2.根据权利要求1所述的半导体器件，其特征在于，所述薄膜晶体管层还包括位于所述绝缘层内的第一金属层，所述第一金属层与所述第一有源层绝缘设置，所述第一金属层至少位于所述通孔的一侧。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一金属层围绕所述通孔的侧壁上的第三有源层设置。
4.根据权利要求1所述的半导体器件，其特征在于，所述第一有源层包括掺杂了离子的第一导体部，所述第二有源层包括掺杂了离子的第二导体部，所述第一导体部在所述绝缘基底上的正投影至少与部分所述第二导体部在所述绝缘基底上的正投影重叠；其中，所述第三有源层的一侧与所述第一导体部连接，所述第三有源层的另一侧与所述第二导体部连接。
5.根据权利要求4所述的半导体器件，其特征在于，所述第二导体部的掺杂离子浓度小于所述第一导体部的掺杂离子浓度。
6.根据权利要求4所述的半导体器件，其特征在于，所述薄膜晶体管层包括位于所述第二有源层远离所述绝缘层一侧的第二金属层，所述第二金属层包括与所述第一导体部连接的第一电极、及与所述第二导体部连接的第二电极；
其中，所述第一导体部包括与所述第三有源层连接的第一导体子部、及与所述第一电极连接的第二导体子部，所述第二导体子部在所述绝缘基底上的正投影与所述第二导体部在所述绝缘基底上的正投影不交叠。
7.根据权利要求6所述的半导体器件，其特征在于，所述第二导体部包括与所述第三有源层连接的第三导体子部、及与所述第二电极连接的第四导体子部，其中，所述第一导体子部的掺杂离子浓度小于所述第二导体子部的掺杂离子浓度，所述第三导体子部的掺杂离子浓度小于所述第四导体子部的掺杂离子浓度。
8.根据权利要求7所述的半导体器件，其特征在于，所述第一导体子部与所述第三有源层的一侧连接，所述第三导体子部与所述第三有源层的另一侧连接。
9.根据权利要求1所述的半导体器件，其特征在于，所述薄膜晶体管层包括位于所述第一有源层和所述第二有源层之间的沟道，所述沟道的长度与所述通孔的深度满足以下关系式：
Figure FDA0003823099700000021
其中，L表示所述沟道的长度，H表示所述通孔的深度，α表示所述通孔的侧壁上的第三有源层与所述通孔底部之间的夹角。
10.根据权利要求9所述的半导体器件，其特征在于，所述通孔的侧壁上的第三有源层与所述通孔底部之间的夹角α大于90度，且小于或等于120度。
11.根据权利要求9所述的半导体器件，其特征在于，在垂直于所述绝缘基底的方向上，所述沟道的长度大于或等于3000埃，且小于或等于10000埃。
12.根据权利要求1所述的半导体器件，其特征在于，所述第三有源层包括相互连接的第一有源子部和第二有源子部，所述第一有源子部位于所述绝缘层远离绝缘基底的一侧，所述第一有源子部与所述第二有源层连接，所述第二有源子部穿过所述通孔的侧壁与所述第一有源层连接。
13.根据权利要求1所述的半导体器件，其特征在于，所述薄膜晶体管层还包括位于所述绝缘层和所述第二有源层之间的阻挡层，至少部分所述阻挡层位于所述通孔内。
14.根据权利要求13所述的半导体器件，其特征在于，所述阻挡层靠近所述第二有源层的一侧与所述绝缘层靠近所述第二有源层的一侧平齐。
15.根据权利要求13所述的半导体器件，其特征在于，所述第三有源层位于通孔的侧壁和底部，且延伸至所述绝缘层远离绝缘基底的一侧。
16.根据权利要求1所述的半导体器件，其特征在于，所述绝缘层包括设置于所述绝缘基底上的第一绝缘层和第二绝缘层，所述第一绝缘层位于所述第一有源层上且覆盖所述第一有源层，所述第二有源层覆盖所述第一有源层；
其中，所述第一绝缘层形成有位于所述第一有源层上的第一通孔，所述第二绝缘层形成有位于所述第一有源层上且与所述第一通孔连通的第二通孔，所述第二通孔的侧壁与所述第一有源层之间的夹角与所述第一通孔的侧壁与所述第一有源层之间的夹角大小相等。
17.一种电子器件，其特征在于，所述电子器件包括权利要求1-16中任意一项所述的半导体器件。
CN202211051194.9A 2022-08-30 2022-08-30 半导体器件及电子器件 Pending CN115621324A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211051194.9A CN115621324A (zh) 2022-08-30 2022-08-30 半导体器件及电子器件
PCT/CN2022/131460 WO2024045345A1 (zh) 2022-08-30 2022-11-11 半导体器件及电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211051194.9A CN115621324A (zh) 2022-08-30 2022-08-30 半导体器件及电子器件

Publications (1)

Publication Number Publication Date
CN115621324A true CN115621324A (zh) 2023-01-17

Family

ID=84857086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211051194.9A Pending CN115621324A (zh) 2022-08-30 2022-08-30 半导体器件及电子器件

Country Status (2)

Country Link
CN (1) CN115621324A (zh)
WO (1) WO2024045345A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259078B1 (ko) * 1997-08-14 2000-06-15 김영환 박막트랜지스터 및 이의 제조방법
JP5716445B2 (ja) * 2011-02-21 2015-05-13 富士通株式会社 縦型電界効果トランジスタとその製造方法及び電子機器
US9397094B2 (en) * 2014-09-25 2016-07-19 International Business Machines Corporation Semiconductor structure with an L-shaped bottom plate
TWI685113B (zh) * 2015-02-11 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2022049605A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置

Also Published As

Publication number Publication date
WO2024045345A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
JP6063491B2 (ja) 表示装置
TWI401802B (zh) 薄膜電晶體板及其製造方法
US7388265B2 (en) Thin film transistor and fabrication method thereof
US7238963B2 (en) Self-aligned LDD thin-film transistor and method of fabricating the same
US20050258488A1 (en) Serially connected thin film transistors and fabrication methods thereof
WO2022032883A1 (zh) Oled 显示面板及其制备方法
TWI383502B (zh) 畫素結構及其製造方法
US7763942B2 (en) Pixel structure
CN113192985A (zh) Tft基板及其制备方法、显示面板和显示装置
CN111129033B (zh) 阵列基板及其制备方法
US7923312B2 (en) Fabricating method of thin film transistor
CN115621324A (zh) 半导体器件及电子器件
WO2024007434A1 (zh) 显示面板及移动终端
US20240234577A1 (en) Semiconductor device and electronic device
CN115411115A (zh) 半导体器件
CN115188830A (zh) 垂直结构的薄膜晶体管及电子器件
EP1316109A1 (en) A method of forming a bottom-gate thin film transistor
US20240194684A1 (en) Semiconductor device and electronic device
CN115498043A (zh) 半导体器件及电子器件
CN115799263A (zh) 半导体器件及电子器件
WO2018196399A1 (zh) 显示基板及其制造方法和显示装置
WO2020042258A1 (zh) 显示面板及其制造方法
WO2023193295A1 (zh) 显示面板及其制备方法
WO2023245604A1 (zh) 薄膜晶体管及其制备方法、显示装置
CN114975486A (zh) 阵列基板、显示面板及阵列基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination