JP2022049605A - 半導体装置及び半導体記憶装置 - Google Patents

半導体装置及び半導体記憶装置 Download PDF

Info

Publication number
JP2022049605A
JP2022049605A JP2020155889A JP2020155889A JP2022049605A JP 2022049605 A JP2022049605 A JP 2022049605A JP 2020155889 A JP2020155889 A JP 2020155889A JP 2020155889 A JP2020155889 A JP 2020155889A JP 2022049605 A JP2022049605 A JP 2022049605A
Authority
JP
Japan
Prior art keywords
electrode
oxide semiconductor
layer
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020155889A
Other languages
English (en)
Inventor
祐太 佐藤
Yuta Sato
知正 上田
Tomomasa Ueda
信美 斉藤
Nobumi Saito
圭司 池田
Keiji Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020155889A priority Critical patent/JP2022049605A/ja
Priority to TW110100263A priority patent/TWI786507B/zh
Priority to CN202110102182.3A priority patent/CN114267740A/zh
Priority to US17/198,682 priority patent/US11430886B2/en
Publication of JP2022049605A publication Critical patent/JP2022049605A/ja
Priority to US17/875,376 priority patent/US11942545B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】安定した特性を備えた半導体装置を提供する。【解決手段】実施形態の半導体装置は、基板と、第１の電極と、基板との間に、第１の電極が設けられた第２の電極と、第１の電極と第２の電極との間に設けられ、第１の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの第１の元素と、亜鉛（Ｚｎ）と、を含み、第１の電極及び第２の電極と異なる化学組成の酸化物半導体層と、酸化物半導体層と第２の電極との間に設けられ、第２の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）と、を含み、第１の電極、第２の電極、及び酸化物半導体層と異なる化学組成の導電層と、ゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体記憶装置に関する。
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流が極めて小さいという優れた特性を備える。このため、例えば、酸化物半導体トランジスタを、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）のメモリセルのスイッチングトランジスタに適用することが検討されている。
例えば、酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタは、上層に形成される配線の形成に伴う熱処理を経ることになる。したがって、熱処理を経ても特性の変動が少なく、安定した特性を備えた酸化物半導体トランジスタの実現が期待される。
特開２０１９－１３４０７７号公報
本発明が解決しようとする課題は、安定した特性を備えた半導体装置を提供することにある。
実施形態の半導体装置は、基板と、第１の電極と、前記基板との間に、前記第１の電極が設けられた第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの第１の元素と、亜鉛（Ｚｎ）と、を含み、前記第１の電極及び前記第２の電極と異なる化学組成の酸化物半導体層と、前記酸化物半導体層と前記第２の電極との間に設けられ、前記第２の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）と、を含み、前記第１の電極、前記第２の電極、及び前記酸化物半導体層と異なる化学組成の導電層と、ゲート電極と、前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 比較例の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の第１の変形例の模式断面図。 第１の実施形態の半導体装置の第２の変形例の模式断面図。 第１の実施形態の半導体装置の第３の変形例の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の変形例の模式断面図。 第４の実施形態の半導体記憶装置の等価回路図。 第４の実施形態の半導体記憶装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する場合がある。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置及び半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ－Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体装置及び半導体記憶装置を構成する部材の厚さ、部材間の距離、結晶粒径等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、半導体装置及び半導体記憶装置を構成する部材のキャリア濃度の測定は、例えば、走査型拡がり抵抗顕微鏡（Ｓｃａｎｎｉｎｇ Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ：ＳＳＲＭ）により行うことが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、基板と、第１の電極と、基板との間に、第１の電極が設けられた第２の電極と、第１の電極と第２の電極との間に設けられ、第１の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの第１の元素と、亜鉛（Ｚｎ）と、を含み、第１の電極及び第２の電極と異なる化学組成の酸化物半導体層と、酸化物半導体層と第２の電極との間に設けられ、第２の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）と、を含み、第１の電極、第２の電極、及び前記酸化物半導体層と異なる化学組成の導電層と、ゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を備える。
図１、図２は、第１の実施形態の半導体装置の模式断面図である。図２は、図１のＡＡ’断面図である。図１において、上下方向を第１の方向と称する。図１において、左右方向を第２の方向と称する。
第２の方向は、第１の方向に垂直である。
第１の実施形態の半導体装置は、トランジスタ１００である。トランジスタ１００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ１００は、ゲート電極が、チャネルが形成される酸化物半導体層を囲んで設けられる、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。トランジスタ１００は、いわゆる縦型トランジスタである。
トランジスタ１００は、シリコン基板１０、下部電極１２、上部電極１４、チャネル層１６、コンタクト層１８、ゲート電極２０、ゲート絶縁層２２、層間絶縁層２４を備える。ゲート絶縁層２２は、第１の領域２２ａと第２の領域２２ｂを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。チャネル層１６は、酸化物半導体層の一例である。コンタクト層１８は、導電層の一例である。
シリコン基板１０は、例えば、単結晶シリコンである。シリコン基板１０は、基板の一例である。基板は、シリコン基板に限定されない。基板は、例えば、シリコン基板以外の半導体基板であっても構わない。基板は、例えば、絶縁基板であっても構わない。
下部電極１２は、シリコン基板１０の上に設けられる。シリコン基板１０と下部電極１２との間には、層間絶縁層２４が設けられる。下部電極１２は、第１の電極の一例である。
下部電極１２は、トランジスタ１００のソース電極又はドレイン電極として機能する。
下部電極１２は、導電体である。下部電極１２は、例えば、酸化物半導体又は金属を含む。下部電極１２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物半導体である。下部電極１２は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はタンタル（Ｔａ）を含む金属である。
下部電極１２は、例えば、複数の導電体の積層構造を有していても構わない。
上部電極１４は、シリコン基板１０の上に設けられる。上部電極１４は、下部電極１２の上に設けられる。シリコン基板１０と上部電極１４との間に、下部電極１２が設けられる。上部電極１４は、第２の電極の一例である。上部電極１４から下部電極１２に向かう方向が第１の方向である。
上部電極１４は、トランジスタ１００のソース電極又はドレイン電極として機能する。
上部電極１４は、導電体である。上部電極１４は、例えば、酸化物半導体又は金属を含む。上部電極１４は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物半導体である。上部電極１４は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はタンタル（Ｔａ）を含む金属である。
上部電極１４は、例えば、複数の導電体の積層構造を有していても構わない。
チャネル層１６は、シリコン基板１０の上に設けられる。チャネル層１６は、下部電極１２と上部電極１４との間に設けられる。チャネル層１６は、下部電極１２に接する。チャネル層１６は、酸化物半導体層の一例である。
チャネル層１６には、トランジスタ１００のオン動作時に、電流経路となるチャネルが形成される。
チャネル層１６は、酸化物半導体である。チャネル層１６は、例えば、アモルファスである。
チャネル層１６は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの第１の元素と、亜鉛（Ｚｎ）と、を含む。
チャネル層１６は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む。チャネル層１６の亜鉛（Ｚｎ）の原子濃度は、例えば、５原子％以上２０原子％以下である。
チャネル層１６は、下部電極１２の化学組成、及び、上部電極１４の化学組成と異なる化学組成を有する。
チャネル層１６の少なくとも一部は、ｎ型半導体である。チャネル層１６は、酸素欠損を含む。チャネル層１６の中の酸素欠損は、ドナーとして機能する。
チャネル層１６の第１の方向の長さは、例えば、８０ｎｍ以上２００ｎｍ以下である。チャネル層１６の第２の方向の幅は、例えば、２０ｎｍ以上１００ｎｍ以下である。
コンタクト層１８は、チャネル層１６と上部電極１４との間に設けられる。コンタクト層１８は、上部電極１４に接する。コンタクト層１８は、例えば、チャネル層１６に接する。コンタクト層１８は、導電層の一例である。
コンタクト層１８は、チャネル層１６と上部電極１４との間の電気抵抗を低減する機能を有する。
コンタクト層１８は、例えば、酸化物半導体である。
コンタクト層１８は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）と、を含む。
コンタクト層１８は、酸化物を含む。コンタクト層１８は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び、亜鉛（Ｚｎ）を含む酸化物である。
コンタクト層１８は、下部電極１２の化学組成、上部電極１４の化学組成、及びチャネル層１６の化学組成と異なる化学組成を有する。
コンタクト層１８は、例えば、ｎ型半導体である。コンタクト層１８は、酸素欠損を含む。コンタクト層１８の中の酸素欠損は、ドナーとして機能する。
コンタクト層１８の第１の方向の厚さは、例えば、５ｎｍ以上２０ｍ以下である。
コンタクト層１８の酸素欠損の密度は、例えば、チャネル層１６の酸素欠損の密度よりも高い。コンタクト層１８のキャリア濃度は、例えば、チャネル層１６のキャリア濃度よりも高い。コンタクト層１８の電気抵抗率は、例えば、チャネル層１６の電気抵抗率よりも低い。
コンタクト層１８に含まれるスズ（Ｓｎ）の原子濃度は、例えば、チャネル層１６に含まれるスズ（Ｓｎ）の原子濃度よりも高い。コンタクト層１８に含まれるインジウム（Ｉｎ）の原子濃度は、例えば、チャネル層１６に含まれるインジウム（Ｉｎ）の原子濃度よりも高い。
ゲート電極２０は、チャネル層１６を囲んで設けられる。ゲート電極２０は、チャネル層１６の周囲に設けられる。
ゲート電極２０は、例えば、金属、金属化合物、又は半導体である。ゲート電極２０は、例えば、タングステン（Ｗ）を含む。
ゲート電極２０のゲート長は、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート電極２０のゲート長は、ゲート電極２０の第１の方向の長さである。
ゲート絶縁層２２は、チャネル層１６とゲート電極２０との間に設けられる。ゲート絶縁層２２は、チャネル層１６を囲んで設けられる。
ゲート絶縁層２２は、例えば、下部電極１２に接する。ゲート絶縁層２２は、例えば、コンタクト層１８に接する。
ゲート絶縁層２２は、第１の領域２２ａと第２の領域２２ｂを含む。第１の領域２２ａと第２の領域２２ｂとの間にチャネル層１６が設けられる。
ゲート絶縁層２２は、例えば、酸化物又は酸窒化物である。ゲート絶縁層２２は、例えば、酸化シリコン又は酸化アルミニウムを含む。ゲート絶縁層２２の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
なお、チャネル層１６とゲート絶縁層２２との間に、ゲート絶縁層２２と異なる材料の図示しない酸化物層を設けることも可能である。
層間絶縁層２４は、シリコン基板１０と下部電極１２との間に設けられる。層間絶縁層２４は、下部電極１２、上部電極１４、及びゲート電極２０の周囲に設けられる。
層間絶縁層２４は、例えば、酸化物、窒化物、又は酸窒化物である。層間絶縁層２４は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンを含む。
トランジスタ１００を製造する際、シリコン基板１０の上に下部電極１２が形成された後に、チャネル層１６、コンタクト層１８、及び上部電極１４をこの順に形成する。
以下、第１の実施形態の半導体装置の作用及び効果について説明する。
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流が極めて小さいという優れた特性を備える。このため、例えば、酸化物半導体トランジスタを、ＤＲＡＭのメモリセルのスイッチングトランジスタに適用することが検討されている。
例えば、酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタは、上層に形成される配線の形成に伴う熱処理を経ることになる。したがって、熱処理を経ても特性の変動が少ない、安定した特性を備えた酸化物半導体トランジスタの実現が期待される。
図３は、比較例の半導体装置の模式断面図である。図３は、第１の実施形態の半導体装置の図１に対応する図である。
比較例の半導体装置は、トランジスタ９００である。トランジスタ９００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ９００は、コンタクト層１８を備えない点で、第１の実施形態のトランジスタ１００と異なる。
比較例のトランジスタ９００では、トランジスタ構造を形成した後に加わる熱処理により、特性が変動する。特に、酸素を含む雰囲気中で熱処理を行った場合、オン電流の非対称性が問題となる。オン電流の非対称性とは、上部電極１４から下部電極１２に向けて電流を流す場合と、下部電極１２から上部電極１４に向けて電流を流す場合とで、オン電流の大きさに差が生じることを意味する。
特に、下部電極１２から上部電極１４に向かう方向のオン電流が、上部電極１４から下部電極１２に向かう方向のオン電流に比べて小さくなる。
図４は、第１の実施形態の半導体装置の作用及び効果の説明図である。図４（ａ）は、比較例のトランジスタ９００の上部電極１４とチャネル層１６の界面近傍のバンド図である。図４（ｂ）は、第１の実施形態のトランジスタ１００の上部電極１４とコンタクト層１８の界面近傍のバンド図である。図４は、トランジスタ構造を形成した後に、酸素を含む雰囲気中で熱処理を行った後のバンド図である。
図４（ａ）に示すように、上部電極１４とチャネル層１６の界面にはショットキー障壁が形成される。言い換えれば、上部電極１４とチャネル層１６の間にショットキーダイオードが形成される。
トランジスタ９００は、酸素を含む雰囲気中で熱処理を行った場合、雰囲気中からチャネル層１６に酸素が拡散してくることで、上部電極１４近傍のチャネル層１６の酸素欠損の密度が低下する。このため、上部電極１４近傍のチャネル層１６のキャリア濃度が低下する。上部電極１４近傍のチャネル層１６のキャリア濃度が低下することにより、ショットキー障壁の幅が広くなる。
一方、下部電極１２近傍のチャネル層１６に拡散する酸素の量は、上部電極１４近傍のチャネル層１６に拡散する酸素の量よりも少ない。このため、下部電極１２近傍のチャネル層１６のキャリア濃度の低下は小さい。したがって、チャネル層１６と下部電極１２との間のショットキー障壁の幅の変化は小さい。
よって、チャネル層１６から上部電極１４に向かう方向のオン電流が、上部電極１４からチャネル層１６に向かう方向のオン電流に比べ小さくなる。
第１の実施形態のトランジスタ１００は、上部電極１４とチャネル層１６との間に、コンタクト層１８が設けられる。図４（ｂ）に示すように、第１の実施形態のトランジスタ１００の場合も、上部電極１４とコンタクト層１８の界面にはショットキー障壁が形成される。言い換えれば、上部電極１４とコンタクト層１８の間にショットキーダイオードが形成される。
コンタクト層１８のキャリア濃度は、チャネル層１６のキャリア濃度よりも高い。したがって、酸素を含む雰囲気中で熱処理を行ない、コンタクト層１８に酸素が拡散してきたとしても、コンタクト層１８のキャリア濃度は大きく変化しない。コンタクト層１８のキャリア濃度が高いことから、上部電極１４とコンタクト層１８の界面のショットキー障壁幅は、比較例のトランジスタ９００に比べ狭い。よって、電子が上部電極１４からコンタクト層１８に向けてショットキー障壁をトンネルしやすくなる。言い換えれば、チャネル層１６から上部電極１４に向かう方向の電流が、比較例のトランジスタ９００に比べて流れやすくなる。
この結果、酸素を含む雰囲気中で熱処理を行った場合でも、上部電極１４から下部電極１２に向けて電流を流す場合と、下部電極１２から上部電極１４に向けて電流を流す場合とで、オン電流の大きさに差が生じにくくなる。したがって、熱処理が加わることによるオン電流の非対称性の発現が抑制される。オン電流の非対称性の発現が抑制されることにより、トランジスタ特性のばらつきも低減する。よって、トランジスタ１００によれば、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
コンタクト層１８のキャリア濃度を、チャネル層１６のキャリア濃度より高くする観点から、コンタクト層１８に含まれるスズ（Ｓｎ）の原子濃度は、チャネル層１６に含まれるスズ（Ｓｎ）の原子濃度よりも高いことが好ましい。
コンタクト層１８のキャリア濃度を、チャネル層１６のキャリア濃度より高くする観点から、コンタクト層１８に含まれるインジウム（Ｉｎ）の原子濃度は、例えば、チャネル層１６に含まれるインジウム（Ｉｎ）の原子濃度よりも高いことが好ましい。
（第１の変形例）
図５は、第１の実施形態の半導体装置の第１の変形例の模式断面図である。図５は、第１の実施形態の半導体装置の図１に対応する図である。
第１の実施形態の半導体装置の第１の変形例は、トランジスタ１１０である。トランジスタ１１０は、チャネル層１６が、コンタクト層１８と層間絶縁層２４の間に設けられる点で、第１の実施形態のトランジスタ１００と異なる。
第１の変形例のトランジスタ１１０によれば、コンタクト層１８とチャネル層１６との間の抵抗が低減され、第１の実施形態のトランジスタ１００よりもオン電流が増加する。
（第２の変形例）
図６は、第１の実施形態の半導体装置の第２の変形例の模式断面図である。図６は、第１の実施形態の半導体装置の図１に対応する図である。
第１の実施形態の半導体装置の第２の変形例は、トランジスタ１２０である。トランジスタ１２０は、コンタクト層１８が、ゲート絶縁層２２に挟まれるか、又は、囲まれる点で、第１の実施形態のトランジスタ１００と異なる。
（第３の変形例）
図７は、第１の実施形態の半導体装置の第３の変形例の模式断面図である。図７は、第１の実施形態の半導体装置の図２に対応する図である。
第１の実施形態の半導体装置の第３の変形例は、トランジスタ１３０である。トランジスタ１３０は、ゲート絶縁層２２の第１の領域２２ａと第２の領域２２ｂとが分離されている点で、第１の実施形態のトランジスタ１００と異なる。トランジスタ１３０は、ゲート電極２０も、左右で異なる領域に分離されている。
以上、第１の実施形態、及び、その変形例によれば、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の電極から第２の電極に向かう第１の方向に平行で酸化物半導体層を含む断面において、第１の位置における第１の領域と第２の領域との間の第１の距離は、第１の電極からの距離が第１の電極と第１の位置との距離よりも大きい第２の位置における第１の領域と第２の領域との間の第２の距離よりも小さい点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図８は、第２の実施形態の半導体装置の模式断面図である。
第２の実施形態の半導体装置は、トランジスタ２００である。トランジスタ１００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ１００は、ゲート電極が、チャネルが形成される酸化物半導体層を囲んで設けられる、いわゆるＳＧＴである。トランジスタ２００は、いわゆる縦型トランジスタである。
トランジスタ２００は、シリコン基板１０、下部電極１２、上部電極１４、チャネル層１６、コンタクト層１８、ゲート電極２０、ゲート絶縁層２２、層間絶縁層２４を備える。ゲート絶縁層２２は、第１の領域２２ａと第２の領域２２ｂを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。チャネル層１６は、酸化物半導体層の一例である。コンタクト層１８は、導電層の一例である。
トランジスタ２００は、下部電極１２から上部電極１４に向かう第１の方向に平行でチャネル層１６を含む断面において、第１の位置（図８中のＰ１）における第１の領域２２ａと第２の領域２２ｂとの間の第１の距離（図８中のｄ１）は、下部電極１２からの距離が下部電極１２と第１の位置Ｐ１との距離よりも大きい第２の位置（図８中のＰ２）における第１の領域２２ａと第２の領域２２ｂとの間の第２の距離（図８中のｄ２）よりも小さい。
チャネル層１６の第２の方向の幅は、上部電極１４から下部電極１２に向かって小さくなる。チャネル層１６の側面が順テーパ形状を有している。
例えば、トランジスタ２００を製造する際、下部電極１２、ゲート電極２０、及び層間絶縁層２４を形成した後、ゲート絶縁層２２やチャネル層１６を埋め込むためのホールパターンを形成する。ホールパターンを形成する際に、ホールの下部の穴径が小さくなるようにエッチングを制御することで、上記構造が形成可能である。
以上、第２の実施形態によれば、第１の実施形態と同様、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の電極と第２の電極との間に設けられ、酸化物半導体層で囲まれた絶縁層を、更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図９、図１０は、第３の実施形態の半導体装置の模式断面図である。図１０は、図９のＢＢ’断面図である。図９において、上下方向を第１の方向と称する。図９において、左右方向を第２の方向と称する。第２の方向は、第１の方向に垂直である。
第３の実施形態の半導体装置は、トランジスタ３００である。トランジスタ３００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ３００は、ゲート電極が、チャネルが形成される酸化物半導体層を囲んで設けられる、いわゆるＳＧＴである。トランジスタ３００は、いわゆる縦型トランジスタである。
トランジスタ３００は、シリコン基板１０、下部電極１２、上部電極１４、チャネル層１６、コンタクト層１８、ゲート電極２０、ゲート絶縁層２２、層間絶縁層２４、コア絶縁層２６を備える。ゲート絶縁層２２は、第１の領域２２ａと第２の領域２２ｂを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。チャネル層１６は、酸化物半導体層の一例である。コンタクト層１８は、導電層の一例である。コア絶縁層２６は、絶縁層の一例である。
コア絶縁層２６は、下部電極１２と上部電極１４との間に設けられる。コア絶縁層２６は、チャネル層１６に囲まれる。チャネル層１６の一部は、例えば、下部電極１２とコア絶縁層２６との間に設けられる。
コア絶縁層２６は、例えば、酸化物、窒化物、又は酸窒化物である。コア絶縁層２６は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンを含む。
トランジスタ３００は、コア絶縁層２６を設けることにより、例えば、チャネル層１６の第２の方向の厚さが薄くなる。チャネル層１６が薄くなることにより、ゲート電極２０によるチャネル層１６の電位の制御性が向上する。したがって、例えば、トランジスタ３００のカットオフ特性が向上する。
（変形例）
図１１は、第３の実施形態の半導体装置の変形例の模式断面図である。図１１は、第３の実施形態の半導体装置の図９に対応する図である。
第３の実施形態の半導体装置の変形例は、トランジスタ３１０である。トランジスタ３１０は、チャネル層１６が、コンタクト層１８と層間絶縁層２４の間に設けられる点で、第３の実施形態のトランジスタ１００と異なる。
変形例のトランジスタ３１０によれば、コンタクト層１８とチャネル層１６との間の抵抗が低減され、第３の実施形態のトランジスタ３００よりもオン電流が増加する。
以上、第３の実施形態、及び、その変形例によれば、第１の実施形態と同様、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
（第４の実施形態）
第４の実施形態の半導体記憶装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられ、第１の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの第１の元素と、亜鉛（Ｚｎ）と、を含み、第１の電極及び第２の電極と異なる化学組成の酸化物半導体層と、酸化物半導体層と第２の電極との間に設けられ、第２の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）と、を含み、第１の電極、第２の電極、及び酸化物半導体層と異なる化学組成の導電層と、ゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、第１の電極に電気的に接続されたキャパシタと、を備える。
第４の実施形態の半導体記憶装置は、半導体メモリ４００である。第４の実施形態の半導体記憶装置は、ＤＲＡＭである。半導体メモリ４００は、第１の実施形態のトランジスタ１００を、ＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する。
以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１２は、第４の実施形態の半導体記憶装置の等価回路図である。図１２は、メモリセルＭＣが１個の場合を例示しているが、メモリセルＭＣは複数設けられていても構わない。
半導体メモリ４００は、メモリセルＭＣ、ワード線ＷＬ、ビット線ＢＬ、及びプレート線ＰＬを備える。メモリセルＭＣは、スイッチングトランジスタＴＲ及びキャパシタＣＡを含む。図１２で破線で囲まれた領域がメモリセルＭＣである。
ワード線ＷＬは、スイッチングトランジスタＴＲのゲート電極に電気的に接続される。ビット線ＢＬは、スイッチングトランジスタＴＲのソース・ドレイン電極の一方に電気的に接続される。キャパシタＣＡの一方の電極は、スイッチングトランジスタＴＲのソース・ドレイン電極の他方に電気的に接続される。キャパシタＣＡの他方の電極は、プレート線ＰＬに接続される。
メモリセルＭＣは、キャパシタＣＡに電荷を蓄積することで、データを記憶する。データの書き込み及び読出しは、スイッチングトランジスタＴＲをオン動作させることにより行う。
例えば、ビット線ＢＬに所望の電圧を印加した状態でスイッチングトランジスタＴＲをオン動作させ、メモリセルＭＣへのデータの書き込みを行う。
また、例えば、スイッチングトランジスタＴＲをオン動作させ、キャパシタに蓄積された電荷量に応じたビット線ＢＬの電圧変化を検知し、メモリセルＭＣのデータの読み出しを行う。
図１３は、第４の実施形態の半導体記憶装置の模式断面図である。図１３は、半導体メモリ４００のメモリセルＭＣの断面を示す。
半導体メモリ４００は、シリコン基板１０、スイッチングトランジスタＴＲ、キャパシタＣＡ、及び層間絶縁層２４を含む。シリコン基板１０は、基板の一例である。
スイッチングトランジスタＴＲは、下部電極１２、上部電極１４、チャネル層１６、コンタクト層１８、ゲート電極２０、及びゲート絶縁層２２を備える。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。チャネル層１６は、酸化物半導体層の一例である。コンタクト層１８は、導電層の一例である。
スイッチングトランジスタＴＲは、第１の実施形態のトランジスタ１００と同様の構造を有する。
キャパシタＣＡは、シリコン基板１０とスイッチングトランジスタＴＲとの間に設けられる。キャパシタＣＡは、シリコン基板１０と下部電極１２との間に設けられる。キャパシタＣＡは、下部電極１２に電気的に接続される。
キャパシタＣＡは、セル電極７１、プレート電極７２、キャパシタ絶縁膜７３を備える。セル電極７１は、下部電極１２に電気的に接続される。セル電極７１は、例えば、下部電極１２に接する。
セル電極７１及びプレート電極７２は、例えば、窒化チタンである。キャパシタ絶縁膜７３は、例えば、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの積層構造を有する。
ゲート電極２０は、例えば、図示しないワード線ＷＬに電気的に接続される。上部電極１４は、例えば、図示しないビット線ＢＬに電気的に接続される。プレート電極７２は、例えば、図示しないプレート線ＰＬに接続される。
半導体メモリ４００を製造する際、シリコン基板１０の上にキャパシタＣＡを形成した後に、スイッチングトランジスタＴＲを形成する。スイッチングトランジスタＴＲを形成する際、下部電極１２が形成された後に、チャネル層１６、コンタクト層１８、及び上部電極１４をこの順に形成する。
半導体メモリ４００は、オフ動作時のチャネルリーク電流が極めて小さい酸化物半導体トランジスタをスイッチングトランジスタＴＲに適用する。したがって、電荷保持特性に優れたＤＲＡＭが実現する。
また、半導体メモリ４００のスイッチングトランジスタＴＲは、チャネル層１６と上部電極１４との間にコンタクト層１８を備える。したがって、熱処理が加わることによるオン電流の非対称性の発現が抑制される。よって、スイッチングトランジスタＴＲの特性が安定し、半導体メモリ４００の特性も安定する。
以上、第４の実施形態によれば、スイッチングトランジスタの熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた半導体メモリが実現される。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ シリコン基板（基板）
１２ 下部電極（第１の電極）
１４ 上部電極（第２の電極）
１６ チャネル層（酸化物半導体層）
１８ コンタクト層（導電層）
２０ ゲート電極
２２ ゲート絶縁層
２２ａ 第１の領域
２２ｂ 第２の領域
２６ コア絶縁層（絶縁層）
１００ トランジスタ（半導体装置）
２００ トランジスタ（半導体装置）
３００ トランジスタ（半導体装置）
４００ 半導体メモリ（半導体記憶装置）
ＣＡ キャパシタ
Ｐ１ 第１の位置
Ｐ２ 第２の位置
ｄ１ 第１の距離
ｄ２ 第２の距離

Claims (20)

  1. 基板と、
    第１の電極と、
    前記基板との間に、前記第１の電極が設けられた第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの第１の元素と、亜鉛（Ｚｎ）と、を含み、前記第１の電極及び前記第２の電極と異なる化学組成の酸化物半導体層と、
    前記酸化物半導体層と前記第２の電極との間に設けられ、前記第２の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）と、を含み、前記第１の電極、前記第２の電極、及び前記酸化物半導体層と異なる化学組成の導電層と、
    ゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、
    を備える半導体装置。
  2. 前記ゲート電極は、前記酸化物半導体層を囲む請求項１記載の半導体装置。
  3. 前記第１の電極と前記第２の電極との間に設けられ、前記酸化物半導体層で囲まれた絶縁層を、更に備える請求項１又は請求項２記載の半導体装置。
  4. 前記酸化物半導体層の一部は、前記第１の電極と前記絶縁層との間に設けられた請求項３記載の半導体装置。
  5. 前記酸化物半導体層は、前記導電層に接する請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記導電層のキャリア濃度は、前記酸化物半導体層のキャリア濃度よりも高い請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記導電層に含まれるスズ（Ｓｎ）の原子濃度は、前記酸化物半導体層に含まれるスズ（Ｓｎ）の原子濃度よりも高い請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記導電層に含まれるインジウム（Ｉｎ）の原子濃度は、前記酸化物半導体層に含まれるインジウム（Ｉｎ）の原子濃度よりも高い請求項１ないし請求項６いずれか一項記載の半導体装置。
  9. 前記ゲート絶縁層は、第１の領域と、前記第１の領域との間に前記酸化物半導体層が設けられた第２の領域とを有し、前記第１の電極から前記第２の電極に向かう第１の方向に平行で前記酸化物半導体層を含む断面において、第１の位置における前記第１の領域と前記第２の領域との間の第１の距離は、前記第１の電極からの距離が前記第１の電極と前記第１の位置との距離よりも大きい第２の位置における前記第１の領域と前記第２の領域との間の第２の距離よりも小さい請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む請求項１ないし請求項９いずれか一項記載の半導体装置。
  11. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの第１の元素と、亜鉛（Ｚｎ）と、を含み、前記第１の電極及び前記第２の電極と異なる化学組成の酸化物半導体層と、
    前記酸化物半導体層と前記第２の電極との間に設けられ、前記第２の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）と、を含み、前記第１の電極、前記第２の電極、及び前記酸化物半導体層と異なる化学組成の導電層と、
    ゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、
    を備え、
    前記ゲート絶縁層は、第１の領域と、前記第１の領域との間に前記酸化物半導体層が設けられた第２の領域とを有し、前記第１の電極から前記第２の電極に向かう第１の方向に平行で前記酸化物半導体層を含む断面において、第１の位置における前記第１の領域と前記第２の領域との間の第１の距離は、前記第１の電極からの距離が前記第１の電極と前記第１の位置との距離よりも大きい第２の位置における前記第１の領域と前記第２の領域との間の第２の距離よりも小さい、半導体装置。
  12. 前記ゲート電極は、前記酸化物半導体層を囲む請求項１１記載の半導体装置。
  13. 前記第１の電極と前記第２の電極との間に設けられ、前記酸化物半導体層で囲まれた絶縁層を、更に備える請求項１１又は請求項１２記載の半導体装置。
  14. 前記酸化物半導体層の一部は、前記第１の電極と前記絶縁層との間に設けられた請求項１３記載の半導体装置。
  15. 前記酸化物半導体層は、前記導電層に接する請求項１１ないし請求項１４いずれか一項記載の半導体装置。
  16. 前記導電層のキャリア濃度は、前記酸化物半導体層のキャリア濃度よりも高い請求項１１ないし請求項１５いずれか一項記載の半導体装置。
  17. 前記導電層に含まれるスズ（Ｓｎ）の原子濃度は、前記酸化物半導体層に含まれるスズ（Ｓｎ）の原子濃度よりも高い請求項１１ないし請求項１６いずれか一項記載の半導体装置。
  18. 前記導電層に含まれるインジウム（Ｉｎ）の原子濃度は、前記酸化物半導体層に含まれるインジウム（Ｉｎ）の原子濃度よりも高い請求項１１ないし請求項１６いずれか一項記載の半導体装置。
  19. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの第１の元素と、亜鉛（Ｚｎ）と、を含み、前記第１の電極及び前記第２の電極と異なる化学組成の酸化物半導体層と、
    前記酸化物半導体層と前記第２の電極との間に設けられ、前記第２の電極に接し、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）と、を含み、前記第１の電極、前記第２の電極、及び前記酸化物半導体層と異なる化学組成の導電層と、
    ゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記第１の電極に電気的に接続されたキャパシタと、
    を備える半導体記憶装置。
  20. 基板を更に備え、
    前記キャパシタは、前記基板と前記第１の電極との間に設けられた請求項１９記載の半導体記憶装置。
JP2020155889A 2020-09-16 2020-09-16 半導体装置及び半導体記憶装置 Pending JP2022049605A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020155889A JP2022049605A (ja) 2020-09-16 2020-09-16 半導体装置及び半導体記憶装置
TW110100263A TWI786507B (zh) 2020-09-16 2021-01-05 半導體裝置及半導體記憶裝置
CN202110102182.3A CN114267740A (zh) 2020-09-16 2021-01-26 半导体装置及半导体存储装置
US17/198,682 US11430886B2 (en) 2020-09-16 2021-03-11 Semiconductor device and semiconductor memory device
US17/875,376 US11942545B2 (en) 2020-09-16 2022-07-27 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020155889A JP2022049605A (ja) 2020-09-16 2020-09-16 半導体装置及び半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2022049605A true JP2022049605A (ja) 2022-03-29

Family

ID=80627106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020155889A Pending JP2022049605A (ja) 2020-09-16 2020-09-16 半導体装置及び半導体記憶装置

Country Status (4)

Country Link
US (2) US11430886B2 (ja)
JP (1) JP2022049605A (ja)
CN (1) CN114267740A (ja)
TW (1) TWI786507B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024042404A1 (ja) * 2022-08-24 2024-02-29 株式会社半導体エネルギー研究所 半導体装置
WO2024047500A1 (ja) * 2022-09-02 2024-03-07 株式会社半導体エネルギー研究所 記憶装置、及び、記憶装置の作製方法
WO2024052787A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 半導体装置
WO2024057166A1 (ja) * 2022-09-16 2024-03-21 株式会社半導体エネルギー研究所 半導体装置
WO2024074969A1 (ja) * 2022-10-07 2024-04-11 株式会社半導体エネルギー研究所 記憶装置
WO2024089570A1 (ja) * 2022-10-28 2024-05-02 株式会社半導体エネルギー研究所 半導体装置
WO2024194748A1 (ja) * 2023-03-21 2024-09-26 株式会社半導体エネルギー研究所 半導体装置、記憶装置、電子機器、及び処理装置
WO2024201264A1 (ja) * 2023-03-31 2024-10-03 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11818877B2 (en) 2020-11-02 2023-11-14 Applied Materials, Inc. Three-dimensional dynamic random access memory (DRAM) and methods of forming the same
JP2022143580A (ja) 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022146576A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2023141318A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2024000910A (ja) * 2022-06-21 2024-01-09 キオクシア株式会社 半導体記憶装置
CN115621324A (zh) * 2022-08-30 2023-01-17 武汉华星光电技术有限公司 半导体器件及电子器件
EP4350779A1 (en) * 2022-10-06 2024-04-10 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN118571931A (zh) * 2023-02-28 2024-08-30 华为技术有限公司 晶体管和存储阵列

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6509514B2 (ja) * 2014-09-17 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
JP2019036664A (ja) 2017-08-18 2019-03-07 東芝メモリ株式会社 半導体装置
JP7109928B2 (ja) 2018-01-31 2022-08-01 キオクシア株式会社 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
JP7051511B2 (ja) 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
JP7282485B2 (ja) * 2018-05-14 2023-05-29 キオクシア株式会社 半導体装置およびその製造方法
JP7066585B2 (ja) * 2018-09-19 2022-05-13 キオクシア株式会社 記憶装置
WO2020076850A1 (en) 2018-10-09 2020-04-16 Micron Technology, Inc. Devices including vertical transistors, and related methods
JP7378267B2 (ja) * 2018-11-12 2023-11-13 東ソー株式会社 コバルト錯体、その製造方法、及びコバルト含有薄膜の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024042404A1 (ja) * 2022-08-24 2024-02-29 株式会社半導体エネルギー研究所 半導体装置
WO2024047500A1 (ja) * 2022-09-02 2024-03-07 株式会社半導体エネルギー研究所 記憶装置、及び、記憶装置の作製方法
WO2024052787A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 半導体装置
WO2024057166A1 (ja) * 2022-09-16 2024-03-21 株式会社半導体エネルギー研究所 半導体装置
WO2024074969A1 (ja) * 2022-10-07 2024-04-11 株式会社半導体エネルギー研究所 記憶装置
WO2024089570A1 (ja) * 2022-10-28 2024-05-02 株式会社半導体エネルギー研究所 半導体装置
WO2024194748A1 (ja) * 2023-03-21 2024-09-26 株式会社半導体エネルギー研究所 半導体装置、記憶装置、電子機器、及び処理装置
WO2024201264A1 (ja) * 2023-03-31 2024-10-03 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
CN114267740A (zh) 2022-04-01
US20220085212A1 (en) 2022-03-17
TW202213649A (zh) 2022-04-01
US11430886B2 (en) 2022-08-30
TWI786507B (zh) 2022-12-11
US20220406934A1 (en) 2022-12-22
US11942545B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
JP2022049605A (ja) 半導体装置及び半導体記憶装置
US11349033B2 (en) Semiconductor device and semiconductor memory device
US11769810B2 (en) Semiconductor device and semiconductor memory device
US11374130B2 (en) Semiconductor device and semiconductor memory device
TWI830322B (zh) 半導體裝置及半導體記憶裝置
US20230290882A1 (en) Semiconductor device and semiconductor memory device
US20230328957A1 (en) Semiconductor device and semiconductor memory device
US20230200050A1 (en) Semiconductor device and semiconductor memory device
TWI855363B (zh) 半導體裝置及半導體記憶裝置
US20240321995A1 (en) Semiconductor device and semiconductor memory device
US20230090044A1 (en) Semiconductor device, semiconductor memory device, and method for manufacturing semiconductor device
US20230197857A1 (en) Semiconductor device, semiconductor memory device, and semiconductor device manufacturing method
US20230413530A1 (en) Semiconductor device and semiconductor memory device
US20230422482A1 (en) Semiconductor device and semiconductor memory device
CN115867025A (zh) 半导体装置及半导体存储装置