TWI638456B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI638456B
TWI638456B TW103145517A TW103145517A TWI638456B TW I638456 B TWI638456 B TW I638456B TW 103145517 A TW103145517 A TW 103145517A TW 103145517 A TW103145517 A TW 103145517A TW I638456 B TWI638456 B TW I638456B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide
oxide semiconductor
transistor
Prior art date
Application number
TW103145517A
Other languages
English (en)
Other versions
TW201533903A (zh
Inventor
宮入秀和
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201533903A publication Critical patent/TW201533903A/zh
Application granted granted Critical
Publication of TWI638456B publication Critical patent/TWI638456B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

提供一種新穎半導體裝置具有使用氧化物半導體薄膜之電晶體，其中包括Cu之導電膜被使用作為接線等等。 該半導體裝置包括第一絕緣膜、在第一絕緣膜上之氧化物半導體、重疊氧化物半導體之閘極電極具有第一閘極絕緣膜位於它們之間、接觸閘極電極之頂表面的第二絕緣膜及接觸閘極電極之頂表面的第三絕緣膜。閘極電極包括一Cu-X合金薄膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或兩個或多個這些元素之混合物)。

Description

半導體裝置及其製造方法
本發明係有關於使用氧化物半導體之半導體裝置及製造半導體裝置的方法。
注意本發明實施方式不限制於上述技術領域。本發明一實施方式揭露於本說明書等等之技術領域係有關於物體、方法或製造方法。此外，本發明一實施方式係有關於程序、機器、製造或物體組成物。特別是，本發明一實施方式揭露於本說明書的實施例之技術領域包括半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明裝置、功率儲存裝置、儲存裝置、用於驅動它們任何一個的方法和用於製造它們任何一個的方法。
在本說明書等等中，半導體裝置通常指的是可以利用半導體特性運作的裝置。顯示裝置、光電裝置、半導體電路和電子裝置在一些情況下包括半導體裝置。
近幾年，半導體裝置(即，中央處理器(central processing unit，CPU)和動態隨機存取記憶體 (dynamic random access memory，DRAM))包括電晶體之操作速率的改善是需要的。連接至電晶體的接線電阻可以為一抑制操作速率改善因素；因此，降低接線電阻是需要的。
常規的，鋁薄膜已被廣泛的使用作為接線、單線等等的材料。為了更進一步降低電阻，使用銅(copper，Cu)薄膜作為材料之研究和發展已廣泛的實施。然而，銅薄膜缺點在於其與基底薄膜的黏著性很低、乾式蝕刻銅薄膜是困難的以及因為從銅薄膜擴散至電晶體之半導體層內之銅使電晶體的特性容易劣化。
矽基半導體材料為被廣泛認為作為適用於電晶體之半導體薄膜的材料，及作為另一種材料之氧化物半導體有受到關注(參閱專利文件1)。
使用氧化物半導體薄膜之電晶體被認為在截止狀態具有極低的漏電流。例如，低功率CPU等等運用氧化物半導體薄膜之低漏電流電晶體已被揭露(參閱專利文件2)。
至於提供電晶體使用具有穩定的電特性之氧化物半導體薄膜的方法、摻雜氧至氧化物半導體薄膜的技術已被揭露(參閱專利文件3)。在專利文件3中揭露的技術中，氧化物半導體薄膜中的雜質濃度和氧空缺可被降低。其結果是，使用氧化物半導體薄膜的電晶體其電特性變化降低且可靠度可以提高。
此外，形成於包括含有銦的氧化物半導體材 料的半導體層上形成之Cu-Mn合金已揭露為一歐姆電極(參閱專利文件4)。
然而，在其中使用氧化物半導體的電晶體情況下，氧化物半導體的部分作為通道區域，以及在閘極BT壓力測試得到的電晶體特性時因Cu擴散而裂化至通道區內存在一些問題，其中閘極BT壓力測試為一種電晶體可靠度測試。
[參考文獻] [專利文件]
[專利文件1]日本公開專利申請號No.2007-123861
[專利文件2]日本公開專利申請號No.2012-257187
[專利文件3]日本公開專利申請號No.2011-243976
[專利文件4]PCT國際公開號No.2012/002573
根據專利文件4所揭示的結構，Cu-Mn合金薄膜形成於氧化物半導體上，然後在Cu-Mn合金薄膜上執行熱處理，使在氧化物半導體和Cu-Mn合金薄膜之間的接合界面形成Mn氧化物。在這樣形成Mn氧化物的方式，Cu-Mn合金薄膜中的Mn朝氧化物半導體擴散且優先地與包括在氧化物半導體中的氧鍵結。由於使Mn還原的氧化物半導體的區域含有豐富的氧空缺，所以區域中具有高載子濃度因而具有高導電性。此外，Mn擴散至氧化物 半導體使得Cu-Mn合金變成純Cu，由此得到具有低電阻的歐姆電極。
然而，上述結構中，在電極形成後未考慮從電極擴散的Cu的影響。例如，在包括Cu-Mn合金薄膜之電極形成在氧化物半導體上之後執行熱處理，由此在氧化物半導體和Cu-Mn合金薄膜之間的接合界面形成Mn氧化物。因為形成Mn氧化物，使得從Cu-Mn合金薄膜擴散至氧化物半導體之Cu的量可以減少，從Cu-Mn合金薄膜側表面擴散的銅或藉由釋放Cu-Mn合金的Mn而得到的純銅薄膜側表面或表面擴散的Cu附著到氧化物半導體的表面上。可替代地透過圖形化形成電極以去除Mn氧化物的情況下，Cu從Cu-Mn合金薄膜的表面擴散。
有鑑於上述問題，本發明一實施方式的目的是提供一種半導體裝置使用包括Cu導電膜作為接線或電極。本發明一實施方式的另一個目的是提供一種用於製造使用包括Cu導電膜作為接線或電極之半導體裝置的方法。本發明一實施方式的另一個目的是提供一種使用包括Cu導電膜及具有良好的形狀之新穎半導體裝置。本發明一實施方式的另一個目的是提供一種新穎半導體裝置及製造新穎半導體裝置的方法。
本發明一實施方式的另一個目的是提供一種具有穩定的電特性之半導體裝置。本發明一實施方式的另一個目的是提供一種高可靠度之半導體裝置。
需要注意的是這些目的的描述，不排除其他 目的的存在。在本發明一實施方式中，沒有必要達到的所有目的。上述目的以外的目的可以從說明書、圖式、申請專利範圍等描述而顯而易見及衍生出。
本發明一實施方式為一種半導體裝置，包括：第一絕緣膜、在第一絕緣膜上的氧化物半導體、閘極電極與具有定位在之間的閘極絕緣膜的氧化物半導體重疊以及與閘極電極之側表面接觸的第二絕緣膜。閘極電極包括Cu-X合金薄膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或這些元素中兩個或多個的混合物)。
在上述實施方式中，閘極電極可以包括Cu-Mn合金薄膜。
在上述實施方式中，閘極電極可以包括Cu-Mn合金薄膜及在Cu-Mn合金薄膜上的Cu薄膜。
在上述實施方式中，閘極電極可以包括第一Cu-Mn合金薄膜、在第一Cu-Mn合金薄膜上的Cu薄膜及在Cu薄膜上的第二Cu-Mn合金薄膜。
在上述實施方式中，第一絕緣膜可以具有阻隔氫、氧等等的功能。
在上述實施方式中，第二絕緣膜可以具有阻隔Cu等等的功能。
在上述實施方式中，氧化物半導體可以具有堆疊層結構。
本發明一實施方式為一種半導體裝置，包括：第一絕緣膜、在第一絕緣膜上的氧化物半導體、閘極 電極與具有定位在之間的閘極絕緣膜的氧化物半導體重疊、與閘極電極之側表面接觸的第二絕緣膜以及與閘極電極之頂表面接觸的第三絕緣膜。閘極電極包括Cu-X合金薄膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或這些元素中兩個或多個的混合物)。
在上述實施方式中，閘極電極可以包括Cu-Mn合金薄膜。
在上述實施方式中，閘極電極可以包括Cu-Mn合金薄膜及在Cu-Mn合金薄膜上的Cu薄膜。
在上述實施方式中，閘極電極可以包括第一Cu-Mn合金薄膜、在Cu-Mn合金薄膜上的Cu薄膜及在Cu薄膜上的第二Cu-Mn合金薄膜。
在上述實施方式中，第一絕緣膜可以具有阻隔氫、氧等等的功能。
在上述實施方式中，第二絕緣膜可以具有阻隔氫、氧等等的功能。
在上述實施方式中，第三絕緣膜可以具有阻隔Cu等等的功能。
在上述實施方式中，氧化物半導體可以具有堆疊層結構。
本發明一實施方式為一種半導體裝置，包括：第一絕緣膜、在第一絕緣膜上的第二絕緣膜、在第二絕緣膜上的氧化物半導體、閘極電極與具有定位在之間的閘極絕緣膜的氧化物半導體重疊、與閘極電極之側表面接 觸的第三絕緣膜以及與閘極電極之頂表面接觸的第四絕緣膜。閘極電極包括Cu-X合金薄膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或這些元素中兩個或多個的混合物)。
在上述實施方式中，閘極電極可以包括Cu-Mn合金薄膜。
在上述實施方式中，閘極電極可以包括Cu-Mn合金薄膜及在Cu-Mn合金薄膜上的Cu薄膜。
在上述實施方式中，閘極電極可以包括第一Cu-Mn合金薄膜、在第一Cu-Mn合金薄膜上的Cu薄膜及在Cu薄膜上的第二Cu-Mn合金薄膜。
在上述實施方式中，第一絕緣膜可以具有阻隔氫、氧等等的功能。
在上述實施方式中，第二絕緣膜可以為含有過量氧的絕緣膜。
在上述實施方式中，第三絕緣膜可以具有阻隔氫、氧等等的功能。
在上述實施方式中，第四絕緣膜可以具有阻隔Cu等等的功能。
在上述實施方式中，氧化物半導體可以具有堆疊層結構。
根據本發明一實施方式，一種使用包括Cu的導電膜作為接線、電極等等的新穎半導體裝置可以被提供。根據本發明一實施方式，一種製造使用包括Cu的導 電膜作為接線、電極等等之新穎半導體裝置的方法可以被提供。根據本發明一實施方式，一種新穎半導體裝置使用包括Cu及具有良好的形狀的導電膜可以被提供。根據本發明一實施方式，一種高可靠度半導體裝置可以被提供。根據本發明一實施方式，一種具有穩定的電特性的半導體裝置可以被提供。根據本發明一實施方式，一種新穎半導體裝置和一種製造新穎半導體裝置的方法可以被提供。
需要注意的是這些目的的描述，不排除其他目的的存在。在本發明一實施方式中，沒有必要達到的所有目的。其他效果可以從說明書、圖式、申請專利範圍等描述而顯而易見及衍生出。
100、200、300‧‧‧半導體裝置
101、102、103、132、401、402、501、502、716、717、2100、2200、3200、3200‧‧‧電晶體
110、2211、700、5120‧‧‧基材
120、121、121a、180、180a、180b、181、181a、182、183、184、2200、2201、2204、2207、2212‧‧‧絕緣膜
131、131a、132、132a、133‧‧‧氧化物半導體
140‧‧‧源極電極
145‧‧‧硬式遮罩層
150‧‧‧汲極電極
155‧‧‧光阻遮罩
160、2214‧‧‧閘極絕緣膜
170‧‧‧閘極電極
171、171a、172、172a、193、195、197、198‧‧‧導電膜
190、191、192、2202、2205、2206‧‧‧接線
701‧‧‧像素部分
702‧‧‧第一掃描線驅動電路
703‧‧‧第二掃描線驅動電路
704‧‧‧訊號線驅動電路
710‧‧‧電容接線
712、713‧‧‧閘極接線
714‧‧‧資料線
718‧‧‧第一液晶元件
719‧‧‧第二液晶元件
720‧‧‧像素
721‧‧‧開關電晶體
722‧‧‧驅動電晶體
723、726、3400‧‧‧電容
724‧‧‧發光元件
725‧‧‧訊號線
726‧‧‧掃描線
727‧‧‧功率供應線
901、911、941‧‧‧第一外殼
902、912、942‧‧‧第二外殼
903、904、922、943‧‧‧顯示部分
913‧‧‧第一顯示部分
914‧‧‧第二顯示部分
905‧‧‧麥克風
906‧‧‧喇叭
907、916、944‧‧‧操作鍵
908‧‧‧觸控筆
915、946‧‧‧接頭
921、931‧‧‧外殼
923‧‧‧鍵盤
924‧‧‧指向裝置
932‧‧‧用於冷藏室的門
933‧‧‧用於冷凍室的門
945‧‧‧鏡頭
951‧‧‧車身
952‧‧‧輪子
953‧‧‧儀錶板
954‧‧‧車燈
3001‧‧‧第一接線
3002‧‧‧第二接線
3003‧‧‧第三接線
3004‧‧‧第四接線
3005‧‧‧第五接線
4000‧‧‧RFIC
5100‧‧‧顆粒狀物
5161‧‧‧區域
在附圖中：第1A圖為一半導體裝置的上視圖，以及第1B和1C圖為其剖視圖；第2A圖為一半導體裝置的上視圖，以及第2B和2C圖為其剖視圖；第3A圖為一半導體裝置的上視圖，以及第3B和3C圖為其剖視圖；第4圖繪示一堆疊層薄膜之能帶；第5A-5C圖為剖視圖說明製造半導體裝置的方法；第6A和6B圖為剖視圖說明製造半導體裝置的方 法；第7A和7B圖為剖視圖說明製造半導體裝置的方法；第8A和8B圖為剖視圖說明製造半導體裝置的方法；第9A和9B圖為剖視圖說明製造半導體裝置的方法；第10A和10B圖為剖視圖說明製造半導體裝置的方法；第11A和11B圖為半導體裝置的剖視圖；第12A和12B圖為半導體裝置的剖視圖；第13A和13D圖為半導體裝置的剖視圖，及第13B和13C圖為半導體裝置的電路圖；第14A和14B圖各為說明記憶體裝置實施例的電路圖；第15A圖為上視圖及第15B和15C圖為電路圖，各為說明顯示裝置實施例；第16A-16F圖為外觀圖各說明電子裝置實施例；第17A-17F圖各說明RFIC使用實施例；第18A-18C圖為CAAC-OS剖面之Cs校正高解析TEM圖，及第18D圖為CAAC-OS之剖面示意圖；第19A-19D圖為CAAC-OS層之平面之Cs校正高解析TEM圖；第20A-20C圖為繪示藉由XRD結構分析CAAC-OS 薄膜和單晶氧化物半導體；第21A和21B圖繪示CAAC-OS之電子繞射圖形；第22圖繪示In-Ga-Zn氧化物因為電子照射的晶體部分的變化；第23A和23B圖為半導體裝置的剖視圖；以及第24A和24B圖為半導體裝置的剖視圖。
以下，實施方式將參考圖式進行說明。雖然，實施方式可以以各種模式被實現。其可以容易地理解通過本領域技術人員在不脫離本發明的精神和範圍的情況下以各種方式在模式和細節上進行改變。因此，本發明不應該被解釋為侷限於以下描述的實施方式。
圖式中，尺寸、層厚度或區域在一些為了清楚呈現之情況下而被誇大。因此，本發明實施方式不限制於這樣的比例。需要注意到的是圖式和示意圖繪示出理想實施例，且本發明實施方式不限制於如圖式中的形狀或數值。此外，以下實施方式和實施例，在不同圖式中，相同部分或具有相似功能部分標示為相同參考編號，並且其描述將不再重複。
注意本說明書中，如「第一」、「第二」和「第三」的序號被使用來避免組件間的混淆，且用語不限制組件數。
注意本說明書中，用來描述配置的用語，如 「上」、「之上」、「下」和「之下」，被使用來方便描述參照圖式中組件間的位置關係。此外，組件之間的位置關係按照每個組件描述的方向適當的改變。因此，不限制於本說明書使用的用語，且根據情況說明可以適當地作出。
在此說明書等等中，電晶體為一具有至少閘極、汲極和源極三個端點的元件。此外，電晶體之汲極(汲極端、汲極區或汲極電極)和源極(源極端、源極區或源極電極)之間具有通道區，且電流可以流過汲極區、通道區和源極區。注意本說明書等等中，通道區指的是電流主要流過的區域。
此外，源極和汲極的功能可能被切換，例如，當具有不同極性電晶體被採用或電路操作改變電流方向時。因此，本說明書等等之用語「源極」和「汲極」可以被切換。
注意本說明書等等中，「電性連接」解釋包括其中組件透過「具有任何電性功能之物體」被連接的情況。「具有任何電性功能之物體」沒有特別的限制，只要電訊號可以在透過物體連接之組件間發送和接收。「具有任何電性功能之物體」之實施例為開關元件，如電晶體、電阻、電桿、電容及具有各種功能之元件如作為電極和接線。
注意一些情況下「半導體」包括「絕緣體」之特性，例如，當導電率足夠低時。此外，「半導體」和 「絕緣體」在一些情況下無法嚴格地區分彼此，因為「半導體」和「絕緣體」的界線不明確。因此，本說明書的「半導體」在一些情況下可以稱為「絕緣體」。同樣的，本說明書的「絕緣體」在一些情況下可以稱為「半導體」。
此外，一些情況下「半導體」包括「導體」之特性，例如，當導電率足夠高時。此外，「半導體」和「導體」在一些情況下無法嚴格地區分彼此，因為「半導體」和「導體」的界線不明確。因此，本說明書的「半導體」在一些情況下可以稱為「導體」。同樣的，本說明書的「導體」在一些情況下可以稱為「半導體」。
注意半導體層中的雜質指的是，例如，不同於半導體層主要組件之元素。例如，元素濃度低於0.1atomic%為雜質。例如，當包含雜質時，載子陷阱可以形成在半導體層中，載子移動率被降低或結晶度被降低。在其中半導體層為氧化物半導體層的情況下，改變半導體層特性之雜質實施例包括不同於主要元素的1族元素、2族元素、14族元素、15族元素和過渡金屬。具體來說，例如，氫(包括水)、鋰、鈉、矽、硼、磷、碳和氮。在其中半導體層為氧化物半導體層的情況下，氧空缺可透過雜質入口(entry)來形成。此外，當半導體層為矽層，改變半導體層特性之雜質實施例包括氧、除了氫以外之1族元素、2族元素、13族元素和15族元素。
在本說明書中，例如，過量的氧是指的是化 學計量組合物中的氧過量。可選擇地，例如，過量的氧指的是藉由加熱釋放的氧。過量的氧可以移動至薄膜或層內。過量的氧在薄膜或層內之原子間移動或過量的氧取代薄膜或層成分中的氧並且移動如撞球一般。例如，相對於絕緣膜，具有過量的氧之絕緣膜係透過熱處理從其中釋放氧。
(實施方式1)
在此實施方式中，本發明一實施方式之半導體裝置將參考圖式說明。
<半導體裝置結構實施例>
第1A圖為本發明一實施方式之半導體裝置100的上視圖。電晶體101在通道長度方向之剖視圖，沿第1A圖中虛線A1-A2剖切，顯示於第1B圖。電晶體101在通道寬度方向之剖視圖，沿第1A圖中虛線A3-A4剖切，顯示於第1C圖。注意在第1A圖中，半導體裝置100之一些組件為了避免複雜而沒有說明。
注意通道長度指的是，例如，區域中源極(源極區或源極電極)和汲極(汲極區或汲極電極)之間的距離，其中半導體(或其中當電晶體導通時在電流在半導體流動的部分)和閘極電極彼此重疊，或區域其中通道形成在電晶體上視圖。在電晶體中，所有區域的通道長度未必相同。換言之，一些情況下電晶體之通道長度不固定在一 值。因此，在本說明書中通道長度為任一值、最大值、最小值、或其中通道形成在一區域中的平均值。
通道寬度指的是，例如，其中源極和汲極在區域中彼此面對部分之長度，其中半導體(或其中當電晶體導通時在電流在半導體流動的部分)和閘極電極彼此重疊，或其中通道形成的區域。在電晶體中，所有區域的通道寬度未必相同。換言之，一些情況下電晶體之通道寬度不固定在一值。因此，在本說明中通道寬度為任一值、最大值、最小值、或其中通道形成在一區域中的平均值。
注意根據電晶體結構，在其中通道實際形成之區域中通道寬度(以下，稱為有效通道寬度)在一些情況下不同於顯示於電晶體上視圖之通道寬度(以下，稱為外觀通道寬度)。例如，在一個具有三維(three-dimensional)結構之電晶體中，有效通道寬度大於電晶體上視圖所示之外觀通道寬度，並且其影響在某些情況下不能被忽略。例如，在一個具有三維結構之微型化電晶體中，形成於半導體側表面之通道區域的比例，在一些情況下高於形成於半導體頂表面之通道區域的比例。在這種情況下，當通道實際形成時所得到有效通道寬度大於上視圖所示之外觀通道寬度。
在一個具有三維結構之電晶體中，有效通道寬度在一些情況下難以測量。例如，從設計值估計有效通道寬度，必須假定半導體的形狀如已知的假設條件一樣。因此，在半導體的形狀無法準確知道的情況下，很難精確 地測量有效通道寬度。
因此，在本說明書中，在電晶體上視圖中，在一些情況下，外觀通道寬度為在其中半導體和閘極電極彼此重疊區域之其中源極和汲極彼此面對部分之長度指的是環繞通道寬度(surrounded channel width，SCW)。此外，在本說明書中，在其中用語“通道寬度”被簡單地使用的情況下，也可表示環繞通道寬度或外觀通道寬度。可替代地，在本說明書中，在其中用語“通道寬度”被簡單地使用的情況下，一些情況下也可表示為有效通道寬度。注意通道長度的值、通道寬度、有效通道寬度、外觀通道寬度、環繞通道寬度等等可以透過獲得和分析的剖面TEM圖像等等來確定。
注意在其中電場移動率情況下，電晶體每個通道寬度之電流值等等是由計算獲得的，環繞通道寬度可以用來計算。在這種情況下，其值不同於一個其中一些情況下有效通道寬度被用以計算所獲得的值。
半導體裝置100具有包括絕緣膜120在基材110上之電晶體101；在絕緣膜120上之絕緣膜121；氧化物半導體堆疊131和依此順序形成在絕緣膜121上之氧化物半導體132；和堆疊部分電性連接之源極電極140和汲極電極150；覆蓋堆疊部分之氧化物半導體133、源極電極140和汲極電極150；閘極絕緣膜160覆蓋氧化物半導體133；閘極電極170重疊堆疊部分、源極電極140部分、汲極電極150部分、氧化物半導體133部分和閘極絕 緣膜160部分；絕緣膜180與閘極電極170之側表面接觸及覆蓋閘極絕緣膜160部分；絕緣膜181在絕緣膜180上；以及絕緣膜182與閘極電極部分170頂表面接觸。閘極電極170包括由導電膜171形成之結構和依此順序形成之導電膜172。氧化物半導體131、氧化物半導體132和氧化物半導體133被統稱為氧化物半導體130。
在電晶體101中，導電膜172至少包括Cu。可替代地，導電膜也可以使用低電阻材料，如Cu、Al、Au或Ag、包括這些材料之合金、包括這些材料作為主要成分之化合物。
在電晶體101中，導電膜171至少包括Cu-X合金薄膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或這些元素中兩個或多個的混合物)(以下，簡稱為的Cu-X合金薄膜)。例如，導電膜171可以具有單層結構之Cu-X合金薄膜或包括Cu-X合金薄膜及含有如氮化鈦、氮化鎢或氮化鉭化合物之薄膜的堆疊層結構。
較佳的是Cu-X合金薄膜包括在與閘極絕緣膜160和絕緣膜180接觸之導電膜171中。在其中閘極絕緣膜160和絕緣膜180為含有氧的薄膜情況下，在Cu-X合金薄膜和在Cu-X合金薄膜中的這些絕緣膜、X(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或這些元素中兩個或多個的混合物)接觸時，可能在這些絕緣膜之界面形成X的氧化膜。可替代地，取代X的氧化膜，如Cu-Ca-O之氧化物薄膜可以直接地形成在導電膜171和絕緣 膜180之間以及在導電膜171和閘極絕緣膜160之間。以上述方式形成的氧化物薄膜可以防止Cu-X合金薄膜中的Cu或導電膜172含有的Cu傳過這些絕緣膜到達氧化物半導體130。
例如，Cu-Mn合金薄膜用於導電膜171。使用Cu-Mn合金薄膜用於導電膜171可以提高至閘極絕緣膜160和絕緣膜180之黏著性。
例如，Cu薄膜用於導電膜172。使用具有低電阻Cu薄膜，用於導電膜172使製造的半導體裝置具有降低接線延遲。
絕緣膜182較佳地具有阻隔銅等等的功能。提供與閘極電極170之頂表面接觸的絕緣膜182可以防止Cu從閘極電極170之頂表面擴散。例如，氮化物絕緣膜可以被使用作為絕緣膜182。氮化物絕緣膜為使用氮化矽、氮化矽氧化物、氮化鋁、氮化鋁氧化物或類似物形成。氧化物絕緣膜可以提供代替氮化物絕緣膜。當氧化物絕緣膜具有阻隔功能，可以提供氧化鋁薄膜、氮氧化鋁薄膜、氧化鎵薄膜、氮氧化鎵薄膜、氧化釔薄膜、氮氧化釔薄膜、氧化鉿薄膜、氮氧化鉿薄膜。
透過形成導電膜171和172作為閘極電極170和絕緣膜182，如上所述，Cu進入至氧化物半導體130中可以被抑制及具有降低接線延遲之高可靠度半導體裝置可以被提供。
絕緣膜120具有阻隔氫、氧、含有氫之化合 物或含有氧之化合物的功能。具體地說，絕緣膜120具有防止氫、水氣和雜質從基材110擴散的功能，及防止氧從氧化物半導體130擴散的功能。此外，在其中其他裝置如下所述形成於基材110上之情況下，絕緣膜120最好經過化學機械研磨(chemical mechanical polishing，CMP)等等，使其表面被平坦化。此外，在其中此一其他裝置為使用矽作為主動層之電晶體之情況下，絕緣膜120最好具有防止矽從基材110擴散到氧化物半導體130的功能。
作為絕緣膜120，氧化物絕緣膜包括氧化鋁、氧化鎂、氧化矽、氮氧化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等等；氮化物絕緣膜包括氮化矽、氮化矽氧化物、氮化鋁、氮氧化鋁或類似物；或任何這些混合材料之薄膜可以被使用。
絕緣膜180具有阻隔氫、氧、含有氫之化合物或含有氧之化合物的功能。提供絕緣膜180可以防止從氧化物半導體130之向外擴散的氧及從外部之氫、水等等進入至氧化物半導體130內。
作為絕緣膜180，氧化物絕緣膜包括氧化鋁、氧化鎂、氧化矽、氮氧化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等等；氮化物絕緣膜包括氮化矽、氮化矽氧化物、氮化鋁、氮氧化鋁或類似物；或任何這些混合材料之薄膜可以被使用。
注意氧化鋁薄膜最好被使用作為絕緣膜120及絕緣膜180因為其防止氫、氧、含有氫化合物或含有氧 化合物穿過薄膜的功能，即，針對這些元素或化合物的阻隔功能是優越的。因此，氧化鋁薄膜可以適合用作防止將導致電晶體之電特性變化如氫氣或濕氣之雜質進入氧化物半導體130、氧化物半導體130主成分的氧釋放在電晶體製造過程中及過程後從氧化物半導體釋放以及從基底絕緣膜121之非必要氧釋放。此外，含在氧化鋁薄膜的氧可以擴散至氧化物半導體內。
因此，藉由如上所述之形成絕緣膜120和絕緣膜180，氫、水等等進入至氧化物半導體130內及從氧化物半導體130擴散的氧可以被抑制，電晶體特性變穩定及高可靠度半導體裝置可以提供。
注意在第1C圖中，其為通道寬度方向之剖視圖，閘極電極170電場也施加於氧化物半導體132之橫向側。例如，在其中電晶體之通道寬度小於或等於100nm，較佳地小於或等於60nm，更佳地小於或等於40nm之情況下，貢獻於施加在氧化物半導體132橫向側的電場是大的。因此，汲極電流、場效應移動率等等在電晶體導通時是增加的，以及汲極電流等等在電晶體截止時是減少的。此外，穿隧效應可以被抑制；因此常關型(normally-off)電特性可以得到即使在具有小通道長度之電晶體。因此，電晶體具有優良的電特性。
此一實施方式之半導體裝置的其他組成元件將在下列詳細說明。
<基材>
基材110不限制於簡單支持基材，及可能為其中形成其他裝置如電晶體的基材。在此情況下，電晶體之閘極電極170、源極電極140和汲極電極150中的一者可能與上述裝置電性連接。
<基底絕緣膜>
絕緣膜121具有提供氧至氧化物半導體130的功能。因為這個原因，絕緣膜121較佳地為含有氧的絕緣膜，以及更佳地絕緣膜121為含有過量氧的絕緣膜其中氧含量高於其在化學計量混合物。例如，絕緣膜121為氧化物絕緣膜其釋出氧之含量轉換為氧原子大於或等於1.0×1018atoms/cm3，較佳地大於或等於3.0×1020atoms/cm3在熱脫吸附光譜學(thermal desorption spectroscopy，TDS)分析中。注意在熱脫吸附光譜學分析中薄膜表面的溫度較佳地大於或等於100℃和低於或等於700℃，或大於或等於100℃和低於或等於500℃。此外，絕緣膜121也可能具有如上述之絕緣膜120之防止雜質從基材110擴散的功能。
絕緣膜121，單層絕緣膜如氧化矽薄膜、氮氧化矽薄膜、氮氧化矽薄膜、氮化矽氧化物薄膜、氧化鋁薄膜、氧化鉿薄膜、氧化釔薄膜、氧化鋯薄膜、氧化鎵薄膜、氧化鉭薄膜、氧化鎂薄膜、氧化鑭薄膜、氧化鈰薄膜或氧化釹薄膜、或任何這些絕緣膜被使用之堆疊。較佳地 為使用單層絕緣膜如氧化矽薄膜、氮氧化矽薄膜、氮化矽氧化物薄膜或氮化矽薄膜或任何這些絕緣膜之堆疊。
<氧化物半導體>
典型氧化物半導體130的實施例為In-Ga氧化物、In-Zn氧化物和In-M-Zn氧化物(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。特別是，In-M-Zn氧化物(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)為較佳地被使用作為氧化物半導體130。
注意氧化物半導體130不限制於含有In之氧化物。氧化物半導體130例如可以為Zn-Sn氧化物或Ga-Sn氧化物。
在氧化物半導體130為In-M-Zn氧化物薄膜(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)藉由濺鍍方法形成的情況下，較佳地用於形成In-M-Zn氧化物之濺鍍靶材之金屬元素的原子比滿足In≧M及Zn≧M。作為此濺鍍靶材之金屬元素的原子比最佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2及In：M：Zn=3：1：2。注意在氧化物半導體130之金屬元素的原子比從上述濺鍍靶材之金屬元素原子比變化範圍為±40%作為誤差。
接著，氧化物半導體130形成堆疊氧化物半導體131-133之功能和效果將參考第4圖之能帶結構圖進行說明。第4圖示出沿著第1C圖虛線C1-C2部分之能帶結構圖。此外，第4圖示出電晶體101之通道形成區之能 帶結構圖。
在第4圖中，Ec121、Ec131、Ec132、Ec133和Ec160分別代表絕緣膜121、氧化物半導體131、氧化物半導體132、氧化物半導體133和閘極絕緣膜160之導電帶(conduction band)底部的能量。
此處，真空能階(vacuum level)與導電帶底部的能量差(差也被稱為「電子親和力(electron affinity)」)相應於減去真空能階和價電帶(valence band)頂部的能量差(差也被稱為游離能(ionization potential))獲得能隙之值。注意能隙可以使用全光譜橢圓偏光測厚儀(spectroscopic ellipsometer)(UT-300由HORIBA JOBIN YVON S.A.S.製造)來測量。介於真空能階和價電帶頂部的能量差可以使用紫外光電子能譜學(ultraviolet photoelectron spectroscopy，(UPS))裝置(VersaProbe由ULVAC-PHI公司製造)來測量。
注意使用具有In：Ga：Zn=1：3：2原子比的濺鍍靶材形成之In-Ga-Zn氧化物具有大約3.5eV的能隙及4.5eV的電子親和力。使用具有In：Ga：Zn=1：3：4原子比的濺鍍靶材形成之In-Ga-Zn氧化物具有大約3.4eV的能隙及4.5eV的電子親和力。使用具有In：Ga：Zn=1：3：6原子比的濺鍍靶材形成之In-Ga-Zn氧化物具有大約3.3eV的能隙及4.5eV的電子親和力。使用具有In：Ga：Zn=1：6：2原子比的濺鍍靶材形成之In-Ga-Zn氧化物具有大約3.9eV的能隙及4.3eV的電子親和力。使用具有In：Ga：Zn=1：6：8原子 比的濺鍍靶材形成之In-Ga-Zn氧化物具有大約3.5eV的能隙及4.4eV的電子親和力。使用具有In：Ga：Zn=1：6：10原子比的濺鍍靶材形成之In-Ga-Zn氧化物具有大約3.5eV的能隙及4.5eV的電子親和力。使用具有In：Ga：Zn=1：1：1原子比的濺鍍靶材形成之In-Ga-Zn氧化物具有大約3.2eV的能隙及4.7eV的電子親和力。使用具有In：Ga：Zn=3：1：2原子比的濺鍍靶材形成之In-Ga-Zn氧化物具有大約2.8eV的能隙及5.0eV的電子親和力。
由於絕緣膜121和閘極絕緣膜160為絕緣體，Ec121和Ec160比Ec131比Ec132和Ec133更接近真空能階(具有較小的電子親和力)。
此外，Ec131比Ec132接近真空能階。具體地，Ec133較佳地位於比Ec132靠近真空能階0.05eV或更大、0.07eV或更大、0.1eV或更大、或0.15eV或更大及2eV或更小、1eV或更小、0.5eV或更小、或0.4eV或更小。
此外，Ec133比Ec132接近真空能階。具體地，Ec133較佳地位於比Ec132靠近真空能階0.05eV或更大、0.07eV或更大、0.1eV或更大、或0.15eV或更大及2eV或更小、1eV或更小、0.5eV或更小、或0.4eV或更小。
在氧化物半導體131和氧化物半導體132之間的界面及氧化物半導體132和氧化物半導體133之間的界面的附近，形成混合區；因此，導電帶底部的能量連續 地變化。換句話說，在這些界面沒有陷阱狀態或少量陷阱狀態存在。
因此，電子主要透過在具有上述能帶結構之堆疊層結構之氧化物半導體132轉移。因此，即使當界面狀態存在於氧化物半導體131和絕緣膜121之間的界面或氧化物半導體133和閘極絕緣膜160之間的界面，界面狀態幾乎不影響電子的轉移。此外，由於沒有界面狀態或少量界面狀態存在於氧化物半導體131和氧化物半導體132之間和氧化物半導體133和氧化物半導體132之間的界面，在區域中的電子轉移不被中斷。因此，高場效應移動率可以在具有上述氧化物半導體堆疊層結構之電晶體101來獲得。
注意即使由於雜質或缺陷之陷阱狀態Et300可能形成在如第4圖所示之氧化物半導體131和絕緣膜121之間界面和氧化物半導體133和閘極絕緣膜160之間的界面附近，氧化物半導體132可以從陷阱狀態分離由於氧化物半導體131和氧化物半導體133的存在。
在此一實施方式所述之電晶體101中，在通道寬度方向，氧化物半導體132之頂表面和側表面與氧化物半導體133接觸，及氧化物半導體132之底表面與氧化物半導體131接觸(參閱第1C圖)。在這種方式中，氧化物半導體132由氧化物半導體131和氧化物半導體133包圍，由此使陷阱能階的影響可以進一步減少。
然而，當Ec131和Ec132之間的能量差或 Ec133和Ec132之間的能量差較小時，氧化物半導體132之電子藉由通過能量差到達陷阱狀態。由於電子被陷阱狀態捕捉，固定負電荷在與絕緣膜界面處產生，導致了電晶體的臨限電壓(threshold voltage)往正方向偏移。
因此，每個介於Ec131和Ec132之間的能量差及Ec133和Ec132之間的能量差較佳地設定為大於或等於0.1eV，更佳地大於或等於0.15eV，在這種情況下，在電晶體的臨限電壓的改變可減少且電晶體可以具有良好的電特性。
氧化物半導體131和133中的每一個相較於氧化物半導體132較佳地具有寬能隙。
對於氧化物半導體131和133，例如，可以使用具有比氧化物半導體132較高原子比之含有Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf的材料。具體來說，氧化物半導體132金屬元素含有任何上述金屬元素以原子比1.5倍或更多、較佳地為2倍或更多、更佳地為3倍或更多。任何上述金屬元素與氧為強鍵結因而具有防止氧空缺在氧化物半導體中產生的功能。也就是說，相較於在氧化物半導體132中，氧空缺在氧化物半導體131和133中不易產生。
注意當氧化物半導體131、氧化物半導體132和氧化物半導體133中每一者為含有至少銦、鋅和M(M為如Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf的金屬)的In-M-Zn氧化物時，氧化物半導體131具有銦、M 和鋅之原子比為x 1：y 1：z 1，氧化物半導體132具有銦、M和鋅之原子比為x 2：y 2：z 2和氧化物半導體133具有銦、M和鋅之原子比為x 3：y 3：z 3，y 1/x 1和y 3/x 3中的每一者較佳地大於y 2/x 2。y 1/x 1和y 3/x 3中的每一者大於y 2/x 2 1.5倍或更多、較佳地大於y 2/x 2 2倍或更多、更佳地大於y 2/x 2 3倍或更多。在這個時候，當y 2大於或等於在氧化物半導體132中的x 2時，電晶體可以具有較穩定的電特性。然而，當y 2 3倍或更多大於x 2，電晶體之場效應移動率降低；因此較佳地y 2小於x 2 3倍。
在其中Zn和O沒有列為考量之情況下，氧化物半導體131和氧化物半導體133的In的比例及M的比例較佳地分別小於50atomic%及大於或等於50atomic%、更佳地分別小於25atomic%及大於或等於75atomic%。此外，在其中Zn和O沒有列為考量之情況下，氧化物半導體132的In的比例及M的比例較佳地分別大於或等於25atomic%及小於75atomic%、更佳地分別大於或等於34atomic%及小於66atomic%。
氧化物半導體131和氧化物半導體133的厚度分別各大於或等於3nm及小於或等於100nm、較佳地大於或等於3nm及小於或等於50nm。氧化物半導體132的厚度大於或等於3nm和小於或等於200nm、較佳地大於或等於3nm和小於或等於100nm、更佳地大於或等於3nm和小於或等於50nm。此外，氧化物半導體132較佳地厚於氧化物半導體131和氧化物半導體133。
注意其中透過藉由減少在氧化物半導體中的雜質濃度以使氧化物半導體為本質或大致本質之氧化物半導體作為通道，可以有效賦予電晶體穩定的電特性。用語「大致本質」指的是其中氧化物半導體載子密度小於1×1017/cm3、較佳地小於1×1015/cm3、更佳地小於1×1013/cm3的狀態。
在氧化物半導體中，不為主要元素之氫、氮、碳、矽和金屬元素為雜質。例如，氫和氮形成施體準位以增加載子密度，及矽在氧化物半導體層中形成不純物準位。不純物準位變成陷阱，其可能劣化電晶體之電特性。此外，較佳地減少氧化物半導體131和133及氧化物半導體之間的界面之雜質濃度。
為了使氧化物半導體為本質或大致本質，例如，氧化物半導體在某些深度或氧化物半導體某些區域之矽濃度，被二次離子質量分析(secondary ion mass spectrometry，SIMS)測量，為小於1×1019atoms/cm3、較佳地小於5×1018atoms/cm3、更佳地小於1×1018atoms/cm3。此外，氧化物半導體在某些深度或氧化物半導體某些區域之氫濃度為小於或等於2×1020atoms/cm3、較佳地小於或等於5×1019atoms/cm3、更佳地小於或等於1×1019atoms/cm3、再更佳地小於或等於5×1018atoms/cm3。此外，氧化物半導體在某些深度或氧化物半導體某些區域之氮濃度為小於5×1019atoms/cm3、較佳地小於或等於5×1018atoms/cm3、更佳地小於或等於1×1018atoms/cm3、 再更佳地小於或等於5×1017atoms/cm3。
在此實施方式中，氧化物半導體中Cu濃度較佳地為小於或等於1×1018atoms/cm3。
在其中氧化物半導體包括晶體的情況下，假如包括高濃度矽或碳之氧化物半導體其結晶性可能降低。為了不降低氧化物半導體的結晶性，例如，氧化物半導體在某些深度或氧化物半導體某些區域之矽濃度可能小於1×1019atoms/cm3、較佳地小於5×1018atoms/cm3以及更佳地小於1×1018atoms/cm3。此外，例如，氧化物半導體在某些深度或氧化物半導體某些區域之碳濃度可能小於1×1019atoms/cm3、較佳地小於5×1018atoms/cm3以及更佳地小於1×1018atoms/cm3。
如上所述之高純度氧化物半導體使用於通道形成區之電晶體具有非常低的截止狀態(off-state)電流。在其中源極和汲極之間的電壓被設定為約0.1V、5V或10V的情況下，例如，截止狀態電流按照電晶體之通道寬度標準可低至每微米幾(yoctoamperes)至每微米幾(zeptoamperes)。
在敘述此實施方式作為實施例之電晶體101中，閘極電極170被形成為電環繞氧化物半導體130中通道寬度方向；因此，閘極電場除了垂直方向之外還施加於半導體130之側表面方向(參閱第1C圖)。換句話說，閘極電場施加於整個氧化物半導體，因此電流在全部氧化物半導體132作為通道中流動，由此導致進一步提高導通狀 態(on-state)電流。
<導電膜>
源極電極140和汲極電極150可以由從鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、銀、鉭和鎢中選擇之單一物質之導電膜之單層或堆疊層形成；含有一個或多個上述物質種類之氮化物；含有一個或多個上述物質種類之氧化物；或含有一個或多個上述物質種類之合金。注意源極電極140和汲極電極150可以具有相同組成物或不同組成物。
此外，鋅、鉻、錳、鋯、矽、釩、鈦、鋁、錳、鈣等等可以作為添加劑加入到源極電極140和汲極電極150。
此外，每個源極電極140和汲極電極150可以包括至少一Cu-X合金薄膜；例如，其較佳地使用單層結構之Cu-X合金薄膜或堆疊層結構之Cu-X合金薄膜和包括如銅(copper，Cu)、鋁(aluminum，Al)、金(gold，Au)或銀(silver，Ag)、任何使用這些材料之合金、或含有這些材料作為主要成份之化合物的低電阻材料的導電膜。
Cu-X合金薄膜包括於源極電極140和汲極電極150較佳地與氧化物半導體130接觸。當Cu-X合金薄膜與氧化物半導體130接觸時，在Cu-X合金薄膜中的X(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或兩個或多個這些元素之混合物)可能在與氧化物半導體之界面形成X氧化物薄膜。氧化物薄膜可以抑制Cu-X合 金薄膜中的Cu進入氧化物半導體130。
閘極電極170、源極電極140和汲極電極150也可用以作為引線接線或類似物。因此，當閘極電極170、源極電極140和汲極電極150包括銅時，可以得到具有降低接線延遲之半導體裝置。
<閘極絕緣膜>
閘極絕緣膜160可以使用含有一個或多個氧化鋁、氧化鎂、氧化矽、氮氧化矽、氮化矽氧化物、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭之絕緣膜形成。閘極絕緣膜160可以為任何上述材料之堆疊。閘極絕緣膜160可以含有鑭(lanthanum，La)、氮或鋯(zirconium，Zr)作為雜質。
在其中氧化鉭使用為閘極絕緣膜160的情況下，添加如氧化釔、氧化鎢、氧化鋁、氧化矽或氧化鈮之氧化物作為雜質為較佳地，因為如介電常數和絕緣特性之電特性可以提高。
閘極絕緣膜160之堆疊層結構之實施例將被描述。閘極絕緣膜160包括，例如，氧、氮、矽或鉿。具體地，閘極絕緣膜160較佳地包括氧化鉿及氧化矽或氮氧化矽。
氧化鉿具有比氧化矽和氮氧化矽高之介電常數。因此，藉由使用氧化鉿，物理厚度可以做得比的等效氧化物厚度大；因此，即使在其中等效氧化物厚度小於或 等於10nm或小於或等於5nm的情況下，漏電流因為穿隧電流可以較低。也就是說，它可以提供具有低截止狀態電流之電晶體。此外，晶體結構之氧化鉿具有比非晶結構之氧化鉿較高之介電常數。因此，為了提供具有低截止狀態電流之電晶體，較佳地使用晶體結構之氧化鉿。晶體結構之實施例包括單斜晶系(monoclinic)結構、四方晶系(tetragonal crystal)結構和立方晶系(cubic crystal)結構。注意本發明實施方式不限制於上述實施例。
表面上形成具有晶體結構之氧化鉿可能因為缺陷而具有界面狀態(interface states)。界面狀態可能用作陷阱中心(trap centers)。因此，在其中氧化鉿被提供靠近電晶體之通道區的情況下，電晶體之電特性可能因為界面狀態而劣化。因此，為了降低界面狀態的影響，它在某些情況下較佳地提供另一層在電晶體之通道區和氧化鉿之間，因此通道區和氧化鉿彼此分開。該層具有緩衝功能。具有緩衝功能的層可能包括在閘極絕緣膜160中或包括在氧化物半導體133中。換句話說，氧化矽、氮氧化矽、氧化物半導體等等可以被使用為具有緩衝功能的層。例如，具有比作為通道區之半導體較大能隙的半導體或絕緣體可以被使用為具有緩衝功能的層。可替代地，例如，具有比作為通道區之半導體較小電子親和力的半導體或絕緣體可以被使用為具有緩衝功能的層。進一步可替代地，例如，具有比作為通道區之半導體較大游離能的半導體或絕緣體可以被使用為具有緩衝功能的層。
同時，在具有上述晶體結構之氧化鉿形成表面被界面狀態(陷阱中心)捕捉之電荷，由此電晶體之臨限電壓可以被控制。為了使電荷穩定地存在，例如，具有比氧化鉿較大能隙之絕緣體被提供在通道區和氧化鉿之間提供。可替代地，具有比氧化鉿較小電子親和力的半導體或絕緣體可以被提供。進一步可替代地，具有比氧化鉿較大游離能的半導體或絕緣體可以被提供。使用這樣的絕緣體抑制藉由界面狀態捕捉之電荷放電，因此電荷可以被保留很長一段時間。
絕緣體之實施例包括氧化矽和氮氧化矽。為了使在閘極絕緣膜160中的界面狀態捕捉電場電荷，電子可以從氧化物半導體130轉移至閘極電極170。作為具體實施例，閘極電極170之電位保持高於源極電極140之電位或汲極電極150之電位在高溫度條件下(即，溫度高於或等於125℃和低於或等於450℃，典型地高於或等於150℃和低於或等於300℃)於一秒或更長的時間，典型地為一分鐘或更長的時間。
其中在閘極絕緣膜160等等中被捕捉在界面狀態之電子預定量偏移電晶體之臨限電壓在正方向上。被捕捉之電子量(改變臨限電壓的量)可以藉由調整閘極電極170之電壓或其電壓施加時間控制。注意其中電場電荷被捕捉的位置不限制於在閘極絕緣膜160內，只要電場電荷可以在其中被捕捉。具有相似結構之堆疊層薄膜可使用於絕緣膜121或/和絕緣膜180。
<中間層絕緣膜>
較佳地是形成絕緣膜181。絕緣膜181可以使用含有一個或多個氧化鎂、氧化矽、氮化矽氧化物、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭的絕緣膜。可替代地，絕緣膜181可以是任何上述材料之堆疊。
<製造方法>
接著，本實施方式之一種製造包括電晶體101之半導體裝置100方法將參照第5A-5C圖、第6A和6B圖、及第7A和7B圖、第8A和8B圖第9A和9B圖、以及第10A和10B圖進行說明。在第5A-5C圖、第6A和6B圖、及第7A和7B圖、第8A和8B圖第9A和9B圖、以及第10A和10B圖中，電晶體在通道長度方向之剖面A1-A2已在左側示出，以及電晶體在通道寬度方向之剖面A3-A4已在右側示出。
首先，絕緣膜形成於基材110上及絕緣膜之表面藉由CMP方法平坦化，由此形成絕緣膜120(參閱第5A圖)。絕緣膜120可以藉由濺鍍方法、PECVD方法、熱CVD方法、真空蒸鍍方法、PLD方法等等形成。
接著，形成絕緣膜121a。絕緣膜121a可以藉由濺鍍方法、PECVD方法、熱CVD方法、真空蒸鍍方法、PLD方法等等來形成。
氧可以添加至絕緣膜121a以形成包括過量氧之絕緣膜。添加氧可以藉由離子佈植(ion implantation)方法，例如，在加速電壓大於或等於2kV和低於或等於100kV及濃度大於或等於5×1014ions/cm2和低於或等於5×1016ions/cm2。添加氧致使絕緣膜121更容易提供氧至氧化物半導體130。
接著，氧化物半導體131a及氧化物半導體132a依次形成(參照第5B圖)。氧化物半導體131a及氧化物半導體132a可以藉由濺鍍方法、CVD方法、MBE方法、ALD方法或PLD方法來形成。
接著，作為硬式遮罩層145的層及作為光阻遮罩層155的層形成在氧化物半導體132a上。作為光阻遮罩層155的層交給電子束微影(electron beam lithography)，由此形成光阻遮罩層155。
注意作為硬式遮罩層145的層可能為其中選擇性蝕刻氧化物半導體131a及氧化物半導體132a的層。作為硬式遮罩層145的層可能形成為具有單層結構或堆疊層結構使用，例如，簡單物質、氮化物或含有一個或多個鎢、鉬、鈦和鉭的合金。可替代地，使用至少含有In和Zn的氧化物或氮氧化物。例如，使用In-Ga-Zn-O-N基底材料。
作為硬式遮罩層145的層可以由選自於鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、銀、鉭和鎢之簡單物質；含有一個或多個上述物質種類之氮化物；含有一個或 多個上述物質種類之氧化物；或含有一個或多個上述物質種類之合金之導電膜之單層或堆疊層形成。可替代地，作為硬式遮罩層145的層可包括至少Cu-X合金薄膜。例如，作為硬式遮罩層145的層可具有單層結構之Cu-X合金薄膜或堆疊層結構之Cu-X合金薄膜及包括如銅(Cu)、鋁(Al)、金(Au)、或銀(Ag)、任何這些材料的合金或含有任何這些材料作為主元素之化合物低電阻材料的導電膜。
作為光阻遮罩層155的層可以使用光敏或電子敏感有機層或無機層形成。作為光阻遮罩層155的層可以藉由旋轉塗佈方法等等形成。
有機塗佈膜可以提供於作為光阻遮罩層155的層和作為硬式遮罩層145的層之間。有機塗佈膜的提供導致作為硬式遮罩層145的層和有機塗佈膜之間好的黏著性，及有機塗佈膜和作為光阻遮罩層155的層之間好的黏著性，由此可以提高產能及可靠度。
作為有機塗佈膜，可以使用如SWK-T7(TOKYO OHKA KOGYO CO.,LTD製造)之底部抗反射塗佈(bottom anti-reflective coating，BARC)薄膜、如AZ AD助劑(由AZ ELECTRONIC MATERIALS製造)之黏著助劑等等。
這裡，能夠電子束照射之電子束寫入設備中，加速電壓，例如，較佳地大於或等於5kV和小於或等於50kV。電流密度較佳地大於或等於5×10-12A和小於 或等於1×10-11A。最小電子束尺寸較佳地為2nm或更少。最小可能圖形線寬較佳地為8nm或更少。
在上述條件下，光阻遮罩層155可以得到具有寬度，例如，1nm或更多和30nm或更少，較佳地為20nm或更少，更佳地為8nm或更少。
對於暴露於電子束，光阻遮罩層155較佳地越薄越好使得光阻遮罩層155具有微細的線寬。為了使光阻遮罩層155薄，在光阻遮罩層155上的表面較佳地形成越平越好。在此實施方式之製造半導體裝置的方法中，由於絕緣膜120等等的不均勻可以藉由如研磨處理(即，CMP處理)、蝕刻(乾蝕刻或濕蝕刻)處理、電漿處理或絕緣膜120等等的平坦化處理來降低；因此光阻遮罩可以變薄。這容易暴露在電子束中。
取代使用電子束和離子束，作為光阻遮罩層155的層可以被使用光罩的光照射。可以使用KrF準分子雷射光、ArF準分子雷射光、極紫外(EUV)光等等作為這樣的光。可替代地，可以採用液態浸漬(liquid immersion)技術，其中在基材和投射鏡片之間的部分填充液體(即，水)以執行曝光。
在其中使用光罩的情況下，光阻遮罩層155使用這種方法形成，其中方法為使基材110浸漬在顯影劑中以及作為光阻遮罩層155的層之暴露區被去除或留下。
接著，作為硬式遮罩層145的層使用光阻遮罩層155被蝕刻，因此形成硬式遮罩層145(參照第5C 圖)。
其後，光阻遮罩層155被去除(參照第6A圖)。光阻遮罩層155可以透過電漿處理、化學液處理等等來進行去除。較佳地，藉由電漿灰化去除光阻遮罩層155。
接著，氧化物半導體131a和氧化物半導體132a為使用硬式遮罩層145蝕刻，由此形成島狀氧化物半導體131b和132b(參照第6B圖)。此時，絕緣膜121a為絕緣膜121部分進行半蝕刻。
作為部分蝕刻氧化物半導體131a和氧化物半導體132a的方法，較佳地採用乾蝕刻處理。乾蝕刻處理在含有甲烷和稀有氣體的大氣中執行。
接著，作為光阻遮罩層的層形成在硬式遮罩層145之部分上，及硬式遮罩層145被部分去除，由此形成源極電極140及汲極電極150(參照第7A圖)。此時，在通道寬度方向中的剖面，在氧化物半導體131b和132b上的硬式遮罩層145被去除，由此形成氧化物半導體131及氧化物半導體132。
乾蝕刻較佳地被採用於蝕刻硬式遮罩層145之部分。例如，在其中硬式遮罩層145為鎢層的情況下，乾蝕刻處理可以執行於含有四氟化碳(carbon tetrafluoride)和氧的大氣中。
注意即使此一實施方式在其中源極電極140和汲極電極150使用硬式遮罩層145形成之情況下進行說 明，本發明一實施方式不限制於此狀況。例如，另一導電層可以在去除硬式遮罩層後形成，及源極電極和汲極電極可以使用導電層來形成。此外，在其中源極電極140和汲極電極150具有堆疊層結構之情況下，硬式遮罩層145可以被使用作為堆疊層的部分。
接著，氧化物半導體133、閘極絕緣膜160和犧牲層173a接續被形成(參照第7B圖)。氧化物半導體133可以藉由濺鍍方法、CVD方法、MBE方法、ALD方法或PLD方法來形成。閘極絕緣膜160可以使用任何作為閘極絕緣膜160之實施例的絕緣膜來形成。閘極絕緣膜160可以藉由濺鍍方法、CVD方法、MBE方法、ALD方法或PLD方法來形成。
注意犧牲層173a可以為任何種類的薄膜，如絕緣膜、半導體薄膜或導電膜，只要選擇性蝕刻該層後形成絕緣膜180和絕緣膜181是可能的。在此實施方式中，作為犧牲層173a的層為使用，例如，簡單物質、氮化物、或含有一個或多個鎢、鉬、鈦和鉭之合金來形成。可替代地，含有至少In和Zn的氧化物或氮氧化物可以使用。例如，可以使用In-Ga-Zn-O-N基底材料。
注意第一熱處理較佳地在形成氧化物半導體133後執行。第一熱處理執行於大於或等於250℃和小於或等於650℃，較佳地大於或等於300℃和小於或等於500℃。第一熱處理執行在惰性氣體大氣(inert gas atmosphere)或含有10ppm或更多、1%或更多或10%或 更多之氧化氣體的大氣中。第一熱處理可以在減壓下執行。可替代地，第一熱處理可以執行在這樣的方式其中熱處理執行在惰性氣體大氣，接著另一熱處理執行於含有10ppm或更多、1%或更多或10%或更多之氧化氣體的大氣中為了補償脫附的氧。第一熱處理可以提高氧化物半導體131、132和133的結晶性，且也可以去除如從氧化物半導體131、132和133來的氫或水之雜質。
接著，犧牲層173a藉由黃光微影方法等等被加工為犧牲層173b(參閱第8A圖)。
接著，絕緣膜180a和絕緣膜181a形成於閘極絕緣膜160和犧牲層173b上(參閱第8B圖)。絕緣膜180a和絕緣膜181a可使用任何描述作為絕緣膜180和絕緣膜181實施例之絕緣膜來形成。絕緣膜180a和絕緣膜181a可以藉由濺鍍方法、CVD方法、MBE方法、ALD方法或PLD方法來形成。
此時，較佳地執行第二熱處理。第二熱處理可以在選自於第一熱處理所示之條件下執行或可以在比第一熱處理更低之溫度執行。第二熱處理也可以作為第一熱處理。
接著，絕緣膜180a之部分、絕緣膜181a之部分和犧牲層173b之部分被移除，因此絕緣膜180a和181a及犧牲層172b的頂表面在相同水平，由此形成有暴露頂表面之犧牲層173(參閱第9A圖)。部分移除之絕緣膜180a和181a及犧牲層173b使它們在相同水平之頂表面可 以單獨地執行。可替代地，部分移除之絕緣膜180a和181a可以同時執行，部分移除之犧牲層173b可以單獨地執行。進一步可替代地，部分移除之絕緣膜180a、絕緣膜181a及犧牲層173b可以同時執行。
作為部分移除絕緣膜180a和181a及犧牲層173b使它們的頂表面在相同水平的方法，可以使用化學機械研磨(chemical mechanical polishing，CMP)程序。可替代地，可以形成平坦化薄膜使得頂表面是水平的，接著以控制蝕刻速率從頂部蝕刻。
接著，執行犧牲層173蝕刻在其中沒有蝕刻絕緣膜180b和絕緣膜181b之條件下，由此選擇性移除犧牲層173(參閱第9B圖)。移除犧牲層173以暴露閘極絕緣膜160之部分。
此時，氧離子佈植處理可以在氧化物半導體130未覆蓋源極電極140或汲極電極150區域執行。氧添加減少氧空缺，由此使對應於其中形成通道區域的氧化物半導體130區域之電阻可以選擇性地增加。氧化物半導體130之高電阻通道區域，以上述方式獲得，具有低雜質濃度及減少氧空缺。也就是說，這成為有極大地減少載子產生源之通道形成區。因此，包括這樣的氧化物半導體之電晶體具有非常低截止狀態電流及穩定的電特性。
此外，氧化物半導體130的區域，其中覆蓋有源極電極140和汲極電極150，電阻不增加且保持低電阻。因此，包括這樣的氧化物半導體之電晶體具有相當低 寄生電阻(parasitic resistance)並且具有優異的導通狀態特性。
接著，導電膜171a和導電膜172a接續形成(參閱第10A圖)。導電膜171a和導電膜172a可以使用任何描述作為導電膜171和導電膜172實施例之導電膜來形成，藉由濺鍍方法、CVD方法、MBE方法、ALD方法或PLD方法。
接著，導電膜171a之部分和導電膜172a之部分被移除，因此導電膜171a和172a之頂表面在相同水平。之後，絕緣膜180b之部分、絕緣膜181b之部分、導電膜171a之部分及導電膜172a之部分附加地去除，因此絕緣膜180b和181b及導電膜171a和172a之頂表面在相同水平，由此閘極電極170由導電膜171和導電膜172、及頂表面與閘極電極170相同水平之絕緣膜180和絕緣膜181形成(參閱第10B圖)。注意利用這種附加部分去除絕緣膜180b和181b及導電膜171a和172a，不均勻效果由於基材110及其它層可以降低，使得電晶體之可靠性可以提高。
可替代地，當導電膜171a之部分和導電膜172a之部分被去除使得它們的頂表面在相同水平，絕緣膜180b之部分和絕緣膜181b之部分也被去除使得絕緣膜180b和181b之頂表面在如同導電膜171a和172a之頂表面的相同水平。
作為去除導電膜171a和172a及絕緣膜180b 和181b之部分使得它們的頂表面在相同水平的方法，可使用化學機械研磨(CMP)程序。可替代地，CMP可以執行一次使得頂表面水平，接著蝕刻處理可以從頂部以控制蝕刻速率被執行。
接著，絕緣膜182形成於由導電膜171和導電膜171、絕緣膜180和絕緣膜181製作之閘極電極170上(參閱第1B及1C圖)。絕緣膜182可以藉由濺鍍方法、CVD方法、MBE方法、ALD方法或PLD方法來形成。
透過上述步驟，第1A至1C圖所示之電晶體可以被製造。
雖然各種薄膜如此實施方式所述之導電膜、半導體薄膜和無機絕緣膜可以藉由濺鍍方法或電漿CVD方法來形成，這些薄膜可以藉由其他方法，即，熱化學氣相沉積法(thermal chemical vapor deposition，CVD)方法來形成。有機金屬化學氣相沉積(metal organic chemical vapor deposition，MOCVD)方法或原子層沉積(atomic layer deposition，ALD)方法可以被採用作為熱CVD方法的實施例。
熱CVD方法具有沒有因電漿損傷產生之缺陷的優點，因為它不利用電漿來形成薄膜。
藉由熱CVD方法沉積可以以此方式執行當源氣體和氧化劑同時供應至腔體、腔體內之壓力被設定在大氣壓或降低的壓力以及反應發生在基材附近或基材上。
藉由ALD方法沉積可以此方式執行當腔體內 之壓力被設定在大氣壓或降低的壓力、用於反應之源氣體接續地供應至腔體內，接著氣體注入順序被重覆。例如，兩個或多個種類之源氣體接續供應至腔體內藉由切換相對地開關閥(也被稱為高速閥)。例如，第一源氣體被注入，注入氣體(即，氬氣或氮氣)等等同時被注入或在第一氣體注入後因此源氣體不被混合，接著注入第二源氣體。注意在其中第一源氣體和注入氣體同時被注入之情況下，注入氣體作為載子氣體(carrier gas)，且注入氣體也被注入當第二源氣體被注入的同時。可替代地，第一源氣體可以藉由真空排氣(vacuum evacuation)而不是注入氣體而被耗盡，接著第二源氣體被注入。第一源氣體被基材表面吸收而形成第一層；接著第二源氣體被注入與第一層發生反應；其結果，第二層堆疊在第一層上，因此形成薄膜。氣體注入的順序被重複多次直到獲得所需厚度，由此可以形成具有優良步階覆蓋的薄膜。薄膜之厚度可以藉由調整氣體注入的順序之重覆次數；因此，使得ALD方法能夠精確地調整的厚度，因而適用於製造精密的FET。
各種薄膜如導電膜、半導體薄膜和無機絕緣膜也被揭露於此實施方式可以藉由如MOCVD方法或ALD方法之熱CVD方法來形成。例如，在其中形成In-Ga-Zn-O薄膜之情況下，可以使用三甲基銦、三甲基鎵和二乙基鋅。三甲基銦之化學式為In(CH3)3。三甲基鎵之化學式為Ga(CH3)3。二甲基鋅之化學式為Zn(CH3)2。不限制於上述組合，三乙基鎵(化學式：Ga(C2H5)3)可以用來取代三 甲基鎵，以及二乙基鋅(化學式：Zn(C2H5)2)可以用來取代二佳基鋅。
例如，在其中氧化鉿薄膜為藉由使用ALD方法之沉積設備形成之情況下，兩種氣體，即，作為氧化劑之臭氧(O3)和藉由汽化含有溶劑及鉿前驅物(鉿醇鹽溶液，典型的例子為四(二甲苯胺)鉿(tetrakis(dimethylamide)hafnium，TDMAH))之化合物的液體得到源氣體被使用。四(二甲苯胺)鉿之化學式為Hf[N(CH3)2]4。其它材料液體實施例包括tetrakis(ethylmethylamide)hafnium。
例如，在其中氧化鋁薄膜為藉由使用ALD方法之沉積設備形成之情況下，兩種氣體，即，作為氧化劑之H2O和藉由汽化含有溶劑及鋁前驅物化合物(trimethylaluminum，TMA)的液體得到源氣體被使用。trimethylaluminum之化學式為Al(CH3)3。其它材料液體實施例包括tris(dimethylamide)aluminum、三異丁鋁(triisobutylaluminum)及aluminum tris(2,2,6,6-tetramethyl-3,5-heptanedionate)。
例如，在其中使用採用ALD沉積設備形成氧化矽薄膜的情況下，hexachlorodisilane被其中將要形成薄膜的表面吸收、含在被吸附物質的氯被去除及氧化氣體(即，O2或氧化亞氮(dinitrogen monoxide))之分解物被供應用以與被吸附物質反應。
在其中使用採用ALD沉積設備形成鎢薄膜的情況下，例如，WF6氣體和B2H6氣體接續注入多次以形 成起始鎢薄膜，接著WF6氣體和氫氣同時被注入，因此形成鎢薄膜。注意SiH4氣體可被用來取代B2H6氣體。
例如，在其中氧化物半導體薄膜，即，In-Ga-Zn-O薄膜使用採用ALD方法之沉積設備來形成之情況下，In(CH3)3氣體和O3氣體接續被注入複數次以形成In-O層，Ga(CH3)3氣體和O3氣體同時被注入以形成GaO層，接著Zn(CH3)2氣體和O3氣體同時被注入以形成ZnO層。注意這些層的順序不限制於此實施例。混合化合物層如In-Ga-O層、In-Zn-O層或Ga-Zn-O層可以藉由混合任何這些氣體來形成。注意儘管可以使用藉由起泡如氬之注入氣體而獲得之H2O氣體取代O3氣體，較佳地為使用不含有H之O3氣體。此外，可使用In(C2H5)3氣體取代In(CH3)3氣體。此外，可使用Ga(C2H5)3氣體取代Ga(CH3)3氣體。此外，可使用In(C2H5)3氣體取代In(CH3)3氣體。此外，可使用Zn(CH3)2氣體。
注意儘管閘極電極170在第1A至1C圖中具有與源極電極140或汲極電極150重疊之區域，本發明一實施方式不限制於此種結構。一結構其中閘極電極170沒有與源極電極140或汲極電極150重疊可以被採用。這種結構使用至第1A至1C圖之實施例繪示在第24A和24B圖。注意這種結構類似地使用於其他圖式，不限制於第24A和24B圖。
利用這種結構，雜質可被添加至氧化物半導體130，使用閘極電極170、源極電極140和汲極電極 150作為遮罩用以形成雜質區域在形成閘極電極170之後。其結果，電晶體之導通狀態電流的量可以增加。氫、氦、氖、氬、氪、氙、硼、氮、磷和砷可以作為被添加至氧化物半導體130中的雜質實施例。然而，本發明一實施方式不如此限制。
儘管其中通道等等形成在氧化物半導體中之實施例被敘述於此實施方式，本發明一實施方式不如此限制。例如，視情況或條件，含有矽(silicon，Si)、鍺(germanium，Ge)、矽化鍺(silicon germanium，SiGe)、砷化鎵(gallium arsenide，GaAs)等等之材料可以使用於通道、通道附近、源極區、汲極區等等。
此實施方式可以與任何本說明書中其他實施方式做適當地組合。
(實施方式2)
在此實施方式中，半導體裝置200包括本發明一實施方式之電晶體102將參考第2A至2C圖進行說明。
第2A圖為本發明一實施方式之包括電晶體102之半導體裝置200的上視圖。電晶體102具有與實施方式1所述之電晶體101相同之結構，除了氧化物半導體133之形狀不同。具體來說，氧化物半導體133之側表面覆蓋於有閘極絕緣膜160之電晶體102。
第2B圖為通道長度方向之剖視圖，沿著第2A圖之虛線A1-A2截取。第2C圖為通道長度方向之剖 視圖，沿著第2A圖之虛線A3-A4截取。注意在第2A圖中，半導體裝置200之一些組件為了避免複雜而沒有未示。
如同在電晶體101中，Cu-X合金薄膜較佳地使用為電晶體102之導電膜171。
如在電晶體101中，電晶體102的導電膜172較佳地包括至少銅。
如在電晶體101中，電晶體102的絕緣膜120有阻隔氫、氧、含有氫之化合物或含有氧之化合物的功能。具體地說，絕緣膜120具有防止氫、水分和雜質從基材110擴散的功能，及防止氧從氧化物半導體130擴散的功能。
如在電晶體101中，電晶體102的絕緣膜180具有阻隔氫、氧、含有氫之化合物或含有氧之化合物的功能。提供絕緣膜180可以防止從氧化物半導體130之向外擴散的氧及從外部之氫、水等等進入至氧化物半導體130內。
在第2B和2C圖之剖視圖中，氧化物半導體130包括由閘極絕緣膜160和絕緣膜121環繞之氧化物半導體133。此外，閘極絕緣膜160、絕緣膜121和氧化物半導體130包括由絕緣膜180和絕緣膜120環繞之氧化物半導體133。
因此，在這實施方式中，氧化物半導體130由具有阻隔功能之絕緣膜180和120環繞，由此有效防止 從氧化物半導體130之向外擴散的氧及從外部之氫、水等等進入至氧化物半導體130內。因此，具有改善可導度之半導體裝置可以被製造。
此實施方式可以與任何本說明書中其他實施方式做適當地組合。
(實施方式3)
在此實施方式中，半導體裝置300包括本發明一實施方式之電晶體103將參考第3A至3C圖進行說明。
第3A圖為本發明一實施方式之包括電晶體103之半導體裝置300的上視圖。電晶體103具有與實施方式1所述之電晶體101相同之結構，除了閘極絕緣膜160和氧化物半導體133為藉由使用犧牲層173b作為遮罩用以圖形化而形成。
第3B圖為通道長度方向之剖視圖，沿著第3A圖之虛線A1-A2截取。第3C圖為通道長度方向之剖視圖，沿著第3A圖之虛線A3-A4截取。注意在第3A圖中，半導體裝置300之一些組件為了避免複雜而沒有未示。
如同在電晶體101中，Cu-X合金薄膜較佳地使用為電晶體103之導電膜171。
如在電晶體101中，電晶體103的導電膜172較佳地包括至少銅。
如在電晶體101中，電晶體103的絕緣膜120 有阻隔氫、氧、含有氫之化合物或含有氧之化合物的功能。具體地說，絕緣膜120具有防止氫、水分和雜質從基材110擴散的功能，及防止氧從氧化物半導體130擴散的功能。
如在電晶體101中，電晶體103的絕緣膜180具有阻隔氫、氧、含有氫之化合物或含有氧之化合物的功能。提供絕緣膜180可以防止從氧化物半導體130之向外擴散的氧及從外部之氫、水等等進入至氧化物半導體130內。
在第3B和3C圖之剖視圖中，閘極絕緣膜160和氧化物半導體130包括由絕緣膜180和絕緣膜120環繞之氧化物半導體133。
因此，在這實施方式中，氧化物半導體130和閘極絕緣膜160由具有阻隔功能之絕緣膜180和120環繞，由此有效防止從氧化物半導體130之向外擴散的氧及從外部之氫、水等等進入至氧化物半導體130內。因此，具有改善可導度之半導體裝置可以被製造。此外，製造程序可以被簡化，因為閘極絕緣膜160和氧化物半導體133可以使用閘極電極作為遮罩而被圖形化。
(實施方式4)
在此實施方式中，本發明一實施方式之電晶體401和電晶體402將參考第11A和11B圖進行說明。
第11A圖所示之電晶體401具有與實施方式 1所述之電晶體101相同之結構，除了接線190電性連接至閘極電極170、接線191電性連接至源極電極140及接線192電性連接至汲極電極150。
第11B圖所示之電晶體402為具有接線191和接線192分別不通過但接觸源極電極140和汲極電極150之電晶體。
如在實施方式1中之導電膜171包括在閘極電極170，Cu-X合金薄膜較佳地使用為導電膜193、導電膜195及導電膜197包括在接線190、接線191和接線192內。此外，如同導電膜172包括在閘極電極170內，低電阻材料如銅、鋁、金或銀、任何使用這些材料之合金、或含有這些材料作為主要成份之化合物的導電膜可以使用作為導電膜194、導電膜196和導電膜198。在其中導電膜195和197其每一個為Cu-X合金薄膜之情況下，與氧化物半導體130接觸，當進行熱處理時，在Cu-X合金薄膜中的X(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或兩個或多個這些元素之混合物)可能在與氧化物半導體130之界面形成X氧化物薄膜。氧化物薄膜的形成可以抑制Cu-X合金薄膜中的Cu進入上述氧化物半導體130。因為Cu進入半導體130中可能劣化電晶體的電特性，所以防止銅進入上述半導體130是重要的。
此外，接線190、191和192用以作為引線接線或類似物。因此，當接線190、191和192包括Cu-X合金薄膜及包括如銅、鋁、金或銀之低電阻材料時，能夠高 速操作之具有降低接線延遲之半導體裝置可以被製造。
然後，一種製造接線190、191和192的方法實施例將在下面敘述。第一，絕緣膜183和絕緣膜184形成於絕緣膜182上。然後，透過硬式遮罩層等等的使用，暴露閘極電極170和半導體132或半導體131之加工被執行。然後，導電膜作為接線190、接線191和接線192被形成，以及導電膜被處理，由此形成接線190、接線191和接線192(參閱第11A圖)。
在其中暴露源極電極140和汲極電極150之加工的情況下，沒有暴露氧化物半導體132或氧化物半導體131如第11A圖所示，被執行，接線191和接線192分別與源極電極140和汲極電極150之暴露表面接觸。在那種情況下，接線191和接線192不與氧化物半導體131和氧化物半導體132直接接觸，但分別電性連接至源極電極140和汲極電極150(參照第11B圖)。因此，在Cu-X合金薄膜中的Cu或含有以Cu作為主元素之導電膜中的Cu可以被進一步有效防止進入到氧化物半導體130。
用於形成絕緣膜和接線在絕緣膜上之詳細方法，請參考其他絕緣膜、其他導電膜等等的形成方法之說明。
接線190、191和192用以作為引線接線或類似物。因此，當接線190、191和192包括Cu-X合金薄膜及包括如銅、鋁、金或銀之低電阻材料時，能夠高速操作之具有降低接線延遲之半導體裝置可以被製造。
此實施方式可以與任何本說明書中其他實施方式做適當地組合。
(實施方式5)
在此實施方式中，本發明一實施方式之電晶體501和電晶體502將參考第12A和12B圖進行說明。
第12A圖所示之電晶體501具有與實施方式4所述之電晶體401相同之結構，除了沒有提供源極電極140和汲極電極150。第12B圖所示之電晶體502被提供具有背閘極電極111。
如在實施方式1中之導電膜171包括在閘極電極170，Cu-X合金薄膜較佳地使用為導電膜193、導電膜195及導電膜197包括在接線190、接線191和接線192內。此外，如同導電膜172包括在閘極電極170內，低電阻材料如銅、鋁、金或銀、任何使用這些材料之合金、或含有這些材料作為主要成份之化合物的導電膜可以使用作為導電膜194、導電膜196和導電膜198。在其中導電膜195和197其每一個為Cu-X合金薄膜之情況下，與氧化物半導體130接觸，當進行熱處理時，在Cu-X合金薄膜中的X(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或兩個或多個這些元素之混合物)可能在與氧化物半導體130之界面形成X氧化物薄膜。氧化物薄膜的形成可以抑制Cu-X合金薄膜中的Cu進入上述氧化物半導體130。因為Cu進入半導體130中可能劣化電晶 體的電特性，所以防止銅進入上述半導體130是重要的。
接線190、191和192也可用以作為引線接線或類似物。因此，當接線190、191和192包括Cu-X合金薄膜及包括如銅、鋁、金或銀之低電阻材料時，能夠高速操作之具有降低接線延遲之半導體裝置可以被製造。
形成接線190、191和192的方法，請參考實施方式4之說明。
有關背閘極電極111，可以使用閘極電極170的材料和形成方法，參照實施方式1。
提供背閘極電極111在電晶體502中可進一步增加導通狀態電流和臨限電壓的控制。為了增加導通狀態電流，例如，電晶體以閘極電極170和背閘極電極111具有相同電位被驅動。此外，為了控制臨限電壓，一個與閘極電極170之電位不同的固定電位，被供應至背閘極電極111。
此實施方式可以與任何本說明書中其他實施方式做適當地組合。
(實施方式6)
在此實施方式中，半導體裝置包括本發明一實施方式之電晶體之實施例將參考第13A至13D圖進行說明。
[剖面結構]
第13A圖為本發明一實施方式之半導體裝置 的剖視圖。第13A圖繪示半導體裝置包括電晶體2200包括第一半導體材料在較低部分以及電晶體2100含有第二半導體材料在較高部分。在第13A圖中，一實施例繪示其中在實施方式1所描述之電晶體101被使用作為含有第二半導體材料之電晶體2100。在電晶體中通道長度方向之剖視圖是在虛線的左側，及電晶體中通道寬度方向之剖視圖是在虛線的右側。
這裡，第一半導體材料和第二半導體材料較佳地為具有不同能隙之材料。例如，第一半導體材料可以為不同於氧化物半導體之半導體材料(此種半導體材料之實施例包括矽(應力矽)、鍺、矽化鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵及有機半導體)，及第二半導體材料可以為氧化物半導體。使用不同於氧化物半導體材料之電晶體，如單晶矽，可以容易地以高速操作。另一方面，包括氧化物半導體之電晶體具有低截止狀態電流。
電晶體2200可以是n型通道電晶體或p型通道電晶體，及一個適當電晶體可以根據電路被使用。此外，半導體裝置的具體結構，如用於半導體裝置之材料或結構，不一定限制於那些本文所述，除了使用本發明實施方式其使用氧化物半導體之電晶體。
第13A圖繪示電晶體2100被提供在電晶體2200上，它們之間提供有絕緣膜2201和絕緣膜2207的結構。複數個接線2202被提供於電晶體2200和電晶體2100之間。此外，提供在絕緣膜之上和之下的接線和電 極透過嵌入在絕緣膜之複數個插頭2203彼此電性連接。絕緣膜2204覆蓋電晶體2100，接線2205在絕緣膜2204上，及透過加工也被用於連接至電晶體2100之源極電極和汲極電極之導電膜形成之接線2206被提供。
兩種電晶體之堆疊減少被電路佔據的區域，允許多個電路被高度整合。
這裡，在其中矽基半導體材料被使用作為電晶體2200提供之較低部分的情況下，提供在電晶體2200內之半導體薄膜附近之絕緣膜中的氫終止矽的懸鍵；因此，電晶體2200的可靠度可以改善。同理，在其中氧化物半導體被使用作為電晶體2100提供之較高部分的情況下，提供在電晶體2100內之半導體薄膜附近之絕緣膜中的氫變成氧化物半導體中產生載子的因子；因此，電晶體2100的可靠度可被減低。因此，在其中使用氧化物半導體之電晶體2100被提供在使用矽基半導體材料之電晶體2200上，其特別有效的是具有防止氫擴散功能之絕緣膜2207(其對應於電晶體101中的絕緣膜120)被提供在電晶體2100和電晶體2200之間。絕緣膜2207使氫保留在較低部分，從而改善電晶體2200之可靠度。此外，因為絕緣膜2207抑制氫從較低部分到較高部分擴散，電晶體2100的可靠度也可以被改善。
絕緣膜2207可為，例如，使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿或氧化釔相穩定氧化鋯(YSZ)形成。
此外，具有防止氫擴散功能之阻隔薄膜2208(其相應於電晶體101中之絕緣膜180)較佳地形成在電晶體2100上以覆蓋包括氧化物半導體薄膜之電晶體2100。對於阻隔薄膜2208，類似於絕緣膜2207之材料可以被使用，且特別是，較佳地使用氧化鋁薄膜。氧化鋁薄膜具有防止氧和如氫和水氣之雜質滲透之高屏蔽(阻隔)功能。因此，藉由使用氧化鋁薄膜作為覆蓋電晶體2100之阻隔薄膜2208，可以防止從包括在電晶體2100之氧化物半導體中的氧釋放，以及可以防止水和氫進入氧化物半導體。
注意電晶體2200可以是任何類型的電晶體而不限制於平面型電晶體。例如，電晶體2200可以是鰭式電晶體、三閘極電晶體等等。此種情況下之剖視圖實施例繪示於第13D圖。絕緣膜2212被提供在半導體基材2211上。半導體基材2211包括具有薄尖端之突出部分(也被稱為鰭)。注意絕緣膜可以提供在突出部分上。絕緣膜用作為防止半導體基材2211被蝕刻之遮罩當突出部分形成時。突出部分不一定具有薄尖端；長方體狀突出部分或具有透尖端之突出部分是允許的。閘極絕緣膜2214被提供在半導體基材2211之突出部分上，及閘極電極2213被提供在閘極絕緣膜2214上。源極和汲極區域2215形成在半導體基材2211。注意此處所繪示一個實施例其中半導體基材2211包括突出部分；然而，本發明一實施方式不如此限制。例如，半導體區域具有突出部分可藉由加工SOI 基材形成。
注意第13A和13D圖中絕緣膜2204、絕緣膜2201或沒有給定參考編號之區域各形成絕緣體。在這些區域中，含有一個或多個選自於氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮化矽氧化物、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等等的材料可以被使用。
第23A圖繪示第13A圖之半導體裝置的其他實施例，其中每個插座2203被氧化物薄膜2221環繞。氧化物薄膜2221形成在插座2203的側表面。
氧化物薄膜2221藉由施加熱至由包括Cu-X(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或兩個或多個這些元素之混合物)合金之導電體的插座2203來形成。在其中插座2203各和氧化物接觸之情況下，Cu-X中的X產生偏析且與氧反應，因此X之氧化物薄膜2221形成於氧化物和每個插座2203之間的界面。例如，當插座2203包括Cu-Mn合金時，氧化物薄膜2221包括氧化錳。氧化物薄膜2221具有抑制包含在插座2203之Cu擴散到插座2203外。
第23B圖繪示其中每個在第23A圖中的接線2202由包括Cu-X(X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或兩個或多個這些元素之混合物)合金之導電體來形成。如同插座2203，加熱到接線2202形成氧化物薄膜2221在介於氧化物和接線2202之間的界面。例 如，當接線2202包括Cu-Mn合金時，氧化物薄膜2221包括氧化錳。氧化物薄膜2221具有抑制包含在接線2202之Cu擴散到接線2202外。
當插頭2203或接線2202具有上述結構時，Cu擴散對電晶體2200或電晶體2100之不利影響可以被抑制及具有高導電性之半導體裝置可以被提供。
[電路架構實施例]
在上述結構中，電晶體2100和電晶體2200的電極可以以各種方式連接；因此，可以形成各種電路。可以藉由使用本發明一實施方式之半導體裝置達成之電路架構實施例如下所示。
[CMOS電路]
在第13B圖中的電路圖繪示所謂的CMOS電路架構，其中p型通道電晶體2200和n型通道電晶體2100串聯連接及其中它們的閘極彼此連接。
[類比開關]
在第13C圖中的電路圖繪示其中電晶體2100和2200之源極彼此連接及電晶體2100和2200之汲極彼此連接之架構。用這樣的架構，電晶體可以用作所謂的類比開關。
[記憶體裝置實施例]
半導體裝置(記憶體裝置)實施例其中包括本發明一實施方式之電晶體，其中可以保留儲存的資料即使未通電時，及其具有未限制寫入循環次數如第14A和14B圖所示。
在第14A圖所示之半導體裝置包括使用第一半導體材料之電晶體3200、使用第二半導體材料之電晶體3300和電容3400。作為電晶體3300，本發明一實施方式之電晶體其中在上面實施方式所描述的可以被使用。
電晶體3300為電晶體其中通道形成於包括氧化物半導體之半導體層中。當電晶體3300之截止狀態電流為低時，儲存的資料可以保留長週期由於此種電晶體。換句話說，功率損耗可被充分地減低因為半導體裝置其中的刷新操作是不必要的或相對低的刷新操作之頻率可被提供。
在第14A圖中，第一接線3001電性連接至電晶體3200之源極電極。第二接線3002電性連接至電晶體3200之汲極電極。第三接線3003電性連接至電晶體3300之源極電極和汲極電極的其中一個。第四接線3004電性連接至電晶體3300之閘極電極。電晶體3200之閘極電極電性連接至電晶體3300之源極電極和汲極電極的另一個及電容3400的一個電極。第五接線3005電性連接至電容3400的另一個電極。
在第14A圖中的半導體裝置，電晶體3200之閘極電極電位可以維持，由此資料的寫入、保留、讀取可 以被執行如下。
資料的寫入和保持將被描述。首先，第四接線3004之電位被設定在電晶體3300導通時之電位，因此電晶體3300導通。因此，第三接線3003之電位供應至電晶體3200之閘極電極及電容3400。即，預定電荷被供應至電晶體3200的閘極(寫入)。此處，電荷供應兩種不同電位水平(以下稱為低水平電荷和高水平電荷)備給定。在此之後，第四接線3004之電位被設定為電晶體3300截止之電位，因此電晶體3300被截止。因此，供應至電晶體3200閘極之電荷被保留(保留)。
因為電晶體3300之截止狀態電流非常低，電晶體3200閘極之電荷被保留很長一段時間。
接著，資料的讀取將被敘述。當預定的電位(恆定電位)提供至第一接線3001時適當地電位(讀取電位)提供至第五接線3005，由此第二接線3002之電位的變化取決於保留在電晶體3200閘極之電荷量。這是因為一般而言，當電晶體3200為n型通道電晶體，視臨限電壓(apparent threshold voltage)Vth_H在其中高水平電荷被給定於電晶體3200之閘極電極的情形下，是低於視臨限壓Vth_L在其中低水平電荷被給定於電晶體3200之閘極電極的情形下。此處，視臨限電壓指的是其需要以開啟電晶體3200之第五接線3005的電位。因此，第五接線3005的電位被設定在Vth_H和Vth_L之間的V0，由此供應至電晶體3200之閘極電極的電荷可以被決定。例如，在其中高 水平電荷於寫入時被供應之情況下，當第五接線3005電位為V0(>Vth_H)時，電晶體3200導通。在其中低水平電荷於寫入時被供應之情況下，當第五接線3005電位為V0(<Vth_L)時，電晶體3200保持截止。因此，儲存在閘極電極層的資料可以藉由決定第二接線3002之電位被讀取。
注意在其中記憶單元排列被使用之情況下，只有所需記憶單元之資料需要被讀取。第五接線3005在其中資料沒被讀取的情況下可被供應電晶體3200截止之電位無論閘極的狀態，也就是低於Vth_H之電位。可替代地，第五接線3005可被供應電晶體3200導通電位無論閘極的狀態，也就是高於Vth_L之電位。
第14B圖繪示之半導體裝置不同於在第14A圖中的其中未提供電晶體3200半導體裝置。此外在這種情況下，資料之讀取和保持操作可以用相似於第14A圖所述之方式執行。
接著，資料讀取的操作將被敘述。當電晶體3300導通時，在浮動狀態之第三接線3003和電容3400彼此電性連接，及電荷被重新分配在第三接線3003和電容3400之間。其結果是，第三接線3003之電位被改變。第三接線3003之電位改變量取決於電容3400第一端之電位(累積在電容3400中的電荷)。
例如，電荷重新分配之第三接線3003之電位為(CB×VB0+C×V)/(CB+C)，其中V為電容3400第一端之 電位，C為電容3400之電容量，CB為第三接線3003之電容元件，以及VB0為第三接線3003在電荷重新分配前之電位。因此，可以發現，假設記憶單元處於兩種狀態，其中電容3400第一端電位為V1和V0(V1>V0)，第三接線3003之電位在保持電位V1(=(CB×VB0+C×V1)/(CB+C))的情況是高於第三接線3003之電位在保持電位V0(=(CB×VB0+C×V0)/(CB+C))的情況。
接著，藉由比較第三接線3003之電位和預定電位，資料可以被讀取。
在這情況下，包括第一半導體材料之電晶體可被用於驅動電路用以驅動記憶單元，及包括第二半導體材料之電晶體可被堆疊在驅動電路上作為電晶體3300。
當具有使用氧化物半導體形成之通道形成區及具有非常低截止狀態電流之電晶體被應用至本實施方式之半導體裝置時，半導體裝置可以儲存資料相當長的週期。換句話說，功率損耗可以被充分地減低因為刷新操作變得不需要或刷新操作之頻率可以非常低。此外，儲存的資料可以保持相當長的週期即使功率沒有供應(注意功率較佳地被固定)。
此外，此實施方式所述之半導體裝置中，高電壓用於寫入是不需要以及沒有元件劣化的問題。例如，不像常規之非揮發記憶體，其不需要從浮動閘極注入和萃取電子，因而如閘極絕緣膜劣化之問題不會產生。換句話說，本發明一實施方式之半導體裝置不具有常規非揮發記 憶體之讀取次數限制的問題，以及其可靠度大幅提改善。此外，資料取決於電晶體之導通狀態和截止狀態被寫入，從而可以容易實現高速操作。
注意在本說明書等等中，對於那些本領域具通常知識者在當其中主動元件(即，電晶體或二極體)、被動元件(即，電容或電阻)等之所有端的連接部分未指定時可能組成本發明實施方式。換句話說，本發明實施方式當連接部分未指定時可以是清楚的。此外，在其中連接部分被揭露在本說明書等等中的情況，在某些情況下，其可以由本發明實施方式所揭露決定本發明實施方式中未指明的連接。特別是，在其中連接到終端部分為多個的情況，其沒有必要指明終端所連接的部分。因此，有可能組成本發明的一個實施方式藉由僅指明連接至主動元件(即，電晶體或二極體)、被動元件(即，電容或電阻)等等的部分。
注意在本說明書等等中，對於那些具有通常知識者有可能引用本發明當中至少電路之連接部分是被指定時。可替代地，對於那些具有通常知識者有可能引用本發明當中至少電路之功能是被指定時。換句話說，當電路之功能是被指定時，本發明實施方式可以是明確的。此外，揭露於本說明書等等中之本發明實施方式其可以確定誰的功能是被指定的。因此，當電路之連接部分被指定時，即使當功能沒被指定，電路已被揭露作為本發明一實施方式，並且本發明一實施方式可被組成。可替代地，當電路之功能被指定時，即使當連接部分沒被指定，電路已 被揭露作為本發明一實施方式，並且本發明一實施方式可被組成。
注意在本說明書等等中，圖式或實施方式中所記載的文字，其有可能截取圖式和文字中的部分組成本發明一實施方式。因此，在其中相關於某個部分之圖式或文字被敘述的情況下，從圖式之部分截取上下文或文字也被揭露作為本發明一實施方式，及本發明一實施方式可以被組成。因此，例如，在包括一個或多個主動元件(即，電晶體或二極體)、被動元件(即，電容或電阻)、導電層、絕緣層、半導體層、有機材料、無機材料、組件、裝置、操作方法、製造方法等之圖式或文字中，其有可能截取圖式或文字的部分及組成本發明一實施方式。例如，從電路圖中其中N個電路元件(即，電晶體或電容；N為整數)被提供，其有可能藉由取出M個電路元件(即，電晶體或電容；M為整數，其中M<N)來組成本發明一實施方式。作為另一個實施例，其有可能藉由從其中N層(N為整數)被提供之剖視圖取出M層(M為整數，其中M<N)來組成本發明一實施方式。作為另一個實施例，其有可能藉由從其中N要素(N為整數)被提供之流程圖取出M要素(M為整數，其中M<N)來組成本發明一實施方式。
此實施方式可以與任何本說明書中其他實施 方式做適當地組合。
(實施方式7)
在此實施方式中，使用本發明一實施方式之電晶體的顯示裝置之架構範被敘述。
[配置實施例]
第15A圖為本發明一實施方式之顯示裝置的上視圖。第15B圖為電路圖繪示一像素電路其可以被使用為像素在其中液晶元件被使用為本發明實施方式之顯示裝置的像素之狀況下。第15C圖為電路圖繪示一像素電路其可以被使用為像素在其中有機EL元件被使用為本發明實施方式之顯示裝置的像素之狀況下。
像素部分內的電晶體可以按照上述任一實施方式形成。電晶體可以簡單形成作為n型通道電晶體，並且驅動電路的部分可以由使用n型通道電晶體形成，其中n型通道電晶體可以形成在相同基材上作為電晶體之像素部分。在這藉由使用上述實施方式所述之用於像素部分或驅動電路之任何電晶體的方式中，高可靠度顯示裝置可被提供。
第15A圖繪示主動矩陣顯示裝置之上視圖。像素部分701、第一掃描線驅動電路702、第二掃描線驅動電路703和訊號線驅動電路704形成在顯示裝置之基材700上。在像素部分701中，從訊號線驅動電路704延伸之複數個訊號線被配置及從第一掃描線驅動電路702和第二掃描線驅動電路703延伸之複數個掃描線被配置。注意其包括顯示元件之像素被提供在矩陣內其中掃描線和訊號 線彼此交叉之各自的區域。顯示裝置之基材700連接至定時控制電路(也被稱作為控制器或控制IC)透過如可饒式印刷電路(flexible printed circuit，FPC)的連接部分。
在第15A圖中，第一掃描線驅動電路702、第二掃描線驅動電路703和訊號線驅動電路704形成在其中像素部分701被形成之基材700上。因此，提供在外部的組件數量，如驅動電路，可被減少，因此可以達成成本降低。此外，假如驅動電路被提供在基材700的外部，接線需要被延伸及接線連接的數目可被增加。當驅動電路被提供在基材700上，接線連接的數目可以減低。所以，可靠度或產量的改善可以被達成。
[液晶顯示裝置]
第15B圖繪示像素之電路配置的實施例。此處，適合VA液晶顯示裝置之像素電路被說明作為實施例。
此種像素電路可被應用在一個像素包括複數個像素電極層之結構中。像素電極層連接至不同電晶體，及電晶體可以由不同閘極訊號驅動。因此，供應至多域像素之個別像素電極層的訊號可以個別地控制。
電晶體716之閘極接線712和電晶體717之閘極接線713為分離的，使得不同的閘極訊號可以向那裡供應。相反的，資料線714由電晶體716和717共享。在任何上述實施方式所述之電晶體可以適當地作為電晶體716和717。因此，高可靠度液晶顯示裝置可以被提供。
電性連接至電晶體716之第一像素電極層和電性連接至電晶體717之第二像素電極層之形狀被敘述。第一像素電極層和第二像素電極層藉由裂縫分離。第一像素電極層具有V形狀及第二像素電極層被提供來環繞第一像素電極層。
電晶體716之閘極電極連接至閘極接線712，及電晶體717之閘極電極連接至閘極接線713。當不同閘極訊號提供至閘極接線712和閘極接線713時，電晶體716和電晶體717之操作時間可為不相同的。其結果，液晶的配向可以被控制。
此外，儲存電容可以使用電容接線710形成，閘極絕緣膜用作為介電質，及電容電極電性連接至第一像素電極或第二像素電極。
該多域像素包括第一液晶元件718和第二液晶元件719。第一液晶元件718包括第一像素電極層、對電極層及它們之間的液晶層。第二液晶元件719包括第二像素電極層、對電極層及它們之間的液晶層。
注意本發明之像素電路不限制於第15B圖所示的。例如，開關、電阻、電容、電晶體、感測器、邏輯電路等等可添加至第15B圖所示之像素電路。
[有機EL顯示裝置]
第15C圖繪示像素之電路配置的其它實施例。此處，示出使用有機EL元件之顯示裝置的像素結構。
在有機EL元件中，透過施加電壓至發光元件，電子從一對電極中的一個注入及電洞從一對電極中的另一個注入，進入含有發光有機化合物的層；因此，電流流動。電子和電洞再結合，因此，發光有機化合物被激發。發光有機化合物從激發態返回基態，由此發射光。由於此機制，這發光元件被稱為電流激發發光元件。
第15C繪示像素電路之適合實施例。此處，一個像素包括兩個n型通道電晶體。注意本發明一實施方式之金屬氧化物薄膜可以被使用作為n型通道電晶體之通道形成區。此外，數位時間灰階驅動(digital time grayscale driving)可以用於像素電路。
適合像素電路的組態及像素之操作用於數位時間灰階驅動(digital time grayscale driving)被敘述。
像素720包括開關電晶體721、驅動電晶體722、發光元件724和電容723。開關電晶體721之閘極電極層連接至掃描線726，開關電晶體721之第一電極(源極電極層和汲極電極層中的一個)連接至訊號線725，及開關電晶體721之第二電極(源極電極層和汲極電極層中的另一個)連接至驅動電晶體722之閘極電極層。驅動電晶體722之閘極電極層透過電容723連接至功率供應線727，驅動電晶體722之第一電極連接至功率供應線727，及驅動電晶體722之第二電極連接至發光元件724之第一電極(像素電極)。發光元件724之第二電極對應於共用電極728。共用電極728電性連接至形成在與共用電 極728相同基材上之共用電位線。
作為開關電晶體721和驅動電晶體722，敘述於任何其它實施方式之電晶體可以適當地使用。在此方式中，高可靠度有機EL顯示裝置可以被提供。
發光元件724之第二電極(共用電極728)之電位設定為低功率供應電位。注意低功率供應電位比供應至功率供應線727之高功率供應電位更低。例如，低功率供應電位可以為GND、0V等等。高功率供應電位和低功率供應電位可以被設定為大於或等於發光元件724之正向臨限電壓，及電位之間的差被供應至發光元件724，即電流被供應至發光元件724，導致光發射。發光元件724之正向電壓指的是在所需亮度被得到時的電壓，及包括至少正向臨限電壓。
注意驅動電晶體722之閘極電容可以被用作為電容723之替代，因此電容723可以被省略。驅動電晶體722之閘極電容可以形成在通道形成區和閘極電極層之間。
接著，訊號輸入至驅動電晶體722將被敘述。在電壓輸入電壓驅動方法之情況下，用以充分地開啟或關閉驅動電晶體722之視頻訊號被輸入至驅動電晶體722。為了使驅動電晶體722操作在線性區，大於功率供應線727電壓之電壓被供應至驅動電晶體722之閘極電極層。注意電壓大於或等於為功率供應線電壓和驅動電晶體722之臨限電壓Vth的總和電壓被供應至訊號線725。
在執行類比灰階驅動之情況下，電壓大於或等於為發光元件724之正向電壓和驅動電晶體722之臨限電壓Vth的總和電壓供應至驅動電晶體722之閘極電極層。視頻訊號在驅動電晶體722被操作在飽和區時被輸入，因此電流供應至發光元件724。為了使驅動電晶體722操作在飽和區，功率供應線727之電位被設定大於驅動電晶體722之閘極電位。當類比視頻訊號被使用時，其可能依據視頻訊號供應電流至發光元件724及執行類比灰階驅動。
注意本發明之像素電路之組態不限制於第15C圖所示。例如，開關、電阻、電容、感測器、電晶體、邏輯電路或在第15C圖所示之可添加至像素電路等等。
在其中上述任何實施方式之電晶體被使用於第15A至15C圖所示之電路的情況下，源極電極(第一電極)電性連接至低電位側及汲極電極(第二電極)電性連接至高電位側。此外，第一閘極電極之電位可被控制電路等等控制及上述作為實施例之電位，即，電位低於供應至源極電極之電位，可透過沒被說明到之接線輸入至第二閘極電極。
例如，在本說明書等等中，顯示裝置、裝置包括顯示元件之顯示裝置、發光元件和裝置包括發光元件之發光裝置可用於各種模式或可包括各種元件。顯示元件、顯示裝置、發光元件或發光裝置包括以下至少一個， 例如，EL(電致發光)元件(即EL元件包括有機和無機材料、有機EL元件或無機EL元件)、LED(即，白光LED、紅光LED、綠光LED或藍光LED)、電晶體(根據電流發光之電晶體)、電子發射器、液晶元件、電子墨水、電泳元件、柵光閥(grating light valve，GLV)、電漿顯示面板(plasma display panel，PDP)、微電子機制系統(micro electro mechanical system，MEMS)、數位微鏡裝置(digital micromirror device，DMD)、微數位擋板(digital micro shutter，DMS)、MIRASOL(註冊商標)、干涉調製顯示(interferometric modulator display，IMOD)元件、電潤濕(electrowetting)元件、壓電場陶瓷顯示器(piezoelectric ceramic display)及使用碳奈米管之顯示元件。除了上述，藉由電或電磁作用改變對比、亮度、反射性、穿透性等等之顯示媒體可被包括。注意具有EL元件之顯示裝置實施例包括EL顯示器。包括電子發射器之顯示裝置實施例為場發射顯示器(field emission display，FED)和SED型平板顯示器(SED：surface-conduction electron-emitter display)。包括液晶元件之顯示裝置實施例包括液晶顯示裝置包括液晶顯示器(即，透射液晶顯示器、傳輸反射式液晶顯示器、反射式液晶顯示器直視液晶顯示器或投影式液晶顯示器)。包括電子墨水或電泳元件之顯示裝置實施例包括電子紙。
此實施方式可以與任何本說明書中其他實施方式做適當地組合。
(實施方式8)
本發明一實施方式之半導體裝置可被使用於顯示裝 置、個人電腦或提供錄製媒體之影像重現裝置(典型地，裝置重現紀錄媒體得內容如數位多功能光碟(digital versatile discs，DVDs)及具有用於顯示重現影像的顯示)。電子設備之其它實施例之可裝備有本發明實施方式之半導體裝置為行動電話、包括攜帶式遊戲控制台之遊戲機、攜帶式資料設備、電子書閱讀器、如攝影機和數位相機之照相機、護目鏡型顯示器(頭戴式顯示器)、導航系統、聲音重現設備(即，汽車音響系統和數位音頻撥放器)、影印機、傳真機、印表機、多功能印表機、自動提款機(ATM)和販賣機。第16A至16F圖繪示這些電子設備之具體實施例。
第16A圖繪示攜帶式資料終端包括外殼901、外殼902、顯示部分903、顯示部分904、麥克風905、喇叭906、操作鍵907、觸控筆908等等。第16A圖中，即使攜帶式遊戲機具有兩個顯示部分903和904，包括在攜帶式遊戲機內的顯示部分之數目不限制於此。
第16B圖繪示攜帶式資料終端包括第一外殼911、第二外殼912、第一顯示部分913、第二顯示部分914、接頭915、操作鍵916等等。第一顯示部分913提供在第一外殼911內，及第二顯示部分914提供在第二外殼912內。第一外殼911和第二外殼912由接頭915彼此 互相連接，第一外殼911和第二外殼912之間的角度可由接頭915改變。在第一顯示部分913的影像可被切換根據在接頭915之第一外殼911和第二外殼912之間的角度。具有角度輸入功能之顯示裝置可被使用作為至少一第一顯示部分913和第二顯示部分914。注意位置輸入功能可被添加藉由在顯視裝置中提供觸控平板。可替代地，位置輸入功能可被添加藉由提供稱作光感測器之光電轉換元件在顯示裝置之像素部分。
第16C圖繪示外殼921、顯示部分922、鍵盤923、指向裝置924等等。
第16D圖繪示電子冷藏室-冷凍室包括外殼931、用於冷藏室的門932、用於冷凍室的門933等等。
第16E圖繪示攝影機，其包括第一外殼941、第二外殼942、顯示部分943、操作鍵944、鏡頭945、接頭946等等。操作鍵944鏡頭945被提供在第一外殼941，及顯示部分943被提供在第二外殼942。第一外殼941和第二外殼942藉由接頭946彼此連接，及第一外殼941和第二外殼942之間的角度可以由接頭946改變。顯示在顯示部分943之影像根據在接頭946之第一外殼941和第二外殼942之間的角度被切換。
第16F圖繪示普通車輛包括車身951、輪子952、儀錶板953、燈954等等。
此實施方式可以與任何本說明書中其他實施方式做適當地組合。
(實施方式9)
在此實施方式中，本發明一實施方式之RFIC應用實 施例將參考第17A至17F圖進行說明。RFIC已被廣泛的使用且可提供給，例如，產品如帳單、錢幣、證券、持票人債券(bearer bonds)、文件(即，駕照或居民證，參照第17A圖)、紀錄媒體(即，DVDs、錄影帶、記憶棒，參照第17B圖)、車輛(即，腳踏車，參照第17D圖)、包裝容器(即，包裝紙或瓶，參照第17C圖)、個人攜帶物品(即，包或眼鏡)、食物、植物、動物、人體、衣物、家用物品、醫療用品如藥品和或化學品和電子裝置(即，液晶顯示裝置、EL顯示裝置、電視組或手機)或產品上的標籤(參考第17E和17F圖)。
本發明一實施方式之RFIC 4000被固定在產品上，藉由貼附在它們的表面或嵌入其中。例如，RFIC4000藉由嵌入在書本之紙張內或嵌入在封裝之有機樹酯而固定在產品上。因為本發明一實施方式之RFIC 4000可以減少其尺寸、厚度和重量，所以其可以固定在產品上而不損害產品之設計。此外，帳單、錢幣、證券、持票人債券(bearer bonds)、文件等等可以具有辨識功能藉由提供本發明一實施方式之RFIC 4000，且辨識功能可以被用以防止偽造。並且，系統之效率如辨識系統可以獲得改善，藉由提供本發明一實施方式之RFIC用於包裝容器、紀錄媒體、個人攜帶物品、食物、衣物、家用物品、 電子裝置等等。車輛也可以藉由提供本發明一實施方式之RFIC而具有高防護措施來防備竊賊等等。
如上所述，藉由使用本發明一實施方式之RFIC在本實施方式之每個應用，如寫入或讀取資料之操作功率可以被減少，其結果增加最大通訊距離。此外，資料可以被保持相當長週期即使在其中功率沒有供應之狀態；因此，RFIC較佳地使用於資料不常被寫入或讀取的應用。
此實施方式可以與任何本說明書中其他實施 方式做適當地組合。
(實施方式10)
在此實施方式中，可使用於本發明一實施方式之電晶體的氧化物半導體膜將被敘述。
在這說明書中，用語「平行」指的是形成在兩直線之間角度大於或等於-10°和小於或等於10°，並相應地也包括其中角度大於或等於-5°和小於或等於5°的情況。用語「垂直」指的是形成在兩直線之間角度大於或等於80°和小於或等於100°，並相應地也包括其中角度大於或等於85°和小於或等於95°的情況。
在本說明書中，三方和菱形晶系包括在六方晶系中。
氧化物半導體被分類為單晶氧化物半導體和非單晶氧化物半導體。非單晶氧化物半導體之實施例包括 對齊c軸之結晶氧化物半導體(CAAC-OS)、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體。
從另一個角度，氧化物半導體被分類為非晶氧化物半導體和結晶氧化物半導體。結晶氧化物半導體之實施例包括單晶氧化物半導體、CAAC-OS、多晶氧化物半導體和微晶氧化物半導體。
首先，CAAC-OS將被敘述。注意CAAC-OS可被稱作為包括c軸對齊奈米晶體(CANC)之氧化物半導體。
CAAC-OS為一種具有複數個c軸對齊結晶部分(也稱為顆粒狀物)的氧化物半導體。
在綜合分析圖(也被稱為高解析度TEM圖)之亮場圖和CAAC-OS之繞射圖，為使用穿透式電子顯微鏡(transmission electron microscope，TEM)得到的，複數個顆粒狀物可以被觀察到。然而，在高解析度TEM圖中，介於顆粒狀物之間的邊界，即，晶界無法清楚觀察到。因此，在CAAC-OS中，因晶界造成電子移動率之降低是不太可能發生的。
由TEM觀察的CAAC-OS將在下面敘述。第18A圖繪示CAAC-OS層之剖視的高解析度TEM圖實施例，這是從基本上平行於試片表面之方向被觀察。高解析度TEM圖由球面像差校正功能所獲得。由球面像差校正功能所獲得之高解析度TEM圖也特別地稱為Cs校正高解析度TEM圖。Cs校正高解析度TEM圖可以由，例如， 由JEOL Ltd.製造之原子解析度分析式電子顯微鏡(atomic resolution analytical electron microscope)JEM-ARM200F。
第18B圖為第18A圖中區域(1)之放大Cs校正高解析度TEM圖。第18B圖顯示金屬原子以顆粒狀物方式被排列。每個金屬原子層具有反映不平整之配置在CAAC-OS被形成之表面上(以下，該表面被稱為形成面)或CAAC-OS之頂表面，且配置成平行於CAAC-OS之形成表面或頂表面。
如第18B圖中，CAAC-OS具有特徵原子配置。特徵原子配置藉由第18C圖中的輔助線表示。第18B和18C圖證明顆粒狀物之尺寸大約為1nm至3nm，和由顆粒狀物引起的傾斜空間大約為0.8nm。因此，顆粒狀物也可以被稱為奈米晶體(nc)。
此處，根據Cs校正高解析度TEM圖，在基材5120之CAAC-OS上之顆粒狀物5100的概要配置藉由在其中磚和區塊被堆疊的此種結構進行說明(參照第18D圖)。在其中如第18C圖所觀察之顆粒狀物之傾斜部分對應於第18D圖所示之區域5161。
第19A圖示出CAAC-OS平面從大致垂直於試片表面的方向觀察的Cs校正高解析度TEM圖。第19B、19C和19D圖分別為第19A圖中區域(1)、(2)和(3)之放大Cs校正高解析度TEM圖。第19B、19C和19D圖表示金屬原子以三角形、四稜柱或六邊形配置被排列在顆粒狀物中。然而，在不同顆粒狀物之間的金屬原子沒有規 則性的排列。
接著，CAAC-OS由X光繞射(X-ray diffraction，XRD)分析將被敘述。例如，當包括InGaZnO4晶體之CAAC-OS結構藉由面外方法被分析時，峰值出現在第20A圖中所示之繞射角(2θ)為31°。此峰值從InGaZnO4晶體之(009)平面衍生，其表示CAAC-OS中的晶體具有c軸對齊，且c軸大致朝垂直於形成表面或CAAC-OS頂表面之方向對齊。
注意在藉由面外方法之CAAC-OS結構分析中，其它峰值可出現在當2θ為36°時，而不是峰值在2θ為31°。峰值在2θ為36°表示包括在CAAC-OS部分中具有無c軸對齊之晶體。較佳地在藉由面外方法之CAAC-OS分析中，峰值出現在當2θ為31°時，而不是峰值在2θ為36°。
另一方面，在X光大致朝垂直於c軸方向入射在試片上之藉由面內方法之CAAC-OS結構分析中，峰值出現在當2θ為56°時。此峰值從InGaZnO4晶體之(110)平面衍生。在CAAC-OS情況下，當分析( scan)被執行在2θ固定為56°及使用試片表面之一般向量作為軸( scan)做試片旋轉，如第20B圖所示，峰值無法清楚觀察到。相反地，在InGaZnO4單晶氧化物半導體清況下，當 scan執行在2θ固定為56°時，如第20C圖所示，可以觀察到從晶面相當於(110)面衍生出的六的峰值。因此，使用XRD之結構分析顯示在CAAC-OS中a軸和c軸 方向是不同的。
接著，CAAC-OS藉由電子繞射分析將被敘述。例如，當具有探測直徑300nm之電子束以平行於試片表面之方向入射在包括InGaZnO4晶體之CAAC-OS上，可以得到第21A圖所示之繞射圖(也被稱為區域選定穿透式電子繞射圖)。在這繞射圖中，包括從InGaZnO4晶體之(009)平面衍生之光點。因此，電子繞射圖也表示包括在CAAC-OS之顆粒狀物具有c軸對齊及c軸朝大致垂直於形成表面或CAAC-OS之頂表面的方向對齊。同時，第21B圖繪示繞射圖以電子束具有探測直徑300nm以垂直於試片之方向入射之相同試片表面之方式得到。如第21B圖所示，環形繞射圖被觀察到。因此，電子繞射也表示包括在CAAC-OS中的a軸和b軸顆粒狀物不具有規則對齊。第21B圖中的第一環被認為是從InGaZnO4晶體之(010)平面、(100)平面等等衍生。第21B圖中的第二環被認為是從(110)平面等等衍生。
此外，CAAC-OS為具有低密度之缺陷狀態的氧化物半導體。在氧化物半導體中的缺陷為，例如，由於雜質和氧空缺之缺陷。因此，CAAC-OS可被視為具有低雜質濃度之氧化物半導體或具有少量氧空缺之氧化物半導體。
包含在氧化物半導體中的雜質可以作為載子陷阱或載子產生源。此外，在氧化物半導體中的氧空缺當氫被捕捉於其中時可以作為載子陷阱或載子產生源。
注意雜質代表氧化物半導體主成分外的元素，如氫、碳、矽或過度金屬元素。例如，比包括在氧化物半導體之金屬元素具有與氧高強度鍵合之元素(具體地，矽等等)從氧化物半導體抽出氧，其導致原子排列混亂及降低氧化物半導體之結晶性。重金屬如鐵或鎳、氬、二氧化碳等等具有大原子半徑(或分子半徑)，並且因此擾亂了氧化物半導體之原子排列及將地結晶性。
具有低密度缺陷狀態之氧化物半導體可以具有低載子密度。此種氧化物半導體也被稱為高純度本質或大致高純度本質氧化物半導體。CAAC-OS具有低雜質濃度和低缺陷狀態密度。即，CAAC-OS和nc-OS可能是高純度本質或大致高純度本質氧化物半導體。因此包括CAAC-OS之電晶體很少具有負臨限電壓(很少通常地導通)。高純度本質或大致高純度本質氧化物半導體具有較少載子陷阱。因此，包括CAAC-OS或nc-OS之電晶體具有電特性較小變化及高可靠度。被捕捉之電荷可以表現得像一個固定的電荷。因此，包括具有高雜質濃度和高缺陷密度之氧化物半導體的電晶體可能具有不穩定電特性。然而，包括CAAC-OS之電晶體具有電特性較小變化及高可靠度。
因為CAAC-OS具有低密度之缺陷狀態，藉由照射等等產生的載子不太可能被捕捉在缺陷狀態。因此，在使用CAAC-OS之電晶體中，由於照射可見光或紫外光之電特性變化是小的。
接著，將敘述微晶氧化物半導體。
微晶氧化物半導體在高解析度TEM圖中具有其中晶體部分被觀察之區域和其中沒被清楚觀察之區域。在大多數情況下，包括在微晶氧化物半導體中晶體部分的尺寸大於或等於1nm和小於或等於100nm，或大於或等於1nm和小於或等於10nm。包括奈米晶體之氧化物半導體是微晶具有尺寸大於或等於1nm和小於或等於10nm，或尺寸大於或等於1nm和小於或等於3nm，具體地被稱為奈米晶體氧化物半導體(nc-OS)。在nc-OS之高解析度TEM圖中，在某些情況下晶界未被清楚地觀察到。注意有一種可能性即奈米晶體的起源於相同CAAC-OS中的顆粒狀物。因此，nc-OS之晶體部分可被稱為下面所敘述之顆粒狀物。
在nc-OS中，微觀區域(例如，區域具有尺寸大於或等於1nm和小於或等於10nm，特別是，區域具有尺寸大於或等於1nm和小於或等於3nm)具有週期性的原子配置。在nc-OS中不同顆粒狀物之間沒有規則性的晶體方位。因此，無法觀察到整個薄膜的方向。因此，在一些情況下，nc-OS無法從非晶氧化物半導體辨識，根據分析方法。例如，當nc-OS進行結構分析藉由面外方法使用X光具有直徑大於顆粒狀物之尺寸之XRD裝置時，示出晶體平面之峰值沒有出現。此外，像光暈置繞射圖可被觀察，當nc-OS使用具有探測直徑(即，50nm或更大)大於顆粒狀物尺寸的電子束進行電子繞射(電子繞射也稱為選 擇區域電子繞射)。同時，當電子束具有探測直徑接近或小於顆粒狀物之尺寸被供應時，光點出現在nc-OS之奈米束電子繞射圖形中。此外，在nc-OS之奈米束電子繞射圖形中，在具有高亮度之圓形(環)區域顯示在一些情況下。另外在nc-OS層之奈米束電子繞射圖，在一些情況下複數個光點顯示在環狀區域中。
如上述提到，因為在顆粒狀物(奈米晶體)之間的沒有規則晶體方向，nc-OS也可以稱為包括任意對齊奈米結構(RANC)之氧化物半導體或包括沒對齊奈米結構(NANC)之氧化物半導體。
因此，nc-OS為一種具有高規則性之氧化物半導體，相較於非晶氧化物半導體。因此，nc-OS可能是比非晶氧化物半導體具有較低缺陷密度。注意在nc-OS中在顆粒狀物之間沒有規則晶體方向。因此，nc-OS比CAAC-OS具有更高的缺陷密度狀態。
接著，非晶氧化物半導體將被敘述。
非晶氧化物半導體為那種具有無規則原子配置及無晶體部分之氧化物半導體。例如，非晶氧化物半導體不具有如石英中的具體狀態。
非晶氧化物半導體在高解析度TEM圖中，晶體部分無法被發現。
當非晶氧化物半導體進行由XRD之面外(out-of-plane)方法的結構分析時，沒有出現晶體平面之峰值。光暈圖形在當非晶氧化物薄膜進行電子繞射時被觀察。此 外，當氧化物半導體進行奈米束電子繞射時，沒有被觀察到光點，只有光暈出現。
其有各種了解的非晶結構。例如，其中原子配置不具有絲毫規則之結構被稱為完全的非晶結構。同時，具有規則之結構直到最近鄰近原子距離或第二近臨原子距離，但不具有長程規則的也被稱為非晶結構。因此，最嚴格定義不允許氧化物半導體被稱為非晶氧化物半導體，即使規則之可忽略角度存在於原子配置內。至少氧化物半導體具有長程規則不能被稱為非晶氧化物半導體。因此，例如，CAAC-OS和nc-OS因為晶體部分的存在不能被稱為非晶氧化物半導體或完全非晶氧化物半導體。
注意氧化物半導體可具有結構中間體介於nc-OS和非晶氧化物半導體之間。該氧化物半導體具有如此結構被特別稱為非晶形氧化物半導體(a-like OS)。
在a-like OS之高解析度TEM圖中，孔洞可被觀察到。此外，在高解析度TEM圖中，存在一個區域其中晶體部分被清楚觀察及一個區域其中晶體部分未被觀察。
a-like OS具有不穩定結構因為其包括孔洞。為了驗證相較於nc-OS和CAAC-OS具有不穩定結構，由電子照射所引起的結構改變將在下面敘述。
a-like OS(試片A)、nc-OS(試片B)和CAAC-OS(試片C)被準備作為進行電子照射。
首先，得到每個試片之高解析度剖視TEM 圖。高解析度剖視TEM圖示出所有試片具有晶體部分。每個試片為In-Ga-Zn氧化物。
注意哪些部分被認為是晶體部分由下述來確定。已知的是InGaZnO4晶體之單位晶胞(unit cell)具有其中包括在c軸方向上堆疊之三層In-O層和六層Ga-Zn-O層的九層。相鄰層之間的距離相同於(009)面晶格間隔(lattice spacing)(也被稱為d值)。該值從晶體分析被計算為0.29nm。因此，其中晶格間隔在晶格邊緣的部分大於或等於0.28nm和小於或等於0.30nm被視為InGaZnO4的晶體部分。每個晶體邊緣對應於InGaZnO4晶體之a-b面。
第22圖繪示每個試片之晶體部分(在點22至點45)的平均尺寸的變化。注意晶體部分尺寸對應於晶格邊緣之長度。第22圖說明a-like OS之晶體部分尺寸隨著累積電子劑量的增加而增加。具體地，如第22圖中(1)所示，晶體部分從TEM觀察開始時大約為1.2nm，當累積電子劑量為4.2×108e-/nm2時成長至大約2.6nm。相反的，在nc-OS和CAAC-OS中晶體部分尺寸顯示從開始電子照射至累積電子劑量為4.2×108e-/nm2時變化不大。具體地，如第22圖中(2)和(3)所示，無論累積電子劑量，在nc-OS和CAAC-OS中晶體部分尺寸分別大約為1.4nm和2.1nm。
以這種方式，a-like OS中晶體部分之成長為藉由電子照射誘發。相反的，在nc-OS和CAAC-OS中， 晶體部分之成長很難藉由電子照射誘發。因此，a-like OS相較於nc-OS和CAAC-OS具有不穩定結構。
a-like OS具有比nc-OS和CAAC-OS較低密度因為其包括孔洞。具體地，a-like OS之密度大於或等於78.6%和密度小於92.3%之單晶氧化物半導體具有相同組成物。每個nc-OS和CAAC-OS之密度大於或等於92.3%和密度小於100%之單晶氧化物半導體具有相同組成物。注意形成具有密度低於78%之氧化物半導體是困難的。
例如，在氧化物半導體具有In：Ga：Zn=1：1：1原子比之情況下，具有菱形晶系晶體結構之單晶InGaZnO4之密度為6.357g/cm3。因此，在氧化物半導體具有In：Ga：Zn=1：1：1原子比之情況下，a-like OS之密度大於或等於5.0g/cm3和小於5.9g/cm3。例如，在氧化物半導體具有In：Ga：Zn=1：1：1原子比之情況下，nc-OS和CAAC-OS各自的密度大於或等於5.9g/cm3和小於6.3g/cm3。
注意在一些情況下具有相同組成物之單晶是不存在的。在這種情況下，具有不同組成物之單晶氧化物半導體為以適當比例的組合，這使得它能夠計算相當於具有所需成分之單晶氧化物半導體之密度。具有所需成分之單晶氧化物半導體之密度可以使用根據具有不同成分之單晶氧化物半導體的加權平均來計算。注意其較佳地使用越少種類的單晶氧化物半導體越容易來計算密度。
例如，如上所述，氧化物半導體具有各種結 構和各種特性。注意氧化物半導體可以為包括兩個或多個非晶氧化物半導體、a-like OS、微晶氧化物半導體和CAAC-OS薄膜的堆疊薄膜。
例如，CAAC-OS薄膜可以藉由使用多晶矽氧化物半導體濺鍍靶材之濺鍍方法形成。
在其中氧化物半導體132為使用In-M-Zn氧化物(M為Ga、Y、Zr、La、Ce或Nd)形成及濺鍍靶材其In和M及Zn的原子比為a1：b1：c1被使用來形成氧化物半導體132之情況下，a1/b1較佳地大於或等於1/3和小於或等於6，更佳地大於或等於1和小於或等於6，以及c1/b1較佳地大於或等於1/3和小於或等於6，進一步較佳地大於或等於1和小於或等於6。注意當c1/b1大於或等於1和小於或等於6，CAAC-OS薄膜容易被形成作為氧化物半導體132。典型實施例之靶材之In和M及Zn的原子比為1：1：1、3：1：2和5：5：6。
在其中氧化物半導體131和氧化物半導體133為各使用In-M-Zn氧化物(M為Ga、Y、Zr、La、Ce或Nd)形成及濺鍍靶材其In和M及Zn的原子比為a2：b2：c2被使用來形成氧化物半導體131和氧化物半導體133之情況下，a2/b2較佳地小於a1/b1及c2/b2較佳地大於或等於1/3和小於或等於6，更佳地大於或等於1和小於或等於6。注意當c2/b2大於或等於1和小於或等於6，CAAC-OS薄膜容易被形成作為氧化物半導體131和氧化物半導體133。典型實施例之靶材之In和M及Zn的原子比為 1：3：2、1：3：3、1：3：4和1：3：6。
此實施方式可以與任何本說明書中其他實施方式做適當地組合。

Claims (19)

  1. 一種半導體裝置，包含：一基材；一第一絕緣膜在該基材上，該第一絕緣膜包含一第一開口；一第二絕緣膜覆蓋該第一絕緣膜的部分，該第二絕緣膜包含包括該第一開口之一第二開口；一第一導電膜在該第一開口內；以及一第二導電膜在該第一導電膜上及在該第一開口內，其中該第一絕緣膜插入在該第二絕緣膜及該第一導電膜的側表面之間，其中該第一導電膜插入在該第二導電膜及該第一絕緣膜的側表面之間，及其中該第一絕緣膜、該第二絕緣膜、該第一導電膜及該第二導電膜中各自包含一水平頂表面，該些水平頂表面的全部在同一水平。
  2. 如申請專利範圍第1項所述之半導體裝置，更包含一薄膜在該基材上，其中該第一絕緣膜和該第一導電膜各自在該薄膜上及與該薄膜接觸。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第一導電膜包含一Cu-X合金薄膜，其中X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或兩個或多個這些元素之混合物，及其中該第二導電膜包含Cu。
  4. 如申請專利範圍第3項所述之半導體裝置，其中該第一導電膜和該第二導電膜直接接觸。
  5. 如申請專利範圍第3項所述之半導體裝置，其中該第一絕緣膜包含氧，其中該第一導電膜與該第一絕緣膜直接接觸，及其中X氧化物形成在該第一導電膜與該第一絕緣膜之一界面。
  6. 一種半導體裝置，包含：一基材；一第一基底薄膜在該基材上；一第二基底薄膜在該第一基底薄膜上；一氧化物半導體在該第二基底薄膜上；一閘極絕緣膜在該氧化物半導體上；一第一絕緣膜在該閘極絕緣膜上，該第一絕緣膜包含一第一開口；一第二絕緣膜覆蓋該第一絕緣膜的部分，該第二絕緣膜包含包括該第一開口之一第二開口；以及一閘極電極包含：一第一導電膜在該第一開口內；及一第二導電膜在該第一導電膜上及在該第一開口內；其中該第一絕緣膜插入在該第二絕緣膜及該第一導電膜的側表面之間，其中該第一導電膜插入在該第二導電膜及該第一絕緣膜的側表面之間，及其中該第一絕緣膜、該第二絕緣膜、該第一導電膜及該第二導電膜中的各自包含一水平頂表面，全部的該些水平頂表面在同一水平。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該第一絕緣膜和該第一導電膜各自在該閘極絕緣膜上及與該閘極絕緣膜接觸。
  8. 如申請專利範圍第6項所述之半導體裝置，其中該第一導電膜包含一Cu-X合金薄膜，其中X為Mn、Ni、Cr、Fe、Co、Mo、Ta、Ti、Zr、Mg、Ca或兩個或多個這些元素之混合物，及其中該第二導電膜包含Cu。
  9. 如申請專利範圍第8項所述之半導體裝置，其中該第一導電膜和該第二導電膜為直接接觸。
  10. 如申請專利範圍第8項所述之半導體裝置，其中該第一絕緣膜包含氧，其中該第一導電膜與該第一絕緣膜直接接觸，以及其中X氧化物形成在該第一導電膜與該第一絕緣膜之一界面。
  11. 如申請專利範圍第6項所述之半導體裝置，其中該第一絕緣膜為與該閘極絕緣膜之側表面直接接觸。
  12. 如申請專利範圍第6項所述之半導體裝置，其中該第一基底薄膜及該第一絕緣膜的各自具有阻隔氫和氧的功能。
  13. 如申請專利範圍第6項所述之半導體裝置，其中，除了一源極和一汲極電性接觸，該氧化物半導體完全地由該第二基底薄膜和該閘極絕緣膜環繞。
  14. 如申請專利範圍第6項所述之半導體裝置，其中，除了一源極和一汲極電性接觸，該氧化物半導體完全地由該第二基底薄膜、該閘極絕緣膜及該第一絕緣膜環繞。
  15. 如申請專利範圍第6項所述之半導體裝置，更包含一源極電極和一汲極電極，該源極電極和該汲極電極的各自與該氧化物半導體電性接觸，其中該源極電極和該閘極電極插入在該閘極電極和該氧化物半導體之間。
  16. 一種製造半導體裝置的方法，包含步驟：形成一犧牲層在一基材上；形成一第一絕緣膜在該犧牲層上；形成一第二絕緣膜在該第一絕緣膜上；去除該第一絕緣膜之頂部分、該第二絕緣膜之頂部分及該犧牲層之頂部分，用以暴露該犧牲層之頂表面；去除其中暴露頂表面的該犧牲層；形成一第一導電膜在該第一絕緣膜和該第二絕緣膜上；形成一第二導電膜在該第一導電膜上；以及去除該第一導電膜之該頂部分及該第二導電膜之該頂部分，因此該第一導電膜之該頂部分及該第二導電膜之該頂部分在相同水平，及該第二絕緣膜之該頂表面被暴露。
  17. 如申請專利範圍第16項所述之製造半導體裝置的方法，其中一化學機械研磨方法被使用來去除該第一絕緣膜、該第二絕緣膜、該第一導電膜和該第二導電膜之該頂部分。
  18. 如申請專利範圍第16項所述之製造半導體裝置的方法，更包含步驟：形成一第一基底薄膜在該基材上；形成一第二基底薄膜在該第一基底薄膜上；形成一氧化物半導體在該第二基底薄膜上；以及形成一閘極絕緣膜在該氧化物半導體上；其中該犧牲層形成在該閘極絕緣膜上。
  19. 如申請專利範圍第18項所述之製造半導體裝置的方法，更包含步驟：藉由使用該犧牲層作為一遮罩圖形化該氧化物半導體及閘極絕緣膜。
TW103145517A 2013-12-26 2014-12-25 半導體裝置及其製造方法 TWI638456B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-269807 2013-12-26
JP2013269807 2013-12-26

Publications (2)

Publication Number Publication Date
TW201533903A TW201533903A (zh) 2015-09-01
TWI638456B true TWI638456B (zh) 2018-10-11

Family

ID=53477641

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145517A TWI638456B (zh) 2013-12-26 2014-12-25 半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US9530856B2 (zh)
JP (1) JP6402017B2 (zh)
KR (1) KR20160102196A (zh)
CN (1) CN105849875B (zh)
TW (1) TWI638456B (zh)
WO (1) WO2015097633A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160132982A (ko) 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102481037B1 (ko) 2014-10-01 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
US9812587B2 (en) 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2016166628A1 (en) * 2015-04-13 2016-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI693719B (zh) * 2015-05-11 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102556718B1 (ko) 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
JP6736351B2 (ja) * 2015-06-19 2020-08-05 株式会社半導体エネルギー研究所 半導体装置
KR102548001B1 (ko) * 2015-07-08 2023-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9825177B2 (en) 2015-07-30 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor device using multiple etching mask
US9773919B2 (en) * 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6850096B2 (ja) * 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
CN108292684B (zh) 2015-11-20 2022-06-21 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US9917207B2 (en) 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102613288B1 (ko) * 2016-07-26 2023-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107039298B (zh) * 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
CN110521003B (zh) * 2017-03-27 2023-06-09 夏普株式会社 有源矩阵基板及其制造方法
US11152512B2 (en) * 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
TWI785043B (zh) * 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
JP7198214B2 (ja) * 2017-10-20 2022-12-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019077451A1 (ja) * 2017-10-20 2019-04-25 株式会社半導体エネルギー研究所 半導体装置
JP7190443B2 (ja) * 2017-11-24 2022-12-15 株式会社半導体エネルギー研究所 半導体材料
KR20200094750A (ko) * 2017-12-08 2020-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP7158414B2 (ja) * 2017-12-27 2022-10-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7071841B2 (ja) 2018-02-28 2022-05-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7036204B2 (ja) * 2018-04-26 2022-03-15 株式会社村田製作所 キャパシタおよびＨｆＯ２膜の製造方法
CN116759429A (zh) * 2018-09-05 2023-09-15 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
CN112673411B (zh) * 2018-09-07 2023-10-10 株式会社半导体能源研究所 显示装置、显示模块及电子设备
CN109712930B (zh) * 2018-11-27 2020-10-30 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
JP2020136505A (ja) * 2019-02-20 2020-08-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
JP7392435B2 (ja) 2019-12-03 2023-12-06 株式会社豊田中央研究所 半導体素子および半導体素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260818A1 (en) * 2004-05-20 2005-11-24 Sanyo Electric Co., Ltd. Semiconductor device and method for fabricating the same
US20060180861A1 (en) * 2005-02-14 2006-08-17 Renesas Technology Corp. Semiconductor device and method for manufacturing semiconductor device
JP2013175700A (ja) * 2012-01-23 2013-09-05 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013179295A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6143593A (en) * 1998-09-29 2000-11-07 Conexant Systems, Inc. Elevated channel MOSFET
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR20010004598A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 게이트 형성방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6441492B1 (en) 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
JP2001135823A (ja) * 1999-11-05 2001-05-18 Toshiba Corp 電極基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US20020142531A1 (en) 2001-03-29 2002-10-03 Hsu Sheng Teng Dual damascene copper gate and interconnect therefore
US6872627B2 (en) 2001-07-16 2005-03-29 Taiwan Semiconductor Manufacturing Company Selective formation of metal gate for dual gate oxide application
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US7045861B2 (en) 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP2007173511A (ja) 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
KR100720515B1 (ko) 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 국부적 장벽 금속층이 형성된 구리 금속 배선의 형성 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008205177A (ja) 2007-02-20 2008-09-04 Renesas Technology Corp 半導体装置及びその製造方法
JP2008218876A (ja) * 2007-03-07 2008-09-18 Matsushita Electric Ind Co Ltd Ｍｉｓ型半導体装置の製造方法およびｍｉｓ型半導体装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
EP1978472A3 (en) 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5067039B2 (ja) 2007-06-25 2012-11-07 パナソニック株式会社 半導体装置の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20090179328A1 (en) 2008-01-14 2009-07-16 International Business Machines Corporation Barrier sequence for use in copper interconnect metallization
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN103367167B (zh) 2010-04-23 2020-04-10 株式会社半导体能源研究所 半导体装置的制造方法
US8551874B2 (en) * 2010-05-08 2013-10-08 International Business Machines Corporation MOSFET gate and source/drain contact metallization
US8895978B2 (en) 2010-07-02 2014-11-25 Advanced Interconnect Materials, Llc Semiconductor device
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US20120161320A1 (en) 2010-12-23 2012-06-28 Akolkar Rohan N Cobalt metal barrier layers
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
TWI567735B (zh) * 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
US8704294B2 (en) * 2011-06-13 2014-04-22 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8847333B2 (en) 2011-09-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing metal gate devices with multiple barrier layers
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
JP6186166B2 (ja) * 2012-05-02 2017-08-23 株式会社半導体エネルギー研究所 半導体装置
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103531453B (zh) * 2012-07-02 2016-12-21 中芯国际集成电路制造(上海)有限公司 半导体集成器件及其制作方法
US8722531B1 (en) 2012-11-01 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US9129985B2 (en) * 2013-03-05 2015-09-08 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9093285B2 (en) * 2013-03-22 2015-07-28 United Microelectronics Corp. Semiconductor structure and process thereof
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
WO2015060133A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260818A1 (en) * 2004-05-20 2005-11-24 Sanyo Electric Co., Ltd. Semiconductor device and method for fabricating the same
US20060180861A1 (en) * 2005-02-14 2006-08-17 Renesas Technology Corp. Semiconductor device and method for manufacturing semiconductor device
JP2013175700A (ja) * 2012-01-23 2013-09-05 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013179295A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
TW201533903A (zh) 2015-09-01
US20150187898A1 (en) 2015-07-02
CN105849875B (zh) 2020-03-06
WO2015097633A1 (en) 2015-07-02
JP6402017B2 (ja) 2018-10-10
KR20160102196A (ko) 2016-08-29
US9530856B2 (en) 2016-12-27
CN105849875A (zh) 2016-08-10
JP2015144251A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
TWI638456B (zh) 半導體裝置及其製造方法
JP7392024B2 (ja) 半導体装置
KR102504546B1 (ko) 반도체 장치 및 그 제작 방법
KR102593883B1 (ko) 반도체 장치, 그 제작 방법, 및 전자 기기
TWI642187B (zh) 半導體裝置
US9882014B2 (en) Semiconductor device and method for manufacturing the same
KR102546516B1 (ko) 반도체 장치의 제작 방법
TWI691053B (zh) 半導體裝置
JP2023052958A (ja) 半導体装置
TWI662653B (zh) 半導體裝置、電子裝置及半導體裝置的製造方法
JP2019220728A (ja) 半導体装置
JP6608648B2 (ja) 半導体装置及びその作製方法
KR20220164071A (ko) 반도체 장치 및 그 제작 방법
US10964787B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2019220714A (ja) 半導体装置の作製方法
TW201834255A (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees