WO2019234547A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2019234547A1
WO2019234547A1 PCT/IB2019/054361 IB2019054361W WO2019234547A1 WO 2019234547 A1 WO2019234547 A1 WO 2019234547A1 IB 2019054361 W IB2019054361 W IB 2019054361W WO 2019234547 A1 WO2019234547 A1 WO 2019234547A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
oxide
conductor
region
transistor
Prior art date
Application number
PCT/IB2019/054361
Other languages
English (en)
French (fr)
Inventor
竹内敏彦
山出直人
岡崎豊
手塚祐朗
山崎舜平
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to US17/056,072 priority Critical patent/US11495691B2/en
Priority to JP2020523839A priority patent/JP7161529B2/ja
Publication of WO2019234547A1 publication Critical patent/WO2019234547A1/ja
Priority to US17/895,126 priority patent/US11967649B2/en
Priority to JP2022165216A priority patent/JP7371201B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Definitions

  • One embodiment of the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • One embodiment of the present invention relates to a semiconductor wafer, a module, and an electronic device.
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • a semiconductor element such as a transistor, a semiconductor circuit, an arithmetic device, and a memory device are one embodiment of the semiconductor device.
  • a display device (a liquid crystal display device, a light-emitting display device, or the like), a projection device, a lighting device, an electro-optical device, a power storage device, a memory device, a semiconductor circuit, an imaging device, an electronic device, or the like may have a semiconductor device. .
  • one embodiment of the present invention is not limited to the above technical field.
  • One embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • the CPU is a collection of semiconductor elements each having a semiconductor integrated circuit (at least a transistor and a memory) separated from a semiconductor wafer and having electrodes serving as connection terminals.
  • a semiconductor circuit such as an LSI, a CPU, or a memory is mounted on a circuit board, for example, a printed wiring board, and is used as one of various electronic device components.
  • a technique for forming a transistor using a semiconductor thin film formed over a substrate having an insulating surface has been attracting attention.
  • the transistor is widely applied to electronic devices such as an integrated circuit (IC) and an image display device (also simply referred to as a display device).
  • IC integrated circuit
  • image display device also simply referred to as a display device.
  • a silicon-based semiconductor material is widely known as a semiconductor thin film applicable to a transistor, but an oxide semiconductor has attracted attention as another material.
  • a transistor using an oxide semiconductor has extremely small leakage current in a non-conduction state.
  • a low power consumption CPU and the like using a characteristic in which a transistor using an oxide semiconductor has low leakage current are disclosed (see Patent Document 1).
  • a memory device or the like that can hold stored data for a long time by using a characteristic that a transistor including an oxide semiconductor has low leakage current is disclosed (see Patent Document 2).
  • An object of one embodiment of the present invention is to provide a semiconductor device that can be miniaturized or highly integrated. Another object of one embodiment of the present invention is to provide a semiconductor device having favorable electrical characteristics. Another object of one embodiment of the present invention is to provide a semiconductor device with high on-state current. Another object of one embodiment of the present invention is to provide a semiconductor device having high frequency characteristics. Another object of one embodiment of the present invention is to provide a semiconductor device with favorable reliability. Another object of one embodiment of the present invention is to provide a semiconductor device with high productivity.
  • An object of one embodiment of the present invention is to provide a semiconductor device capable of retaining data for a long period of time.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high data writing speed.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high design freedom.
  • An object of one embodiment of the present invention is to provide a semiconductor device capable of suppressing power consumption.
  • An object of one embodiment of the present invention is to provide a novel semiconductor device.
  • One embodiment of the present invention includes first and second conductors, first to third insulators, and first to third oxides, and is exposed from an upper surface of the first insulator.
  • the first conductor is disposed, the first oxide is disposed on the first insulator and the first conductor, and the first oxide reaches the first conductor.
  • One opening is provided, and a second oxide is disposed on the first oxide, the second oxide comprising the first region, the second region, and the first region and the second region. And the resistance of the first region and the second region is lower than the resistance of the third region, and the second region of the second oxide has the first region
  • a third oxide is disposed on the second oxide so as to be at least partially overlapped with the third region through the opening and in contact with the upper surface of the first conductor.
  • the second insulator The second conductor is disposed on the second insulator, covers the first region and the second region, and is in contact with the upper surface of the first insulator, and the third insulator is disposed.
  • Another embodiment of the present invention includes first and second conductors, first to third insulators, and first to third oxides, and the first insulator
  • a first oxide is disposed on the first oxide
  • a first conductor is disposed exposed from an upper surface of the first oxide
  • a second oxide is disposed on the first oxide.
  • the second oxide has a first region, a second region, and a third region located between the first region and the second region, and the resistance of the first region and the second region Is lower than the resistance of the third region, the second region of the second oxide is in contact with the upper surface of the first conductor, and at least a part of the second region and the third region is on the second oxide.
  • a third oxide is disposed so as to overlap, a second insulator is disposed on the third oxide, a second conductor is disposed on the second insulator, and the first oxide Covering the area and the second area, In contact with the upper surface of the first insulator, a third insulator is arranged, which is a conductor device.
  • Another embodiment of the present invention includes first and second conductors, first to third insulators, and first to third oxides, and the first insulator
  • a first conductor is disposed exposed from the upper surface of the first oxide, a first oxide is disposed on the first insulator and the first conductor, and a second oxide is disposed on the first oxide;
  • the first oxide and the second oxide have a first region, a second region, and a third region located between the first region and the second region , The resistance of the first region and the second region is lower than the resistance of the third region, the second region of the first oxide is in contact with the upper surface of the first conductor, and the second oxide
  • a third oxide is disposed on the third oxide so that at least part of the third oxide overlaps with the third region, and a second insulator is disposed on the third oxide.
  • a second conductor is placed Covering the first region and the second region, in contact with the upper surface of the first insulator, a third insulator is arranged, which is a conduct
  • the first region and the second region include one of phosphorus and boron.
  • the first region and the second region may have more oxygen vacancies than the third region.
  • the first oxide and the second oxide preferably include In, an element M (M is Al, Ga, Y, or Sn), and Zn.
  • a capacitor may be provided under the first conductor, and one electrode of the capacitor may be electrically connected to the first conductor.
  • a transistor formed over a silicon substrate may be provided under the capacitor.
  • a semiconductor device that can be miniaturized or highly integrated can be provided.
  • a semiconductor device having favorable electrical characteristics can be provided.
  • a semiconductor device with high on-state current can be provided.
  • a semiconductor device having high frequency characteristics can be provided.
  • a semiconductor device with favorable reliability can be provided.
  • a highly productive semiconductor device can be provided.
  • a semiconductor device capable of holding data for a long time can be provided.
  • a semiconductor device with high data writing speed can be provided.
  • a semiconductor device with high design freedom can be provided.
  • a semiconductor device capable of suppressing power consumption can be provided.
  • a novel semiconductor device can be provided.
  • FIG. 1A to 1D are a top view and cross-sectional views of a semiconductor device according to one embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • 3A to 3D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 4A to 4D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 5A to 5D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 6A to 6D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A to 7D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 8A to 8D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 9A to 9D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 10A to 10D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 11A to 11D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 12A to 12D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 13A to 13D are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 14A to 14D are a top view and cross-sectional views of a semiconductor device according to one embodiment of the present invention.
  • 15A to 15D are a top view and cross-sectional views of a semiconductor device according to one embodiment of the present invention.
  • 16A to 16D are a top view and cross-sectional views of a semiconductor device according to one embodiment of the present invention.
  • 17A to 17D are a top view and cross-sectional views of a semiconductor device according to one embodiment of the present invention.
  • FIG. 18 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 19 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 20 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 21 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 18 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 19 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 22 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 23 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • 24A and 24B are a block diagram and a perspective view illustrating a structural example of a memory device according to one embodiment of the present invention.
  • 25A to 25H are circuit diagrams illustrating structural examples of memory devices according to one embodiment of the present invention.
  • 26A and 26B are a schematic view and a perspective view of a semiconductor device according to one embodiment of the present invention.
  • 27A to 27E are schematic views of a memory device according to one embodiment of the present invention.
  • 28A to 28H illustrate an electronic device according to one embodiment of the present invention.
  • a top view also referred to as a “plan view”
  • a perspective view a perspective view, and the like
  • some components may be omitted in order to facilitate understanding of the invention.
  • description of some hidden lines may be omitted.
  • the ordinal numbers attached as the first and second are used for convenience and do not indicate the order of steps or the order of lamination. Therefore, for example, the description can be made by appropriately replacing “first” with “second” or “third”.
  • the ordinal numbers described in this specification and the like may not match the ordinal numbers used to specify one embodiment of the present invention.
  • X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • the functions of the source and drain may be switched when transistors with different polarities are used or when the direction of current changes during circuit operation. Therefore, in this specification and the like, the terms “source” and “drain” may be used interchangeably.
  • the channel width in a region where a channel is actually formed (hereinafter also referred to as an “effective channel width”) and the channel width shown in the top view of the transistor (Hereinafter also referred to as “apparent channel width”) may be different.
  • the effective channel width when the gate electrode covers the side surface of the semiconductor, the effective channel width may be larger than the apparent channel width, and the influence may not be negligible.
  • the ratio of a channel formation region formed on the side surface of the semiconductor may increase. In that case, the effective channel width is larger than the apparent channel width.
  • channel width when it is simply described as a channel width, it may indicate an apparent channel width.
  • channel width in the case where the term “channel width” is simply used, it may denote an effective channel width. Note that the channel length, channel width, effective channel width, apparent channel width, and the like can be determined by analyzing a cross-sectional TEM image or the like.
  • the impurity of a semiconductor means the thing other than the main component which comprises a semiconductor, for example.
  • an element having a concentration of less than 0.1 atomic% can be said to be an impurity.
  • the impurities are included, for example, DOS (Density of States) of the semiconductor may increase or crystallinity may decrease.
  • examples of the impurity that changes the characteristics of the semiconductor include a Group 1 element, a Group 2 element, a Group 13 element, a Group 14 element, a Group 15 element, and an oxide semiconductor.
  • water may also function as an impurity.
  • oxygen vacancies may be formed, for example, by mixing impurities.
  • impurities that change the characteristics of the semiconductor include group 1 elements, group 2 elements, group 13 elements, and group 15 elements excluding oxygen and hydrogen.
  • silicon oxynitride has a higher oxygen content than nitrogen.
  • silicon nitride oxide has a composition containing more nitrogen than oxygen.
  • the term “insulator” can be referred to as an insulating film or an insulating layer.
  • the term “conductor” can be restated as a conductive film or a conductive layer.
  • the term “semiconductor” can be restated as a semiconductor film or a semiconductor layer.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10 degrees to 10 degrees. Therefore, the case of -5 degrees or more and 5 degrees or less is also included.
  • substantially parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 degrees to 30 degrees.
  • Vertical means a state in which two straight lines are arranged at an angle of 80 degrees to 100 degrees. Therefore, the case of 85 degrees or more and 95 degrees or less is also included.
  • substantially vertical means a state in which two straight lines are arranged at an angle of 60 degrees or more and 120 degrees or less.
  • the barrier film refers to a film having a function of suppressing permeation of impurities such as water and hydrogen and oxygen.
  • the barrier film When the barrier film has conductivity, the barrier film Sometimes called.
  • a metal oxide is a metal oxide in a broad sense.
  • Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), and oxide semiconductors (also referred to as oxide semiconductors or simply OS).
  • oxide semiconductors also referred to as oxide semiconductors or simply OS.
  • the metal oxide may be referred to as an oxide semiconductor. That is, in the case of describing an OS FET or an OS transistor, it can be said to be a transistor including an oxide or an oxide semiconductor.
  • normally-off means that when a potential is not applied to the gate or a ground potential is applied to the gate, a current per channel width of 1 ⁇ m flowing through the transistor is 1 ⁇ 10 ⁇ 20 at room temperature. A or lower, 1 ⁇ 10 ⁇ 18 A or lower at 85 ° C., or 1 ⁇ 10 ⁇ 16 A or lower at 125 ° C.
  • ⁇ Configuration example of semiconductor device> 1A, 1B, 1C, and 1D are a top view and a cross-sectional view of the transistor 200 and the periphery of the transistor 200 according to one embodiment of the present invention.
  • FIG. 1A is a top view of a semiconductor device having a transistor 200.
  • FIG. 1B, 1C, and 1D are cross-sectional views of the semiconductor device.
  • FIG. 1B is a cross-sectional view taken along dashed-dotted line A1-A2 in FIG. 1A and also a cross-sectional view in the channel length direction of the transistor 200.
  • FIG. 1C is a cross-sectional view taken along the dashed-dotted line A3-A4 in FIG. 1A and is a cross-sectional view in the channel width direction of the transistor 200.
  • 1D is a cross-sectional view taken along dashed-dotted line A5-A6 in FIG. 1A and is a cross-sectional view in the channel width direction of the source region or the drain region of the transistor 200.
  • the semiconductor device of one embodiment of the present invention includes an insulator 214 over a substrate (not shown), the transistor 200 over the insulator 214, the insulator 280 over the transistor 200, and the insulator 282 over the insulator 280. And an insulator 274 over the insulator 282 and an insulator 281 over the insulator 274.
  • the insulator 214, the insulator 280, the insulator 282, the insulator 274, and the insulator 281 function as an interlayer film.
  • a conductor 247 is provided so as to be embedded under the transistor 200.
  • the conductor 247 is electrically connected to the transistor 200 and functions as a plug.
  • a conductor 240 that is electrically connected to the transistor 200 and functions as a plug is provided. Note that an insulator 241 is provided in contact with a side surface of the conductor 240 functioning as a plug.
  • the insulator 256, the insulator 258, the insulator 280, the insulator 282, the insulator 274, and the insulator 241 are provided in contact with the inner wall of the opening of the insulator 281 and are in contact with the side surfaces of the conductor 240. 1 conductor is provided, and the second conductor of the conductor 240 is further provided inside.
  • the height of the upper surface of the conductor 240 and the height of the upper surface of the insulator 281 can be approximately the same.
  • the conductor 240 may be provided as a single layer or a stacked structure of three or more layers. When a structure has a laminated structure, an ordinal number may be given in order of formation to distinguish the structures.
  • the transistor 200 includes an insulator 216 over an insulator 214, a conductor 205 (a conductor 205 a and a conductor 205 b) arranged to be embedded in the insulator 216, and an insulator 216. And an insulator 222 on the conductor 205, an insulator 224 on the insulator 222, an oxide 230a on the insulator 224, an oxide 230b on the oxide 230a, and an oxide on the oxide 230b.
  • the conductor 260 has the conductor 260a and the conductor 260b, and the conductor 260a is arrange
  • the upper surface of the conductor 260 is disposed to substantially coincide with the upper surface of the oxide 230 c, the upper surface of the insulator 250, and the upper surface of the insulator 280.
  • the insulator 282 is in contact with the upper surfaces of the conductor 260, the oxide 230c, the insulator 250, and the insulator 280.
  • the oxide 230b has a region 249a and a region 249b that are spaced apart from each other.
  • the resistance of the region 249a and the region 249b is lower than the resistance of the region located between the region 249a and the region 249b.
  • the region 249a functions as one of a source region and a drain region of the transistor 200
  • a region 249b functions as the other of the source region and the drain region of the transistor 200.
  • the oxide 230c is disposed so that at least a part thereof overlaps with a region between the region 249a and the region 249b.
  • the region 249a and the region 249b may be collectively referred to as a region 249.
  • the conductor 247 is disposed so as to be exposed from the upper surface of the insulator 224.
  • the conductor 247 may be disposed so as to be embedded in openings formed in the insulator 214, the insulator 216, the insulator 222, and the insulator 224. At least part of the upper surface of the conductor 247 is exposed from the insulator 224, and it is preferable that the upper surface of the conductor 247 and the upper surface of the insulator 224 substantially coincide with each other.
  • the conductor 247 electrically connects a circuit element such as a switch, a transistor, a capacitor, an inductor, a resistor, and a diode, a wiring, an electrode, or a terminal provided below the insulator 214, and the transistor 200. Functions as a plug for connection.
  • the conductor 247 may be configured to be electrically connected to one of the electrodes of the capacitor provided below the insulator 214.
  • the conductor 247 may be electrically connected to the gate of a transistor provided below the insulator 214.
  • An opening 248 exposing at least a part of the conductor 247 is formed in the oxide 230a.
  • the oxide 230b is in contact with at least part of the upper surface of the conductor 247 through the opening 248 in the region 249b. In this manner, by connecting the region 249b of the oxide 230b and the conductor 247, electric resistance between the source or drain of the transistor 200 and the conductor 247 can be reduced.
  • the frequency characteristics of the semiconductor device including the transistor 200 can be improved and the electrical characteristics can be improved.
  • At least part of a circuit element such as a switch, a transistor, a capacitor, an inductor, a resistor, or a diode, a wiring, an electrode, or a terminal that is electrically connected to the conductor 247 overlaps with the oxide 230. It is preferable to do. Thus, the area occupied by the transistor 200, the circuit element, the wiring, the electrode, or the terminal in a top view can be reduced, so that the semiconductor device according to this embodiment can be miniaturized or highly integrated. .
  • the conductor 247 is provided below the region 249b; however, the semiconductor device described in this embodiment is not limited thereto.
  • the conductor 247 may be provided below the region 249a, or the conductor 247 may be provided below both the region 249a and the region 249b.
  • the insulator 222, the insulator 258, and the insulator 282 preferably have a function of suppressing diffusion of hydrogen (for example, at least one of a hydrogen atom and a hydrogen molecule).
  • the insulator 222, the insulator 258, and the insulator 282 preferably have a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules).
  • the insulator 222, the insulator 258, and the insulator 282 preferably have lower permeability of one or both of oxygen and hydrogen than the insulator 224, respectively.
  • the insulator 222, the insulator 258, and the insulator 282 preferably each have lower permeability of one or both of oxygen and hydrogen than the insulator 250.
  • the insulator 222, the insulator 258, and the insulator 282 preferably have lower permeability of one or both of oxygen and hydrogen than the insulator 280, respectively.
  • the oxide 230 includes the oxide 230a over the insulator 224, the oxide 230b over the oxide 230a, and the oxide 230c disposed over the oxide 230b and in contact with at least part of the top surface of the oxide 230b. It is preferable to have.
  • the oxide 230 has a structure in which a single layer of the oxide 230b, a two-layer structure of the oxide 230b and the oxide 230a, a two-layer structure of the oxide 230b and the oxide 230c, or a stacked structure of four or more layers is provided. Also good.
  • each of the oxide 230a, the oxide 230b, and the oxide 230c may have a stacked structure of two or more layers.
  • the conductor 260 is illustrated as a two-layer structure, but the present invention is not limited to this.
  • the conductor 260 may have a single layer structure or a stacked structure of three or more layers.
  • the conductor 260 functions as a gate electrode of the transistor, and the region 249a and the region 249b function as a source region or a drain region, respectively.
  • a conductor 260 functioning as a gate electrode is formed in a self-aligning manner so as to fill an opening formed in the insulator 280 or the like. By forming the conductor 260 in this manner, the conductor 260 can be reliably disposed in the region between the region 249a and the region 249b without being aligned.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is used for the oxide 230 (the oxide 230a, the oxide 230b, and the oxide 230c) including a channel formation region. It is preferable to use it.
  • the transistor 200 using an oxide semiconductor in a channel formation region has extremely small leakage current (off-state current) in a non-conduction state, a semiconductor device with low power consumption can be provided.
  • An oxide semiconductor can be formed by a sputtering method or the like, and thus can be used for the transistor 200 included in a highly integrated semiconductor device.
  • the oxide 230 includes an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium) It is preferable to use a metal oxide such as one or more selected from neodymium, hafnium, tantalum, tungsten, or magnesium.
  • the element M may be aluminum, gallium, yttrium, or tin.
  • an In—Ga oxide or an In—Zn oxide may be used as the oxide 230.
  • the oxide 230 may be added with an element that forms oxygen vacancies or an element that combines with oxygen vacancies, whereby the carrier density may increase and the resistance may be lowered.
  • Typical examples of such an element include boron and phosphorus.
  • hydrogen, carbon, nitrogen, fluorine, sulfur, chlorine, titanium, rare gas, and the like can be used.
  • rare gases include helium, neon, argon, krypton, and xenon.
  • the oxide 230 includes aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, and strontium. Any one or more metal elements selected from metal elements such as lanthanum may be added. Among the elements described above, boron and phosphorus are preferable as the added element. For the addition of boron and phosphorus, equipment of an amorphous silicon or low-temperature polysilicon production line can be used, so that capital investment can be suppressed. The concentration of the element may be measured by using secondary ion mass spectrometry (SIMS) or the like.
  • SIMS secondary ion mass spectrometry
  • an element to be added to the oxide 230 an element that easily forms an oxide is preferably used.
  • Typical examples of such elements include boron, phosphorus, aluminum, and magnesium.
  • the element added to the oxide 230 can take oxygen in the oxide 230 to form an oxide. As a result, many oxygen vacancies are generated in the oxide 230. The oxygen deficiency and hydrogen in the oxide 230 are combined with each other, so that carriers are generated and an extremely low resistance region is obtained.
  • the element added to the oxide 230 exists in the oxide 230 in a stable oxide state, the element is desorbed from the oxide 230 even if a process requiring a high temperature is performed in a subsequent process. Hateful. In other words, by using an element that easily forms an oxide as an element to be added to the oxide 230, a region in the oxide 230 that is difficult to increase in resistance even after a high-temperature process can be formed.
  • the oxide 230 includes a region 234 functioning as a channel formation region of the transistor 200 and a region 249 (region 249a and region 249b) functioning as a source region or a drain region.
  • 2 illustrates an example in which the oxide 230c has a stacked structure including the oxide 230c1 and the oxide 230c2, but this embodiment is not limited thereto.
  • the oxide 230c may have a single-layer structure or a stacked structure including three or more layers.
  • the region 249 is a region formed by adding the above element to the oxide 230b. As shown in FIGS. 1B and 2, the region 249a and the region 249b are formed to face each other with the conductor 260 interposed therebetween, and preferably have an upper surface in contact with the oxide 230c. In top view, it is preferable that the side surfaces of the regions 249 a and 249 b on the conductor 260 side coincide with the side surfaces of the conductor 260, or at least part of the regions 249 a and 249 b overlap with the conductor 260.
  • the concentration of the element in the region 249 is preferably higher than that in the region where the region 249 of the oxide 230 is not formed.
  • the amount of oxygen vacancies included in the region 249 is preferably higher than the amount of oxygen vacancies in the region where the region 249 of the oxide 230 is not formed. Accordingly, the region 249 has a higher carrier density and lower resistance than a region where the region 249 of the oxide 230 is not formed.
  • a region which overlaps with the conductor 260 and is sandwiched between the region 249a and the region 249b is a region 234.
  • the region 249 has a higher carrier density and lower resistance than the region 234.
  • the region 234 functions as a channel formation region of the transistor 200, and the region 249 functions as a source region or a drain region.
  • the conductor 240 and the conductor 247 functioning as plugs can be formed in the region 249 without providing a source electrode and a drain electrode formed of metal. Can be connected.
  • a source electrode and a drain electrode formed using a metal are provided in contact with the oxide 230, the source electrode and the drain electrode formed using a metal are oxidized when heat treatment is performed at a high temperature in a manufacturing process or a later process of the transistor 200.
  • the on-state current, S value, and frequency characteristics of the transistor 200 may be deteriorated.
  • a semiconductor device that exhibits favorable on-state current, S value, and frequency characteristics can be provided even when high-temperature heat treatment is performed in a manufacturing process or a post-process of the transistor 200.
  • a process in which high temperature is 450 to 800 ° C., typically 600 to 750 ° C. can be performed.
  • the conductor 260 can be disposed between the regions 249a and 249b in a self-aligning manner. Therefore, a semiconductor device having favorable electrical characteristics can be manufactured with high yield.
  • the region 249 is preferably formed by adding the above element as a dopant to the oxide 230 through the insulator 256. At this time, the dopant may be added not only to the oxide 230 but also to the insulator 256.
  • the dopant added to the region 249 of the oxide 230 is bonded to oxygen in the oxide 230, oxygen vacancies are generated in the oxide 230 in the region 249.
  • hydrogen contained in the region 234 of the oxide 230 diffuses into the region 249 and is captured by the oxygen vacancies. Therefore, the region 234 after hydrogen diffusion is considered to have a higher resistance than the resistance value of the region 234 immediately after the oxide 230 is formed.
  • the region 249 of the oxide 230 is considered to have a lower resistance than the resistance value after film formation because the oxygen vacancies capture the hydrogen.
  • the oxide 230 has high resistance in the region 249, and serves as a source region and a drain region. There is concern that it will not function well.
  • oxygen contained in the insulator 256 is captured by the dopant and fixed. Accordingly, release of oxygen from the insulator 256 is suppressed, and the resistance value of the oxide 230 in the region 249 can be kept lower than the resistance value after film formation.
  • the region 234 can maintain a high resistance value and function as a channel formation region, and the region 249 can maintain a low resistance value and function as a source region or a drain region. It is considered possible.
  • the concentrations of metal elements detected in the region 249 and impurity elements such as hydrogen and nitrogen do not need to be uniform in the region 249.
  • the concentration of a metal element detected in the region 249 and an impurity element such as hydrogen and nitrogen is highest in the vicinity of the interface between the oxide 230b and the insulator 256 or the oxide 230c, and approaches the oxide 230a.
  • the concentration may be lowered according to the above.
  • the resistance of the region 249b is preferably low so that a good contact with the conductor 247 is formed.
  • the region 249 is formed only in the oxide 230b; however, this embodiment is not limited to this.
  • the region 249 may be formed not only in the oxide 230b but also in the oxide 230a.
  • concentrations of metal elements detected in each region and impurity elements such as hydrogen and nitrogen are not limited to stepwise changes in each region, but also continuously change in each region (also referred to as gradation). May be. That is, the closer to the channel formation region, the lower the concentration of the metal element and impurity elements such as hydrogen and nitrogen.
  • a transistor including an oxide semiconductor if impurities and oxygen vacancies exist in a region where a channel is formed in the oxide semiconductor, electric characteristics are likely to fluctuate and reliability may be deteriorated.
  • an oxygen vacancy is included in a region where a channel is formed in an oxide semiconductor, the transistor is likely to be normally on. Therefore, oxygen vacancies in the region 234 where a channel is formed are preferably reduced as much as possible.
  • the insulator 250 adjacent to the oxide 230 preferably contains more oxygen (also referred to as excess oxygen) than oxygen that satisfies the stoichiometric composition. Oxygen included in the insulator 250 can diffuse into the oxide 230, reduce oxygen vacancies in the oxide 230, and suppress normally-on of the transistor.
  • oxygen vacancies in the region 234 of the oxide 230 can be reduced by diffusion of oxygen included in the insulator 250 into the region 234 of the oxide 230. Further, oxygen vacancies in the region 234 of the oxide 230 can be reduced by diffusion of oxygen contained in the insulator 280 into the region 234 of the oxide 230 through the oxide 230c.
  • the oxide 230 c has a stacked structure including the oxide 230 c 1 and the oxide 230 c 2, and oxygen contained in the insulator 280 is supplied to the region 234 of the oxide 230 through the oxide 230 c 1. It may be configured to diffuse.
  • oxide 230c2 By using a material that does not easily transmit oxygen as the oxide 230c2, diffusion of oxygen in the insulator 280 to the insulator 250 or the conductor 260 can be suppressed, and the oxygen in the insulator 280 can be reduced to oxide. 230 can be efficiently supplied to the region 234.
  • the insulator 256 is preferably provided so as to cover the region 249a and the region 249b of the oxide 230b and the side surface of the oxide 230a and be in contact with the top surface of the insulator 224.
  • An insulator 258 is preferably disposed between the two.
  • the insulator 280 is separated from the insulator 256, the insulator 224, the oxide 230a, and the oxide 230b by the insulator 258. In this manner, by providing the insulator 258, oxygen contained in the insulator 280 can be suppressed from being injected from the top surfaces and side surfaces of the oxide 230a and the oxide 230b.
  • the transistor 200 which is one embodiment of the present invention has a structure in which the insulator 282 and the insulator 250 are in direct contact with each other, as illustrated in FIGS.
  • oxygen contained in the insulator 280 is hardly absorbed by the conductor 260. Therefore, oxygen contained in the insulator 280 can be efficiently injected into the oxide 230a and the oxide 230b through the oxide 230c, so that oxygen vacancies in the oxide 230a and the oxide 230b are reduced.
  • electrical characteristics and reliability of the transistor 200 can be improved. Further, since impurities such as hydrogen contained in the insulator 280 can be prevented from entering the insulator 250, adverse effects on electrical characteristics and reliability of the transistor 200 can be suppressed.
  • silicon nitride, silicon nitride oxide, aluminum oxide, or hafnium oxide can be used.
  • silicon nitride is particularly preferable.
  • the silicon nitride can suitably block impurities (for example, hydrogen, water, etc.) that can enter from the outside.
  • FIG. 1D is a cross-sectional view taken along the dashed-dotted line A5-A6 in FIG. 1A, and is also a cross-sectional view in the channel width direction of the source region or drain region of the transistor 200.
  • the top surface of the region 249b and the side surface of the region 249b are covered with the insulator 256 and the insulator 258, the side surface of the region 249b and the top surface direction of the region 249b are viewed. Diffusion of impurities such as hydrogen and water and oxygen into the region 249b can be suppressed.
  • the region 249a has the same effect.
  • diffusion of impurities such as hydrogen and water into the oxide 230a and the oxide 230b from the side surface of the oxide 230a and the side surface direction of the oxide 230b can be suppressed.
  • the bottom surface of the conductor 260 in a region where the oxide 230a and the oxide 230b do not overlap with the conductor 260 with respect to the bottom surface of the insulator 224 is the oxide 230b. It is preferable that it is arrange
  • the difference between the bottom surface of the conductor 260 and the bottom surface of the oxide 230b in a region where the oxide 230b and the conductor 260 do not overlap with each other is 0 nm to 100 nm, preferably 3 nm to 50 nm, more preferably Is from 5 nm to 20 nm.
  • the conductor 260 functioning as a gate electrode has a structure in which the side surface and the upper surface of the oxide 230b in the channel formation region are covered with the oxide 230c and the insulator 250, and the electric field of the conductor 260 is channeled. This easily acts on the entire oxide 230b in the formation region. Thus, the on-state current of the transistor 200 can be increased and the frequency characteristics can be improved.
  • a miniaturized or highly integrated semiconductor device can be provided.
  • a semiconductor device including a transistor with high on-state current can be provided.
  • a semiconductor device including a transistor having high frequency characteristics can be provided.
  • a semiconductor device including a transistor with low off-state current can be provided.
  • the conductor 205 is disposed so as to overlap with the oxide 230 and the conductor 260.
  • the conductor 205 is preferably provided so as to be embedded in the insulator 214 and the insulator 216.
  • the conductor 260 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 205 may function as a second gate (also referred to as a bottom gate) electrode.
  • Vth of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260 without being interlocked.
  • Vth of the transistor 200 can be made higher than 0 V and off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be made smaller than when a negative potential is not applied.
  • the conductor 205 is preferably provided larger than the size of a region that does not overlap with the regions 249a and 249b of the oxide 230.
  • the conductor 205 is preferably extended also in a region outside the end portion intersecting with the channel width direction of the oxide 230. That is, it is preferable that the conductor 205 and the conductor 260 overlap with each other with an insulator outside the side surface in the channel width direction of the oxide 230.
  • charge-up local charging may be reduced in the treatment using plasma in the manufacturing process after the conductor 205 is formed. Note that one embodiment of the present invention is not limited to this.
  • the conductor 205 may overlap with at least the oxide 230 located between the region 249a and the region 249b.
  • the channel formation region is electrically surrounded by the electric field of the conductor 260 functioning as the first gate electrode and the electric field of the conductor 205 functioning as the second gate electrode.
  • a transistor structure that electrically surrounds a channel formation region by an electric field of the first gate electrode and the second gate electrode is referred to as a surrounded channel (S-channel) structure.
  • the first conductive layer of the conductor 205 is preferably a conductor that suppresses permeation of impurities such as water or hydrogen and oxygen.
  • a conductor that suppresses permeation of impurities such as water or hydrogen and oxygen.
  • titanium, titanium nitride, tantalum, or tantalum nitride can be used in a single layer or a stacked layer.
  • a conductor having good adhesion to the first conductive layer and the third conductive layer may be used.
  • the third conductive layer of the conductor 205 is preferably formed using a conductive material containing tungsten, copper, or aluminum as a main component. Note that although the conductor 205 is illustrated as having three layers, it may have a single-layer structure, a two-layer structure, or a multilayer structure of four or more layers.
  • the insulator 214, the insulator 258, the insulator 282, and the insulator 281 function as barrier insulating films that prevent impurities such as water or hydrogen from entering the transistor 200 from the substrate side or from above. Is preferred. Therefore, the insulator 214, the insulator 258, the insulator 282, and the insulator 281 include a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, a nitrogen oxide molecule (N 2 O, NO, NO 2, and the like), It is preferable to use an insulating material that has a function of suppressing the diffusion of impurities such as copper atoms (it is difficult for the impurities to pass through). Alternatively, it is preferable to use an insulating material having a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules) (the oxygen is difficult to transmit).
  • oxygen for example, at least one of oxygen atoms and oxygen molecules
  • silicon nitride or the like is preferably used for the insulator 214, the insulator 258, the insulator 282, and the insulator 281.
  • diffusion of impurities such as water or hydrogen from the substrate side to the transistor 200 side with respect to the insulator 214 can be suppressed.
  • diffusion of oxygen contained in the insulator 224 and the like to the substrate side with respect to the insulator 214 can be suppressed.
  • diffusion of impurities such as water or hydrogen from the insulator 280 or the like disposed above the insulator 258 to the transistor 200 side can be suppressed.
  • the resistivity of the insulator 214, the insulator 258, the insulator 282, and the insulator 281 is preferably 1 ⁇ 10 10 ⁇ cm to 1 ⁇ 10 15 ⁇ cm.
  • the insulator 214 may have a laminated structure.
  • a stacked structure of an aluminum oxide film and a silicon nitride film is preferably used for the insulator 214.
  • Oxygen can be supplied below the insulator 214 by the aluminum oxide film.
  • diffusion of impurities such as hydrogen and water which are diffused from the substrate side to the transistor 200 side can be suppressed by the silicon nitride film.
  • the insulator 216, the insulator 280, and the insulator 274 preferably have a lower dielectric constant than the insulator 214.
  • a material having a low dielectric constant as the interlayer film, parasitic capacitance generated between the wirings can be reduced.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, carbon, and nitrogen were added. Silicon oxide, silicon oxide having holes, or the like may be used as appropriate.
  • the insulator 222 and the insulator 224 have a function as a gate insulator.
  • the insulator 224 in contact with the oxide 230 desorbs oxygen by heating.
  • oxygen released by heating may be referred to as excess oxygen.
  • the insulator 224 may be formed using silicon oxide, silicon oxynitride, or the like as appropriate.
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 224.
  • the oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen molecules is 1.0 ⁇ 10 18 molecules / cm 3 or more, preferably 1 in TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film has a thickness of 0.0 ⁇ 10 19 molecules / cm 3 or more, more preferably 2.0 ⁇ 10 19 molecules / cm 3 or more, or 3.0 ⁇ 10 20 molecules / cm 3 or more.
  • the surface temperature of the film at the time of the TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 400 ° C.
  • the insulator 222 preferably functions as a barrier insulating film that suppresses impurities such as water or hydrogen from entering the transistor 200 from the substrate side.
  • the insulator 222 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 222 preferably has a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules) (the oxygen is difficult to permeate).
  • the insulator 222 preferably has lower oxygen permeability than the insulator 224.
  • the insulator 222 has a function of suppressing diffusion of oxygen and impurities, which is preferable because oxygen included in the oxide 230 can be reduced from diffusing below the insulator 222.
  • the conductor 205 can be prevented from reacting with the oxygen included in the insulator 224 and the oxide 230.
  • an insulator containing one or both oxides of aluminum and hafnium which are insulating materials may be used.
  • the insulator containing one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 222 suppresses release of oxygen from the oxide 230 and entry of impurities such as hydrogen from the peripheral portion of the transistor 200 into the oxide 230. Acts as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon insulator, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 222 is made of, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or (Ba, Sr) TiO 3 (BST).
  • An insulator including a so-called high-k material may be used as a single layer or a stacked layer. As transistor miniaturization and higher integration progress, problems such as leakage current may occur due to thinning of the gate insulator. By using a high-k material for the insulator functioning as a gate insulator, the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • the insulator 222 and the insulator 224 may have a stacked structure of two or more layers. In that case, it is not limited to the laminated structure which consists of the same material, The laminated structure which consists of a different material may be sufficient.
  • the conductor 247 also includes a first conductive layer, a second conductive layer disposed inside the first conductive layer, and a third conductive layer disposed inside the second conductive layer. And a conductive layer.
  • the first conductive layer of the conductor 247 is preferably a conductor that suppresses permeation of impurities such as water or hydrogen and oxygen.
  • impurities such as water or hydrogen and oxygen.
  • titanium, titanium nitride, tantalum, or tantalum nitride can be used.
  • the second conductive layer of the conductor 247 may be a conductor that has good adhesion to the first conductive layer and the third conductive layer.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used. Note that although the conductor 247 is illustrated with three layers, a single-layer structure or a two-layer structure may be used, or a multilayer structure with four or more layers may be used.
  • an insulator that suppresses diffusion of impurities such as hydrogen and water and oxygen similar to the insulator 241 may be provided on the side surface of the conductor 247.
  • the oxide 230 includes an oxide 230a, an oxide 230b on the oxide 230a, and an oxide 230c on the oxide 230b.
  • the oxide 230c is arranged so that at least a part thereof overlaps with a region between the region 249a and the region 249b.
  • the oxide 230 preferably has a stacked structure of oxides having different atomic ratios of metal atoms. Specifically, in the metal oxide used for the oxide 230a, the atomic ratio of the element M in the constituent element is larger than the atomic ratio of the element M in the constituent element in the metal oxide used for the oxide 230b. It is preferable. In the metal oxide used for the oxide 230a, the atomic ratio of the element M to In is preferably larger than the atomic ratio of the element M to In in the metal oxide used for the oxide 230b. In the metal oxide used for the oxide 230b, the atomic ratio of In to the element M is preferably larger than the atomic ratio of In to the element M in the metal oxide used for the oxide 230a. As the oxide 230c, a metal oxide that can be used for the oxide 230a or the oxide 230b can be used.
  • the oxide 230b preferably has crystallinity.
  • a CAAC-OS c-axis aligned crystalline semiconductor
  • An oxide having crystallinity such as a CAAC-OS has a dense structure with few impurities and defects (such as oxygen vacancies) and high crystallinity. Accordingly, extraction of oxygen from the oxide 230b due to the source electrode or the drain electrode can be suppressed. Accordingly, extraction of oxygen from the oxide 230b can be reduced even when heat treatment is performed, so that the transistor 200 is stable at a high temperature in the manufacturing process (which may be referred to as a thermal budget).
  • the energy at the lower end of the conduction band of the oxide 230a and the oxide 230c is higher than the energy at the lower end of the conduction band of the oxide 230b.
  • the electron affinity of the oxide 230a and the oxide 230c is preferably smaller than the electron affinity of the oxide 230b.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the oxide 230a, the oxide 230b, and the oxide 230c is continuously changed or continuously joined.
  • the defect state density of the mixed layer formed at the interface between the oxide 230a and the oxide 230b and the interface between the oxide 230b and the oxide 230c is preferably low.
  • the oxide 230c has a stacked structure
  • In: Ga: Zn 4: 2: 3 [atomic ratio] as the oxide 230c1
  • In: Ga: Zn 1 as the oxide 230c2.
  • a stack structure of Ga: Zn 2: 5 [atomic ratio] as the oxide 230c2.
  • the main path of the carrier is the oxide 230b.
  • the oxide 230a and the oxide 230c have the above structure, the density of defect states at the interface between the oxide 230a and the oxide 230b and the interface between the oxide 230b and the oxide 230c can be reduced. Therefore, the influence on carrier conduction due to interface scattering is reduced, and the transistor 200 can obtain a high on-state current and a high frequency characteristic.
  • the oxide 230c has a stacked structure, in addition to the effect of reducing the defect state density at the interface between the oxide 230b and the oxide 230c, the oxide 230c has a constituent element on the insulator 250 side. It is expected to suppress diffusion.
  • the oxide 230c has a stacked structure, and an oxide that does not contain In or has a reduced In concentration is positioned above the stacked structure, so that In that can be diffused to the insulator 250 side is suppressed. can do. Since the insulator 250 functions as a gate insulator, when In is diffused, transistor characteristics are deteriorated. Therefore, with the stacked structure of the oxide 230c, a highly reliable semiconductor device can be provided.
  • the main path of carriers may be the interface between the oxide 230b and the oxide 230c1 and the vicinity thereof.
  • oxygen contained in the insulator 280 can be supplied to the channel formation region of the transistor 200 through the oxide 230c1.
  • oxygen contained in the insulator 280 can be prevented from being transmitted through the oxide 230c2 and absorbed by the insulator 250 or the conductor 260, so that oxygen can be efficiently contained in the channel formation region. Can be supplied.
  • the oxide 230 includes a region 249 and a region 234. Note that when the transistor 200 is turned on, one of the region 249a and the region 249b functions as a source region and the other functions as a drain region. On the other hand, at least part of the region 234 functions as a region where a channel is formed.
  • a metal oxide that functions as an oxide semiconductor is preferably used.
  • a material having an energy gap of 2 eV or more, preferably 2.5 eV or more is preferable to use. In this manner, off-state current of a transistor can be reduced by using a metal oxide having a large energy gap. By using such a transistor, a semiconductor device with low power consumption can be provided.
  • the electron affinity or the energy level Ec at the bottom of the conduction band can be obtained from the ionization potential Ip, which is the difference between the vacuum level and the energy Ev at the top of the valence band, and the energy gap Eg.
  • the ionization potential Ip can be measured using, for example, an ultraviolet photoelectron spectroscopy (UPS) apparatus.
  • the energy gap Eg can be measured using, for example, a spectroscopic ellipsometer.
  • the insulator 250 functions as a gate insulator.
  • the insulator 250 is preferably provided in contact with the upper surface of the oxide 230c.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having a hole is used. be able to.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the insulator 250 may be formed using an insulator from which oxygen is released by heating.
  • the concentration of impurities such as water or hydrogen in the insulator 250 is preferably reduced.
  • the thickness of the insulator 250 is preferably greater than or equal to 1 nm and less than or equal to 20 nm.
  • a metal oxide may be provided between the insulator 250 and the conductor 260.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 250 to the conductor 260.
  • the diffusion of oxygen from the insulator 250 to the conductor 260 is suppressed. That is, a decrease in the amount of oxygen supplied to the oxide 230 can be suppressed. Further, oxidation of the conductor 260 due to oxygen in the insulator 250 can be suppressed.
  • the metal oxide may function as a part of the gate insulator. Therefore, when silicon oxide, silicon oxynitride, or the like is used for the insulator 250, the metal oxide is preferably a metal oxide that is a high-k material with a high relative dielectric constant.
  • the gate insulator has a stacked structure of the insulator 250 and the metal oxide, a stacked structure having high relative dielectric constant and stability against heat can be obtained. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness of the gate insulator. In addition, it is possible to reduce the equivalent oxide thickness (EOT) of an insulator that functions as a gate insulator.
  • EOT equivalent oxide thickness
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like is used. it can.
  • the metal oxide may function as part of the gate electrode.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed as a conductor functioning as a gate electrode it is preferable to use a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed as a conductor functioning as a gate electrode.
  • the above-described conductive material containing a metal element and nitrogen may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, silicon were added Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • the conductor 260 is shown as a two-layer structure in FIG. 1, but may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a has a function of suppressing diffusion of impurities such as a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, a nitrogen oxide molecule (N 2 O, NO, NO 2 ), a copper atom, and the like. It is preferable to use a material. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules).
  • the conductor 260a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductivity of the conductor 260b from being oxidized by the oxygen contained in the insulator 250 and the conductivity from being lowered.
  • tantalum, tantalum nitride, ruthenium, or ruthenium oxide is preferably used as the conductive material having a function of suppressing oxygen diffusion.
  • the conductor 260b is preferably made of a conductive material mainly composed of tungsten, copper, or aluminum.
  • a conductor having high conductivity is preferably used.
  • a conductive material containing tungsten, copper, or aluminum as a main component can be used.
  • the conductor 260b may have a stacked structure, for example, a stacked structure of titanium, titanium nitride, and the conductive material.
  • the insulator 256 preferably has a function as a protective film when the region 249 is formed.
  • the surface of the oxide 230 is not directly exposed to ions or plasma by providing the insulator 256 as a protective film. This is preferable because damage to the object 230 can be suppressed.
  • the damage of the oxide 230 refers to the formation of excessive oxygen vacancies in the oxide 230, excessive decrease in crystallinity of the oxide 230, or the like.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or oxide having a hole Silicon or the like can be used.
  • the insulator 256 a material that can be used for the oxide 230a may be used.
  • the insulator 256 may function as a barrier insulating film that suppresses entry of impurities such as water or hydrogen into the transistor 200 from the insulator 280 side, similarly to the insulator 214 and the like.
  • the insulator 256 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 256 may have a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules).
  • the insulator 256 may have lower oxygen permeability than the insulator 280 or the insulator 224.
  • an insulator including an oxide of one or both of aluminum and hafnium may be formed.
  • the insulator including one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 256 may have a laminated structure.
  • the second insulator may be formed using the ALD method over the first insulator formed using the sputtering method.
  • the first insulator and the second insulator may be made of the same material selected from the materials described above, or may be made of different materials.
  • aluminum oxide formed by a sputtering method may be used as the first insulator
  • aluminum oxide formed by an ALD method may be used as the second insulator.
  • a film formed by the ALD method has high coverage, and a film having high uniformity can be formed even on a step portion formed of a structure such as the oxide 230.
  • the insulator 224 and the oxide 230 are covered with the insulator 256 having a barrier property against hydrogen, so that the insulator 280 is separated from the insulator 224 and the oxide 230. Accordingly, intrusion of impurities such as hydrogen from the outside of the transistor 200 can be suppressed, so that favorable electrical characteristics and reliability can be given to the transistor 200.
  • the insulator 258 preferably functions as a barrier insulating film which prevents impurities such as water or hydrogen from entering the transistor 200 from the insulator 280 side, like the insulator 214 and the like.
  • the insulator 258 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 258 is preferably disposed so as to be in contact with the top surface of the insulator 256 and the side surface of the oxide 230c. With such a structure, hydrogen contained in the insulator 280 can be prevented from entering the oxide 230 and the insulator 224.
  • the insulator 256, the insulator 224, the insulator 250, and the oxide 230 are covered with the insulator 258 having a barrier property against hydrogen, so that the insulator 280 is formed of the insulator 256 and the insulator 224. , Oxide 230, and insulator 250. Accordingly, intrusion of impurities such as hydrogen from the outside of the transistor 200 can be suppressed, so that favorable electrical characteristics and reliability can be given to the transistor 200.
  • the insulator 258 preferably has a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atoms, oxygen molecules, and the like) (the above-mentioned oxygen hardly transmits).
  • the insulator 258 preferably has lower oxygen permeability than the insulator 224. Since the insulator 258 has a function of suppressing oxygen diffusion, oxygen can be prevented from being directly injected from the insulator 280 into the oxide 230a and the oxide 230b.
  • a barrier insulating film that can be used for the insulator 256 may be used. Note that in the case where the insulator 256 has a sufficient barrier property against hydrogen, the insulator 258 is not necessarily provided with a barrier insulating film and may be configured without the insulator 258.
  • the insulator 280 is formed using, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having holes. It is preferable to have. In particular, silicon oxide and silicon oxynitride are preferable because they are thermally stable. In particular, a material such as silicon oxide, silicon oxynitride, or silicon oxide having a hole is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the insulator 280 In order to supply oxygen contained in the insulator 280 to the oxide 230b through the oxide 230c or the oxide 230c1, the insulator 280 preferably contains more oxygen, for example, stoichiometry. Preferably it contains more oxygen than the ratio. In order to increase the concentration of oxygen contained in the insulator 280, the deposition gas used for forming the insulator 280 preferably contains oxygen.
  • the concentration of impurities such as water or hydrogen in the insulator 280 is reduced.
  • a silicon oxide formed by a sputtering method using a target containing silicon or silicon oxide and a gas containing argon or oxygen is formed by a CVD method using a deposition gas containing hydrogen. Since the hydrogen concentration in the film is low as compared with silicon oxynitride, the insulator 280 is preferable.
  • the insulator 280 may be formed using a CVD method in consideration of a deposition rate when forming the insulator 280 and coverage with respect to a step portion by the oxide 230a, the oxide 230b, the opening 248, and the like. Good.
  • the insulator 280 may have a stacked structure of two or more layers, and silicon oxide formed by a sputtering method as a first layer is formed by a CVD method as a second layer. A stacked body including silicon oxynitride may be used. Further, the upper surface of the insulator 280 may be planarized.
  • the insulator 282 preferably functions as a barrier insulating film that suppresses impurities such as water or hydrogen from entering the insulator 280 from above.
  • an insulator such as aluminum oxide, silicon nitride, or silicon nitride oxide may be used.
  • an insulator 274 that functions as an interlayer film is preferably provided over the insulator 282.
  • the insulator 274 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductor 240 is preferably made of a conductive material mainly composed of tungsten, copper, or aluminum. Further, the conductor 240 may have a stacked structure.
  • the conductor 240 has a stacked structure
  • a conductive material having a function of suppressing permeation of impurities such as water or hydrogen is preferably used as the conductor in contact with the insulator 241.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, or ruthenium oxide is preferably used.
  • the conductive material having a function of suppressing permeation of impurities such as water or hydrogen may be used in a single layer or a stacked layer.
  • oxygen added to the insulator 280 can be prevented from being absorbed by the conductor 240.
  • impurities such as water or hydrogen from an upper layer than the insulator 281 can be prevented from entering the oxide 230 through the conductor 240.
  • an insulator such as aluminum oxide, silicon nitride, or silicon nitride oxide may be used. Since the insulator 241 is provided in contact with the insulator 281, the insulator 274, the insulator 282, the insulator 280, the insulator 258, and the insulator 256, impurities such as water or hydrogen can be transferred from the insulator 280 and the like. Mixing into the oxide 230 through the body 240 can be suppressed. Further, oxygen contained in the insulator 280 can be prevented from being absorbed by the conductor 240.
  • a conductor functioning as a wiring may be disposed in contact with the upper surface of the conductor 240.
  • a conductive material mainly containing tungsten, copper, or aluminum is preferably used.
  • the conductor may have a stacked structure, for example, a stack of titanium, titanium nitride, and the conductive material. Note that the conductor may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator substrate As a substrate over which the transistor 200 is formed, for example, an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (such as a yttria stabilized zirconia substrate), and a resin substrate.
  • the semiconductor substrate include a semiconductor substrate made of silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide.
  • a semiconductor substrate having an insulator region inside the above-described semiconductor substrate for example, an SOI (Silicon On Insulator) substrate.
  • the conductor substrate include a graphite substrate, a metal substrate, an alloy substrate, and a conductive resin substrate.
  • a substrate in which a conductor or a semiconductor is provided on an insulator substrate a substrate in which a conductor or an insulator is provided on a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided on a conductor substrate, and the like.
  • a substrate in which an element is provided may be used. Examples of the element provided on the substrate include a capacitor element, a resistor element, a switch element, a light emitting element, and a memory element.
  • the insulator examples include an insulating oxide, nitride, oxynitride, nitride oxide, metal oxide, metal oxynitride, and metal nitride oxide.
  • the transistor when the transistor is miniaturized and highly integrated, problems such as leakage current may occur due to thinning of the gate insulator.
  • a high-k material for the insulator functioning as a gate insulator the voltage during transistor operation can be reduced while maintaining the physical film thickness.
  • a parasitic capacitance generated between wirings can be reduced by using a material having a low relative dielectric constant for the insulator functioning as an interlayer film. Therefore, the material may be selected according to the function of the insulator.
  • Insulators having a high relative dielectric constant include gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, oxides containing silicon and hafnium, silicon and hafnium.
  • an oxynitride having silicon, or a nitride having silicon and hafnium are examples of gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, oxides containing silicon and hafnium, silicon and hafnium.
  • Insulators having a low dielectric constant include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and voids There is silicon oxide or resin.
  • a transistor including an oxide semiconductor can be stabilized in electrical characteristics of the transistor by being surrounded by an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • the insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium.
  • An insulator containing lanthanum, neodymium, hafnium, or tantalum may be used in a single layer or a stacked layer.
  • an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, Alternatively, a metal oxide such as tantalum oxide, or a metal nitride such as aluminum nitride, aluminum nitride titanium, titanium nitride, silicon nitride oxide, or silicon nitride can be used.
  • the insulator functioning as a gate insulator is preferably an insulator having a region containing oxygen that is desorbed by heating.
  • the oxide 230 By using a structure in which silicon oxide or silicon oxynitride including a region containing oxygen which is released by heating is in contact with the oxide 230, oxygen vacancies in the oxide 230 can be compensated.
  • Conductors aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum It is preferable to use a metal element selected from the above, an alloy including the above-described metal element as a component, an alloy combining the above-described metal elements, or the like.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used. It is preferable. Also, tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even when oxygen is absorbed is preferable.
  • a semiconductor with high electrical conductivity for example, silicide such as nickel silicide, which is typified by polycrystalline silicon containing an impurity element such as phosphorus, may be used.
  • a plurality of conductive layers formed of the above materials may be stacked.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing oxygen may be combined.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing nitrogen are combined may be employed.
  • a stacked structure of a combination of the above-described material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen may be employed.
  • the conductor functioning as the gate electrode has a stacked structure in which the above-described material containing a metal element and the conductive material containing oxygen are combined. Is preferred.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed as a conductor functioning as a gate electrode it is preferable to use a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed as a conductor functioning as a gate electrode.
  • the above-described conductive material containing a metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, or silicon added Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • Metal oxide As the oxide 230, a metal oxide that functions as an oxide semiconductor is preferably used. Below, the metal oxide applicable to the oxide 230 which concerns on this invention is demonstrated.
  • the metal oxide preferably contains at least indium or zinc.
  • indium and zinc are preferably included.
  • aluminum, gallium, yttrium, tin, or the like is preferably contained.
  • One or more kinds selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, and the like may be included.
  • the metal oxide is an In-M-Zn oxide containing indium, the element M, and zinc is considered.
  • the element M is aluminum, gallium, yttrium, tin, or the like.
  • Other elements applicable to the element M include boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, and magnesium.
  • the element M may be a combination of a plurality of the aforementioned elements.
  • metal oxides containing nitrogen may be collectively referred to as metal oxides.
  • a metal oxide containing nitrogen may be referred to as a metal oxynitride.
  • An oxide semiconductor (metal oxide) is classified into a single crystal oxide semiconductor and a non-single crystal oxide semiconductor.
  • the non-single-crystal oxide semiconductor for example, a CAAC-OS, a polycrystalline oxide semiconductor, an nc-OS, a pseudo-amorphous oxide semiconductor (a-like OS), and an amorphous oxide are used.
  • the CAAC-OS has a c-axis orientation and a crystal structure in which a plurality of nanocrystals are connected in the ab plane direction and has a strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region where the lattice arrangement is aligned and a region where another lattice arrangement is aligned in a region where a plurality of nanocrystals are connected.
  • Nanocrystals are based on hexagons, but are not limited to regular hexagons and may be non-regular hexagons.
  • a lattice arrangement such as a pentagon and a heptagon in the distortion.
  • it is difficult to check a clear crystal grain boundary also referred to as a grain boundary
  • the formation of crystal grain boundaries is suppressed by the distortion of the lattice arrangement. This is because the CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to substitution of metal elements. Because.
  • the CAAC-OS includes a layered crystal in which a layer containing indium and oxygen (hereinafter referred to as In layer) and a layer including elements M, zinc, and oxygen (hereinafter referred to as (M, Zn) layers) are stacked.
  • In layer a layer containing indium and oxygen
  • M, Zn elements M, zinc, and oxygen
  • indium and the element M can be replaced with each other, and when the element M in the (M, Zn) layer is replaced with indium, it can also be expressed as an (In, M, Zn) layer. Further, when indium in the In layer is replaced with the element M, it can also be expressed as an (In, M) layer.
  • CAAC-OS is a metal oxide with high crystallinity.
  • CAAC-OS impurities and defects oxygen deficiency (V O:. Oxygen vacancy also referred) etc.) with less metal It can be said that it is an oxide. Therefore, the physical properties of the metal oxide including a CAAC-OS are stable. Therefore, a metal oxide including a CAAC-OS is resistant to heat and has high reliability.
  • Nc-OS has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film. Therefore, the nc-OS may not be distinguished from an a-like OS or an amorphous oxide semiconductor depending on an analysis method.
  • indium-gallium-zinc oxide which is a kind of metal oxide including indium, gallium, and zinc
  • IGZO indium-gallium-zinc oxide
  • a crystal smaller than a large crystal here, a crystal of several millimeters or a crystal of several centimeters
  • it may be structurally stable.
  • A-like OS is a metal oxide having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or a low density region. That is, the a-like OS has lower crystallinity than the nc-OS and the CAAC-OS.
  • Oxide semiconductors have various structures and have different characteristics.
  • the oxide semiconductor of one embodiment of the present invention may include two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
  • the oxide semiconductor metal oxide
  • the semiconductor device have crystallinity.
  • the oxide 230 can have a CAAC-OS structure. When the oxide 230 has the above crystal structure, a highly reliable semiconductor device can be obtained.
  • the concentration of alkali metal or alkaline earth metal is set to 1 ⁇ 10 18 atoms. / Cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • hydrogen contained in the metal oxide reacts with oxygen bonded to metal atoms to become water, so that oxygen vacancies may be formed.
  • oxygen vacancies When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated.
  • a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including a metal oxide containing hydrogen is likely to be normally on.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm 3. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • FIG. 1 ⁇ Method for Manufacturing Semiconductor Device>
  • A in each drawing shows a top view.
  • B in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line of A1-A2 shown in (A), and is also a cross-sectional view in the channel length direction of the transistor 200.
  • C in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line of A3-A4 in (A), and is also a cross-sectional view in the channel width direction of the transistor 200.
  • (D) in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line in A5-A6 in (A), and is also a cross-sectional view in the channel width direction in the source region or drain region of the transistor 200. Note that in the top view of each figure (A), some elements are omitted for the sake of clarity.
  • a substrate (not shown) is prepared, and an insulator 214 is formed on the substrate.
  • the insulator 214 is formed by a sputtering method, a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a pulsed laser deposition (PLD: Pulsed Laser Deposition) method, or an ALD method. (Atomic Layer Deposition) method or the like can be used.
  • the CVD method can be classified into a plasma CVD (PECVD: Plasma Enhanced CVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, a photo CVD (Photo CVD) method using light, and the like.
  • PECVD Plasma Enhanced CVD
  • TCVD Thermal CVD
  • Photo CVD Photo CVD
  • MCVD Metal CVD
  • MOCVD Metal Organic CVD
  • the plasma CVD method can obtain a high-quality film at a relatively low temperature.
  • the thermal CVD method is a film formation method that can reduce plasma damage to an object to be processed because plasma is not used.
  • a wiring, an electrode, an element (a transistor, a capacitor, or the like) included in the semiconductor device may be charged up by receiving electric charge from plasma.
  • a wiring, an electrode, an element, or the like included in the semiconductor device may be destroyed by the accumulated charge.
  • plasma damage during film formation does not occur, so that a film with few defects can be obtained.
  • the ALD method utilizes the self-controllability that is the nature of atoms and can deposit atoms one layer at a time, so it is possible to form a very thin film, and to form a structure with a high aspect ratio. There are effects such as film formation with few defects such as holes, film formation with excellent coverage, and film formation at low temperature.
  • the ALD method also includes a film forming method PEALD (Plasma Enhanced ALD) method using plasma. Use of plasma may be preferable because it enables film formation at a lower temperature.
  • some precursors used in the ALD method include impurities such as carbon. Therefore, a film provided by the ALD method may contain a larger amount of impurities such as carbon than a film provided by another film formation method.
  • the quantification of impurities can be performed using X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • the CVD method and the ALD method are film forming methods in which a film is formed by a reaction on the surface of an object to be processed, unlike a film forming method in which particles emitted from a target or the like are deposited. Therefore, it is a film forming method that is not easily affected by the shape of the object to be processed and has good step coverage.
  • the ALD method has excellent step coverage and excellent thickness uniformity, and thus is suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively low film formation rate, it may be preferable to use it in combination with another film formation method such as a CVD method with a high film formation rate.
  • the composition of the obtained film can be controlled by the flow rate ratio of the source gases.
  • a film having an arbitrary composition can be formed depending on the flow rate ratio of the source gases.
  • a film whose composition is continuously changed can be formed by changing the flow rate ratio of the source gas while forming the film.
  • a silicon nitride film is formed as the insulator 214 by a CVD method.
  • a CVD method a CVD method.
  • the insulator 216 is formed over the insulator 214.
  • the insulator 216 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an opening reaching the insulator 214 is formed in the insulator 216.
  • the opening includes, for example, a groove and a slit. In some cases, the opening is pointed to a region where the opening is formed. Wet etching may be used to form the opening, but dry etching is preferable for fine processing.
  • an insulator that functions as an etching stopper film when the insulator 216 is etched to form a groove is preferably selected. For example, in the case where a silicon oxide film is used for the insulator 216 for forming the groove, a silicon nitride film, an aluminum oxide film, or a hafnium oxide film is preferably used as the insulator 214.
  • a conductive film to be the conductor 205 is formed.
  • the conductive film preferably includes a conductor having a function of suppressing permeation of oxygen.
  • tantalum nitride, tungsten nitride, titanium nitride, or the like can be used.
  • a stacked film of tantalum, tungsten, titanium, molybdenum, aluminum, copper, or molybdenum tungsten alloy can be used.
  • the conductive film to be the conductor 205 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductive film to be the conductor 205 has a multilayer structure.
  • tantalum nitride is formed as a conductive film to be the conductor 205a by a sputtering method
  • titanium nitride is formed as a conductor 205b on the tantalum nitride by a CVD method.
  • a conductive film to be the conductor 205c is formed.
  • the conductive film can be formed by a plating method, a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a low-resistance conductive material such as tungsten or copper is formed as the conductive film to be the conductor 205c.
  • tungsten may be formed by a CVD method as the conductive film to be the conductor 205c.
  • the conductive film to be the conductor 205 is removed, and the insulator 216 is exposed (see FIG. 3).
  • the conductive film to be the conductor 205 remains only in the opening.
  • the conductor 205 (the conductor 205a, the conductor 205b, and the conductor 205c) having a flat upper surface can be formed.
  • part of the insulator 216 may be removed by the CMP treatment.
  • a conductive film to be the conductor 205 is formed over the insulator 214.
  • the conductive film can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductive film can be a multilayer film. In this embodiment mode, tungsten is formed as the conductive film.
  • the conductive film is processed using a lithography method to form the conductor 205.
  • a resist is exposed through a mask.
  • a resist mask is formed by removing or leaving the exposed region using a developer.
  • a conductor, a semiconductor, an insulator, or the like can be processed into a desired shape by etching through the resist mask.
  • the resist mask may be formed by exposing the resist using KrF excimer laser light, ArF excimer laser light, EUV (Extreme Ultraviolet) light, or the like.
  • an immersion technique may be used in which exposure is performed by filling a liquid (for example, water) between the substrate and the projection lens.
  • an electron beam or an ion beam may be used.
  • a mask is not necessary when an electron beam or an ion beam is used.
  • the resist mask can be removed by performing a dry etching process such as ashing, performing a wet etching process, performing a wet etching process after the dry etching process, or performing a dry etching process after the wet etching process.
  • a hard mask made of an insulator or a conductor may be used instead of the resist mask.
  • an insulating film or a conductive film that is a hard mask material is formed over the conductive film that is to be the conductor 205, a resist mask is formed thereover, and the hard mask material is etched to have a desired shape.
  • a hard mask can be formed. Etching of the conductive film to be the conductor 205 may be performed after removing the resist mask, or may be performed with the resist mask remaining. In the latter case, the resist mask may disappear during etching. The hard mask may be removed by etching after the conductive film is etched. On the other hand, when the material of the hard mask does not affect the subsequent process or can be used in the subsequent process, it is not always necessary to remove the hard mask.
  • a capacitively coupled plasma (CCP) etching apparatus having parallel plate electrodes can be used as the dry etching apparatus.
  • the capacitively coupled plasma etching apparatus having parallel plate electrodes may be configured to apply a high frequency power source to one of the parallel plate electrodes.
  • a configuration in which a plurality of different high-frequency power sources are applied to one electrode of the parallel plate electrode may be employed.
  • mold electrode may be sufficient.
  • mold electrode may be sufficient.
  • a dry etching apparatus having a high-density plasma source can be used.
  • an inductively coupled plasma (ICP) etching apparatus can be used as the dry etching apparatus having a high-density plasma source.
  • an insulating film to be the insulator 216 is formed over the insulator 214 and the conductor 205.
  • the insulator to be the insulator 216 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide is formed by a CVD method as the insulating film to be the insulator 216.
  • the thickness of the insulating film to be the insulator 216 is preferably greater than or equal to the thickness of the conductor 205.
  • the thickness of the conductor 205 is 1, the thickness of the insulating film to be the insulator 216 is 1 or more and 3 or less.
  • the thickness of the conductor 205 is 150 nm, and the thickness of the insulating film to be the insulator 216 is 350 nm.
  • the conductor 205 and the insulator 216 having a flat upper surface can be formed.
  • the above is a method for forming the conductor 205 different from the above.
  • an insulator 222 is formed over the insulator 216 and the conductor 205.
  • an insulator including one or both of aluminum and hafnium may be formed.
  • the insulator including one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • An insulator including one or both of aluminum and hafnium has a barrier property against oxygen, hydrogen, and water. Since the insulator 222 has a barrier property against hydrogen and water, diffusion of hydrogen and water contained in a structure provided around the transistor 200 to the inside of the transistor 200 through the insulator 222 is suppressed. In addition, generation of oxygen vacancies in the oxide 230 can be suppressed.
  • the insulator 222 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulator 224 is formed over the insulator 222.
  • the insulator 224 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • openings are formed in the insulator 224, the insulator 222, the insulator 216, and the insulator 214.
  • Wet etching may be used to form the opening, but dry etching is preferable for fine processing.
  • a conductive film to be the conductor 247 is formed.
  • the conductive film to be the conductor 247 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductor 247 is formed in a structure similar to that of the conductor 205.
  • the conductive film to be the conductor 247a is formed by a method similar to the conductive film to be the conductor 205a
  • the conductive film to be the conductor 247b is formed by the same method as the conductive film to be the conductor 205b
  • a conductive film to be the conductor 247c is formed by a method similar to that of the conductive film to be the conductor 205c.
  • the conductor 247 (the conductor 247a, the conductor 247b, and the conductor 247c) having a flat upper surface can be formed.
  • part of the insulator 224 may be removed by the CMP treatment.
  • the heat treatment may be performed at 250 ° C to 650 ° C, preferably 300 ° C to 500 ° C, more preferably 320 ° C to 450 ° C.
  • the heat treatment is performed in a nitrogen or inert gas atmosphere or an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after heat treatment in a nitrogen or inert gas atmosphere. Good.
  • the treatment after performing a treatment for 1 hour at a temperature of 400 ° C. in a nitrogen atmosphere, the treatment is continuously performed for 1 hour at a temperature of 400 ° C. in an oxygen atmosphere.
  • impurities such as water and hydrogen contained in the insulator 224 can be removed.
  • the heat treatment may be performed after the insulator 222 is formed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • plasma treatment including oxygen may be performed in a reduced pressure state.
  • an apparatus having a power source that generates high-density plasma using microwaves for example.
  • a power source for applying RF Radio Frequency
  • high-density plasma high-density oxygen radicals can be generated.
  • RF Radio Frequency
  • oxygen radicals generated by the high-density plasma can be efficiently guided into the insulator 224. it can.
  • plasma treatment containing oxygen may be performed to supplement the desorbed oxygen. Note that impurities such as water and hydrogen contained in the insulator 224 can be removed by appropriately selecting the conditions for the plasma treatment. In that case, heat treatment may not be performed.
  • an aluminum oxide film may be formed on the insulator 224 by, for example, a sputtering method, and CMP may be performed until the aluminum oxide reaches the insulator 224.
  • CMP the surface of the insulator 224 can be planarized and the surface of the insulator 224 can be smoothed.
  • the end point of the CMP can be easily detected.
  • part of the insulator 224 is polished by CMP so that the thickness of the insulator 224 may be reduced; however, the thickness may be adjusted when the insulator 224 is formed.
  • planarizing and smoothing the surface of the insulator 224 By planarizing and smoothing the surface of the insulator 224, deterioration in coverage of an oxide to be formed later can be prevented, and reduction in yield of the semiconductor device can be prevented in some cases. Further, it is preferable to form aluminum oxide over the insulator 224 by a sputtering method because oxygen can be added to the insulator 224.
  • the oxide film 230A is formed on the insulator 224 (see FIG. 3).
  • the oxide film 230A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the oxide film 230A is formed by a sputtering method
  • oxygen or a mixed gas of oxygen and a rare gas is used as a sputtering gas.
  • excess oxygen in the oxide film to be formed can be increased.
  • the oxide film is formed by a sputtering method
  • the In-M-Zn oxide target can be used.
  • part of oxygen contained in the sputtering gas may be supplied to the insulator 224 when the oxide film 230A is formed. Therefore, the proportion of oxygen contained in the sputtering gas for the oxide film 230A may be 70% or more, preferably 80% or more, more preferably 100%.
  • a mask 252 is formed on the oxide film 230A (see FIG. 3).
  • a resist mask or a hard mask can be used as the mask 252 .
  • an opening 248 exposing at least a part of the conductor 247 is formed in the oxide film 230A using the mask 252 (see FIG. 4).
  • the opening 248 may be formed by wet etching, but dry etching is preferable for fine processing.
  • the mask 252 is removed, and an oxide film 230B is formed (see FIG. 5).
  • the oxide film 230 ⁇ / b> B is in contact with the conductor 247 inside the opening 248.
  • the oxide film 230B can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the oxide film 230B is formed by a sputtering method
  • oxygen or a mixed gas of oxygen and a rare gas is used as a sputtering gas.
  • excess oxygen in the oxide film to be formed can be increased.
  • the oxide film is formed by a sputtering method
  • the In-M-Zn oxide target can be used.
  • an oxygen-deficient oxide semiconductor is formed when the proportion of oxygen contained in the sputtering gas is 1% to 30%, preferably 5% to 20%.
  • the A transistor using an oxygen-deficient oxide semiconductor for a channel formation region can have a relatively high field-effect mobility.
  • Form a film is preferably formed in accordance with characteristics required for the oxide 230 by appropriately selecting a deposition condition and an atomic ratio.
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • impurities such as water and hydrogen in the oxide film 230A and the oxide film 230B can be removed.
  • the processing is continuously performed for one hour at a temperature of 400 ° C. in an oxygen atmosphere.
  • the oxide film 230A and the oxide film 230B are processed into island shapes to form the oxide 230a and the oxide 230b (see FIG. 6). Note that in this step, the thickness of the region of the insulator 224 that does not overlap with the oxide 230a may be reduced.
  • the oxide 230a and the oxide 230b are formed so as to overlap with the conductor 205 at least partially.
  • the side surfaces of the oxide 230 a and the oxide 230 b are preferably substantially perpendicular to the upper surface of the insulator 222. Since the side surfaces of the oxide 230a and the oxide 230b are substantially perpendicular to the upper surface of the insulator 222, when the plurality of transistors 200 are provided, the area can be reduced and the density can be increased. Alternatively, the oxide 230a and the oxide 230b and the top surface of the insulator 222 may have a small angle.
  • the angle formed between the side surfaces of the oxide 230a and the oxide 230b and the upper surface of the insulator 222 is preferably greater than or equal to 60 ° and less than 70 °.
  • the oxide film and the conductive film may be processed using a lithography method.
  • a dry etching method or a wet etching method can be used. Processing by the dry etching method is suitable for fine processing.
  • a curved surface is preferably provided between the side surface of the oxide 230b and the upper surface of the oxide 230b. That is, it is preferable that the end portion where the side surface and the upper surface intersect is curved (hereinafter, this curvature is also referred to as a round shape).
  • the curved surface has a radius of curvature of 3 nm to 10 nm, preferably 5 nm to 6 nm, at the end of the oxide 230b. By not having a corner at the end, the coverage of the film in the subsequent film forming process is improved.
  • the oxide film may be processed using a lithography method.
  • a dry etching method or a wet etching method can be used. Processing by the dry etching method is suitable for fine processing.
  • an insulating film 256A is formed over the insulator 224, the oxide 230a, and the oxide 230b (see FIG. 6).
  • the insulating film 256A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulating film having a function of suppressing permeation of oxygen is preferably used.
  • silicon oxynitride may be formed by a CVD method.
  • silicon nitride, silicon oxide, or aluminum oxide may be formed by a sputtering method.
  • a material that can be used for the oxide 230a and the oxide 230b can be used.
  • the insulating film 256A may have a stacked structure.
  • an aluminum oxide film may be formed as a lower layer by a sputtering method, and a silicon nitride film may be formed as an upper layer by an ALD method.
  • a film to be the dummy gate 262A is formed on the insulating film 256A.
  • the film to be the dummy gate 262A is processed and used as a dummy gate.
  • a dummy gate is a temporary gate electrode. That is, a temporary gate electrode is formed by processing a film to be the dummy gate 262A, and the dummy gate is removed in a later process, and a gate electrode made of a conductive film or the like is formed instead. Therefore, it is preferable to use a film that becomes the dummy gate 262A because it can be easily finely processed and easily removed.
  • the film to be the dummy gate 262A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a sputtering method a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulator, a semiconductor, or a conductor can be used.
  • silicon such as polysilicon, microcrystalline silicon, or amorphous silicon, or a metal film such as aluminum, titanium, or tungsten may be used.
  • a film containing carbon, SOG (Spin On Glass), a resin film, or the like may be formed using a coating method.
  • photoresist polyester, polyolefin, polyamide (nylon, aramid, etc.), polyimide, polycarbonate, acrylic, or the like
  • the SOG and resin films By forming the SOG and resin films by a coating method, the surface of the dummy gate film can be flattened. Thus, by making the surface of the dummy gate film flat, microfabrication is facilitated, and removal is also easy.
  • the dummy gate needs to protect the oxide 230 from the dopant when a dopant described later is added. For this reason, it is preferable that the film to be the dummy gate 262A has sufficient hardness.
  • a dummy gate film for example, a film containing carbon is suitable.
  • the film to be the dummy gate 262A can be a multilayer film using different film types.
  • the film to be the dummy gate 262A can be a film having a two-layer structure of a conductive film and a resin film formed over the conductive film.
  • the conductive film may function as a stopper film for CMP processing in a later CMP process.
  • the end point of the CMP process may be detected, and processing variations may be reduced.
  • the film to be the dummy gate 262A is etched by lithography to form the dummy gate 262A (see FIG. 7).
  • the dummy gate 262A is formed so that at least a part thereof overlaps with the conductor 205 and the oxide 230b.
  • the dummy gate 262A may be cured by performing heat treatment after the dummy gate 262A is formed.
  • the dummy gate 262A has a high aspect ratio, deformation of the dummy gate 262A can be prevented by hardening the dummy gate 262A.
  • an insulating film 258A is formed to cover the insulating film 256A and the dummy gate 262A (see FIG. 7).
  • the insulating film 258A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulating film having a function of suppressing diffusion of impurities such as hydrogen and oxygen is preferably used.
  • impurities such as hydrogen and oxygen
  • the insulating film 258A having a uniform thickness can be formed even on the step portion generated by the oxide 230a, the oxide 230b, and the dummy gate 262A.
  • dopant 257 is added to oxide 230b using dummy gate 262A as a mask (see FIG. 7).
  • a region 249a and a region 249b including the dopant 257 are formed in a region of the oxide 230b that does not overlap with the dummy gate 262A.
  • an ion implantation method in which an ionized source gas is added by mass separation an ion doping method in which an ionized source gas is added without mass separation, a plasma immersion ion implantation method, or the like is used. be able to.
  • mass separation the ionic species to be added and the concentration thereof can be strictly controlled.
  • mass separation is not performed, high-concentration ions can be added in a short time.
  • an ion doping method in which atomic or molecular clusters are generated and ionized may be used.
  • the dopant may be referred to as an ion, a donor, an acceptor, an impurity, an element, or the like.
  • an element that forms the above-described oxygen vacancies or an element that binds to oxygen vacancies may be used.
  • an element typically, boron or phosphorus can be given.
  • hydrogen, carbon, nitrogen, fluorine, sulfur, chlorine, titanium, rare gas, or the like may be used.
  • rare gases include helium, neon, argon, krypton, and xenon.
  • metals such as aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum, etc. Any one or more metal elements selected from the elements may be added.
  • boron and phosphorus are preferable as the dopant 257. When boron or phosphorus is used as the dopant 257, equipment for an amorphous silicon or low-temperature polysilicon production line can be used, so that capital investment can be suppressed.
  • an element that easily forms an oxide is preferably used as the dopant 257.
  • Typical examples of such elements include boron, phosphorus, aluminum, and magnesium.
  • a gas containing the above impurity element can be used.
  • boron typically, B 2 H 6 gas, BF 3 gas, or the like can be used.
  • phosphorus typically PH 3 gas can be used.
  • a mixed gas obtained by diluting these source gases with a rare gas may be used.
  • the source gas CH 4 , N 2 , NH 3 , AlH 3 , AlCl 3 , SiH 4 , Si 2 H 6 , F 2 , HF, H 2, rare gas, and the like can be used.
  • the ion source is not limited to gas, and an ion source obtained by vaporizing a liquid or solid may be used.
  • the addition of the dopant 257 can be controlled by setting conditions such as an acceleration voltage and a dose amount in consideration of the composition, density, thickness, and the like of the insulating film 256A and the oxide 230b. In particular, it is preferable to give sufficient energy to the dopant 257 so that the dopant 257 can penetrate a portion of the insulating film 256A that is not in contact with the dummy gate 262A.
  • the dopant 257 is added substantially perpendicularly to the upper surface of the insulator 214.
  • the present invention is not limited to this, and the dopant 257 may be added while being inclined with respect to the upper surface of the insulator 214.
  • the region 249a and the region 249b can be easily formed in part of the region overlapping with the dummy gate 262A.
  • the dopant 257 is added to the oxide 230b through the insulating film 256A.
  • the dopant 257 is also added to the insulating film 256A. That is, both the oxide 230 and the insulating film 256 ⁇ / b> A have an element contained in the dopant 257.
  • the dopant 257 may be able to suppress the diffusion of excess oxygen to the outside.
  • the dopant 257 may be added to the oxide 230a, the insulator 224, and the insulator 222 provided under the oxide 230b and the insulating film 256A. Therefore, the oxide 230a, the insulator 224, and the insulator 222 may include an element contained in the dopant 257 in some cases.
  • the conductor 260 formed in a later step can be arranged in a self-aligned manner between the region 249a and the region 249b.
  • heat treatment may be performed after the addition of the dopant 257. Accordingly, since the dopant added to the oxide 230b can be diffused, the region 249a and the region 249b can be easily formed in part of the region overlapping with the dummy gate 262A. Further, by diffusing the dopant in the film thickness direction of the oxide 230b, the resistance is reduced from the surface of the oxide 230b to the vicinity of the boundary between the conductor 247 and the oxide 230b, and the contact resistance between the conductor 247 and the oxide 230b is reduced. Can be reduced. Further, in some cases, hydrogen included in the region 234 functioning as a channel formation region can be captured by oxygen vacancies included in the region 249 by the heat treatment. Thus, stable electrical characteristics can be given to the transistor 200, and reliability can be improved. Moreover, you may perform the said heat processing at a subsequent process.
  • an insulating film 280A is formed over the insulating film 258A (see FIG. 8).
  • the insulating film 280A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film 280A, the insulating film 258A, and a part of the dummy gate 262A are removed until a part of the dummy gate 262A is exposed to form the insulator 280, the insulator 258B, and the dummy gate 262 (FIG. 9). It is preferable to use a CMP process for forming the insulator 280, the insulator 258B, and the dummy gate 262.
  • the upper surface of the dummy gate 262 substantially coincides with the upper surfaces of the insulator 258B and the insulator 280.
  • the dummy gate 262 and portions of the insulating film 256A and the insulating film 258A exposed from the insulator 280 are removed to form openings (see FIG. 10).
  • the removal of the dummy gate 262, the insulating film 256A, and the insulating film 258A can be performed by wet etching, dry etching, ashing, or the like using the insulator 280 as a mask.
  • a combination of a plurality of the above processes may be performed as appropriate. For example, a wet etching process is performed after the ashing process.
  • the insulator 258 is formed by removing part of the insulating film 258A, and the insulator 256 is formed by removing part of the insulating film 256A.
  • the insulator 256A is formed by removing part of the insulating film 256A.
  • the dummy gate 262 and the portions of the insulating film 256A and the insulating film 258A that are exposed from the insulator 280 are not necessarily removed at once.
  • the dummy gate 262 and the portion of the insulating film 258A exposed from the insulator 280 may be removed, and then the portion of the insulating film 256A exposed from the insulator 280 may be removed.
  • heat treatment may be performed.
  • the heat treatment may be performed under reduced pressure, and the oxide film 230C may be continuously formed without being exposed to the atmosphere (see FIG. 11).
  • moisture and hydrogen adsorbed on the surface of the oxide 230b and the like can be removed, and further, the moisture concentration and the hydrogen concentration in the oxide 230a and the oxide 230b can be reduced.
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower. In this embodiment mode, the temperature of the heat treatment is 200 ° C.
  • the oxide film 230C can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the oxide film 230C may be formed using a film formation method similar to that for the oxide film 230A or the oxide film 230B in accordance with characteristics required for the oxide film 230C.
  • the oxide film 230C may be a stacked layer.
  • the film may be formed using a target of [number ratio].
  • the ratio of oxygen contained in the sputtering gas for the oxide film 230C may be 70% or more, preferably 80% or more, more preferably 100%.
  • heat treatment may be performed.
  • the heat treatment may be performed under reduced pressure, and the insulating film 250A may be continuously formed without being exposed to the air (see FIG. 11).
  • moisture and hydrogen adsorbed on the surface of the oxide film 230C and the like are removed, and the moisture concentration and hydrogen concentration in the oxide 230a, the oxide 230b, and the oxide film 230C are further reduced.
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower.
  • the insulating film 250A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxynitride is preferably formed by a CVD method.
  • the deposition temperature at the time of forming the insulating film 250A is preferably 350 ° C. or higher and lower than 450 ° C., particularly preferably around 400 ° C.
  • a conductive film 260A and a conductive film 260B are formed (see FIG. 11).
  • the conductive film 260A and the conductive film 260B can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a CVD method it is preferable to use a CVD method.
  • the conductive film 260A is formed using an ALD method
  • the conductive film 260B is formed using a CVD method.
  • the oxide film 230C, the insulator 250, and the conductor 260 are polished by CMP treatment until the insulator 280 is exposed by polishing the oxide film 230C, the insulating film 250A, the conductive film 260A, and the conductive film 260B. And a conductor 260b) are formed (see FIG. 12).
  • heat treatment may be performed.
  • heat treatment is performed at a temperature of 400 ° C. for 1 hour in a nitrogen atmosphere.
  • moisture concentration and hydrogen concentration in the insulator 250 and the insulator 280 can be reduced.
  • an insulating film to be the insulator 282 may be formed over the conductor 260, the oxide 230 c, the insulator 250, and the insulator 280.
  • the insulating film to be the insulator 282 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • aluminum oxide is preferably formed by, for example, a sputtering method. In this manner, the insulator 282 is formed in contact with the upper surface of the conductor 260, whereby oxygen contained in the insulator 280 can be suppressed from being absorbed into the conductor 260 in the subsequent heat treatment. Therefore, it is preferable (see FIG. 13).
  • heat treatment may be performed.
  • treatment is performed at a temperature of 400 ° C. for 1 hour in a nitrogen atmosphere.
  • oxygen added by the formation of the insulator 282 can be injected into the insulator 280.
  • the oxygen can be injected into the oxide 230a and the oxide 230b through the oxide 230c.
  • an insulator to be the insulator 274 may be formed over the insulator 282 (see FIG. 13).
  • the insulating film to be the insulator 274 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulator to be the insulator 281 may be formed over the insulator 274 (see FIG. 13).
  • the insulating film to be the insulator 281 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an opening reaching the region 249a is formed in the insulator 256, the insulator 258, the insulator 280, the insulator 282, the insulator 274, and the insulator 281.
  • the opening may be formed using a lithography method.
  • an insulating film to be the insulator 241 is formed, and the insulating film is anisotropically etched to form the insulator 241.
  • the conductive film can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulating film having a function of suppressing permeation of oxygen is preferably used.
  • anisotropic etching for example, a dry etching method may be performed.
  • the conductive film to be the conductor 240 preferably has a stacked structure including a conductor having a function of suppressing transmission of impurities such as water and hydrogen.
  • a stack of tantalum nitride, titanium nitride, or the like and tungsten, molybdenum, copper, or the like can be used.
  • the conductive film to be the conductor 240 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a part of the conductive film to be the conductor 240 is removed, and the insulator 281 is exposed.
  • the conductive film 240 can be formed only in the opening, whereby the conductor 240 having a flat upper surface can be formed (see FIG. 1).
  • part of the insulator 281 may be removed by the CMP treatment.
  • a conductor that is electrically connected to the conductor 240 may be formed.
  • the conductive film is processed by a lithography method, so that a conductor in contact with the upper surface of the conductor 240 is formed. Can do.
  • a semiconductor device including the transistor 200 illustrated in FIG. 1 can be manufactured. As illustrated in FIGS. 3 to 13, the transistor 200 can be manufactured using the method for manufacturing the semiconductor device described in this embodiment.
  • a semiconductor device that can be miniaturized or highly integrated can be provided.
  • a semiconductor device having favorable electrical characteristics can be provided.
  • a semiconductor device with high on-state current can be provided.
  • a semiconductor device having high frequency characteristics can be provided.
  • a semiconductor device with favorable reliability can be provided.
  • a semiconductor device with low off-state current can be provided.
  • a semiconductor device with reduced power consumption can be provided.
  • a highly productive semiconductor device can be provided.
  • FIGS. 14 to 17 (A) in each figure shows a top view. Further, (B) in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line A1-A2 shown in (A) in each drawing, and is also a cross-sectional view in the channel length direction of the transistor 200. Further, (C) in each drawing is a cross-sectional view corresponding to a portion indicated by a dashed line A3-A4 in (A) in each drawing, and is also a cross-sectional view in the channel width direction of the transistor 200.
  • (D) in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line of A5-A6 in (A) in each drawing, and is also a cross-sectional view in the channel width direction in the source region or drain region of the transistor 200. is there.
  • (A) in each figure some elements are omitted for clarity of the figure.
  • the transistor 200 illustrated in FIG. 14 is different from the transistor 200 illustrated in FIG. 1 in that a part of the conductor 247 is exposed from the top surface of the oxide 230a.
  • a part of the conductor 247 is preferably embedded in the opening formed in the oxide 230a.
  • the conductor 247 may be disposed so as to be embedded in an opening formed in the oxide 230a, the insulator 224, the insulator 222, the insulator 216, and the insulator 214.
  • the upper surface of the conductor 247 is exposed from the oxide 230a, and it is preferable that the upper surface of the conductor 247 and the upper surface of the oxide 230a substantially coincide with each other.
  • an opening is formed in the oxide film 230A, the insulator 224, the insulator 222, the insulator 216, and the insulator 214 after forming the oxide film 230A illustrated in FIG.
  • the conductor 247 may be formed so as to fill the opening.
  • a transistor 200 illustrated in FIG. 15 is different from the transistor 200 illustrated in FIG. 1 in that a region 249a and a region 249b are formed in the oxide 230a and the oxide 230b. 1 is different from the transistor 200 in FIG. 1 in that the upper surface of the conductor 247 and the region 249b formed in the oxide 230a are in contact with each other.
  • the oxide 230b and the conductor 247 do not need to be in direct contact with each other, so that the step of forming an opening in the oxide 230a can be omitted. Therefore, the manufacturing process of the semiconductor device according to this embodiment can be simplified and productivity can be improved.
  • the insulator 256, the insulator 258, the insulator 280, the insulator 282, the insulator 274, and the insulator 281 have openings that overlap with the conductor 247, and are conductive so as to fill the openings. It differs from the transistor 200 shown in FIG. 15 in that the body 240b is arranged. The conductor 240b is in contact with the upper surface of the oxide 230b and the side surfaces of the oxide 230b and the oxide 230a in the channel width direction (A5-A6 direction).
  • the lower surface of the conductor 240b is in contact with the upper surface of the conductor 247 at a portion that does not overlap with the oxide 230a and the oxide 230b. Therefore, the lengths of the conductor 240b and the conductor 247 in the channel width direction are preferably longer than the lengths of the oxide 230a and the region 249b of the oxide 230b in the channel width direction.
  • the region 249b of the oxide 230a and the oxide 230b is in direct contact with the conductor 247 on the lower surface, and is electrically connected to the conductor 247 via the conductor 240b on the upper and side surfaces. Connected. Accordingly, the conductivity between the region 249b and the conductor 247 can be further improved.
  • an opening reaching the region 249a is formed in the insulator 256, the insulator 258, the insulator 280, the insulator 282, the insulator 274, and the insulator 281, and the conductor 240a is disposed so as to fill the opening.
  • the conductor 240a and the conductor 240b have the same configuration as the conductor 240. Note that the upper surface of the conductor 240a is connected to a wiring, an electrode, a terminal, or the like, but the upper surface of the conductor 240b is not necessarily connected to a wiring, an electrode, a terminal, or the like.
  • the conductor 240a and the conductor 240b may be a laminated film. In that case, a conductive material having high adhesion may be used for the lower layer.
  • the conductor 240a and the conductor 240b may be a conductive film in which titanium nitride and tungsten are stacked in this order.
  • the insulator 241 is not provided in contact with the side surfaces of the conductor 240a and the conductor 240b. Thereby, the contact between the conductor 240b and the oxide 230a and the oxide 230b can be improved.
  • the conductor 247 may be provided in the same layer as the conductor 205. That is, the conductor 247 is formed so as to be embedded in the insulator 216 similarly to the conductor 205.
  • the region 249 and the conductor 247 are not in direct contact but are electrically connected only through the conductor 240b. Therefore, in the transistor 200 illustrated in FIGS. 17A and 17B, the contact resistance between the conductor 240b and the conductor 247 is preferably sufficiently reduced.
  • the conductor 247 can be formed in the same process as the conductor 205, so that the manufacturing process of the semiconductor device according to this embodiment can be simplified and productivity can be improved. .
  • the region 249 is also formed in the oxide 230a; however, the present invention is not limited to this.
  • the region 249 may be formed only in the oxide 230b.
  • FIG. 18 illustrates an example of a semiconductor device (memory device) using a capacitor which is one embodiment of the present invention.
  • the transistor 200 is provided above the capacitor 100 and the transistor 300, and the capacitor 100 is provided above the transistor 300. It is preferable that at least part of the capacitor 100 or the transistor 300 overlap with the transistor 200. Accordingly, the area occupied by the capacitor 100, the transistor 200, and the transistor 300 in a top view can be reduced, so that the semiconductor device according to this embodiment can be miniaturized or highly integrated.
  • the semiconductor device includes, for example, a logic circuit typified by a CPU (Central Processing Unit) or a GPU (Graphics Processing Unit), a DRAM (Dynamic Random Access Memory), or an NVM (Non-Volatile Memory). It can be applied to memory circuits represented by a CPU (Central Processing Unit) or a GPU (Graphics Processing Unit), a DRAM (Dynamic Random Access Memory), or an NVM (Non-Volatile Memory). It can be applied to memory circuits represented by
  • the transistor 200 described in the above embodiment can be used as the transistor 200. Therefore, the description of the above embodiment can be referred to for the transistor 200 and the layer including the transistor 200.
  • the transistor 200 has the same structure as the transistor 200 illustrated in FIG. 1, but is not limited thereto.
  • the transistor 200 or the like illustrated in FIGS. 14 to 17 may be used, and the same applies to the semiconductor devices illustrated in FIGS.
  • the transistor 200 is a transistor in which a channel is formed in a semiconductor layer including an oxide semiconductor. Since the transistor 200 has a low off-state current, stored data can be held for a long time by using the transistor 200 for a memory device. That is, the refresh operation is not required or the frequency of the refresh operation is extremely low, so that the power consumption of the storage device can be sufficiently reduced.
  • the transistor 200 has better electrical characteristics at high temperatures. For example, the transistor 200 exhibits favorable electrical characteristics even in the temperature range of 125 ° C. to 150 ° C. In the temperature range of 125 ° C. to 150 ° C., the transistor 200 has an on / off ratio of 10 digits or more. In other words, as compared with a transistor using silicon for a semiconductor layer, the transistor 200 has excellent transistor characteristics (such as on-state current and frequency characteristics) as the temperature increases.
  • the wiring 1001 is electrically connected to the source of the transistor 300
  • the wiring 1002 is electrically connected to the drain of the transistor 300
  • the wiring 1007 is electrically connected to the gate of the transistor 300.
  • the wiring 1003 is electrically connected to one of a source and a drain of the transistor 200
  • the wiring 1004 is electrically connected to the first gate of the transistor 200
  • the wiring 1006 is electrically connected to the second gate of the transistor 200. It is connected to the.
  • the other of the source and the drain of the transistor 200 is electrically connected to one of the electrodes of the capacitor 100
  • the wiring 1005 is electrically connected to the other of the electrodes of the capacitor 100.
  • the semiconductor device illustrated in FIG. 18 has a characteristic that the electric charge charged in one of the electrodes of the capacitor 100 can be held by switching of the transistor 200, whereby information can be written, held, and read.
  • the transistor 200 is an element provided with a back gate in addition to a source, a gate (front gate), and a drain. That is, since it is a four-terminal element, MRAM (Magnetic Resistant Random Access Memory), ReRAM (Resistive Random Access Memory), phase change memory (second memory memory, etc.) that uses MTJ (Magnetic Tunnel Junction) characteristics Compared with a terminal element, it has a feature that input / output independent control can be easily performed.
  • MRAM Magnetic Resistant Random Access Memory
  • ReRAM Resistive Random Access Memory
  • phase change memory second memory memory, etc.
  • MTJ Magnetic Tunnel Junction
  • MRAM, ReRAM, and phase change memory may undergo structural changes at the atomic level when information is rewritten.
  • the semiconductor device shown in FIG. 18 has characteristics that it is excellent in repetitive rewriting resistance and has little structural change because it operates by recharging or discharging electrons using a transistor and a capacitor when rewriting information.
  • a memory cell array can be formed.
  • the transistor 300 can be used as a reading circuit or a driver circuit connected to the memory cell array.
  • the semiconductor device shown in FIG. 18 forms a memory cell array as described above.
  • an operating frequency of 200 MHz or more can be realized in a range where the drive voltage is 2.5 V and the evaluation environment temperature is ⁇ 40 ° C. to 85 ° C.
  • the transistor 300 is provided over the substrate 311 and functions as a conductor 316 functioning as a gate electrode, an insulator 315 functioning as a gate insulator, a semiconductor region 313 including a part of the substrate 311, and a source region or a drain region. It has a low resistance region 314a and a low resistance region 314b.
  • the insulator 315 is disposed over the semiconductor region 313, and the conductor 316 is disposed over the insulator 315.
  • the transistors 300 formed in the same layer are electrically isolated by an insulator 312 that functions as an element isolation insulating layer.
  • an insulator similar to the insulator 326 described later can be used.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • the substrate 311 includes a semiconductor such as a silicon-based semiconductor in a region where a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, a low resistance region 314a which serves as a source region or a drain region, a low resistance region 314b, and the like. It is preferable that it contains single crystal silicon. Alternatively, a material containing Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like may be used. A structure using silicon in which effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be employed. Alternatively, the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs, GaAlAs, or the like.
  • HEMT High Electron Mobility Transistor
  • the low-resistance region 314a and the low-resistance region 314b provide an n-type conductivity element such as arsenic or phosphorus, or a p-type conductivity property such as boron, in addition to the semiconductor material used for the semiconductor region 313. Containing elements.
  • the conductor 316 functioning as a gate electrode includes a semiconductor material such as silicon, a metal material, an alloy containing an element imparting n-type conductivity such as arsenic or phosphorus, or an element imparting p-type conductivity such as boron.
  • a conductive material such as a material or a metal oxide material can be used.
  • the threshold voltage can be adjusted by changing the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embeddability, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and tungsten is particularly preferable from the viewpoint of heat resistance.
  • a semiconductor region 313 (a part of the substrate 311) where a channel is formed has a convex shape.
  • a conductor 316 is provided so as to cover a side surface and an upper surface of the semiconductor region 313 with an insulator 315 interposed therebetween.
  • Such a transistor 300 is also called a FIN-type transistor because it uses a convex portion of a semiconductor substrate.
  • an insulator functioning as a mask for forming the convex portion may be provided in contact with the upper portion of the convex portion.
  • the SOI substrate may be processed to form a semiconductor film having a convex shape.
  • transistor 300 illustrated in FIGS. 18A and 18B is an example and is not limited to the structure, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the semiconductor device includes the transistor 300 and the transistor 200 which are stacked.
  • the transistor 300 can be formed using a silicon-based semiconductor material
  • the transistor 200 can be formed using an oxide semiconductor.
  • the semiconductor device illustrated in FIG. 18 can be formed by mixing a silicon-based semiconductor material and an oxide semiconductor in different layers.
  • the semiconductor device illustrated in FIG. 18 can be manufactured through a process similar to that of a manufacturing apparatus used for a silicon-based semiconductor material, and can be highly integrated.
  • the capacitor 100 includes an insulator 114 over the insulator 364, an insulator 140 over the insulator 114, a conductor 110 disposed in an opening formed in the insulator 114 and the insulator 140, and a conductor 110 and the insulator 130 on the insulator 140, the conductor 120 on the insulator 130, and the insulator 150 on the conductor 120 and the insulator 130.
  • the conductor 110, the insulator 130, and the conductor 120 is disposed in the opening formed in the insulator 114 and the insulator 140.
  • the conductor 110 functions as a lower electrode of the capacitor 100
  • the conductor 120 functions as an upper electrode of the capacitor 100
  • the insulator 130 functions as a dielectric of the capacitor 100.
  • the capacitor element 100 In the opening of the insulator 114 and the insulator 140, the capacitor element 100 has a configuration in which the upper electrode and the lower electrode face each other with a dielectric interposed therebetween, not only on the bottom surface but also on the side surface.
  • the capacity can be increased. Therefore, the capacitance of the capacitor 100 can be increased as the depth of the opening is increased.
  • the semiconductor device can be miniaturized or highly integrated.
  • an insulator that can be used for the insulator 280 may be used.
  • the insulator 140 preferably functions as an etching stopper when the opening of the insulator 114 is formed, and an insulator that can be used for the insulator 214 may be used.
  • the shape of the openings formed in the insulator 114 and the insulator 140 when viewed from the top may be a quadrilateral, a polygon other than a quadrangle, or a shape in which corners are curved in the polygon. Alternatively, a circular shape including an ellipse may be used.
  • the conductor 110 is disposed in contact with the opening formed in the insulator 140 and the insulator 114. It is preferable that the upper surface of the conductor 110 substantially coincides with the upper surface of the insulator 140.
  • the conductor 366 embedded in the opening of the insulator 364 is in contact with the lower surface of the conductor 110.
  • the conductor 110 is preferably formed by an ALD method, a CVD method, or the like. For example, a conductor that can be used for the conductor 205 may be used.
  • the insulator 130 is disposed so as to cover the conductor 110 and the insulator 140.
  • the insulator 130 is preferably formed using an ALD method, a CVD method, or the like.
  • the insulator 130 is formed of, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, zirconium oxide, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, hafnium oxide, hafnium oxynitride, hafnium nitride oxide, or nitride Hafnium or the like may be used, and it can be provided as a stacked layer or a single layer.
  • an insulating film in which zirconium oxide, aluminum oxide, and zirconium oxide are stacked in this order can be used.
  • the insulator 130 is preferably made of a material having a high dielectric strength such as silicon oxynitride or a high dielectric constant (high-k) material (a material having a high relative dielectric constant).
  • a material having a high dielectric strength such as silicon oxynitride or a high dielectric constant (high-k) material (a material having a high relative dielectric constant).
  • high-k high dielectric constant
  • a stacked structure of a material having a high dielectric strength and a high dielectric constant (high-k) material may be used.
  • an insulator of a high dielectric constant (high-k) material gallium oxide, hafnium oxide, zirconium oxide, an oxide including aluminum and hafnium, an oxynitride including aluminum and hafnium, an oxide including silicon and hafnium And oxynitrides having silicon and hafnium or nitrides having silicon and hafnium.
  • high-k material gallium oxide, hafnium oxide, zirconium oxide, an oxide including aluminum and hafnium, an oxynitride including aluminum and hafnium, an oxide including silicon and hafnium And oxynitrides having silicon and hafnium or nitrides having silicon and hafnium.
  • materials with high dielectric strength include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and voids.
  • examples include silicon oxide or resin.
  • the conductor 120 is disposed so as to fill the openings formed in the insulator 140 and the insulator 114. Further, the conductor 247 is in contact with the upper surface of the conductor 120 through the opening of the insulator 150.
  • the conductor 120 is preferably formed using an ALD method, a CVD method, or the like. For example, a conductor that can be used for the conductor 205 may be used.
  • the transistor 200 since the transistor 200 has a structure using an oxide semiconductor, the transistor 200 has excellent compatibility with the capacitor 100. Specifically, since the transistor 200 including an oxide semiconductor has low off-state current, stored data can be held for a long time by being used in combination with the capacitor 100.
  • the capacitor element 100 described above may require high-temperature heat treatment exceeding 700 ° C. in the manufacturing process.
  • the oxide 230 may be affected by diffusion of impurities such as hydrogen or water, or oxygen, and the electrical characteristics of the transistor 200 may be deteriorated.
  • the transistor 200 is formed over the capacitor 100, so that the thermal history in the manufacturing process of the capacitor 100 does not affect the transistor 200.
  • deterioration of the electrical characteristics of the transistor 200 can be prevented, and a semiconductor device having stable electrical characteristics can be provided.
  • a wiring layer provided with an interlayer film, a wiring, a plug, and the like may be provided. Further, a plurality of wiring layers can be provided depending on the design.
  • a conductor having a function as a plug or a wiring may be provided with the same reference numeral by collecting a plurality of structures.
  • the wiring and the plug electrically connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • an insulator 320, an insulator 322, an insulator 324, and an insulator 326 are sequentially stacked as an interlayer film.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with a conductor 328 that is electrically connected to the conductor 152 functioning as a terminal, a conductor 330, and the like. Note that the conductor 328 and the conductor 330 function as a plug or a wiring.
  • the insulator that functions as an interlayer film may function as a planarizing film that covers the concave and convex shapes below the insulator.
  • the upper surface of the insulator 322 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like to improve planarity.
  • CMP chemical mechanical polishing
  • a wiring layer may be provided over the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked.
  • a conductor 356 is formed in the insulator 350, the insulator 352, and the insulator 354. The conductor 356 functions as a plug or a wiring.
  • the insulator 360 is disposed over the insulator 354, the insulator 362 is disposed over the insulator 360, the insulator 364 is disposed over the insulator 362, and the insulator 114 is disposed over the insulator 364. Is done.
  • An opening is formed in the insulator 364, and a conductor 366 is disposed in the opening.
  • the conductor 366 is in contact with the lower surface of the conductor 110. That is, the conductor 366 functions as a wiring connected to the other electrode of the capacitor 100.
  • an insulator that can be used for the conductor 356 or the like may be used.
  • the insulator 360, the insulator 362, the insulator 364, the insulator 114, the insulator 140, the insulator 130, and the insulator 150 include the conductor 112 and a conductor included in the capacitor 100 (conductor 120 , Conductor 110) and the like are embedded.
  • the conductor 112 has a function as a plug or a wiring for electrically connecting the transistor 300 and the conductor 152 functioning as a terminal.
  • the insulator 212, the insulator 214, and the insulator 216 are embedded with a conductor 247, a conductor included in the transistor 200 (conductor 205), and the like.
  • the conductor 247 functions as a plug or a wiring electrically connected to the capacitor 100, the transistor 200, or the transistor 300.
  • part of the conductor 247 is electrically connected to the conductor 120 that functions as the upper electrode of the capacitor 100.
  • another part of the conductor 247 functions as a plug or a wiring that electrically connects the transistor 300 and the conductor 152 functioning as a terminal.
  • a conductor 152 is provided over the insulator 281, and the conductor 152 is covered with the insulator 156.
  • the conductor 152 is in contact with the upper surface of the conductor 245 and functions as a terminal of the transistor 200 or the transistor 300.
  • an insulator that can be used as an interlayer film an insulating oxide, nitride, oxynitride, nitride oxide, metal oxide, metal oxynitride, metal nitride oxide, and the like can be given.
  • an insulator functioning as an interlayer film can reduce parasitic capacitance generated between wirings by using a material having a low relative dielectric constant. Therefore, the material may be selected according to the function of the insulator.
  • the insulator includes silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and silicon oxide having a hole Or it is preferable to have resin etc.
  • the insulator includes silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having a hole And a laminated structure of resin. Since silicon oxide and silicon oxynitride are thermally stable, a laminated structure having a low thermal stability and a low relative dielectric constant can be obtained by combining with silicon.
  • the resin include polyester, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate, and acrylic.
  • the resistivity of the insulator provided above or below the conductor 152 is 1.0 ⁇ 10 12 ⁇ cm to 1.0 ⁇ 10 15 ⁇ cm, preferably 5.0 ⁇ 10 12 ⁇ cm to 1.0 ⁇ 10. It is preferably 14 ⁇ cm or less, more preferably 1.0 ⁇ 10 13 ⁇ cm or more and 5.0 ⁇ 10 13 ⁇ cm or less.
  • the charge accumulated between the wirings can be dispersed and the characteristic failure and electrostatic breakdown of the transistor and the semiconductor device having the transistor due to the charge can be suppressed.
  • silicon nitride or silicon nitride oxide can be used as such an insulator.
  • the resistivity of the insulator 281 may be set in the above range.
  • a transistor including an oxide semiconductor can be stabilized in electrical characteristics of the transistor by being surrounded by an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen. Therefore, an insulator having a function of suppressing transmission of impurities such as hydrogen and oxygen can be used for the insulator 324, the insulator 350, the insulator 360, and the like.
  • Examples of the insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium.
  • An insulator containing lanthanum, neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
  • an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen
  • a metal oxide such as tantalum oxide, silicon nitride oxide, silicon nitride, or the like can be used.
  • Conductors that can be used for wiring and plugs include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, and indium.
  • a material containing one or more metal elements selected from ruthenium and the like can be used.
  • a semiconductor with high electrical conductivity for example, silicide such as nickel silicide, which is typified by polycrystalline silicon containing an impurity element such as phosphorus, may be used.
  • a metal material, an alloy material, a metal nitride material, or a metal formed using the above materials can be used as the conductor 328, the conductor 330, the conductor 356, the conductor 112, the conductor 247, the conductor 152, and the like.
  • a conductive material such as an oxide material can be used as a single layer or a stacked layer. It is preferable to use a high melting point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed using a low-resistance conductive material such as aluminum or copper. Wiring resistance can be lowered by using a low-resistance conductive material.
  • an insulator having an excess oxygen region may be provided in the vicinity of the oxide semiconductor.
  • an insulator having a barrier property is preferably provided between the insulator having the excess oxygen region and the conductor provided in the insulator having the excess oxygen region.
  • the insulator 276 may be provided between the insulator 280 having excess oxygen and the conductor 245.
  • the conductor 245 corresponds to the conductor 240 described in the above embodiment
  • the insulator 276 corresponds to the insulator 241 described in the above embodiment.
  • the insulator 276 it is possible to suppress excess oxygen included in the insulator 280 from being absorbed by the conductor 245. In addition, with the insulator 276, diffusion of hydrogen as an impurity into the transistor 200 through the conductor 245 can be suppressed.
  • the conductor 245 has a function as a plug or a wiring electrically connected to the transistor 200 or the transistor 300.
  • a semiconductor device including a transistor including an oxide semiconductor can be miniaturized or highly integrated.
  • variation in electrical characteristics can be suppressed and reliability can be improved.
  • a transistor including an oxide semiconductor with high on-state current can be provided.
  • a transistor including an oxide semiconductor with low off-state current can be provided.
  • a semiconductor device with reduced power consumption can be provided.
  • FIG. 18 illustrates an example in which the conductor electrically connected to the wiring 1003 is in contact with at least part of the top surface of the conductor functioning as one of the source and the drain of the transistor 200;
  • the semiconductor device shown is not limited to this.
  • a conductor functioning as a wiring is provided below the transistor 200, and one of the source and the drain of the transistor 200 is an insulator 224, an insulator 222, an insulator 216, an insulator 214, and an insulator.
  • the structure may be in contact with at least part of the upper surface of the conductor that is electrically connected to the wiring 1003 through the body 212 and the conductor 247 provided in the opening formed in the insulator 210.
  • the insulator 360 is disposed over the insulator 354, the insulator 362 is disposed over the insulator 360, the insulator 364 is disposed over the insulator 362, and the insulator over the insulator 364. 210 is arranged.
  • the insulator 360 may be an insulator that can be used for the insulator 350 or the like.
  • the insulator 362 and the insulator 364 may be an insulator that can be used for the insulator 352 or the like.
  • an opening is formed in the insulator 364, and a conductor 366 is disposed in the opening.
  • the conductor 366 functions as a plug or a wiring.
  • the conductor 366 is electrically connected to one of a source and a drain of the transistor 200.
  • the conductor 366 also functions as a wiring connected to one of the source and the drain of the transistor 200.
  • a conductor that can be used for the conductor 356 or the like may be used.
  • the capacitor element 100 when the capacitor element 100 and the transistor 200 are viewed from above, the capacitor element 100 can have a larger area overlapping with the transistor 200, and the capacitance can be further increased.
  • FIG. 18 illustrates an example in which the capacitor 100 is provided under the transistor 200
  • the semiconductor device described in this embodiment is not limited thereto.
  • the capacitor 100a may be disposed over the transistor 200a and the capacitor 100b may be disposed under the transistor 200b in adjacent memory cells.
  • the semiconductor device illustrated in FIG. 20 has a structure similar to that of the semiconductor device illustrated in FIG. 18 except that the capacitor 100a is provided over the transistor 200.
  • the wiring 1001 is electrically connected to the source of the transistor 300, and the wiring 1002 is electrically connected to the drain of the transistor 300.
  • the wiring 1003a is electrically connected to one of a source and a drain of the transistor 200a.
  • the other of the source and the drain of the transistor 200a is electrically connected to one of the electrodes of the capacitor 100a, and the wiring 1005a is electrically connected to the other of the electrodes of the capacitor 100a.
  • the wiring 1003b is electrically connected to one of a source and a drain of the transistor 200b.
  • the other of the source and the drain of the transistor 200b is electrically connected to one of the electrodes of the capacitor 100b, and the wiring 1005b is electrically connected to the other of the electrodes of the capacitor 100b.
  • FIG. 20 shows the transistor 200a and the capacitor 100a, and the transistor 200b and the capacitor 100b included in the memory cells adjacent to each other.
  • the transistors 200a and 200b have a structure similar to that of the transistor 200. However, since the transistor 200a is connected to the capacitor 100a disposed over the transistor 200a, the conductor 247 is not disposed under the transistor 200a.
  • the capacitive element 100 a and the capacitive element 100 b have the same configuration as the capacitive element 100. That is, the capacitor 100a includes the conductor 110a, the insulator 130a, and the conductor 120a, and the capacitor 100b includes the conductor 110b, the insulator 130b, and the conductor 120b.
  • the conductor 110a and the conductor 110b have a structure similar to that of the conductor 110.
  • the insulator 130a and the insulator 130b have a structure similar to that of the insulator 130.
  • the conductor 120a and the conductor 120b have a structure similar to that of the conductor 120.
  • the capacitor 100a preferably overlaps with the transistor 200a and the transistor 200b.
  • the capacitor 100a preferably overlaps with the channel formation region of the transistor 200a and the channel formation region of the transistor 200b.
  • the capacitor 100b preferably overlaps with the transistors 200a and 200b.
  • the capacitor 100b preferably overlaps with the channel formation region of the transistor 200a and the channel formation region of the transistor 200b.
  • the semiconductor device according to this embodiment can be miniaturized or highly integrated.
  • a plurality of openings for providing the capacitor element 100a and the capacitor element 100b may be provided.
  • the conductor 110a may be provided separately at each opening.
  • the conductor 110b may be provided separately at each opening.
  • the capacitive element 100a and the capacitive element 100b can be formed on the side surface of each opening. Therefore, the capacitance element 100a and the capacitance element 100b illustrated in FIG. 21 can have a larger capacitance with the same occupation area as the capacitance element 100a and the capacitance element 100b illustrated in FIG.
  • FIG. 22 illustrates an example of a semiconductor device (memory device) using a semiconductor device that is one embodiment of the present invention.
  • the semiconductor device illustrated in FIG. 22 includes the transistor 200, the transistor 300, and the capacitor 100 similarly to the semiconductor device illustrated in FIG. Note that in the semiconductor device illustrated in FIG. 22, the capacitor 100 is provided over the transistor 200, the capacitor 100 is a planar type, and the transistor 200 and the transistor 300 are electrically connected to each other through a conductor 247. Is different from the semiconductor device shown in FIG.
  • the transistor 200 is provided above the transistor 300, and the capacitor 100 is provided above the transistor 300 and the transistor 200. It is preferable that at least part of the capacitor 100 or the transistor 300 overlap with the transistor 200. Accordingly, the area occupied by the capacitor 100, the transistor 200, and the transistor 300 in a top view can be reduced, so that the semiconductor device according to this embodiment can be miniaturized or highly integrated.
  • the transistor 200 and the transistor 300 described above can be used as the transistor 200 and the transistor 300. Therefore, the above description can be referred to for the transistor 200, the transistor 300, and a layer including them.
  • the wiring 2001 is electrically connected to the source of the transistor 300, and the wiring 2002 is electrically connected to the drain of the transistor 300.
  • the wiring 2003 is electrically connected to one of a source and a drain of the transistor 200
  • the wiring 2004 is electrically connected to the first gate of the transistor 200
  • the wiring 2006 is electrically connected to the second gate of the transistor 200. It is connected to the.
  • the gate of the transistor 300 and the other of the source and the drain of the transistor 200 are electrically connected to one of the electrodes of the capacitor 100
  • the wiring 2005 is electrically connected to the other of the electrodes of the capacitor 100.
  • a node connected to the gate of the transistor 300, the other of the source and the drain of the transistor 200, and one of the electrodes of the capacitor 100 may be referred to as a node FG.
  • the potential of the gate (node FG) of the transistor 300 can be held by switching of the transistor 200, whereby information can be written, held, and read.
  • the semiconductor device shown in FIG. 22 can be arranged in a matrix to constitute a memory cell array.
  • the layer including the transistor 300 has a structure similar to that of the semiconductor device illustrated in FIG. 18, the above description can be referred to for a structure below the insulator 354.
  • the insulator 210, the insulator 212, the insulator 214, and the insulator 216 are disposed over the insulator 354.
  • the insulator 210 may be an insulator having a function of suppressing transmission of impurities such as hydrogen and oxygen.
  • a conductor 247 is embedded in the insulator 210, the insulator 212, the insulator 214, and the insulator 216.
  • the conductor 247 functions as a plug or a wiring electrically connected to the capacitor 100, the transistor 200, or the transistor 300.
  • the conductor 247 is electrically connected to the conductor 316 that functions as the gate electrode of the transistor 300.
  • the conductor 245 has a function as a plug or a wiring electrically connected to the transistor 200 or the transistor 300.
  • the conductor 245 electrically connects the region 249 b that functions as the other of the source and the drain of the transistor 200 and the conductor 110 that functions as one of the electrodes of the capacitor 100.
  • the capacitor 100 includes a conductor 110 that functions as a first electrode, a conductor 120 that functions as a second electrode, and an insulator 130 that functions as a dielectric. Note that as the conductor 110, the conductor 120, and the insulator 130, those described in the above memory device 1 can be used.
  • a conductor 152 and a conductor 110 are provided in contact with the upper surface of the conductor 245.
  • the conductor 152 is in contact with the upper surface of the conductor 245 and functions as a terminal of the transistor 200 or the transistor 300.
  • the conductor 152 and the conductor 110 are covered with the insulator 130, and the conductor 120 is disposed so as to overlap the conductor 110 via the insulator 130. Further, an insulator 114 is disposed over the conductor 120 and the insulator 130.
  • FIG. 22 illustrates an example in which a planar capacitor is used as the capacitor 100, but the semiconductor device described in this embodiment is not limited thereto.
  • a cylinder-type capacitive element 100 as shown in FIG. 18 may be used as the capacitive element 100.
  • FIG. 23 a structure in which the conductor 152 is disposed over the conductor 245 and the conductor 112 is disposed over the conductor 152 is preferable. With such a structure, the electrical connection between the conductor 245 and the conductor 112 can be further ensured.
  • the insulator 154 may be an insulator that can be used for the insulator 281.
  • a conductor 153 is provided in contact with the upper surface of the conductor 112.
  • the conductor 153 is in contact with the upper surface of the conductor 112 and functions as a terminal of the capacitor 100, the transistor 200, or the transistor 300.
  • an insulator 156 is provided over the conductor 153 and the insulator 154.
  • an OS transistor a transistor using an oxide as a semiconductor
  • the storage device (hereinafter sometimes referred to as an OS memory device) is described.
  • An OS memory device is a storage device that includes at least a capacitor and an OS transistor that controls charging and discharging of the capacitor. Since the off-state current of the OS transistor is extremely small, the OS memory device has excellent retention characteristics and can function as a nonvolatile memory.
  • FIG. 24A illustrates an example of a structure of the OS memory device.
  • the memory device 1400 includes a peripheral circuit 1411 and a memory cell array 1470.
  • the peripheral circuit 1411 includes a row circuit 1420, a column circuit 1430, an output circuit 1440, and a control logic circuit 1460.
  • the column circuit 1430 includes, for example, a column decoder, a precharge circuit, a sense amplifier, a write circuit, and the like.
  • the precharge circuit has a function of precharging the wiring.
  • the sense amplifier has a function of amplifying a data signal read from the memory cell.
  • the wiring is a wiring connected to a memory cell included in the memory cell array 1470, which will be described in detail later.
  • the amplified data signal is output to the outside of the storage device 1400 through the output circuit 1440 as the data signal RDATA.
  • the row circuit 1420 includes, for example, a row decoder, a word line driver circuit, and the like, and can select a row to be accessed.
  • the storage device 1400 is supplied with a low power supply voltage (VSS), a high power supply voltage (VDD) for the peripheral circuit 1411, and a high power supply voltage (VIL) for the memory cell array 1470 as power supply voltages from the outside.
  • control signals CE, WE, RE
  • an address signal ADDR and a data signal WDATA are input to the storage device 1400 from the outside.
  • the address signal ADDR is input to the row decoder and the column decoder, and WDATA is input to the write circuit.
  • the control logic circuit 1460 processes external input signals (CE, WE, RE) to generate control signals for the row decoder and the column decoder.
  • CE is a chip enable signal
  • WE is a write enable signal
  • RE is a read enable signal.
  • the signal processed by the control logic circuit 1460 is not limited to this, and other control signals may be input as necessary.
  • the memory cell array 1470 includes a plurality of memory cells MC and a plurality of wirings arranged in a matrix. Note that the number of wirings connecting the memory cell array 1470 and the row circuit 1420 is determined by the configuration of the memory cells MC, the number of memory cells MC included in one column, and the like. The number of wirings connecting the memory cell array 1470 and the column circuit 1430 is determined by the configuration of the memory cells MC, the number of memory cells MC in one row, and the like.
  • FIG. 24A illustrates an example in which the peripheral circuit 1411 and the memory cell array 1470 are formed on the same plane, this embodiment is not limited thereto.
  • a memory cell array 1470 may be provided so as to overlap with part of the peripheral circuit 1411.
  • a sense amplifier may be provided so as to overlap below the memory cell array 1470.
  • FIG. 25 illustrates a configuration example of a memory cell applicable to the memory cell MC described above.
  • [DOSRAM] 25A to 25C show circuit configuration examples of DRAM memory cells.
  • a DRAM using a memory cell of 1 OS transistor and 1 capacitor element type is sometimes referred to as DOSRAM (Dynamic Oxide Semiconductor Random Access Memory).
  • a memory cell 1471 illustrated in FIG. 25A includes a transistor M1 and a capacitor CA. Note that the transistor M1 includes a gate (sometimes referred to as a front gate) and a back gate.
  • the first terminal of the transistor M1 is connected to the first terminal of the capacitor CA, the second terminal of the transistor M1 is connected to the wiring BIL, the gate of the transistor M1 is connected to the wiring WOL, and the back gate of the transistor M1 Is connected to the wiring BGL.
  • a second terminal of the capacitor element CA is connected to the wiring CAL.
  • the wiring BIL functions as a bit line
  • the wiring WOL functions as a word line.
  • the wiring CAL functions as a wiring for applying a predetermined potential to the second terminal of the capacitor CA.
  • a low level potential is preferably applied to the wiring CAL at the time of writing and reading of data.
  • the wiring BGL functions as a wiring for applying a potential to the back gate of the transistor M1. By applying an arbitrary potential to the wiring BGL, the threshold voltage of the transistor M1 can be increased or decreased.
  • the memory cell 1471 shown in FIG. 25A corresponds to the memory device shown in FIG. That is, the transistor M1 corresponds to the transistor 200, the capacitor CA corresponds to the capacitor 100, the wiring BIL corresponds to the wiring 1003, the wiring WOL corresponds to the wiring 1004, the wiring BGL corresponds to the wiring 1006, and the wiring CAL corresponds to the wiring 1005.
  • the transistor 300 in FIG. 18 corresponds to the transistor provided in the peripheral circuit 1411 of the memory device 1400 illustrated in FIG.
  • the memory cell MC is not limited to the memory cell 1471, and the circuit configuration can be changed.
  • the memory cell MC may have a structure in which the back gate of the transistor M1 is connected to the wiring WOL instead of the wiring BGL as in the memory cell 1472 illustrated in FIG.
  • the memory cell MC may be a memory cell including a single-gate transistor, that is, a transistor M1 having no back gate, like the memory cell 1473 illustrated in FIG.
  • the transistor 200 can be used as the transistor M1
  • the capacitor 100 can be used as the capacitor CA.
  • an OS transistor as the transistor M1
  • the leakage current of the transistor M1 can be very low. That is, since the written data can be held for a long time by the transistor M1, the frequency of refreshing the memory cells can be reduced. Also, the refresh operation of the memory cell can be made unnecessary.
  • leakage current is extremely low, multi-value data or analog data can be held in the memory cell 1471, the memory cell 1472, and the memory cell 1473.
  • the bit line can be shortened. As a result, the bit line capacitance is reduced, and the storage capacity of the memory cell can be reduced.
  • FIGS. 25D to 25H show circuit configuration examples of a gain cell type memory cell having two transistors and one capacitor.
  • a memory cell 1474 illustrated in FIG. 25D includes a transistor M2, a transistor M3, and a capacitor CB.
  • the transistor M2 includes a front gate (sometimes simply referred to as a gate) and a back gate.
  • NOSRAM Nonvolatile Oxide Semiconductor RAM
  • the first terminal of the transistor M2 is connected to the first terminal of the capacitor CB, the second terminal of the transistor M2 is connected to the wiring WBL, the gate of the transistor M2 is connected to the wiring WOL, and the back gate of the transistor M2 Is connected to the wiring BGL.
  • a second terminal of the capacitor CB is connected to the wiring CAL.
  • the first terminal of the transistor M3 is connected to the wiring RBL, the second terminal of the transistor M3 is connected to the wiring SL, and the gate of the transistor M3 is connected to the first terminal of the capacitor CB.
  • the wiring WBL functions as a write bit line
  • the wiring RBL functions as a read bit line
  • the wiring WOL functions as a word line.
  • the wiring CAL functions as a wiring for applying a predetermined potential to the second terminal of the capacitor CB. It is preferable to apply a low-level potential to the wiring CAL during data writing, during data holding, and during data reading.
  • the wiring BGL functions as a wiring for applying a potential to the back gate of the transistor M2. By applying an arbitrary potential to the wiring BGL, the threshold voltage of the transistor M2 can be increased or decreased.
  • the memory cell 1474 illustrated in FIG. 25D corresponds to the memory device illustrated in FIG. That is, the transistor M2 is the transistor 200, the capacitor CB is the capacitor 100, the transistor M3 is the transistor 300, the wiring WBL is the wiring 2003, the wiring WOL is the wiring 2004, the wiring BGL is the wiring 2006, and the wiring CAL is the wiring CAL.
  • the wiring RBL corresponds to the wiring 2002, and the wiring SL corresponds to the wiring 2001.
  • the memory cell MC is not limited to the memory cell 1474, and the configuration of the circuit can be changed as appropriate.
  • the memory cell MC may have a structure in which the back gate of the transistor M2 is connected to the wiring WOL instead of the wiring BGL as in the memory cell 1475 illustrated in FIG.
  • the memory cell MC may be a single-gate transistor, that is, a memory cell including a transistor M2 having no back gate, as in the memory cell 1476 illustrated in FIG.
  • the memory cell MC may have a structure in which the wiring WBL and the wiring RBL are combined into one wiring BIL as in the memory cell 1477 illustrated in FIG.
  • the transistor 200 can be used as the transistor M2
  • the transistor 300 can be used as the transistor M3
  • the capacitor 100 can be used as the capacitor CB.
  • an OS transistor as the transistor M2
  • the leakage current of the transistor M2 can be very low.
  • the written data can be held for a long time by the transistor M2, so that the frequency of refreshing the memory cell can be reduced.
  • the refresh operation of the memory cell can be made unnecessary.
  • the leakage current is very low, multi-value data or analog data can be held in the memory cell 1474. The same applies to the memory cells 1475 to 1477.
  • the transistor M3 may be a transistor having silicon in a channel formation region (hereinafter sometimes referred to as a Si transistor).
  • the conductivity type of the Si transistor may be an n-channel type or a p-channel type.
  • the Si transistor may have higher field effect mobility than the OS transistor. Therefore, a Si transistor may be used as the transistor M3 functioning as a reading transistor. Further, by using a Si transistor as the transistor M3, the transistor M2 can be provided over the transistor M3, so that the area occupied by the memory cells can be reduced and the storage device can be highly integrated.
  • the transistor M3 may be an OS transistor.
  • OS transistors are used as the transistors M2 and M3, the memory cell array 1470 can be configured using only n-type transistors.
  • FIG. 25H shows an example of a gain cell type memory cell having three transistors and one capacitor.
  • a memory cell 1478 illustrated in FIG. 25H includes transistors M4 to M6 and a capacitor CC.
  • the capacitor element CC is provided as appropriate.
  • the memory cell 1478 is electrically connected to wirings BIL, RWL, WWL, BGL, and GNDL.
  • the wiring GNDL is a wiring that applies a low level potential. Note that the memory cell 1478 may be electrically connected to the wirings RBL and WBL instead of the wiring BIL.
  • the transistor M4 is an OS transistor having a back gate, and the back gate is electrically connected to the wiring BGL. Note that the back gate and the gate of the transistor M4 may be electrically connected to each other. Alternatively, the transistor M4 may not have a back gate.
  • the transistors M5 and M6 may be n-channel Si transistors or p-channel Si transistors, respectively.
  • the transistors M4 to M6 may be OS transistors.
  • the memory cell array 1470 can be configured using only n-type transistors.
  • the transistor 200 can be used as the transistor M4, the transistor 300 can be used as the transistors M5 and M6, and the capacitor 100 can be used as the capacitor CC.
  • the leakage current of the transistor M4 can be very low.
  • peripheral circuit 1411 the memory cell array 1470, and the like described in this embodiment are not limited to the above.
  • the arrangement or function of these circuits, wirings connected to the circuits, circuit elements, and the like may be changed, deleted, or added as necessary.
  • FIG. 4 An example of a chip 1200 on which the semiconductor device of the present invention is mounted is shown with reference to FIG.
  • a plurality of circuits (systems) are mounted on the chip 1200.
  • SoC system on chip
  • a chip 1200 includes a CPU 1211, a GPU 1212, one or more analog arithmetic units 1213, one or more memory controllers 1214, one or more interfaces 1215, one or more network circuits 1216, and the like.
  • the chip 1200 is provided with a bump (not shown), and is connected to a first surface of a printed circuit board (PCB) 1201 as shown in FIG.
  • a plurality of bumps 1202 are provided on the back surface of the first surface of the PCB 1201 and connected to the motherboard 1203.
  • the motherboard 1203 may be provided with storage devices such as a DRAM 1221 and a flash memory 1222.
  • storage devices such as a DRAM 1221 and a flash memory 1222.
  • the DOSRAM described in the above embodiment can be used as the DRAM 1221.
  • the NOSRAM described in the above embodiment can be used for the flash memory 1222.
  • the CPU 1211 preferably has a plurality of CPU cores.
  • the GPU 1212 preferably has a plurality of GPU cores. Further, each of the CPU 1211 and the GPU 1212 may have a memory for temporarily storing data. Alternatively, a memory common to the CPU 1211 and the GPU 1212 may be provided in the chip 1200. As the memory, the above-described NOSRAM or DOSRAM can be used.
  • the GPU 1212 is suitable for parallel calculation of a large number of data, and can be used for image processing and product-sum operation. By providing the GPU 1212 with an image processing circuit using the oxide semiconductor of the present invention or a product-sum operation circuit, image processing and product-sum operation can be executed with low power consumption.
  • the wiring between the CPU 1211 and the GPU 1212 can be shortened, data transfer from the CPU 1211 to the GPU 1212, data transfer between the memories of the CPU 1211 and the GPU 1212, After the calculation in the GPU 1212, the calculation result can be transferred from the GPU 1212 to the CPU 1211 at high speed.
  • the analog operation unit 1213 has one or both of an A / D (analog / digital) conversion circuit and a D / A (digital / analog) conversion circuit. Further, the product-sum operation circuit may be provided in the analog operation unit 1213.
  • the memory controller 1214 has a circuit that functions as a controller for the DRAM 1221 and a circuit that functions as an interface for the flash memory 1222.
  • the interface 1215 has an interface circuit with external devices such as a display device, a speaker, a microphone, a camera, and a controller.
  • the controller includes a mouse, a keyboard, a game controller, and the like.
  • USB Universal Serial Bus
  • HDMI registered trademark
  • High-Definition Multimedia Interface or the like can be used.
  • the network circuit 1216 has a network circuit such as a LAN (Local Area Network).
  • a network security circuit may be included.
  • the above circuit (system) can be formed on the chip 1200 by the same manufacturing process. Therefore, even if the number of circuits required for the chip 1200 increases, it is not necessary to increase the manufacturing process, and the chip 1200 can be manufactured at low cost.
  • the PCB 1201 provided with the chip 1200 having the GPU 1212, the DRAM 1221, and the motherboard 1203 provided with the flash memory 1222 can be referred to as a GPU module 1204.
  • the GPU module 1204 includes the chip 1200 using the SoC technology, the size of the GPU module 1204 can be reduced. In addition, since it is excellent in image processing, it is preferably used for portable electronic devices such as smartphones, tablet terminals, laptop PCs, and portable (carry-out) game machines.
  • a product-sum operation circuit using the GPU 1212 allows a deep neural network (DNN), a convolutional neural network (CNN), a recursive neural network (RNN), a self-encoder, a deep Boltzmann machine (DBM), a deep belief network (
  • DNN deep neural network
  • CNN convolutional neural network
  • RNN recursive neural network
  • DBM deep Boltzmann machine
  • the chip 1200 can be used as an AI chip or the GPU module 1204 can be used as an AI system module.
  • the semiconductor device described in the above embodiment is, for example, a storage device of various electronic devices (for example, an information terminal, a computer, a smartphone, an electronic book terminal, a digital camera (including a video camera), a recording / playback device, a navigation system, and the like).
  • the computer includes a tablet computer, a notebook computer, a desktop computer, and a large computer such as a server system.
  • the semiconductor device described in any of the above embodiments is applied to various types of removable storage devices such as a memory card (for example, an SD card), a USB memory, and an SSD (solid state drive).
  • FIG. 27 schematically shows some configuration examples of the removable storage device.
  • the semiconductor device described in any of the above embodiments is processed into a packaged memory chip and used for various storage devices and removable memories.
  • FIG. 27A is a schematic diagram of a USB memory.
  • the USB memory 1100 includes a housing 1101, a cap 1102, a USB connector 1103, and a substrate 1104.
  • the substrate 1104 is housed in the housing 1101.
  • a memory chip 1105 and a controller chip 1106 are attached to the substrate 1104.
  • the semiconductor device described in any of the above embodiments can be incorporated in the memory chip 1105 or the like of the substrate 1104.
  • FIG. 27 (B) is a schematic diagram of the appearance of the SD card
  • FIG. 27 (C) is a schematic diagram of the internal structure of the SD card.
  • the SD card 1110 includes a housing 1111, a connector 1112, and a substrate 1113.
  • the substrate 1113 is housed in the housing 1111.
  • a memory chip 1114 and a controller chip 1115 are attached to the substrate 1113.
  • a wireless chip having a wireless communication function may be provided on the substrate 1113.
  • data can be read from and written to the memory chip 1114 by wireless communication between the host device and the SD card 1110.
  • the semiconductor device described in any of the above embodiments can be incorporated in the memory chip 1114 of the substrate 1113 or the like.
  • FIG. 27D is a schematic diagram of the external appearance of the SSD
  • FIG. 27E is a schematic diagram of the internal structure of the SSD.
  • the SSD 1150 includes a housing 1151, a connector 1152, and a substrate 1153.
  • the substrate 1153 is housed in the housing 1151.
  • a memory chip 1154, a memory chip 1155, and a controller chip 1156 are attached to the substrate 1153.
  • the memory chip 1155 is a work memory of the controller chip 1156.
  • a DOSRAM chip may be used.
  • the semiconductor device described in any of the above embodiments can be incorporated in the memory chip 1154 or the like of the substrate 1153.
  • the semiconductor device can be used for a processor such as a CPU or a GPU, or a chip.
  • FIG. 28 illustrates a specific example of an electronic device including a processor such as a CPU or a GPU or a chip according to one embodiment of the present invention.
  • the GPU or the chip according to one embodiment of the present invention can be mounted on various electronic devices.
  • electronic devices include relatively large screens such as monitors for television devices, desktop or notebook information terminals, digital signage (digital signage), large game machines such as pachinko machines, and the like.
  • electronic devices including digital cameras, digital cameras, digital video cameras, digital photo frames, electronic book readers, mobile phones, portable game machines, portable information terminals, sound reproduction devices, and the like.
  • artificial intelligence can be mounted on the electronic device.
  • the electronic device of one embodiment of the present invention may have an antenna. By receiving a signal with an antenna, video, information, and the like can be displayed on the display unit.
  • the antenna may be used for non-contact power transmission.
  • the electronic device of one embodiment of the present invention includes a sensor (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, current, It may have a function of measuring voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared).
  • the electronic device of one embodiment of the present invention can have various functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for executing various software (programs), and wireless communication A function, a function of reading a program or data recorded on a recording medium, and the like can be provided.
  • FIG. 28 illustrates an example of an electronic device.
  • FIG. 28A illustrates a mobile phone (smart phone) which is a kind of information terminal.
  • the information terminal 5100 includes a housing 5101 and a display portion 5102. As an input interface, a touch panel is provided in the display portion 5102 and buttons are provided in the housing 5101.
  • the information terminal 5100 can execute an application using artificial intelligence by applying the chip of one embodiment of the present invention.
  • an application using artificial intelligence for example, an application for recognizing a conversation and displaying the content of the conversation on the display unit 5102, a character or a figure input by the user on the touch panel provided in the display unit 5102, Examples include an application displayed on the display unit 5102 and an application for performing biometric authentication such as a fingerprint or a voiceprint.
  • FIG. 28B shows a notebook information terminal 5200.
  • the notebook information terminal 5200 includes an information terminal main body 5201, a display portion 5202, and a keyboard 5203.
  • the notebook information terminal 5200 can execute an application using artificial intelligence by applying the chip of one embodiment of the present invention, similarly to the information terminal 5100 described above.
  • Examples of the application using artificial intelligence include design support software, sentence correction software, menu automatic generation software, and the like. Further, by using the notebook information terminal 5200, new artificial intelligence can be developed.
  • a smartphone and a notebook information terminal are illustrated as examples of electronic devices in FIGS. 28A and 28B, respectively, but an information terminal other than the smartphone and the notebook information terminal is applied. be able to.
  • Examples of information terminals other than smartphones and notebook information terminals include PDAs (Personal Digital Assistants), desktop information terminals, and workstations.
  • FIG. 28C illustrates a portable game machine 5300 which is an example of a game machine.
  • a portable game machine 5300 includes a housing 5301, a housing 5302, a housing 5303, a display portion 5304, a connection portion 5305, operation keys 5306, and the like.
  • the housing 5302 and the housing 5303 can be detached from the housing 5301.
  • the connection portion 5305 provided in the housing 5301 to another housing (not shown)
  • the video output to the display portion 5304 can be output to another video equipment (not shown). it can.
  • the housing 5302 and the housing 5303 can each function as an operation unit. Thereby, a plurality of players can play a game simultaneously.
  • the chip described in any of the above embodiments can be incorporated in the housing 5301, the housing 5302, and a chip provided on a substrate of the housing 5303 or the like.
  • FIG. 28D illustrates a stationary game machine 5400 which is an example of a game machine.
  • a controller 5402 is connected to the stationary game machine 5400 wirelessly or by wire.
  • the portable game machine 5300 having artificial intelligence can be realized.
  • expressions such as the progress of a game, the behavior of a creature appearing in the game, and the phenomenon that occurs in the game are determined by the program of the game, but by applying artificial intelligence to the portable game machine 5300
  • Expressions that are not limited to game programs are possible. For example, it is possible to express the content that the player asks, the progress of the game, the timing of the occurrence of an event in the game, the behavior of a person appearing on the game, etc. without being limited to the game program. .
  • a game player can be formed artificially by artificial intelligence. Therefore, even if one player is made a game player using artificial intelligence, Can play games.
  • 28C and 28D illustrate a portable game machine and a stationary game machine as examples of game machines, a game machine to which the GPU or the chip of one embodiment of the present invention is applied. It is not limited to. Examples of the game machine to which the GPU or the chip of one embodiment of the present invention is applied include an arcade game machine installed in an entertainment facility (game center, amusement park, etc.), a pitching machine for batting practice installed in a sports facility, and the like. Is mentioned.
  • the GPU or the chip of one embodiment of the present invention can be applied to a large computer.
  • FIG. 28E illustrates a supercomputer 5500, which is an example of a large computer.
  • FIG. 28F illustrates a rack-mounted computer 5502 included in the supercomputer 5500.
  • the super computer 5500 includes a rack 5501 and a plurality of rack mount computers 5502.
  • a plurality of computers 5502 are stored in a rack 5501.
  • the computer 5502 is provided with a plurality of substrates 5504, and the GPU or the chip described in the above embodiment can be mounted on the substrates.
  • the supercomputer 5500 is a large computer mainly used for scientific and technical calculations. In science and technology calculations, it is necessary to process a large number of operations at high speed, so that power consumption is high and chip heat is large. By applying the GPU or the chip of one embodiment of the present invention to the supercomputer 5500, a supercomputer with low power consumption can be realized. In addition, since heat generation from the circuit can be reduced with low power consumption, the influence of the heat generation on the circuit itself, peripheral circuits, and modules can be reduced.
  • FIGS. 28E and 28F illustrate a supercomputer as an example of a large computer
  • a large computer to which a GPU or a chip of one embodiment of the present invention is applied is not limited to this.
  • Examples of a large computer to which the GPU or the chip of one embodiment of the present invention is applied include a computer (server) that provides a service, a large general-purpose computer (mainframe), and the like.
  • the GPU or the chip of one embodiment of the present invention can be applied to an automobile that is a moving body and the vicinity of a driver's seat of the automobile.
  • FIG. 28 (G) is a view showing the periphery of the windshield in the interior of an automobile which is an example of a moving object.
  • FIG. 28G illustrates a display panel 5704 attached to a pillar in addition to the display panel 5701, the display panel 5702, and the display panel 5703 attached to the dashboard.
  • Display panels 5701 to 5703 can provide various information by displaying speedometers, tachometers, travel distances, fuel gauges, gear states, air conditioner settings, and the like.
  • the display items, layout, and the like displayed on the display panel can be changed as appropriate according to the user's preference, and the design can be improved.
  • the display panels 5701 to 5703 can also be used as lighting devices.
  • the display panel 5704 On the display panel 5704, an image from an imaging device (not shown) provided in the automobile is displayed, so that the view (dead angle) blocked by the pillar can be complemented. That is, by displaying an image from an imaging device provided outside the automobile, the blind spot can be compensated for and safety can be improved. Also, by displaying a video that complements the invisible part, it is possible to confirm the safety more naturally and without a sense of incongruity.
  • the display panel 5704 can also be used as a lighting device.
  • the GPU or chip of one embodiment of the present invention can be applied as a component of artificial intelligence, for example, the chip can be used in an automatic driving system of an automobile. Moreover, the chip can be used in a system for performing road guidance, risk prediction, and the like.
  • the display panels 5701 to 5704 may be configured to display information such as road guidance and danger prediction.
  • the automobile is described as an example of the moving body, but the moving body is not limited to the automobile.
  • the moving object include a train, a monorail, a ship, and a flying object (helicopter, unmanned aerial vehicle (drone), airplane, rocket).
  • the chip of one embodiment of the present invention is applied to these moving objects.
  • a system using artificial intelligence can be provided.
  • FIG. 28H illustrates an electric refrigerator-freezer 5800 that is an example of an electrical appliance.
  • An electric refrigerator-freezer 5800 includes a housing 5801, a refrigerator compartment door 5802, a refrigerator compartment door 5803, and the like.
  • an electric refrigerator-freezer 5800 having artificial intelligence can be realized.
  • the electric refrigerator-freezer 5800 is stored in the electric refrigerator-freezer 5800, a function for automatically generating menus based on the ingredients stored in the electric refrigerator-freezer 5800, the expiration date of the ingredients, and the like. It can have a function of automatically adjusting the temperature to the food material.
  • an electric refrigerator-freezer has been described as an example of an electrical appliance
  • other electrical appliances include, for example, a vacuum cleaner, a microwave oven, a microwave oven, a rice cooker, a water heater, an IH cooker, a water server, an air conditioner including an air conditioner, Examples include washing machines, dryers, and audiovisual equipment.
  • the electronic device described in this embodiment the function of the electronic device, the application example of artificial intelligence, the effect, and the like can be combined with the description of other electronic devices as appropriate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

要約書 微細化または高集積化が可能な半導体装置を提供する。 第１の導電体および第２の導電体と、 第１の絶縁体乃至第３の絶縁体と、 第１の酸化物乃至第３の酸 化物と、 を有し、 第１の絶縁体の上面から露出して第１の導電体が配置され、 第１の絶縁体および第 １の導電体の上に、 第１の酸化物が配置され、 第１の酸化物に、 第１の導電体に達する第１の開口が 設けられ、第１の酸化物上に、第２の酸化物が配置され、第２の酸化物は、第１の領域、第２の領域、 および第１の領域と第２の間に位置する第３の領域を有し、第１の領域および第２の領域の抵抗は、 第３の領域の抵抗より低く、 第２の酸化物の第２の領域は、 第１の開口を介して、 第１の導電体の上 面に接し、第２の酸化物上に第３の酸化物が配置され、第３の酸化物上に第２の絶縁体が配置され、 第２の絶縁体上に第２の導電体が配置され、 第１の領域および第２の領域を覆い、 第１の絶縁体の上 面に接して、第３の絶縁体が配置される。

Description

半導体装置
　本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
　ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
　また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
　また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている（特許文献２参照）。
　また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２−２５７１８７号公報 特開２０１１−１５１３８３号公報
　本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
　本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、データの書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、第１および第２の導電体と、第１乃至第３の絶縁体と、第１乃至第３の酸化物と、を有し、第１の絶縁体の上面から露出して第１の導電体が配置され、第１の絶縁体および第１の導電体の上に、第１の酸化物が配置され、第１の酸化物に、第１の導電体に達する第１の開口が設けられ、第１の酸化物の上に、第２の酸化物が配置され、第２の酸化物は、第１の領域、第２の領域、および第１の領域と第２の間に位置する第３の領域を有し、第１の領域および第２の領域の抵抗は、第３の領域の抵抗より低く、第２の酸化物の第２の領域は、第１の開口を介して、第１の導電体の上面に接し、第２の酸化物上に、少なくとも一部が第３の領域と重なるように、第３の酸化物が配置され、第３の酸化物上に、第２の絶縁体が配置され、第２の絶縁体上に、第２の導電体が配置され、第１の領域および第２の領域を覆い、第１の絶縁体の上面に接して、第３の絶縁体が配置される、半導体装置である。
　また、本発明の他の一態様は、第１および第２の導電体と、第１乃至第３の絶縁体と、第１乃至第３の酸化物と、を有し、第１の絶縁体の上に、第１の酸化物が配置され、第１の酸化物の上面から露出して第１の導電体が配置され、第１の酸化物の上に、第２の酸化物が配置され、第２の酸化物は、第１の領域、第２の領域、および第１の領域と第２の間に位置する第３の領域を有し、第１の領域および第２の領域の抵抗は、第３の領域の抵抗より低く、第２の酸化物の第２の領域は、第１の導電体の上面に接し、第２の酸化物上に、少なくとも一部が第３の領域と重なるように、第３の酸化物が配置され、第３の酸化物上に、第２の絶縁体が配置され、第２の絶縁体上に、第２の導電体が配置され、第１の領域および第２の領域を覆い、第１の絶縁体の上面に接して、第３の絶縁体が配置される、導体装置である。
　また、本発明の他の一態様は、第１および第２の導電体と、第１乃至第３の絶縁体と、第１乃至第３の酸化物と、を有し、第１の絶縁体の上面から露出して第１の導電体が配置され、第１の絶縁体および第１の導電体の上に、第１の酸化物が配置され、第１の酸化物の上に、第２の酸化物が配置され、第１の酸化物および第２の酸化物は、第１の領域、第２の領域、および第１の領域と第２の間に位置する第３の領域を有し、第１の領域および第２の領域の抵抗は、第３の領域の抵抗より低く、第１の酸化物の第２の領域は、第１の導電体の上面に接し、第２の酸化物上に、少なくとも一部が第３の領域と重なるように、第３の酸化物が配置され、第３の酸化物上に、第２の絶縁体が配置され、第２の絶縁体上に、第２の導電体が配置され、第１の領域および第２の領域を覆い、第１の絶縁体の上面に接して、第３の絶縁体が配置される、導体装置である。
　また、上記において、第１の領域、および第２の領域は、リン、およびホウ素の一方を含む、ことが好ましい。また、上記において、第１の領域、および第２の領域は、第３の領域よりも、酸素欠損を多く有してもよい。
　また、上記において、さらに、第３の絶縁体の上に配置された、第４の絶縁体と、第４の絶縁体の上面、第３の酸化物の上面、第２の絶縁体の上面、および第２の導電体の上面に接して配置された第５の絶縁体と、を有し、第３の酸化物、第２の絶縁体、および第２の導電体は、第１の領域と第２の領域の間に配置される、ことが好ましい。また、上記において、さらに、第１の絶縁体の下に、第２の導電体と少なくとも一部が重なるように配置された、第３の導電体と、を有する、ことが好ましい。また、上記において、さらに、第３の絶縁体と、第４の絶縁体と、の間に配置された、第６の絶縁体と、を有する、ことが好ましい。また、上記において、第１の酸化物、および第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、ことが好ましい。
　また、上記において、第１の導電体の下に容量素子が設けられ、容量素子の一方の電極は、第１の導電体と電気的に接続されてもよい。また、上記において、容量素子の下に、シリコン基板に形成されたトランジスタが設けられてもよい。
　本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
　または、本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。または、本発明の一態様により、データの書き込み速度が速い半導体装置を提供することができる。または、本発明の一態様により、設計自由度が高い半導体装置を提供することができる。または、本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１（Ａ）乃至図１（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。 図２は本発明の一態様に係る半導体装置の断面図である。 図３（Ａ）乃至図３（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図４（Ａ）乃至図４（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図５（Ａ）乃至図５（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図６（Ａ）乃至図６（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図７（Ａ）乃至図７（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図８（Ａ）乃至図８（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図９（Ａ）乃至図９（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図１０（Ａ）乃至図１０（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図１１（Ａ）乃至図１１（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図１２（Ａ）乃至図１２（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図１３（Ａ）乃至図１３（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。 図１４（Ａ）乃至図１４（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。 図１５（Ａ）乃至図１５（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。 図１６（Ａ）乃至図１６（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。 図１７（Ａ）乃至図１７（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。 図１８は本発明の一態様に係る記憶装置の構成を示す断面図である。 図１９は本発明の一態様に係る記憶装置の構成を示す断面図である。 図２０は本発明の一態様に係る記憶装置の構成を示す断面図である。 図２１は本発明の一態様に係る記憶装置の構成を示す断面図である。 図２２は本発明の一態様に係る記憶装置の構成を示す断面図である。 図２３は本発明の一態様に係る記憶装置の構成を示す断面図である。 図２４（Ａ）、図２４（Ｂ）は本発明の一態様に係る記憶装置の構成例を示すブロック図および斜視図である。 図２５（Ａ）乃至図２５（Ｈ）は本発明の一態様に係る記憶装置の構成例を示す回路図である。 図２６（Ａ）、図２６（Ｂ）は本発明の一態様に係る半導体装置の模式図および斜視図である。 図２７（Ａ）乃至図２７（Ｅ）は本発明の一態様に係る記憶装置の模式図である。 図２８（Ａ）乃至図２８（Ｈ）は本発明の一態様に係る電子機器を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
　また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
　ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
　なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
　このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
　本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
　なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
　なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
　また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
　また、本明細書等において、「平行」とは、二つの直線が−１０度以上１０度以下の角度で配置されている状態をいう。したがって、−５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
　なお、本明細書において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ　ＦＥＴあるいはＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、または１２５℃において１×１０−１６Ａ以下であることをいう。
（実施の形態１）
　以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
＜半導体装置の構成例＞
　図１（Ａ）、図１（Ｂ）、図１（Ｃ）、および図１（Ｄ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。
　図１（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図１（Ｂ）、図１（Ｃ）、および図１（Ｄ）は、当該半導体装置の断面図である。ここで、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１（Ｄ）は、図１（Ａ）にＡ５−Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ２００のソース領域またはドレイン領域におけるチャネル幅方向の断面図でもある。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　本発明の一態様の半導体装置は、基板（図示せず。）上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２７４と、絶縁体２７４上の絶縁体２８１と、を有する。絶縁体２１４、絶縁体２８０、絶縁体２８２、絶縁体２７４、および絶縁体２８１は層間膜として機能する。また、トランジスタ２００の下に埋め込まれるように、導電体２４７が設けられる。導電体２４７は、トランジスタ２００と電気的に接続し、プラグとして機能する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０が設けられる。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１が設けられる。
　また、絶縁体２５６、絶縁体２５８、絶縁体２８０、絶縁体２８２、絶縁体２７４、および絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられ、その側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられている。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
［トランジスタ２００］
　図１に示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、酸化物２３０ｃ上の絶縁体２５０と、絶縁体２５０上に位置し、酸化物２３０ｃと重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、絶縁体２２４の上面の一部、酸化物２３０ａの側面、酸化物２３０ｂの側面、および酸化物２３０ｂの上面と接する絶縁体２５６と、絶縁体２５６の上面と接する絶縁体２５８と、を有する。導電体２６０は、導電体２６０ａおよび導電体２６０ｂを有し、導電体２６０ｂの底面および側面を包むように導電体２６０ａが配置される。なお、図１（Ｂ）に示すように、導電体２６０の上面は、酸化物２３０ｃの上面、絶縁体２５０の上面、および絶縁体２８０の上面と略一致して配置される。また、絶縁体２８２は、導電体２６０、酸化物２３０ｃ、絶縁体２５０、および絶縁体２８０のそれぞれの上面と接する。
　ここで、酸化物２３０ｂは、互いに離隔して配置された、領域２４９ａおよび領域２４９ｂを有する。領域２４９ａおよび領域２４９ｂの抵抗は、領域２４９ａと領域２４９ｂの間に位置する領域の抵抗より低い。領域２４９ａはトランジスタ２００のソース領域およびドレイン領域の一方として機能し、領域２４９ｂはトランジスタ２００のソース領域およびドレイン領域の他方として機能する。また、酸化物２３０ｃは、少なくとも一部が、領域２４９ａと領域２４９ｂの間の領域と重なるように配置される。なお、以下において、領域２４９ａと領域２４９ｂをまとめて領域２４９という場合がある。
　また、絶縁体２２４の上面から露出して導電体２４７が配置される。例えば、絶縁体２１４、絶縁体２１６、絶縁体２２２、および絶縁体２２４に形成された開口に埋め込まれるように、導電体２４７を配置すればよい。導電体２４７の上面の少なくとも一部は、絶縁体２２４から露出しており、導電体２４７の上面と絶縁体２２４の上面が略一致することが好ましい。
　ここで、導電体２４７は、絶縁体２１４より下層に設けられた、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、およびダイオードなどの回路素子、配線、電極、または、端子と、トランジスタ２００を電気的に接続するためのプラグとして機能する。例えば、導電体２４７は、絶縁体２１４より下層に設けられた容量素子の電極の一方と電気的に接続する構成にすればよい。また、例えば、導電体２４７は、絶縁体２１４より下層に設けられたトランジスタのゲートと電気的に接続する構成にすればよい。
　酸化物２３０ａには、導電体２４７の少なくとも一部を露出する開口２４８が形成されている。酸化物２３０ｂは、領域２４９ｂにおいて、開口２４８を介して導電体２４７の上面の少なくとも一部と接する。このように、酸化物２３０ｂの領域２４９ｂと導電体２４７を接続することで、トランジスタ２００のソースまたはドレインと導電体２４７の間の電気抵抗を低減することができる。
　このような構成にすることで、トランジスタ２００を含む半導体装置の、周波数特性を向上し、電気特性を良好にすることができる。
　また、導電体２４７に電気的に接続する、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、およびダイオードなどの回路素子、配線、電極、または、端子は、少なくとも一部が、酸化物２３０と重畳することが好ましい。これにより、トランジスタ２００、上記回路素子、配線、電極、または、端子の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。
　また、図１（Ａ）（Ｂ）においては、領域２４９ｂの下に導電体２４７を設ける構成にしたが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、領域２４９ａの下に導電体２４７を設ける構成にしてもよいし、領域２４９ａと領域２４９ｂの両方の下に導電体２４７を設ける構成にしてもよい。
　また、絶縁体２２２、絶縁体２５８、および絶縁体２８２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２、絶縁体２５８、および絶縁体２８２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５８、および絶縁体２８２は、それぞれ絶縁体２２４よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、絶縁体２５８、および絶縁体２８２は、それぞれ絶縁体２５０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、絶縁体２５８、および絶縁体２８２は、それぞれ絶縁体２８０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。
　また、酸化物２３０は、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。
　なお、トランジスタ２００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、酸化物２３０が、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層の積層構造を有する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０は、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃがそれぞれ２層以上の積層構造を有していてもよい。また、トランジスタ２００では、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。
　ここで、導電体２６０は、トランジスタのゲート電極として機能し、領域２４９ａおよび領域２４９ｂは、それぞれソース領域またはドレイン領域として機能する。トランジスタ２００において、ゲート電極として機能する導電体２６０が、絶縁体２８０などに形成される開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、領域２４９ａと領域２４９ｂの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
　また、トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
　チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
　例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
　ここで、酸化物２３０は、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで、キャリア密度が増大し、低抵抗化する場合がある。このような元素としては、代表的にはホウ素やリンが挙げられる。また、ホウ素やリン以外にも、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いることができる。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、酸化物２３０は、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でも、添加される元素は、ホウ素、及びリンが好ましい。ホウ素およびリンの添加には、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。上記元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
　特に、酸化物２３０中に添加する元素として、酸化物を形成しやすい元素を用いることが好ましい。このような元素としては、代表的にはホウ素、リン、アルミニウム、マグネシウム等がある。酸化物２３０中に添加された当該元素は、酸化物２３０中の酸素を奪って酸化物を形成しうる。その結果、酸化物２３０中には多くの酸素欠損が生じる。当該酸素欠損と、酸化物２３０中の水素とが結合することでキャリアが生じ、極めて低抵抗な領域となる。さらに、酸化物２３０中に添加された元素は安定な酸化物の状態で酸化物２３０中に存在するため、その後の工程で高い温度を要する処理が行われたとしても、酸化物２３０から脱離しにくい。すなわち、酸化物２３０に添加する元素として、酸化物を形成しやすい元素を用いることで、酸化物２３０中に高温のプロセスを経ても高抵抗化しにくい領域を形成できる。
　ここで、図１（Ｂ）におけるチャネル形成領域近傍の拡大図を図２に示す。図２に示すように、酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２４９（領域２４９ａ、および領域２４９ｂ）と、を有する。また、図２において酸化物２３０ｃとして、酸化物２３０ｃ１、および酸化物２３０ｃ２を含む積層構造を有する例を示しているが、本実施の形態はこれに限らない。酸化物２３０ｃは、単層構造でも、３層以上の積層構造を有していてもよい。
　領域２４９は、酸化物２３０ｂに上記の元素が添加されて形成された領域である。図１（Ｂ）および図２に示すように、領域２４９ａおよび領域２４９ｂは、導電体２６０を挟んで対向して形成されており、上面が酸化物２３０ｃと接することが好ましい。上面視において、領域２４９ａおよび領域２４９ｂの導電体２６０側の側面は、導電体２６０の側面と一致する、または、領域２４９ａおよび領域２４９ｂの少なくとも一部が導電体２６０と重畳することが好ましい。ここで、領域２４９の上記元素の濃度は、酸化物２３０の領域２４９が形成されていない領域よりも高いことが好ましい。また、領域２４９に含まれる酸素欠損の量は、酸化物２３０の領域２４９が形成されていない領域の酸素欠損の量よりも高いことが好ましい。これにより、領域２４９は、酸化物２３０の領域２４９が形成されていない領域と比較して、キャリア密度が大きく、抵抗が低くなる。
　図２に示すように、酸化物２３０において、導電体２６０と重畳し、領域２４９ａおよび領域２４９ｂに挟まれる領域を領域２３４とする。ここで、領域２４９は、領域２３４と比較して、キャリア密度が高く、低抵抗な領域である。よって、領域２３４はトランジスタ２００のチャネル形成領域として機能し、領域２４９はソース領域またはドレイン領域として機能する。
　酸化物２３０にソース領域またはドレイン領域として機能する領域２４９を形成することで、金属で形成されたソース電極およびドレイン電極を設けることなく、領域２４９にプラグとして機能する導電体２４０および導電体２４７を接続することができる。酸化物２３０に接して金属で形成されたソース電極およびドレイン電極を設けると、トランジスタ２００の作製工程または後工程において、高温の熱処理を行った場合、金属で形成されたソース電極およびドレイン電極が酸化し、トランジスタ２００のオン電流、Ｓ値、および周波数特性が劣化する場合がある。しかしながら、本実施の形態に示す半導体装置では、金属で形成されたソース電極およびドレイン電極を設ける必要がない。よって、トランジスタ２００の作製工程または後工程において、高温の熱処理を行っても、良好なオン電流、Ｓ値、および周波数特性を示す半導体装置を提供することができる。例えば、本実施の形態に示す半導体装置では、トランジスタ２００の作製後に、４５０℃以上８００℃以下、代表的には６００℃以上７５０℃以下の高温がかかるプロセスを行うことができる。
　さらに、詳細は後述するが、本実施の形態に示す作製方法を用いてトランジスタ２００を形成することで、導電体２６０を自己整合的に、領域２４９ａと領域２４９ｂの間に配置させることができる。よって、良好な電気特性を有する半導体装置を歩留まり良く製造することができる。
　また、半導体装置の作製方法について、詳細は後述するが、領域２４９は、上記元素をドーパントとして、絶縁体２５６を介して酸化物２３０に添加することで形成されることが好ましい。このとき、ドーパントは酸化物２３０だけでなく、絶縁体２５６にも添加される場合がある。
　酸化物２３０の領域２４９に添加されたドーパントは、酸化物２３０中の酸素と結合するため、領域２４９において、酸化物２３０には酸素欠損が生成される。ここで、酸化物２３０の領域２３４に含まれる水素は、領域２４９に拡散し、該酸素欠損に捕獲される。よって、水素拡散後の領域２３４は、酸化物２３０成膜直後の領域２３４の抵抗値と比較して高抵抗化すると考えられる。一方、酸化物２３０の領域２４９は、該酸素欠損が該水素を捕獲することで、成膜後の抵抗値と比較して低抵抗化すると考えられる。
　また、領域２４９と重畳する絶縁体２５６が酸素（あるいは後述する過剰酸素）を含む場合、該酸素が領域２４９に拡散すると、領域２４９において酸化物２３０が高抵抗化し、ソース領域、およびドレイン領域として十分機能しないことが懸念される。しかし、絶縁体２５６に該ドーパントが添加されることで、絶縁体２５６に含まれる酸素は該ドーパントに捕獲され、固定化される。よって、絶縁体２５６からの酸素の放出が抑制され、領域２４９において酸化物２３０の抵抗値は、成膜後の抵抗値より低い状態を維持することができる。
　以上のメカニズムにより、酸化物２３０において、領域２３４は、高い抵抗値を維持し、チャネル形成領域として機能し、領域２４９は、低い抵抗値を維持し、ソース領域、あるいはドレイン領域として機能することができると考えられる。
　なお、上記領域２４９で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域２４９において、均一である必要はない。例えば、領域２４９で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、酸化物２３０ｂと、絶縁体２５６または酸化物２３０ｃとの界面近傍において最高になり、酸化物２３０ａに近づくにしたがって濃度が低くなってもよい。ただし、領域２４９ｂは、導電体２４７と良好なコンタクトが形成されるように、低抵抗化されていることが好ましい。また、図２では、領域２４９が酸化物２３０ｂのみに形成されているが、本実施の形態はこれに限られない。例えば、酸化物２３０ｂだけでなく、領域２４９が酸化物２３０ａにも、形成されていてもよい。
　また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
　また、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、チャネルが形成される領域２３４中の酸素欠損はできる限り低減されていることが好ましい。
　トランジスタのノーマリーオン化を抑制するには、酸化物２３０と近接する絶縁体２５０が、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含むことが好ましい。絶縁体２５０が有する酸素は、酸化物２３０へと拡散し、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
　つまり、絶縁体２５０が有する酸素が、酸化物２３０の領域２３４へと拡散することで、酸化物２３０の領域２３４における酸素欠損を低減することができる。また、絶縁体２８０が有する酸素が、酸化物２３０ｃを介して酸化物２３０の領域２３４へと拡散することで、酸化物２３０の領域２３４における酸素欠損を低減することができる。このとき、図２に示すように、酸化物２３０ｃを酸化物２３０ｃ１、および酸化物２３０ｃ２を含む積層構造として、絶縁体２８０に含まれる酸素を、酸化物２３０ｃ１を介して酸化物２３０の領域２３４へと拡散する構成としてもよい。さらに、酸化物２３０ｃ２として、酸素が透過しにくい材料を用いることで、絶縁体２８０が有する酸素が、絶縁体２５０、あるいは導電体２６０に拡散することを抑制でき、絶縁体２８０の酸素を酸化物２３０の領域２３４へ効率よく供給することができる。
　ここで、絶縁体２５６が、酸化物２３０ｂの領域２４９ａおよび領域２４９ｂと、酸化物２３０ａの側面を覆い、絶縁体２２４の上面に接して、配置されることが好ましく、絶縁体２５６と絶縁体２８０の間に絶縁体２５８が配置されることが好ましい。絶縁体２８０は、絶縁体２５８によって、絶縁体２５６、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂと離隔される。このように、絶縁体２５８を設けることで、絶縁体２８０に含まれる酸素が酸化物２３０ａ、および酸化物２３０ｂの上面および側面から注入されるのを抑制することができる。
　以上のような構造とすることで、酸化物２３０への酸素の供給量を制御でき、信頼性が高く、ノーマリーオン化が抑制されたトランジスタが得られる。
　本発明の一態様であるトランジスタ２００は、図１（Ｂ）（Ｃ）に示すように、絶縁体２８２と、絶縁体２５０とが、直接接する構造となっている。このような構造とすることで、絶縁体２８０に含まれる酸素が、導電体２６０に吸収され難くなる。従って、絶縁体２８０に含まれる酸素は、酸化物２３０ｃを介して、酸化物２３０ａおよび酸化物２３０ｂへ効率よく注入することができるので、酸化物２３０ａ中および酸化物２３０ｂ中の酸素欠損を低減し、トランジスタ２００の電気特性および信頼性を向上させることができる。また、絶縁体２８０に含まれる水素などの不純物が絶縁体２５０へ混入することを抑えることができるので、トランジスタ２００の電気特性および信頼性への悪影響を抑制することができる。絶縁体２８２としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、または酸化ハフニウムを用いることができる。絶縁体２８２としては、特に窒化シリコンを用いると好適である。当該窒化シリコンは、外部から侵入しうる不純物（例えば、水素、水など）を好適にブロックすることができる。
　図１（Ｄ）は、図１（Ａ）にＡ５−Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ２００のソース領域またはドレイン領域のチャネル幅方向の断面図でもある。図１（Ｄ）に示すように、領域２４９ｂの上面、および領域２４９ｂの側面は、絶縁体２５６および絶縁体２５８で覆われる構造となっているので、領域２４９ｂの側面および領域２４９ｂの上面方向から領域２４９ｂへの水素や水などの不純物および酸素の拡散を抑制することができる。従って、領域２４９ｂの周囲からの領域２４９ｂへの酸素の拡散を抑制することができるので、領域２４９ｂの酸化を抑制することができる。なお、領域２４９ａについても同様の効果を有する。また、酸化物２３０ａの側面、および酸化物２３０ｂの側面方向から酸化物２３０ａおよび酸化物２３０ｂへの水素や水などの不純物の拡散を抑制することができる。
　また、図１（Ｃ）に示すように、絶縁体２２４の底面を基準として、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面は、酸化物２３０ｂの底面より低い位置に配置されていることが好ましい。また、酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面と、酸化物２３０ｂの底面と、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
　このように、ゲート電極として機能する導電体２６０が、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構成となっており、導電体２６０の電界をチャネル形成領域の酸化物２３０ｂ全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。
　以上より、微細化または高集積化された半導体装置を提供することができる。または、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、高い周波数特性を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。
　以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
　導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。
　ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　なお、導電体２０５は、図１（Ａ）に示すように、酸化物２３０の領域２４９ａおよび領域２４９ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図１（Ｃ）に示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。または、導電体２０５を大きく設けることによって、導電体２０５形成以降の作製工程のプラズマを用いた処理において、局所的なチャージング（チャージアップと言う。）の緩和ができる場合がある。ただし、本発明の一態様はこれに限定されない。導電体２０５は、少なくとも領域２４９ａと、領域２４９ｂとの間に位置する酸化物２３０と重畳すればよい。
　上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　また、導電体２０５の第１の導電層は、水または水素などの不純物および酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、または窒化タンタルを、単層または積層で用いることができる。また、導電体２０５の第２の導電層は、第１の導電層および第３の導電層と密着性が良好な導電体を用いればよい。また、導電体２０５の第３の導電層は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を３層で図示したが、単層構造または２層構造としてもよいし、４層以上の多層構造としてもよい。
　絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１は、水または水素などの不純物が、基板側から、または、上方からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
　例えば、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１として窒化シリコンなどを用いることが好ましい。これにより、水または水素などの不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。また、水または水素などの不純物が絶縁体２５８よりも上方に配置されている絶縁体２８０などからトランジスタ２００側に拡散するのを抑制することができる。
　また、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１が、導電体２０５または導電体２６０のチャージアップを緩和することができる場合がある。絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
　また、絶縁体２１４は、積層構造であってもよい。例えば、酸化アルミニウム膜と、窒化シリコン膜との積層構造を絶縁体２１４に用いることが好適である。酸化アルミニウム膜によって、絶縁体２１４の下方に酸素を供給することができる。また、窒化シリコン膜によって、基板側からトランジスタ２００側に拡散する水素、水などの不純物の拡散を抑制することができる。
　また、絶縁体２１６、絶縁体２８０、および絶縁体２７４は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２７４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを適宜用いればよい。
　絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
　ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
　絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
　絶縁体２２２は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、および絶縁体２７２によって、絶縁体２２４および酸化物２３０などを囲むことにより、外方から水または水素などの不純物がトランジスタ２００に侵入することを抑制することができる。
　さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素が、絶縁体２２２より下側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
　絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
　または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、または酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　導電体２４７も、導電体２０５と同様に、第１の導電層と、第１の導電層の内側に配置された第２の導電層と、第２の導電層の内側に配置された第３の導電層と、を有する構成にしてもよい。導電体２４７の第１の導電層としては、水または水素などの不純物および酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、または窒化タンタルを用いることができる。また、導電体２４７の第２の導電層は、第１の導電層および第３の導電層と密着性が良好な導電体を用いればよい。また、導電体２４７の第３の導電層としては、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２４７を３層で図示したが、単層構造または２層構造としてもよいし、４層以上の多層構造としてもよい。
　また、導電体２４０と同様に、導電体２４７の側面に、絶縁体２４１と同様の水素や水などの不純物および酸素の拡散を抑制する絶縁体を設けてもよい。
　酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。ここで、酸化物２３０ｃは、少なくとも一部が、領域２４９ａと領域２４９ｂの間の領域と重なるように配置される。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
　また、酸化物２３０ｂは、結晶性を有することが好ましい。例えば、後述するＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（サーマルバジェットと言い換えてもよい）に対して安定である。
　また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または１：１：１［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃを積層構造とする場合の具体例としては、酸化物２３０ｃ１としてＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化物２３０ｃ２としてＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、酸化物２３０ｃ１としてＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化物２３０ｃ２としてＧａ：Ｚｎ＝２：１［原子数比］との積層構造、酸化物２３０ｃ１としてＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化物２３０ｃ２としてＧａ：Ｚｎ＝２：５［原子数比］との積層構造、酸化物２３０ｃ１としてＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化物２３０ｃ２として酸化ガリウムとの積層構造などが挙げられる。
　このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。なお、酸化物２３０ｃを積層構造とした場合、上述の酸化物２３０ｂと、酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物２３０ｃが有する構成元素、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない、またはＩｎの濃度が低減された酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
　また、酸化物２３０ｃを積層構造とすることで、キャリアの主たる経路は酸化物２３０ｂと、酸化物２３０ｃ１との界面およびその近傍となる場合がある。
　また、酸化物２３０ｃ１は、絶縁体２８０の側面と接するため、絶縁体２８０に含まれる酸素を酸化物２３０ｃ１を介してトランジスタ２００のチャネル形成領域に供給することができる。また、酸化物２３０ｃ２として、酸素が透過しにくい材料を用いることが好ましい。上述した材料を用いることで、絶縁体２８０に含まれる酸素が酸化物２３０ｃ２を透過して、絶縁体２５０、または導電体２６０に吸収されることを抑制でき、効率的にチャネル形成領域に酸素を供給することができる。
　また、酸化物２３０は、領域２４９および領域２３４を有する。なお、トランジスタ２００をオンさせると、領域２４９ａ、および領域２４９ｂは、一方がソース領域、他方がドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネルが形成される領域として機能する。
　つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
　酸化物２３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
　電子親和力または伝導帯下端のエネルギー準位Ｅｃは、真空準位と価電子帯上端のエネルギーＥｖとの差であるイオン化ポテンシャルＩｐと、エネルギーギャップＥｇから求めることができる。イオン化ポテンシャルＩｐは、例えば、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。エネルギーギャップＥｇは、例えば、分光エリプソメータを用いて測定することができる。
　絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
　絶縁体２２４と同様に、絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成してもよい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
　また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
　具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、およびハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
　または、当該金属酸化物は、ゲート電極の一部としての機能を有する場合がある。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
　特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
　導電体２６０は、図１では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
　導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
　絶縁体２５６は、領域２４９を形成する際の保護膜としての機能を有することが好ましい。領域２４９の形成にイオンインプランテーションやイオンドーピングを用いる場合、保護膜として絶縁体２５６を設けることで、酸化物２３０の表面がイオンやプラズマに直接曝されることが無く、領域２４９の形成における酸化物２３０のダメージを抑制できるため、好ましい。ここで、酸化物２３０のダメージとは、酸化物２３０中における、過度の酸素欠損の形成や、過度の酸化物２３０の結晶性の低下などをいう。例えば、絶縁体２５６として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを用いることができる。
　また、絶縁体２５６として、酸化物２３０ａに用いることができる材料を用いてもよい。この場合、絶縁体２５６として、酸素を通しにくい酸化物である、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。
　また、絶縁体２５６は、絶縁体２１４などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能してもよい。例えば、絶縁体２５６は、絶縁体２２４より水素透過性が低いことが好ましい。また、絶縁体２５６は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有していてもよい。例えば、絶縁体２５６は、絶縁体２８０または絶縁体２２４より酸素透過性を低くしてもよい。
　絶縁体２５６としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
　また、絶縁体２５６は、積層構造としてもよい。絶縁体２５６を積層構造とする場合、スパッタリング法を用いて形成された第１の絶縁体上にＡＬＤ法を用いて第２の絶縁体を形成してもよい。このとき、第１の絶縁体と、第２の絶縁体は上述した材料から選ばれた、同じ材料を用いてもよいし、異なる材料を用いてもよい。例えば、第１の絶縁体として、スパッタリング法により形成された酸化アルミニウムを用い、第２の絶縁体として、ＡＬＤ法により形成された酸化アルミニウムを用いてもよい。ＡＬＤ法により形成される膜は被覆性が高く、酸化物２３０などの構造体による段差部にも高い均一性を有する膜を形成することができる。また、スパッタリング法により形成された第１の絶縁膜における成膜不良を補てんすることができ、好ましい。
　このように、水素に対してバリア性を有する絶縁体２５６によって、絶縁体２２４、および酸化物２３０を覆うことで、絶縁体２８０は、絶縁体２２４、および酸化物２３０と離隔されている。これにより、トランジスタ２００の外方から水素などの不純物が浸入することを抑制できるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
　絶縁体２５８は、絶縁体２１４などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５８は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図１（Ｂ）（Ｃ）に示すように、絶縁体２５８は、絶縁体２５６の上面、および酸化物２３０ｃの側面に接するように配置されることが好ましい。この様な構成とすることで、絶縁体２８０に含まれる水素が、酸化物２３０および絶縁体２２４に侵入するのを抑制することができる。
　このように、水素に対してバリア性を有する絶縁体２５８によって、絶縁体２５６、絶縁体２２４、絶縁体２５０、および酸化物２３０を覆うことで、絶縁体２８０は、絶縁体２５６、絶縁体２２４、酸化物２３０、および絶縁体２５０と離隔されている。これにより、トランジスタ２００の外方から水素などの不純物が浸入することを抑制できるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
　さらに、絶縁体２５８は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２５８は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２５８が、酸素の拡散を抑制する機能を有することで、絶縁体２８０から酸化物２３０ａおよび酸化物２３０ｂに直接的に酸素が注入されるのを防ぐことができる。
　絶縁体２５８としては、例えば、絶縁体２５６に用いることができるバリア絶縁膜を用いればよい。ただし、絶縁体２５６が十分に水素に対するバリア性を有する場合、絶縁体２５８は必ずしも、バリア絶縁膜を用いなくてもよく、絶縁体２５８を設けない構成にしてもよい。
　絶縁体２８０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。絶縁体２８０に含まれる酸素を、酸化物２３０ｃ、または酸化物２３０ｃ１を介して酸化物２３０ｂに供給するために、絶縁体２８０はより多くの酸素を含んでいることが好ましく、例えば、化学量論比より多くの酸素を含んでいることが好ましい。絶縁体２８０に含まれる酸素の濃度を増加させるために、絶縁体２８０の形成に用いられる成膜ガスには、酸素が含まれていることが好ましい。
　絶縁体２８０中の水または水素などの不純物濃度が低減されていることが好ましい。特に、スパッタリング法を用いて絶縁体２８０を形成することで、水または水素などの不純物濃度が低減された絶縁体２８０が得られるため好ましい。例えば、シリコンや酸化シリコンを含むターゲットを用い、アルゴンや酸素を含むガスを用いて、スパッタリング法で形成された酸化シリコンは、水素を含む成膜ガスを用いて、ＣＶＤ法により形成された酸化シリコン、および酸化窒化シリコンと比較して、膜中の水素濃度が低いため、絶縁体２８０として好適である。また、絶縁体２８０を形成する際の成膜レートや、酸化物２３０ａ、酸化物２３０ｂ、開口２４８等による段差部に対する被覆性を考慮して、ＣＶＤ法を用いて絶縁体２８０を形成してもよい。また、図示しないが、絶縁体２８０は、２層以上の積層構造を有していてもよく、１層目にスパッタリング法を用いて形成した酸化シリコン、２層目にＣＶＤ法を用いて形成した酸化窒化シリコンを有する積層体としてもよい。また、絶縁体２８０の上面は、平坦化されていてもよい。
　絶縁体２８２は、水または水素などの不純物が、上方から絶縁体２８０に混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２としては、例えば、酸化アルミニウム、窒化シリコン、または窒化酸化シリコンなどの絶縁体を用いればよい。
　また、絶縁体２８２の上に、層間膜として機能する絶縁体２７４を設けることが好ましい。絶縁体２７４は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
　導電体２４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０は積層構造としてもよい。
　また、導電体２４０を積層構造とする場合、絶縁体２４１と接する導電体には、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０に吸収されるのを防ぐことができる。また、絶縁体２８１より上層から水または水素などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。
　絶縁体２４１としては、例えば、酸化アルミニウム、窒化シリコン、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４１は、絶縁体２８１、絶縁体２７４、絶縁体２８２、絶縁体２８０、絶縁体２５８、および絶縁体２５６に接して設けられるので、絶縁体２８０などから水または水素などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０に吸収されるのを防ぐことができる。
　また、導電体２４０の上面に接して配線として機能する導電体を配置してもよい。該導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜半導体装置の構成材料＞
　以下では、半導体装置に用いることができる構成材料について説明する。
＜基板＞
　トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜絶縁体＞
　絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
　また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
　また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。
　また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜導電体＞
　導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、例えばニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
　特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、またはシリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜金属酸化物＞
　酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたは錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
　なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
　酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
　また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
　なお、本発明の一態様の半導体装置においては、酸化物半導体（金属酸化物）の構造に特に限定はないが、好ましくは結晶性を有すると好ましい。例えば、酸化物２３０をＣＡＡＣ−ＯＳ構造とすることが出来る。酸化物２３０を上記の結晶構造とすることで、高い信頼性を有する半導体装置とすることができる。
［不純物］
　ここで、金属酸化物中における各不純物の影響について説明する。
　また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
　このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜半導体装置の作製方法＞
　次に、図１に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図３乃至図１３を用いて説明する。また、図３乃至図１３において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、各図の（Ｄ）は、（Ａ）にＡ５−Ａ６の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のソース領域またはドレイン領域におけるチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　まず、基板（図示しない）を準備し、当該基板上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
　なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法に分けることができる。
　プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
　また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。また、ＡＬＤ法には、プラズマを利用した成膜方法ＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法も含まれる。プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
　ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
　ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
　本実施の形態では、絶縁体２１４として、ＣＶＤ法によって窒化シリコンを成膜する。このように、絶縁体２１４として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体２１４より下層（図示せず）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
　次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコン膜を用いた場合は、絶縁体２１４は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
　開口の形成後に、導電体２０５となる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　本実施の形態では、導電体２０５となる導電膜を、多層構造とする。まず、導電体２０５ａとなる導電膜として、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に導電体２０５ｂとして、ＣＶＤ法によって窒化チタンを成膜する。このような金属窒化物を導電体２０５となる導電膜の下層に用いることにより、後述する導電体２０５ｃとなる導電膜として銅などの拡散しやすい金属を用いても、当該金属が導電体２０５から外に拡散するのを防ぐことができる。
　次に、導電体２０５ｃとなる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０５ｃとなる導電膜として、タングステンや銅などの低抵抗の導電性材料を成膜する。例えば、導電体２０５ｃとなる導電膜として、ＣＶＤ法によってタングステンを成膜すればよい。
　次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、導電体２０５となる導電膜の一部を除去し、絶縁体２１６を露出する（図３参照）。その結果、開口部のみに、導電体２０５となる導電膜が残存する。これにより、上面が平坦な、導電体２０５（導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃ）を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
　ここからは、上記と異なる導電体２０５の形成方法について以下に説明する。
　絶縁体２１４上に、導電体２０５となる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、該導電膜は、多層膜とすることができる。本実施の形態では、該導電膜としてタングステンを成膜する。
　次に、リソグラフィー法を用いて、該導電膜を加工し、導電体２０５を形成する。
　なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ　Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
　また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体２０５となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体２０５となる導電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。該導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
　ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置などを用いることができる。
　次に、絶縁体２１４および導電体２０５上に絶縁体２１６となる絶縁膜を成膜する。絶縁体２１６となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６となる絶縁膜として、ＣＶＤ法によって酸化シリコンを成膜する。
　ここで、絶縁体２１６となる絶縁膜の膜厚は、導電体２０５の膜厚以上とすることが好ましい。例えば、導電体２０５の膜厚を１とすると、絶縁体２１６となる絶縁膜の膜厚は、１以上３以下とする。本実施の形態では、導電体２０５の膜厚の膜厚を１５０ｎｍとし、絶縁体２１６となる絶縁膜の膜厚を３５０ｎｍとする。
　次に、絶縁体２１６となる絶縁膜にＣＭＰ処理を行うことで、絶縁体２１６となる絶縁膜の一部を除去し、導電体２０５の表面を露出させる。これにより、上面が平坦な、導電体２０５および絶縁体２１６を形成することができる。以上が、導電体２０５の上記と異なる形成方法である。
　次に、絶縁体２１６および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
　絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を形成する。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。
　開口の形成後に、導電体２４７となる導電膜を成膜する。導電体２４７となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２４７を導電体２０５と同様の構造に形成する。よって、導電体２４７ａとなる導電膜を導電体２０５ａとなる導電膜と同様の方法で成膜し、導電体２４７ｂとなる導電膜を導電体２０５ｂとなる導電膜と同様の方法で成膜し、導電体２４７ｃとなる導電膜を導電体２０５ｃとなる導電膜と同様の方法で成膜する。
　次に、ＣＭＰ処理を行うことで、導電体２４７となる導電膜の一部を除去し、絶縁体２２４を露出する（図３参照）。その結果、開口部のみに、導電体２４７となる導電膜が残存する。これにより、上面が平坦な、導電体２４７（導電体２４７ａ、導電体２４７ｂ、および導電体２４７ｃ）を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２２４の一部が除去される場合がある。
　続いて、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
　本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。
　また、加熱処理は、絶縁体２２２の成膜後に行ってもよい。当該加熱処理は、上述した加熱処理条件を用いることができる。
　ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
　ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体２２４に達するまで、ＣＭＰを行ってもよい。当該ＣＭＰを行うことで絶縁体２２４表面の平坦化および絶縁体２２４表面の平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰを行うことで、ＣＭＰの終点検出が容易となる。また、ＣＭＰによって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。
　次に、絶縁体２２４上に、酸化膜２３０Ａを成膜する（図３参照）。酸化膜２３０Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　例えば、酸化膜２３０Ａをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。
　特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
　本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］（２：２：１［原子数比］）、あるいは１：３：４［原子数比］のターゲットを用いて成膜する。なお、酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
　次に、酸化膜２３０Ａ上にマスク２５２を形成する（図３参照）。マスク２５２として、レジストマスクや、ハードマスクを用いることができる。
　次に、マスク２５２を用いて酸化膜２３０Ａに、導電体２４７の少なくとも一部を露出する開口２４８を形成する（図４参照）。開口２４８の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。
　次に、マスク２５２を除去して、酸化膜２３０Ｂを成膜する（図５参照）。ここで、酸化膜２３０Ｂは、開口２４８内部にて導電体２４７と接する。酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　例えば、酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。
　酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。
　本実施の形態では、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］、あるいは１：１：１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
　次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
　次に、酸化膜２３０Ａおよび酸化膜２３０Ｂを島状に加工して、酸化物２３０ａおよび酸化物２３０ｂを形成する（図６参照）。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある。
　なお、酸化物２３０ａおよび酸化物２３０ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａおよび酸化物２３０ｂの側面は、絶縁体２２２の上面に対し、略垂直であることが好ましい。酸化物２３０ａおよび酸化物２３０ｂの側面が、絶縁体２２２の上面に対し、略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａおよび酸化物２３０ｂと絶縁体２２２の上面のなす角が小さい角度になる構成にしてもよい。その場合、酸化物２３０ａおよび酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は６０°以上７０°未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２５６などの被覆性が向上し、鬆などの欠陥を低減することができる。
　なお、当該酸化膜および導電膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
　なお、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有することが好ましい。つまり、側面と上面が交わる端部は、湾曲していることが好ましい（以下、この湾曲をラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
　なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
　次に絶縁体２２４、酸化物２３０ａおよび酸化物２３０ｂの上に、絶縁膜２５６Ａを成膜する（図６参照）。
　絶縁膜２５６Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁膜２５６Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＣＶＤ法によって、酸化窒化シリコンを成膜すればよい。また、例えば、スパッタリング法によって、窒化シリコン、酸化シリコン、または酸化アルミニウムを成膜してもよい。また、絶縁膜２５６Ａとして、酸化物２３０ａ、および酸化物２３０ｂに用いることができる材料を用いることができる。例えば、絶縁膜２５６Ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いることが好ましい。
　絶縁膜２５６Ａは、積層構造としてもよい。例えば、下層に、スパッタリング法によって、酸化アルミニウム膜を成膜し、上層に、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。または、下層に、スパッタリング法によって、酸化アルミニウム膜を成膜し、上層に、ＡＬＤ法によって、窒化シリコン膜を成膜してもよい。
　次に、絶縁膜２５６Ａの上に、ダミーゲート２６２Ａとなる膜を成膜する。
　ダミーゲート２６２Ａとなる膜は、加工してダミーゲートとして使用する。ダミーゲートとは、仮のゲート電極のことである。つまり、ダミーゲート２６２Ａとなる膜を加工することで、仮のゲート電極を形成し、後の工程において該ダミーゲートを除去し、代わりに導電膜等によるゲート電極を形成する。従って、ダミーゲート２６２Ａとなる膜は微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。
　ダミーゲート２６２Ａとなる膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁体、半導体、または導電体を用いることができる。具体的には、ポリシリコン、微結晶シリコン、アモルファスシリコンなどのシリコン、アルミニウム、チタン、タングステンなどの金属膜などを用いればよい。または、塗布法を用いて、炭素を含む膜、ＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）、樹脂膜などを形成しても良い。例えば、フォトレジスト、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。ＳＯＧ、樹脂膜を塗布法によって形成することで、ダミーゲート膜の表面を平坦にすることができる。このように、ダミーゲート膜の表面を平坦にすることで、微細加工が容易となり、さらに、除去も容易である。
　ダミーゲートは、後述するドーパントの添加において、酸化物２３０を当該ドーパントから保護する必要がある。このため、ダミーゲート２６２Ａとなる膜は十分な硬度を持っていることが好ましい。このようなダミーゲート膜としては、例えば、炭素を含む膜が好適である。
　また、ダミーゲート２６２Ａとなる膜は、異なる膜種を用いて多層膜とすることもできる。例えば、ダミーゲート２６２Ａとなる膜を、導電膜と該導電膜上に形成する樹脂膜の２層構造の膜とすることができる。ダミーゲート膜をこのような構造とすることで、例えば、後のＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、ＣＭＰ処理の終点検出が可能となる場合があり、加工ばらつきの低減が可能となる場合がある。
　次に、リソグラフィー法によって、ダミーゲート２６２Ａとなる膜をエッチングし、ダミーゲート２６２Ａを形成する（図７参照）。ダミーゲート２６２Ａは、少なくとも一部が、導電体２０５および酸化物２３０ｂと重なるように形成する。
　また、ダミーゲート２６２Ａの形成後に熱処理を行って、ダミーゲート２６２Ａを硬化させてもよい。特に、ダミーゲート２６２Ａの形状をアスペクト比が高い形状にする場合、ダミーゲート２６２Ａを硬化させておくことにより、ダミーゲート２６２Ａの変形を防ぐことができる。
　次に、絶縁膜２５６Ａおよびダミーゲート２６２Ａを覆って、絶縁膜２５８Ａを成膜する（図７参照）。絶縁膜２５８Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。
　絶縁膜２５８Ａは、水素などの不純物や、酸素の拡散を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。被覆性に優れたＡＬＤ法を用いることにより、酸化物２３０ａ、酸化物２３０ｂ、および、ダミーゲート２６２Ａにより生じる段差部に対しても均一な厚さを有する絶縁膜２５８Ａを形成できる。
　次に、ダミーゲート２６２Ａをマスクとして、酸化物２３０ｂにドーパント２５７を添加する（図７参照）。これにより、酸化物２３０ｂのダミーゲート２６２Ａと重畳していない領域に、ドーパント２５７を含む、領域２４９ａおよび領域２４９ｂが形成される。
　ドーパント２５７の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
　ドーパント２５７としては、上述の酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。このような元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でもドーパント２５７としては、ホウ素、及びリンが好ましい。ホウ素、リンをドーパント２５７として用いる場合、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。
　特に、ドーパント２５７として、酸化物を形成しやすい元素を用いることが好ましい。このような元素としては、代表的にはホウ素、リン、アルミニウム、マグネシウム等がある。
　ドーパント２５７を添加する際に用いる原料ガスとしては、上記不純物元素を含むガスを用いることができる。ホウ素を供給する場合、代表的にはＢ２Ｈ６ガスやＢＦ３ガスなどを用いることができる。またリンを供給する場合には、代表的にはＰＨ３ガスを用いることができる。また、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。
　その他、原料ガスとして、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガス等を用いることができる。また、イオン源はガスに限られず、液体または固体を気化させたものをイオン源としてもよい。
　ドーパント２５７の添加は、絶縁膜２５６Ａ、および酸化物２３０ｂの組成や密度、厚さなどを考慮して、加速電圧やドーズ量などの条件を設定することで制御することができる。特に、ドーパント２５７が、絶縁膜２５６Ａのダミーゲート２６２Ａと接していない部分を貫通できるように、ドーパント２５７に十分なエネルギーを与えることが好ましい。
　また、図７では、ドーパント２５７を絶縁体２１４の上面に略垂直に添加しているが、これに限られず、ドーパント２５７の添加を絶縁体２１４の上面に対して傾斜させて行ってもよい。絶縁体２１４の上面に対して傾斜させてドーパントを添加させることにより、ダミーゲート２６２Ａと重畳する領域の一部に領域２４９ａおよび領域２４９ｂを形成することが容易になる。
　また、本実施の形態の作製方法では、ドーパント２５７は、絶縁膜２５６Ａを介して酸化物２３０ｂに添加される。当該作製方法とすることで、絶縁膜２５６Ａにもドーパント２５７が添加される。すなわち、酸化物２３０、及び絶縁膜２５６Ａの双方がドーパント２５７に含まれる元素を有する。また、絶縁膜２５６Ａが過剰酸素を有する場合、ドーパント２５７によって、外部への過剰酸素の拡散を抑制できる場合がある。また、酸化物２３０ｂおよび絶縁膜２５６Ａの下に設けられている、酸化物２３０ａ、絶縁体２２４および絶縁体２２２にもドーパント２５７が添加される場合がある。よって、酸化物２３０ａ、絶縁体２２４および絶縁体２２２がドーパント２５７に含まれる元素を有する場合がある。
　以上のように、ダミーゲート２６２Ａをマスクとして、領域２４９を形成することにより、後の工程で形成する導電体２６０を、領域２４９ａと領域２４９ｂの間に自己整合的に配置させることができる。
　なお、ドーパント２５７の添加後に熱処理を行ってもよい。これにより、酸化物２３０ｂに添加されたドーパントを拡散させることができるので、ダミーゲート２６２Ａと重畳する領域の一部に領域２４９ａおよび領域２４９ｂを形成することが容易になる。また、酸化物２３０ｂの膜厚方向にドーパントを拡散させることで、酸化物２３０ｂの表面から導電体２４７と酸化物２３０ｂの境界近傍まで低抵抗化させ、導電体２４７と酸化物２３０ｂのコンタクト抵抗を低減させることができる。また、当該熱処理により、チャネル形成領域として機能する領域２３４に含まれる水素を、領域２４９に含まれる酸素欠損で捕獲できる場合がある。これにより、トランジスタ２００に安定な電気特性を与え、信頼性の向上を図ることができる。また、当該熱処理は、以降の工程で行ってもよい。
　次に、絶縁膜２５８Ａ上に、絶縁膜２８０Ａを成膜する（図８参照）。絶縁膜２８０Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁膜２８０Ａ、絶縁膜２５８Ａ、およびダミーゲート２６２Ａの一部を、ダミーゲート２６２Ａの一部が露出するまで除去し、絶縁体２８０、絶縁体２５８Ｂ、およびダミーゲート２６２を形成する（図９参照）。絶縁体２８０、絶縁体２５８Ｂ、およびダミーゲート２６２の形成にはＣＭＰ処理を用いることが好ましい。ここで、図９（Ｂ）に示すように、ダミーゲート２６２の上面と、絶縁体２５８Ｂおよび絶縁体２８０の上面が略一致する。
　次に、ダミーゲート２６２と、絶縁膜２５６Ａおよび絶縁膜２５８Ａの絶縁体２８０から露出した部分を除去し、開口を形成する（図１０参照）。ダミーゲート２６２、絶縁膜２５６Ａ、および絶縁膜２５８Ａの除去は、絶縁体２８０をマスクとして、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。絶縁膜２５８Ａの一部を除去することにより、絶縁体２５８を形成し、絶縁膜２５６Ａの一部を除去することにより、絶縁体２５６を形成する。ダミーゲート２６２、絶縁膜２５６Ａの一部および絶縁膜２５８Ａの一部を除去することにより、開口から酸化物２３０ｂの表面の一部が露出する。
　なお、ダミーゲート２６２と、絶縁膜２５６Ａおよび絶縁膜２５８Ａの絶縁体２８０から露出した部分の除去は、必ずしも一括で行う必要はない。例えば、絶縁膜２５６Ａをエッチングストッパとして、ダミーゲート２６２と、絶縁膜２５８Ａの絶縁体２８０から露出した部分を除去し、それから絶縁膜２５６Ａの絶縁体２８０から露出した部分を除去してもよい。
　次に加熱処理を行っても良い。加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜２３０Ｃを成膜してもよい（図１１参照）。このような処理を行うことによって、酸化物２３０ｂの表面などに表面に吸着している水分および水素を除去し、さらに酸化物２３０ａおよび酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
　酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい。本実施の形態では、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、あるいは４：２：４．１［原子数比］のターゲットを用いて成膜する。
　なお、酸化膜２３０Ｃは、積層としてもよい。例えば、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜して、連続してＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜してもよい。
　特に、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａおよび酸化物２３０ｂに供給される場合がある。したがって、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
　次に加熱処理を行っても良い。加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ａを成膜してもよい（図１１参照）。このような処理を行うことによって、酸化膜２３０Ｃの表面などに表面に吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂおよび酸化膜２３０Ｃ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。
　絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁体を成膜することができる。
　次に、導電膜２６０Ａおよび導電膜２６０Ｂを成膜する（図１１参照）。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する。
　次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａおよび導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図１２参照）。
　次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の加熱処理を行う。該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。
　次に、導電体２６０上、酸化物２３０ｃ上、絶縁体２５０上、および絶縁体２８０上に、絶縁体２８２となる絶縁膜を形成してもよい。絶縁体２８２となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８２となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウムを成膜することが好ましい。このように、導電体２６０の上面に接して、絶縁体２８２を形成することで、この後の加熱処理において、絶縁体２８０が有する酸素が導電体２６０へ吸収されることを抑制することができるので好ましい（図１３参照）。
　次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２８２の成膜によって添加された酸素を絶縁体２８０へ注入することができる。また、該酸素は、酸化物２３０ｃを介して、酸化物２３０ａ、および酸化物２３０ｂへ注入することができる。
　次に絶縁体２８２上に、絶縁体２７４となる絶縁体を成膜してもよい（図１３参照）。絶縁体２７４となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　次に絶縁体２７４上に、絶縁体２８１となる絶縁体を成膜してもよい（図１３参照）。絶縁体２８１となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８１となる絶縁膜としては、例えば、スパッタリング法によって、窒化シリコンを成膜することが好ましい。
　次に、絶縁体２５６、絶縁体２５８、絶縁体２８０、絶縁体２８２、絶縁体２７４および絶縁体２８１に、領域２４９ａに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
　次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２４１となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウムまたは窒化シリコンを成膜することが好ましい。また、異方性エッチングは、例えばドライエッチング法を行えばよい。開口の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０の酸化を防止することができる。また、導電体２４０から、水、水素などの不純物が外部に拡散することを防ぐことができる。
　次に、導電体２４０となる導電膜を成膜する。導電体２４０となる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、ＣＭＰ処理を行うことで、導電体２４０となる導電膜の一部を除去し、絶縁体２８１を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０を形成することができる（図１参照）。なお、当該ＣＭＰ処理により、絶縁体２８１の一部が除去される場合がある。
　また、導電体２４０と電気的に接続する導電体を形成してもよい。スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて導電膜を形成した後、該導電膜をリソグラフィー法によって加工することで、導電体２４０の上面と接する導電体を形成することができる。
　以上により、図１に示すトランジスタ２００を有する半導体装置を作製することができる。図３乃至図１３に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
　本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
＜半導体装置の変形例＞
　以下では、図１４乃至図１７を用いて、先の＜半導体装置の構成例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
　また、図１４乃至図１７において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、各図の（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、各図の（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、各図の（Ｄ）は、各図の（Ａ）にＡ５−Ａ６の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のソース領域またはドレイン領域におけるチャネル幅方向の断面図でもある。各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　なお、図１４乃至図１７に示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置（図１参照。）を構成する構成要素と同機能を有する構成要素には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
＜半導体装置の変形例１＞
　図１４に示すトランジスタ２００は、導電体２４７の一部が酸化物２３０ａの上面から露出して配置されている点において、図１に示すトランジスタ２００と異なる。
　ここで、導電体２４７の一部が、酸化物２３０ａに形成された開口に埋め込まれることが好ましい。例えば、図１４に示すように、導電体２４７は、酸化物２３０ａ、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に形成された開口に埋め込まれるように配置されればよい。このとき、導電体２４７の上面の少なくとも一部は、酸化物２３０ａから露出しており、導電体２４７の上面と酸化物２３０ａの上面が略一致することが好ましい。
　このような構成にすることで、酸化物２３０ｂを酸化物２３０ａに形成された開口に埋め込む必要がなくなり、酸化物２３０ｂを平坦に形成することができる。これにより、酸化物２３０ｂの領域２４９ｂと導電体２４７とのコンタクト抵抗を低減することができる。
　図１４に示すトランジスタ２００を作製する場合、図３に示す酸化膜２３０Ａを成膜した後に、酸化膜２３０Ａ、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を形成し、当該開口を埋め込むように、導電体２４７を形成すればよい。
＜半導体装置の変形例２＞
　図１５に示すトランジスタ２００は、酸化物２３０ａおよび酸化物２３０ｂに領域２４９ａおよび領域２４９ｂが形成されている点において、図１に示すトランジスタ２００と異なる。また、導電体２４７の上面と酸化物２３０ａに形成された領域２４９ｂが接する点において、図１に示すトランジスタ２００と異なる。
　このような構成にすることで、酸化物２３０ｂと導電体２４７が直接接触する必要がなくなるので、酸化物２３０ａに開口を形成する工程を省略することができる。よって、本実施の形態に係る半導体装置の作製工程を簡略化し、生産性を向上させることができる。
＜半導体装置の変形例３＞
　図１６に示すトランジスタ２００は、絶縁体２５６、絶縁体２５８、絶縁体２８０、絶縁体２８２、絶縁体２７４、および絶縁体２８１に導電体２４７に重なる開口が形成され、当該開口を埋め込むように導電体２４０ｂが配置されている点において、図１５に示すトランジスタ２００と異なる。導電体２４０ｂは、酸化物２３０ｂの上面、ならびに酸化物２３０ｂおよび酸化物２３０ａのチャネル幅方向（Ａ５−Ａ６方向）の側面に接する。
　ここで、導電体２４０ｂの下面は、酸化物２３０ａおよび酸化物２３０ｂと重ならない部分で、導電体２４７の上面に接する。このため、導電体２４０ｂおよび導電体２４７のチャネル幅方向の長さは、酸化物２３０ａおよび酸化物２３０ｂの領域２４９ｂにおけるチャネル幅方向の長さより長いことが好ましい。
　このような構成にすることで、酸化物２３０ａおよび酸化物２３０ｂの領域２４９ｂは、下面において導電体２４７と直接接触し、さらに上面及び側面において、導電体２４０ｂを介して導電体２４７と電気的に接続される。これにより、領域２４９ｂと導電体２４７の間の導電性をより向上させることができる。
　また、絶縁体２５６、絶縁体２５８、絶縁体２８０、絶縁体２８２、絶縁体２７４、および絶縁体２８１に、領域２４９ａに達する開口が形成され、当該開口を埋め込むように導電体２４０ａが配置されている。ここで、導電体２４０ａおよび導電体２４０ｂは、上記導電体２４０と同様の構成を有する。ただし、導電体２４０ａの上面は、配線、電極、または端子などに接続されるが、導電体２４０ｂの上面は、配線、電極、または端子などに必ずしも接続する必要はない。
　また、導電体２４０ａおよび導電体２４０ｂは積層膜としてもよく、その場合、下側の層に密着性の高い導電性材料を用いればよい。例えば、導電体２４０ａおよび導電体２４０ｂを窒化チタン、タングステンの順に積層された導電膜にすればよい。
　また、図１６に示すトランジスタ２００は、図１に示すトランジスタ２００と異なり、導電体２４０ａおよび導電体２４０ｂの側面に接して、上記絶縁体２４１を設けないことが好ましい。これにより、導電体２４０ｂと酸化物２３０ａおよび酸化物２３０ｂとのコンタクトを良好にすることができる。
　また、図１６に示すトランジスタ２００の構成は上記に限られるものではない。例えば、図１７に示すように、導電体２０５と同じ層に導電体２４７を設ける構成にしてもよい。つまり、導電体２４７は、導電体２０５と同様に、絶縁体２１６に埋め込まれるように形成される。
　この場合、図１７（Ｄ）に示すように、領域２４９と導電体２４７は直接接することなく、導電体２４０ｂだけを介して電気的に接続される。よって、図１７に示すトランジスタ２００においては、導電体２４０ｂと導電体２４７のコンタクト抵抗が十分低減されていることが好ましい。
　このような構成にすることで、導電体２０５と同じ工程で導電体２４７を形成することができるので、本実施の形態に係る半導体装置の作製工程を簡略化し、生産性を向上させることができる。
　なお、図１７に示すトランジスタ２００は、酸化物２３０ａにも領域２４９が形成されているが、これに限られるものではない。例えば、図１に示すトランジスタ２００のように、酸化物２３０ｂのみに領域２４９が形成される構成にしてもよい。
　以上、本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
　本実施の形態では、半導体装置の一形態を、図１８乃至図２３を用いて説明する。
［記憶装置１］
　本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図１８に示す。本発明の一態様の半導体装置は、トランジスタ２００は容量素子１００およびトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００の上方に設けられている。容量素子１００、またはトランジスタ３００は、少なくとも一部がトランジスタ２００と重畳することが好ましい。これにより、容量素子１００、トランジスタ２００、およびトランジスタ３００の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。なお、本実施の形態に係る半導体装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）またはＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）に代表されるロジック回路、あるいはＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）またはＮＶＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ　Ｍｅｍｏｒｙ）に代表されるメモリ回路に適用することができる。
　なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。よって、トランジスタ２００、およびトランジスタ２００を含む層については、先の実施の形態の記載を参酌することができる。また、図１８に示す半導体装置において、トランジスタ２００は、図１に示すトランジスタ２００と同じ構造をしているが、これに限られるものではない。例えば、図１８に示す半導体装置において、図１４乃至図１７に示すトランジスタ２００などを用いてもよく、図１９乃至図２３に示す半導体装置についても同様である。
　トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。また、半導体層にシリコンを用いるトランジスタと比較して、トランジスタ２００は、高温における電気特性が良好である。例えば、トランジスタ２００は、１２５℃乃至１５０℃の温度範囲においても良好な電気特性を示す。また、１２５℃乃至１５０℃の温度範囲において、トランジスタ２００は、１０桁以上のオン／オフ比を有する。別言すると、半導体層にシリコンを用いるトランジスタと比較して、トランジスタ２００は、高温になるほど、優れたトランジスタ特性（オン電流、周波数特性など）を有する。
　図１８に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続され、配線１００７はトランジスタ３００のゲートと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
　図１８に示す半導体装置は、トランジスタ２００のスイッチングによって、容量素子１００の電極の一方に充電された電荷が保持可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。また、トランジスタ２００は、ソース、ゲート（フロントゲート）、ドレインに加え、バックゲートが設けられた素子である。すなわち、４端子素子であるため、ＭＴＪ（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）特性を利用したＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、相変化メモリ（Ｐｈａｓｅ−ｃｈａｎｇｅ　ｍｅｍｏｒｙ）などに代表される２端子素子と比較して、入出力の独立制御を簡便に行うことができるといった特徴を有する。また、ＭＲＡＭ、ＲｅＲＡＭ、相変化メモリは、情報の書き換えの際に、原子レベルで構造変化が生じる場合がある。一方で図１８に示す半導体装置は、情報の書き換えの際にトランジスタ及び容量素子を利用した電子のチャージ、またはディスチャージにより動作するため、繰り返し書き換え耐性に優れ、構造変化も少ないといった特徴を有する。
　また、図１８に示す半導体装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。この場合、トランジスタ３００は、当該メモリセルアレイに接続される読み出し回路、または駆動回路などとして用いることができる。また、図１８に示す半導体装置は、上述のようにメモリセルアレイを構成している。図１８に示す半導体装置をメモリ素子として用いた場合、例えば、駆動電圧が２．５Ｖ、評価環境温度が−４０℃乃至８５℃の範囲において、２００ＭＨｚ以上の動作周波数を実現することができる。
＜トランジスタ３００＞
　トランジスタ３００は、基板３１１上に設けられ、ゲート電極として機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
　ここで、半導体領域３１３の上に絶縁体３１５が配置され、絶縁体３１５の上に導電体３１６が配置される。また、同じ層に形成される各トランジスタ３００は、素子分離絶縁層として機能する絶縁体３１２によって、電気的に分離されている。絶縁体３１２は、後述する絶縁体３２６などと同様の絶縁体を用いることができる。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　基板３１１は、半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　ここで、図１８に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を設けてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　なお、図１８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　また、図１８に示すように半導体装置は、トランジスタ３００と、トランジスタ２００とを、積層して設けている。例えば、トランジスタ３００をシリコン系半導体材料で形成し、トランジスタ２００を酸化物半導体で形成することができる。このように、図１８に示す半導体装置は、シリコン系半導体材料と、酸化物半導体とを、ことなるレイヤーに混載して形成することが可能である。また、図１８に示す半導体装置は、シリコン系半導体材料で用いる製造装置と同様のプロセスで作製することが可能であり、高集積化することも可能である。
＜容量素子＞
　容量素子１００は、絶縁体３６４上の絶縁体１１４と、絶縁体１１４上の絶縁体１４０と、絶縁体１１４および絶縁体１４０に形成された開口の中に配置された導電体１１０と、導電体１１０および絶縁体１４０上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、導電体１２０および絶縁体１３０上の絶縁体１５０と、を有する。ここで、図１８に示すように、絶縁体１１４および絶縁体１４０に形成された開口の中に導電体１１０、絶縁体１３０、および導電体１２０の少なくとも一部が配置される。
　導電体１１０は容量素子１００の下部電極として機能し、導電体１２０は容量素子１００の上部電極として機能し、絶縁体１３０は、容量素子１００の誘電体として機能する。容量素子１００は、絶縁体１１４および絶縁体１４０の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
　絶縁体１１４、および絶縁体１５０は、絶縁体２８０に用いることができる絶縁体を用いればよい。また、絶縁体１４０は、絶縁体１１４の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体２１４に用いることができる絶縁体を用いればよい。
　絶縁体１１４および絶縁体１４０に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。
　導電体１１０は、絶縁体１４０、および絶縁体１１４に形成された開口に接して配置される。導電体１１０の上面は、絶縁体１４０の上面と略一致することが好ましい。また、導電体１１０の下面には、絶縁体３６４の開口に埋め込まれた導電体３６６が接する。導電体１１０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
　絶縁体１３０は、導電体１１０および絶縁体１４０を覆うように配置される。例えば、ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１３０を成膜することが好ましい。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１３０として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
　また、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（ｈｉｇｈ−ｋ）材料（高い比誘電率の材料）を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（ｈｉｇｈ−ｋ）材料の積層構造を用いてもよい。
　なお、高誘電率（ｈｉｇｈ−ｋ）材料の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。このようなｈｉｇｈ−ｋ材料を用いることで、絶縁体１３０を厚くしても容量素子１００の静電容量を十分確保することができる。絶縁体１３０を厚くすることにより、導電体１１０と導電体１２０の間に生じるリーク電流を抑制することができる。
　一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。例えば、ＡＬＤ法を用いて成膜したＳｉＮｘ、ＰＥＡＬＤ法を用いて成膜したＳｉＯｘ、ＡＬＤ法を用いて成膜したＳｉＮｘの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
　導電体１２０は、絶縁体１４０および絶縁体１１４に形成された開口を埋めるように配置される。また、導電体１２０の上面には、絶縁体１５０の開口を介して導電体２４７が接する。導電体１２０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
　また、トランジスタ２００は、酸化物半導体を用いる構成であるため、容量素子１００との相性が優れている。具体的には、酸化物半導体を用いるトランジスタ２００は、オフ電流が小さいため、容量素子１００と組み合わせて用いることで長期にわたり記憶内容を保持することが可能である。
　上記の容量素子１００は作製工程において、７００℃を超える高温の熱処理が必要となる場合がある。このような高温の熱処理を、トランジスタ２００の形成後に行うと、水素または水等の不純物、あるいは酸素の拡散によって、酸化物２３０が影響を受け、トランジスタ２００の電気特性が劣化する恐れがある。
　しかしながら、本変形例に示すように、容量素子１００の上にトランジスタ２００を形成することにより、容量素子１００の作製工程における熱履歴はトランジスタ２００に影響しない。これにより、トランジスタ２００の電気特性の劣化を防ぎ、安定した電気特性を有する半導体装置を提供することができる。
＜配線層＞
　各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
　例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には、端子として機能する導電体１５２と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
　また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
　絶縁体３５４の上に絶縁体３６０が配置され、絶縁体３６０の上に絶縁体３６２が配置され、絶縁体３６２の上に絶縁体３６４が配置され、絶縁体３６４の上に絶縁体１１４が配置される。
　絶縁体３６４には開口が形成されており、当該開口の中に導電体３６６が配置される。導電体３６６は、導電体１１０の下面に接する。つまり、導電体３６６は、容量素子１００の電極の他方に接続する配線として機能する。導電体３６６は、導電体３５６等に用いることができる絶縁体を用いればよい。
　また、絶縁体３６０、絶縁体３６２、絶縁体３６４、絶縁体１１４、絶縁体１４０、絶縁体１３０、および絶縁体１５０には、導電体１１２、および容量素子１００を構成する導電体（導電体１２０、導電体１１０）等が埋め込まれている。なお、導電体１１２は、トランジスタ３００と、端子として機能する導電体１５２と、を電気的に接続するプラグ、または配線としての機能を有する。
　同様に、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２４７、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２４７は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。例えば、導電体２４７の一部は、容量素子１００の上部電極として機能する導電体１２０と電気的に接続されている。また、例えば、導電体２４７の他の一部は、トランジスタ３００と、端子として機能する導電体１５２と、を電気的に接続するプラグ、または配線としての機能を有する。
　また、絶縁体２８１上に導電体１５２が設けられ、導電体１５２は、絶縁体１５６に覆われている。ここで、導電体１５２は導電体２４５の上面に接しており、トランジスタ２００またはトランジスタ３００の端子として機能する。
　なお、層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。例えば、層間膜として機能する絶縁体は、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　例えば、絶縁体３２０、絶縁体３２２、絶縁体３２６、絶縁体３５２、絶縁体３５４、絶縁体３６２、絶縁体３６４、絶縁体１１４、絶縁体１５０、絶縁体２１２、および絶縁体１５６等は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
　また、導電体１５２の上または下に設けられる絶縁体の抵抗率が１．０×１０１２Ωｃｍ以上１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１２Ωｃｍ以上１．０×１０１４Ωｃｍ以下、より好ましくは１．０×１０１３Ωｃｍ以上５．０×１０１３Ωｃｍ以下であることが好ましい。導電体１５２の上または下に設けられる絶縁体の抵抗率を上記の範囲にすることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００、トランジスタ３００、容量素子１００、および導電体１５２等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタ、該トランジスタを有する半導体装置の特性不良や静電破壊を抑制することができ、好ましい。このような絶縁体として、窒化シリコン、または窒化酸化シリコンを用いることができる。例えば、絶縁体２８１の抵抗率を上記の範囲にすればよい。
　また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体３２４、絶縁体３５０、および絶縁体３６０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
　水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
　配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、例えばニッケルシリサイドなどのシリサイドを用いてもよい。
　例えば、導電体３２８、導電体３３０、導電体３５６、導電体１１２、導電体２４７、および導電体１５２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜酸化物半導体が設けられた層の配線、またはプラグ＞
　なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けられることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
　例えば、図１８では、過剰酸素を有する絶縁体２８０と、導電体２４５との間に、絶縁体２７６を設けるとよい。ここで、導電体２４５は先の実施の形態に示す導電体２４０に、絶縁体２７６は先の実施の形態に示す絶縁体２４１に、それぞれ対応する。絶縁体２７６と、絶縁体２７２とが接して設けられることで、導電体２４５、およびトランジスタ２００が、バリア性を有する絶縁体によって、封止される構造とすることができる。
　つまり、絶縁体２７６を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４５に吸収されることを抑制することができる。また、絶縁体２７６を有することで、不純物である水素が、導電体２４５を介して、トランジスタ２００へ拡散することを抑制することができる。
　ここで、導電体２４５は、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
　以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置を微細化または高集積化させることができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
　なお、図１８において、配線１００３と電気的に接続する導電体が、トランジスタ２００のソースおよびドレインの一方として機能する導電体の上面の少なくとも一部と接する例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図１９に示すように、配線として機能する導電体をトランジスタ２００の下方に設け、トランジスタ２００のソースおよびドレインの一方が、絶縁体２２４、絶縁体２２２、絶縁体２１６、絶縁体２１４、絶縁体２１２、および絶縁体２１０に形成された開口に設けられた導電体２４７を介して、配線１００３と電気的に接続する導電体の上面の少なくとも一部と接する構成にしてもよい。
　ここで、絶縁体３５４の上に絶縁体３６０が配置され、絶縁体３６０の上に絶縁体３６２が配置され、絶縁体３６２の上に絶縁体３６４が配置され、絶縁体３６４の上に絶縁体２１０が配置される。絶縁体３６０は、絶縁体３５０等に用いることができる絶縁体を用いればよい。また、絶縁体３６２および絶縁体３６４は、絶縁体３５２等に用いることができる絶縁体を用いればよい。
　また、絶縁体３６４には開口が形成されており、当該開口の中に導電体３６６が配置される。導電体３６６は、プラグ、または配線として機能する。図１９において、導電体３６６は、トランジスタ２００のソースおよびドレインの一方と電気的に接続する。このとき、導電体３６６は、トランジスタ２００のソースおよびドレインの一方に接続する配線としても機能する。導電体３６６は、導電体３５６等に用いることができる導電体を用いればよい。
　上記の構成にすることで、容量素子１００およびトランジスタ２００の上面視において、容量素子１００は、トランジスタ２００と重畳する面積を大きくすることができ、静電容量をより大きくすることができる。
　なお、図１８において、容量素子１００をトランジスタ２００の下に設ける例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２０に示すように、隣接するメモリセルにおいて、容量素子１００ａがトランジスタ２００ａの上に配置され、容量素子１００ｂがトランジスタ２００ｂの下に配置される構成にしてもよい。図２０に示す半導体装置は、容量素子１００ａがトランジスタ２００の上に配置されること以外は、図１８に示す半導体装置と同様の構成を有する。
　図２０に示す記憶装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３ａはトランジスタ２００ａのソースおよびドレインの一方と電気的に接続されている。また、トランジスタ２００ａのソースおよびドレインの他方は、容量素子１００ａの電極の一方と電気的に接続され、配線１００５ａは容量素子１００ａの電極の他方と電気的に接続されている。また、配線１００３ｂはトランジスタ２００ｂのソースおよびドレインの一方と電気的に接続されている。また、トランジスタ２００ｂのソースおよびドレインの他方は、容量素子１００ｂの電極の一方と電気的に接続され、配線１００５ｂは容量素子１００ｂの電極の他方と電気的に接続されている。
　図２０では、互いに隣接するメモリセルに含まれる、トランジスタ２００ａおよび容量素子１００ａと、トランジスタ２００ｂおよび容量素子１００ｂと、を示す。トランジスタ２００ａおよびトランジスタ２００ｂは、トランジスタ２００と同様の構成を有する。ただし、トランジスタ２００ａは、トランジスタ２００ａの上に配置される容量素子１００ａと接続されるので、トランジスタ２００ａの下に導電体２４７を配置しない。
　また、容量素子１００ａおよび容量素子１００ｂは、容量素子１００と同様の構成を有する。つまり、容量素子１００ａは、導電体１１０ａ、絶縁体１３０ａ、および導電体１２０ａを有し、容量素子１００ｂは、導電体１１０ｂ、絶縁体１３０ｂ、および導電体１２０ｂを有する。導電体１１０ａおよび導電体１１０ｂは、導電体１１０と同様の構成を有する。絶縁体１３０ａおよび絶縁体１３０ｂは、絶縁体１３０と同様の構成を有する。導電体１２０ａおよび導電体１２０ｂは、導電体１２０と同様の構成を有する。
　ここで、容量素子１００ａは、トランジスタ２００ａおよびトランジスタ２００ｂと重畳することが好ましく、例えば、容量素子１００ａは、トランジスタ２００ａのチャネル形成領域、およびトランジスタ２００ｂのチャネル形成領域と重なることが好ましい。また、容量素子１００ｂは、トランジスタ２００ａおよびトランジスタ２００ｂと重畳することが好ましく、例えば、容量素子１００ｂは、トランジスタ２００ａのチャネル形成領域、およびトランジスタ２００ｂのチャネル形成領域と重なることが好ましい。
　このように、容量素子１００ａおよび容量素子１００ｂを配置することで、容量素子１００ａ、容量素子１００ｂ、トランジスタ２００ａ、およびトランジスタ２００ｂの上面視における占有面積を増加させずに、容量素子１００ａおよび容量素子１００ｂの静電容量を大きくすることができる。よって、本実施の形態に係る半導体装置を微細化または高集積化させることができる。
　また、図２１に示すように、容量素子１００ａおよび容量素子１００ｂを設ける開口を複数設けてもよい。ここで、導電体１１０ａは、各開口で分離して設けてもよい。同様に、導電体１１０ｂは、各開口で分離して設けてもよい。これにより、各開口の側面において、容量素子１００ａおよび容量素子１００ｂを形成することができる。よって、図２１に示す容量素子１００ａおよび容量素子１００ｂは、図２０に示す容量素子１００ａおよび容量素子１００ｂと同程度の占有面積で、より静電容量を大きくすることができる。
［記憶装置２］
　本発明の一態様である半導体装置を使用した、半導体装置（記憶装置）の一例を図２２に示す。図２２に示す半導体装置は、図１８で示した半導体装置と同様に、トランジスタ２００、トランジスタ３００、および容量素子１００を有する。ただし、図２２に示す半導体装置は、トランジスタ２００の上に容量素子１００が配置されている点、容量素子１００がプレーナ型である点、およびトランジスタ２００とトランジスタ３００が導電体２４７を介して電気的に接続されている点において、図１８に示す半導体装置と異なる。
　本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。容量素子１００、またはトランジスタ３００は、少なくとも一部がトランジスタ２００と重畳することが好ましい。これにより、容量素子１００、トランジスタ２００、およびトランジスタ３００の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。
　なお、トランジスタ２００およびトランジスタ３００として、上記のトランジスタ２００およびトランジスタ３００を用いることができる。よって、トランジスタ２００、トランジスタ３００、およびこれらを含む層については、上記の記載を参酌することができる。
　図２２に示す半導体装置において、配線２００１はトランジスタ３００のソースと電気的に接続され、配線２００２はトランジスタ３００のドレインと電気的に接続されている。また、配線２００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線２００４はトランジスタ２００の第１のゲートと電気的に接続され、配線２００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線２００５は容量素子１００の電極の他方と電気的に接続されている。なお、以下において、トランジスタ３００のゲートと、トランジスタ２００のソースおよびドレインの他方と、容量素子１００の電極の一方と、接続されるノードをノードＦＧと呼ぶ場合がある。
　図２２に示す半導体装置は、トランジスタ２００のスイッチングによって、トランジスタ３００のゲート（ノードＦＧ）の電位が保持可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。
　また、図２２に示す半導体装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
　トランジスタ３００を含む層は、図１８に示す半導体装置と同様の構造を有するので、絶縁体３５４より下の構造は、上記の記載を参酌することができる。
　絶縁体３５４の上に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が配置される。ここで、絶縁体２１０は、絶縁体３５０などと同様に、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
　絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２４７が埋め込まれている。導電体２４７は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。例えば、導電体２４７は、トランジスタ３００のゲート電極として機能する導電体３１６と電気的に接続されている。
　また、導電体２４５は、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。例えば、導電体２４５は、トランジスタ２００のソースおよびドレインの他方として機能する領域２４９ｂと、容量素子１００の電極の一方として機能する導電体１１０を、電気的に接続している。
　また、プレーナ型の容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０とを有する。なお、導電体１１０、導電体１２０、および絶縁体１３０は、上述の記憶装置１で記載したものを用いることができる。
　導電体２４５の上面に接して導電体１５２および導電体１１０が設けられる。導電体１５２は、導電体２４５の上面に接しており、トランジスタ２００またはトランジスタ３００の端子として機能する。
　導電体１５２および導電体１１０は絶縁体１３０に覆われており、絶縁体１３０を介して導電体１１０と重なるように導電体１２０が配置される。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１１４が配置されている。
　また、図２２において、容量素子１００として、プレーナ型の容量素子を用いる例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２３に示すように、容量素子１００として、図１８に示すようなシリンダ型の容量素子１００を用いてもよい。
　ここで、容量素子１００の詳細については、図１８に係る記載を参酌することができる。ただし、図２３に示すように、導電体２４５の上に導電体１５２を配置し、導電体１５２の上に導電体１１２を配置する構成が好ましい。このような構成にすることで、導電体２４５と導電体１１２の電気的な接続をより確実にすることができる。
　また、絶縁体１５０の上に絶縁体１５４を配置することが好ましい。絶縁体１５４は、絶縁体２８１に用いることができる絶縁体を用いればよい。また、導電体１１２の上面に接して導電体１５３が設けられる。導電体１５３は、導電体１１２の上面に接しており、容量素子１００、トランジスタ２００またはトランジスタ３００の端子として機能する。さらに、導電体１５３、および絶縁体１５４上には、絶縁体１５６が配置されている。
　本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
　本実施の形態では、図２４および図２５を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
　図２４（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、コントロールロジック回路１４６０を有する。
　列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、および書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
　記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。
　コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
　メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
　なお、図２４（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２４（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
　図２５に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
　図２５（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と呼ぶ場合がある。図２５（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（フロントゲートと呼ぶ場合がある。）、及びバックゲートを有する。
　トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
　配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
　ここで、図２５（Ａ）に示すメモリセル１４７１は、図１８に示す記憶装置に対応している。つまり、トランジスタＭ１はトランジスタ２００に、容量素子ＣＡは容量素子１００に、配線ＢＩＬは配線１００３に、配線ＷＯＬは配線１００４に、配線ＢＧＬは配線１００６に、配線ＣＡＬは配線１００５に対応している。なお、図１８に記載のトランジスタ３００は、図２４（Ｂ）に示す記憶装置１４００の周辺回路１４１１に設けられるトランジスタに対応する。
　また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図２５（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２５（Ｃ）に示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
　上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に多値データ、又はアナログデータを保持することができる。
　また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
　図２５（Ｄ）乃至（Ｈ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図２５（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＲＡＭ）と呼ぶ場合がある。
　トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
　配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
　ここで、図２５（Ｄ）に示すメモリセル１４７４は、図２２に示す記憶装置に対応している。つまり、トランジスタＭ２はトランジスタ２００に、容量素子ＣＢは容量素子１００に、トランジスタＭ３はトランジスタ３００に、配線ＷＢＬは配線２００３に、配線ＷＯＬは配線２００４に、配線ＢＧＬは配線２００６に、配線ＣＡＬは配線２００５に、配線ＲＢＬは配線２００２に、配線ＳＬは配線２００１に対応している。
　また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図２５（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２５（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図２５（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
　上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至１４７７も同様である。
　なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
　また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２、Ｍ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
　また、図２５（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図２５（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至Ｍ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、ＲＷＬ、ＷＷＬ、ＢＧＬ、およびＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、ＷＢＬに電気的に接続してもよい。
　トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
　なお、トランジスタＭ５、Ｍ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至Ｍ６がＯＳトランジスタでもよい。この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
　上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、Ｍ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。
　なお、本実施の形態に示す、周辺回路１４１１、およびメモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
　本実施の形態に示す構成は、他の実施の形態および実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
　本実施の形態では、図２６を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ　ｏｎ　Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
　図２６（Ａ）に示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
　チップ１２００には、バンプ（図示しない）が設けられ、図２６（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
　マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
　ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
　また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
　アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
　メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
　インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ　Ｍｕｌｔｉｍｅｄｉａ　Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
　ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
　チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
　ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
　ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの演算を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
　本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図２７にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
　図２７（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
　図２７（Ｂ）はＳＤカードの外観の模式図であり、図２７（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
　図２７（Ｄ）はＳＳＤの外観の模式図であり、図２７（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
　本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
　本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図２８に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
　本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図２８に、電子機器の例を示す。
［情報端末］
　図２８（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
　情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
　図２８（Ｂ）には、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
　ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
　なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図２８（Ａ）、図２８（Ｂ）に図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
　図２８（Ｃ）は、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
　また、図２８（Ｄ）は、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
　携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
　本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、ゲーム中のイベントが発生するタイミング、ゲーム上に登場する人物の言動、等をゲームのプログラムに限定されずに変化させて表現することが可能となる。
　また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
　図２８（Ｃ）、図２８（Ｄ）では、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
　本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
　図２８（Ｅ）は、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図２８（Ｆ）は、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
　スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。
　スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　図２８（Ｅ）、図２８（Ｆ）では、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
　本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
　図２８（Ｇ）は、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図２８（Ｇ）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
　表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
　表示パネル５７０４には、自動車に設けられた撮像装置（図示しない）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
　本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
　なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
　図２８（Ｈ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
　電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
　電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
　本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
　本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
２００：トランジスタ、２００ａ：トランジスタ、２００ｂ：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２０５ｃ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０ｃ１：酸化物、２３０ｃ２：酸化物、２３０Ｃ：酸化膜、２３４：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４５：導電体、２４７：導電体、２４７ａ：導電体、２４７ｂ：導電体、２４７ｃ：導電体、２４８：開口、２４９：領域、２４９ａ：領域、２４９ｂ：領域、２５０：絶縁体、２５０Ａ：絶縁膜、２５２：マスク、２５６：絶縁体、２５６Ａ：絶縁膜、２５７：ドーパント、２５８：絶縁体、２５８Ａ：絶縁膜、２５８Ｂ：絶縁体、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電膜、２６２：ダミーゲート、２６２Ａ：ダミーゲート、２７２：絶縁体、２７４：絶縁体、２７６：絶縁体、２８０：絶縁体、２８０Ａ：絶縁膜、２８１：絶縁体、２８２：絶縁体

Claims (11)

  1. 　第１の導電体および第２の導電体と、第１の絶縁体乃至第３の絶縁体と、第１の酸化物乃至第３の酸化物と、を有し、
    　前記第１の絶縁体の上面から露出して前記第１の導電体が配置され、
    　前記第１の絶縁体および前記第１の導電体の上に、前記第１の酸化物が配置され、
    　前記第１の酸化物に、前記第１の導電体に達する第１の開口が設けられ、
    　前記第１の酸化物上に、前記第２の酸化物が配置され、
    　前記第２の酸化物は、第１の領域、第２の領域、および前記第１の領域と前記第２の間に位置する第３の領域を有し、
    　前記第１の領域および前記第２の領域の抵抗は、前記第３の領域の抵抗より低く、
    　前記第２の酸化物の前記第２の領域は、前記第１の開口を介して、前記第１の導電体の上面に接し、
    　前記第２の酸化物上に、少なくとも一部が前記第３の領域と重なるように、前記第３の酸化物が配置され、
    　前記第３の酸化物上に、前記第２の絶縁体が配置され、
    　前記第２の絶縁体上に、前記第２の導電体が配置され、
    　前記第１の領域および前記第２の領域を覆い、前記第１の絶縁体の上面に接して、前記第３の絶縁体が配置される、
    　半導体装置。
  2. 　第１の導電体および第２の導電体と、第１の絶縁体乃至第３の絶縁体と、第１の酸化物乃至第３の酸化物と、を有し、
    　前記第１の絶縁体の上に、前記第１の酸化物が配置され、
    　前記第１の酸化物の上面から露出して前記第１の導電体が配置され、
    　前記第１の酸化物の上に、前記第２の酸化物が配置され、
    　前記第２の酸化物は、第１の領域、第２の領域、および前記第１の領域と前記第２の間に位置する第３の領域を有し、
    　前記第１の領域および前記第２の領域の抵抗は、前記第３の領域の抵抗より低く、
    　前記第２の酸化物の前記第２の領域は、前記第１の導電体の上面に接し、
    　前記第２の酸化物上に、少なくとも一部が前記第３の領域と重なるように、前記第３の酸化物が配置され、
    　前記第３の酸化物上に、前記第２の絶縁体が配置され、
    　前記第２の絶縁体上に、前記第２の導電体が配置され、
    　前記第１の領域および前記第２の領域を覆い、前記第１の絶縁体の上面に接して、前記第３の絶縁体が配置される、
    　半導体装置。
  3. 　第１の導電体および第２の導電体と、第１の絶縁体乃至第３の絶縁体と、第１の酸化物乃至第３の酸化物と、を有し、
    　前記第１の絶縁体の上面から露出して前記第１の導電体が配置され、
    　前記第１の絶縁体および前記第１の導電体の上に、前記第１の酸化物が配置され、
    　前記第１の酸化物上に、前記第２の酸化物が配置され、
    　前記第１の酸化物および前記第２の酸化物は、第１の領域、第２の領域、および前記第１の領域と前記第２の間に位置する第３の領域を有し、
    　前記第１の領域および前記第２の領域の抵抗は、前記第３の領域の抵抗より低く、
    　前記第１の酸化物の前記第２の領域は、前記第１の導電体の上面に接し、
    　前記第２の酸化物上に、少なくとも一部が前記第３の領域と重なるように、前記第３の酸化物が配置され、
    　前記第３の酸化物上に、前記第２の絶縁体が配置され、
    　前記第２の絶縁体上に、前記第２の導電体が配置され、
    　前記第１の領域および前記第２の領域を覆い、前記第１の絶縁体の上面に接して、前記第３の絶縁体が配置される、
    　半導体装置。
  4. 　請求項１乃至請求項３のいずれか一項において、
    　前記第１の領域、および前記第２の領域は、リン、およびホウ素の一方を含む、
    　半導体装置。
  5. 　請求項１乃至請求項４のいずれか一項において、
    　前記第１の領域、および前記第２の領域は、前記第３の領域よりも、酸素欠損を多く有する半導体装置。
  6. 　請求項１乃至請求項５のいずれか一項において、
    　さらに、前記第３の絶縁体の上に配置された、第４の絶縁体と、
    　前記第４の絶縁体の上面、前記第３の酸化物の上面、前記第２の絶縁体の上面、および前記第２の導電体の上面に接して配置された第５の絶縁体と、を有し、
    　前記第３の酸化物、前記第２の絶縁体、および前記第２の導電体は、前記第１の領域と前記第２の領域の間に配置される、
    　半導体装置。
  7. 　請求項１乃至請求項６のいずれか一項において、
    　さらに、前記第１の絶縁体の下に、前記第２の導電体と少なくとも一部が重なるように配置された、第３の導電体と、を有する、
    　半導体装置。
  8. 　請求項１乃至請求項７のいずれか一項において、
    　さらに、前記第３の絶縁体と、前記第４の絶縁体と、の間に配置された、第６の絶縁体と、を有する、
    　半導体装置。
  9. 　請求項１乃至請求項８のいずれか一項において、
    　前記第１の酸化物、および前記第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、
    　半導体装置。
  10. 　請求項１乃至請求項９のいずれか一項において、
    　前記第１の導電体の下に容量素子が設けられ、
    　前記容量素子の一方の電極は、前記第１の導電体と電気的に接続される、
    　半導体装置。
  11. 　請求項１０において、
    　前記容量素子の下に、シリコン基板に形成されたトランジスタが設けられる、
    　半導体装置。
PCT/IB2019/054361 2018-06-08 2019-05-27 半導体装置 WO2019234547A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/056,072 US11495691B2 (en) 2018-06-08 2019-05-27 Semiconductor device
JP2020523839A JP7161529B2 (ja) 2018-06-08 2019-05-27 半導体装置
US17/895,126 US11967649B2 (en) 2018-06-08 2022-08-25 Semiconductor device
JP2022165216A JP7371201B2 (ja) 2018-06-08 2022-10-14 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018110077 2018-06-08
JP2018-110077 2018-06-08

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/056,072 A-371-Of-International US11495691B2 (en) 2018-06-08 2019-05-27 Semiconductor device
US17/895,126 Continuation US11967649B2 (en) 2018-06-08 2022-08-25 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2019234547A1 true WO2019234547A1 (ja) 2019-12-12

Family

ID=68770161

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/054361 WO2019234547A1 (ja) 2018-06-08 2019-05-27 半導体装置

Country Status (3)

Country Link
US (2) US11495691B2 (ja)
JP (2) JP7161529B2 (ja)
WO (1) WO2019234547A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540249A (zh) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 半导体器件及其形成方法、半导体存储器器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102149A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015181162A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015188070A (ja) * 2014-03-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US20160322388A1 (en) * 2015-04-28 2016-11-03 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method and display device
WO2016203341A1 (ja) * 2015-06-18 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
JP2017112374A (ja) * 2015-12-16 2017-06-22 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090456A1 (en) 2005-08-29 2007-04-26 Jin-Yuan Lee Soi device and method for fabricating the same
US7999335B2 (en) 2007-12-05 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Micromachine and method for manufacturing the same
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
WO2013042562A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101957972B1 (ko) * 2012-06-05 2019-07-04 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102244460B1 (ko) 2013-10-22 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI685113B (zh) 2015-02-11 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI695513B (zh) * 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
US11164871B2 (en) 2017-09-06 2021-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11355530B2 (en) 2018-04-12 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102149A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015181162A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015188070A (ja) * 2014-03-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US20160322388A1 (en) * 2015-04-28 2016-11-03 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method and display device
WO2016203341A1 (ja) * 2015-06-18 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
JP2017112374A (ja) * 2015-12-16 2017-06-22 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540249A (zh) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 半导体器件及其形成方法、半导体存储器器件

Also Published As

Publication number Publication date
JP7161529B2 (ja) 2022-10-26
US20220416089A1 (en) 2022-12-29
JPWO2019234547A1 (ja) 2021-06-24
JP7371201B2 (ja) 2023-10-30
US11967649B2 (en) 2024-04-23
JP2022183244A (ja) 2022-12-08
US11495691B2 (en) 2022-11-08
US20210210640A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
JP7264894B2 (ja) 半導体装置
WO2019171196A1 (ja) 半導体装置、および半導体装置の作製方法
JP2020053680A (ja) 半導体装置、および半導体装置の作製方法
WO2019234561A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019197946A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021053473A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019166906A1 (ja) 半導体装置、および半導体装置の作製方法
US11935964B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7235418B2 (ja) 半導体装置の作製方法
WO2019224656A1 (ja) 半導体装置、および半導体装置の作製方法
JP2019201062A (ja) 半導体装置、および半導体装置の作製方法
JP7371201B2 (ja) 半導体装置
JP7391875B2 (ja) 半導体装置
US11929416B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPWO2020021383A1 (ja) 半導体装置
WO2020109923A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020049396A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020075022A1 (ja) トランジスタ、半導体装置、および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19814622

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020523839

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19814622

Country of ref document: EP

Kind code of ref document: A1