TWI511202B - 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置 - Google Patents

薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置 Download PDF

Info

Publication number
TWI511202B
TWI511202B TW101105501A TW101105501A TWI511202B TW I511202 B TWI511202 B TW I511202B TW 101105501 A TW101105501 A TW 101105501A TW 101105501 A TW101105501 A TW 101105501A TW I511202 B TWI511202 B TW I511202B
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
heat treatment
active layer
tft
Prior art date
Application number
TW101105501A
Other languages
English (en)
Other versions
TW201239989A (en
Inventor
Masashi Ono
Masahiro Takata
Atsushi Tanaka
Masayuki Suzuki
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201239989A publication Critical patent/TW201239989A/zh
Application granted granted Critical
Publication of TWI511202B publication Critical patent/TWI511202B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thermal Sciences (AREA)
  • Nanotechnology (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及X線數位攝影裝置
本發明是有關於一種薄膜電晶體(Thin Film Transistor)的製造方法、薄膜電晶體、顯示裝置、感測器(sensor)以及X線數位攝影裝置。
近年來，對於將In-Ga-Zn-O系(以下稱作IGZO)的氧化物半導體薄膜用於活性層(通道(channel)層)的薄膜電晶體廣泛地進行了研究開發。氧化物半導體薄膜可於低溫下成膜，且比非晶矽表現出更高的遷移率，而且在可見光下透明，因此，可在塑膠(plastic)板或膜(film)等的基板上形成可撓性(flexible)薄膜電晶體。
此處，於表1中表示各種電晶體特性的場效遷移率及製程(process)溫度等的比較表。
如表1所示，活性層為多晶矽的薄膜電晶體可獲得100cm2 /Vs左右的遷移率，但因製程溫度非常高，達到450℃以上，故只能形成於耐熱性高的基板上，無法實現低價、大面積、可撓性化。而且，活性層為非晶矽的薄膜電晶體 可在300℃左右的相對低的溫度下形成，故基板的選擇性比多晶矽廣，但至多只能獲得1cm2 /Vs左右的遷移率，並不適合於高精細的顯示器(display)用途。另一方面，從低溫成膜的觀點考慮，活性層為有機物的薄膜電晶體可在100℃以下形成，故可期待應用於使用耐熱性低的塑膠膜基板等的可撓性顯示器用途等中，但遷移率僅可獲得與非晶矽同等程度的結果。
多次發現，於製造製程中，為了提高電晶體的電性特性，而在元件形成後進行熱處理(後期退火(Post anneal)處理)。在將氧化物半導體薄膜用於活性層的薄膜電晶體中，如上所述藉由低溫形成亦可形成表現出高遷移率‧高可靠性的元件(device)，從而可期待降低熱處理時的溫度。
於將IGZO系的氧化物半導體薄膜用於活性層的薄膜電晶體中，報告了若干種藉由熱處理來控制為所需的電性特性的方法。
日本專利特開2008-53356號公報中揭示了，在活性層為IGZO系的薄膜電晶體中，當形成活性層之後在250℃~450℃的溫度範圍內進行熱處理。而且，亦揭示了，一面照射氧自由基、臭氧，一面在150℃~450℃的溫度範圍內進行熱處理。
日本專利特開2010-238770號公報中揭示了，在活性層為IGZO系的薄膜電晶體中，當形成活性層之後在200℃~500℃的溫度範圍內進行熱處理。並且，作為該方法的一 例，在日本專利特開2010-238770號的實例3中，揭示了如下方法：在將氧濃度設為1%的氬與氧的混合氣體環境下形成包含IGZO的活性層，之後，在100%的環境中以300℃進行熱處理。
然而，於日本專利特開2008-53356號、日本專利特開2010-238770號中，當以300℃以上的高溫進行熱處理時，從耐熱性的觀點考慮，存在難以用於形成在塑膠基板等可撓性基板上的電晶體中這一問題。而且，當以小於300℃的低溫進行熱處理時，會引起低電阻化，因此，僅通過調整熱處理溫度，難以獲得進行常關(normally off)驅動的電晶體。再者，當以小於300℃的低溫進行熱處理時，場效遷移率成為例如7.1cm2 /Vs左右(參照日本專利特開2010-238770號的實驗例3)，未能達到10cm2 /Vs以上。而且，如日本專利特開2008-53356號所述，當一面照射氧自由基、臭氧一面進行熱處理時，在150℃~450℃的溫度範圍內可獲得高穩定性，但製程變得複雜。
本發明是鑒於上述情況而完成，其目的在於提供一種能擴大基板的選擇性、場效遷移率高且常關驅動的薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及X線數位攝影裝置。
本發明的上述課題可由下述方法解決。
<1>一種薄膜電晶體的製造方法，包括：成膜步驟，在至少已導入氧的成膜室內，成膜含有以包含In、Ga以及 Zn中的至少2種元素與O的氧化物半導體作為主成分的活性層；及熱處理步驟，在乾燥環境下以小於300℃的溫度對上述活性層進行熱處理；該薄膜電晶體的製造方法中，當將上述成膜步驟中的上述成膜室內環境中相對於全壓的氧分壓設為Po2 depo(%)、將上述熱處理步驟中的環境中相對於全壓的氧分壓設為Po2 anneal(%)時，以上述熱處理步驟時的氧分壓Po2 anneal(%)滿足-20/3Po2 depo+40/3≦Po2 anneal≦-800/43Po2 depo+5900/43的關係的方式實施上述成膜步驟及上述熱處理步驟。
<2>如<1>所述之薄膜電晶體的製造方法，其中於上述成膜步驟中，將上述氧分壓Po2 depo設為0.17%以上。
<3>如<2>所述之薄膜電晶體的製造方法，其中於上述成膜步驟中，將上述氧分壓Po2 depo設為0.50%以上。
<4>如<1>~<3>中之任一項所述之薄膜電晶體的製造方法，其中於上述成膜步驟中，將上述氧分壓Po2 depo設為6.3%以下。
<5>如<1>~<4>中之任一項所述之薄膜電晶體的製造方法，其中於上述熱處理步驟中，使熱處理溫度超過150℃。
<6>之發明係如<1>~<5>中之任一項所述之薄膜電晶體的製造方法，其中於上述熱處理步驟中，將熱處理溫度設為250℃以下。
<7>如<1>~<6>中之任一項所述之薄膜電晶體的製造方法，其中上述氧化物半導體包含In、Ga、Zn以 及O，上述Ga的莫耳比相對於上述In的莫耳比與上述Ga的莫耳比的合計值滿足0.375≦Ga/(In+Ga)≦0.625的關係。
<8>如<1>~<7>中之任一項所述之薄膜電晶體的製造方法，其中於上述成膜步驟中，利用濺鍍(sputtering)法形成上述活性層。
<9>一種薄膜電晶體，使用<1>~<8>中之任一項所述之薄膜電晶體的製造方法而製作；上述活性層中，利用熱脫附質譜法(Thermal Desorption Spectroscopy)所觀測到的H2 O分子的個數為4.2×1020 cm-3 以下。
<10>如<9>所述之薄膜電晶體，其中上述活性層形成在具有可撓性的基板上。
<11>一種顯示裝置，包括如<9>或者<10>所述之薄膜電晶體。
<12>一種感測器，包括如<9>或者<10>所述之薄膜電晶體。
<13>一種X線數位攝影裝置，包括如<12>所述之感測器。
根據本發明，可提供一種能擴大基板的選擇性、場效遷移率高且常關驅動的薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及X線數位攝影裝置。
以下，參照隨附圖式，對於本發明之實施形態中的薄 膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及X線數位攝影裝置進行具體說明。另外，圖中，對於具有同等或者對應的功能的構件(構成要素)標註相同符號且適當省略說明。
<薄膜電晶體的概略>
首先，對於利用本發明之實施形態中的薄膜電晶體的製造方法所製造的薄膜電晶體的概略進行說明。
本發明之實施形態中的薄膜電晶體(以下簡稱為TFT)是主動(active)元件，包括閘極電極、閘極絕緣膜、活性層、源極電極以及汲極電極，且對閘極電極施加電壓，控制活性層中流動的電流，具有切換(switching)源極電極與汲極電極間的電流的功能。
作為TFT的元件構造，可為基於閘極電極位置的所謂反交錯(inverted staggered)構造(亦稱為底閘極(bottom gate)型)以及交錯構造(亦稱為頂閘極(top gate)型)中的任一種態樣。而且，根據活性層與源極電極以及汲極電極(適當地稱作「源極‧汲極電極」)的接觸部分，可為所謂頂接觸(top contact)型、底接觸(bottom contact)型中的任一種態樣。
另外，所謂頂閘極型是指閘極電極配置於閘極絕緣膜的上側、活性層形成於閘極絕緣膜的下側的形態，所謂底閘極型是指閘極電極配置於閘極絕緣膜的下側、活性層形成於閘極絕緣膜的上側的形態。而且，所謂底接觸型是指源極‧汲極電極在活性層之前形成且活性層的下表面與源 極‧汲極電極接觸的形態，所謂頂接觸型是指活性層在源極‧汲極電極之前形成且活性層的上表面與源極‧汲極電極接觸的形態。
圖1(A)是表示本發明之實施形態中的TFT、即頂閘極構造的頂接觸型TFT的一例的示意圖。圖1(A)所示的TFT10中，活性層14積層於基板12的一主面上。而且，於該活性層14上，源極電極16以及汲極電極18相互分開而設置，進而，於其等之上依序積層閘極絕緣膜20、閘極電極22。
圖1(B)是表示本發明之實施形態中的TFT、即頂閘極構造的底接觸型TFT的一例的示意圖。圖1(B)所示的TFT30中，於基板12的一主面上，源極電極16以及汲極電極18相互分開而設置。而且，依序積層了活性層14、閘極絕緣膜20、閘極電極22。
圖1(C)是表示本發明之實施形態中的TFT、即底閘極構造的頂接觸型TFT的一例的示意圖。圖1(C)所示的TFT40中，於基板12的一主面上依序積層了閘極電極22、閘極絕緣膜20、活性層14。而且，於該活性層14的表面上，源極電極16以及汲極電極18相互分開而設置。
圖1(D)是表示本發明之實施形態中的TFT、即底閘極構造的底接觸型TFT的一例的示意圖。圖1(D)所示的TFT50中，於基板12的一主面上，依序積層了閘極電極22、閘極絕緣膜20。而且，於該閘極絕緣膜20的表面上，源極電極16以及汲極電極18相互分開而設置，進而 於其等之上積層了活性層14。
另外，本實施形態之TFT除了上述構成以外，亦可採用各種構成，可適當地成為於活性層上設置保護層或於基板上設置絕緣層等的構成。
以下，對各構成要素進行詳細說明。另外，作為代表例，對於製造圖1(A)所示的頂閘極構造的頂接觸型TFT10的情況進行具體說明，但本發明同樣可適用於製造其他形態的TFT的情形。
<TFT的詳細構成> -基板-
用於形成TFT10的基板12的形狀、構造、大小等並無特別限制，可根據目的而適當選擇。基板12的構造可為單層構造，亦可為積層構造。
作為基板12，可使用例如包含玻璃或釔穩定氧化鋯(yttrium stabilized zirconia，YSZ)等無機材料、樹脂或樹脂複合材料等的基板。其中，在輕量這一方面，從具有可撓性這一觀點考慮，較佳為包含樹脂或樹脂複合材料的基板。具體而言，可使用包含聚對苯二甲酸丁二酯、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚萘二甲酸丁二酯、聚苯乙烯、聚碳酸酯、聚碸、聚醚碸、聚芳酯、烯丙基二乙二醇碳酸酯、聚醯胺、聚醯亞胺、聚醯胺-醯亞胺、聚醚醯亞胺、聚苯并唑、聚苯硫醚、聚環烯烴、降冰片烯樹脂、聚氯三氟乙烯等的氟樹脂、液晶聚合物、丙烯酸系樹脂、環氧樹脂、聚矽氧樹脂、離子聚合物樹脂、氰酸酯樹脂、 交聯反丁烯二酸二酯、環狀聚烯烴、芳香族醚、馬來醯亞胺-烯烴、纖維素、環硫化合物等的合成樹脂的基板；包含已述的合成樹脂等與氧化矽粒子的複合塑膠材料的基板；包含已述的合成樹脂等與金屬奈米粒子、無機氧化物奈米粒子或者無機氮化物奈米粒子等的複合塑膠材料的基板；包含已述的合成樹脂等與碳纖維或者碳奈米管(carbon nanotube)的複合塑膠材料的基板；包含已述的合成樹脂等與玻璃片(flake)、玻璃纖維(glass fiber)或者玻璃珠(glass bead)的複合塑膠材料的基板；包含已述的合成樹脂等與具有黏土礦物或者雲母衍生結晶構造的粒子的複合塑膠材料的基板；於薄玻璃與已述的任一種合成樹脂之間具有至少1次接合界面的積層塑膠基板；包含藉由交替積層無機層與有機層(已述的合成樹脂)而具有至少1次以上接合界面的具有阻隔(barrier)性能的複合材料的基板；由不鏽鋼基板或者與不鏽鋼不同的金屬積層而成的金屬多層基板；鋁基板或者表面實施氧化處理(例如陽極氧化處理)而提高了表面的絕緣性的附氧化皮膜的鋁基板等。
另外，作為樹脂基板，較佳為在耐熱性、尺寸穩定性、耐溶劑性、電絕緣性、加工性、低通氣性、及低吸濕性等方面優良。樹脂基板亦可包括用於防止水分或氧透過的氣體阻隔層、或用於提高樹脂基板的平坦性或與下部電極的密接性的底塗(under coat)層等。
而且，基板的厚度較佳為50μm以上500μm以下。若基板的厚度為50μm以上，則可進一步提高基板自身的 平坦性。若基板的厚度為500μm以下，則可進一步提高基板自身的可撓性，且可更容易作為可撓性元件用基板而使用。另外，根據構成基板12的材料，具有充分的平坦性及可撓性的厚度有所不同，因此需要根據基板材料而設定其厚度，其大概範圍是50μm以上500μm以下的範圍。
-活性層-
活性層14中含有包含In、Ga以及Zn中的至少2種元素與O的氧化物半導體作為主成分。另外，所謂「主成分」是表示構成活性層14的構成成分中所含的最多的成分。
而且，活性層(主要是氧化物半導體)可為非晶質或者結晶質中的任一種，但較佳為非晶質。可由X線繞射測定來確認活性層是結晶質或者是非晶質。亦即，當利用X線繞射測定未檢測出表示結晶構造的明確的峰值(peak)時，可判斷該活性層是非晶質。若活性層為非晶質，則可在小於300℃的低溫下成膜，因此，容易形成於如塑膠基板般具有可撓性的樹脂基板上。故而，更容易應用於使用附TFT的塑膠基板的可撓性顯示器中。再者，非晶質膜容易大面積地形成均一的膜，且不存在如多結晶这样的晶粒界面，因此容易抑制元件特性的偏差。
而且，活性層14可在層厚方向、或與層厚方向垂直的面方向上具有組成分布，同樣亦可在層厚方向、與層厚方向垂直的面方向上具有氧濃度分布。
關於活性層14的電阻率，一般而言只要是可作為半導 體而起作用的電阻率即可，尤其是，從作為活性區域的觀點考慮，室溫(20℃)下的電阻率較佳為1Ωcm以上1×106 Ωcm以下。另外，本實施形態的電阻率是由Resi Test 8310(TOYO Technical公司製造)測定出的值。
活性層14的膜厚(總膜厚)並無特別限制，但較佳為10nm以上200nm以下。
另外，在有機電致發光(Electro Luminescence，EL)驅動中使用的TFT中，用於有機EL的藍色發光層表現出在λ=450nm左右具有峰值的較寬的(broad)發光，因此假設當IGZO膜的光學帶隙(band gap)比較狹窄、該區域具有光學吸收時，會產生引起電晶體的閾值漂移(threshold shift)這一問題。因此，尤其是作為有機EL驅動中使用的TFT，較佳為活性層14中使用的材料的帶隙大於3.0eV。
較佳為，活性層14中，利用熱脫附質譜法所觀測到的H2 O分子的個數為4.2×1020 cm-3 以下。另外，所謂「利用熱脫附質譜法所觀測到的H2 O分子的個數」是指使試樣台(stage)溫度升溫至800℃，進行脫附後觀測到的M/z=18的分子的個數。利用熱脫附質譜法所觀測到的H2 O分子的個數為4.2×1020 cm-3 以下的活性層14是已排除了膜中所含的會誘導剩餘載體(carrier)的水分的氧化物半導體薄膜，表現出良好的半導體特性。
-源極‧汲極電極-
源極電極16及汲極電極18均是只要具有高導電性(例 如高於活性層14)則無特別限制，可例如將Al、Mo、Cr、Ta、Ti、Au、Ag等的金屬、Al-Nd、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等的金屬氧化物導電膜等作為單層或者2層以上的積層構造而使用。
當源極電極16及汲極電極18由上述金屬構成時，若考慮到成膜性、由蝕刻(etching)或剝離(lift off)法而得的圖案化(patterning)性及導電性等，其厚度較佳為10nm以上、1000nm以下，更佳為50nm以上、100nm以下。
-閘極絕緣膜-
作為閘極絕緣膜20，較佳為具有高絕緣性，可由例如SiO2 、SiNx 、SiON、Al2 O3 、Y2 O3 、Ta2 O5 、HfO2 等的絕緣膜、或者含有該些化合物中的至少二種以上的絕緣膜等構成。
另外，為了實現漏電流(leakage current)的降低及電壓耐性的提高，閘極絕緣膜20需要具有充分的厚度，另一方面，若厚度過大則會導致驅動電壓上升。閘極絕緣膜20的厚度亦取決於材質，但較佳為10nm以上10μm以下，更佳為50nm以上1000nm以下，尤佳為100nm以上400nm以下。
-閘極電極-
作為閘極電極22，只要具有高導電性則無特別限制，可將例如Al、Mo、Cr、Ta、Ti、Au、Ag等的金屬、Al-Nd、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO) 等的金屬氧化物導電膜等設為單層或者2層以上的積層構造而使用。
當閘極電極22由上述金屬構成時，若考慮到成膜性、由蝕刻或剝離法而得的圖案化性及導電性等，則其厚度較佳為10nm以上、1000nm以下，更佳為50nm以上、200nm以下。
<薄膜電晶體：TFT的製造方法>
接著，對於本發明之實施形態中的TFT的製造方法進行說明。另外，作為代表例，對於製造圖1(A)所示的頂閘極構造的頂接觸型TFT10的情形進行具體說明，但本發明亦同樣可適用於製造其他形態的TFT的情形。
本發明之實施形態中的TFT的製造方法包括成膜步驟及熱處理步驟，所述成膜步驟在至少已導入氧的成膜室內，成膜含有以包含In、Ga以及Zn中的至少2種元素與O的氧化物半導體作為主成分的活性層14；所述熱處理步驟在乾燥環境下以小於300℃的溫度對上述活性層14進行熱處理；該製造方法中，當將上述成膜步驟中上述成膜室內的環境中相對於全壓的氧分壓設為Po2 depo(%)、將上述熱處理步驟中的環境中相對於全壓的氧分壓設為Po2 anneal(%)時，以上述熱處理步驟時的氧分壓Po2 anneal(%)滿足-20/3Po2 depo+40/3≦Po2 anneal≦-800/43Po2 depo+5900/43的關係的方式實施上述成膜步驟及上述熱處理步驟。
以下，進行更具體的說明。
-成膜步驟-
首先，準備包含上述材料中的任一種的基板12，將該基板12放入成膜室內。而且，在向成膜室內至少導入氧之後，於該成膜室內實施成膜步驟，即，在基板12的一主面上，形成含有以包含In、Ga以及Zn中的至少2種元素與O的氧化物半導體作為主成分的活性層14。
較佳為，活性層14的氧化物半導體是包含In、Ga、Zn以及O(IGZO)。在該構成的情況下，較佳為，Ga的莫耳比相對於In的莫耳比與Ga莫耳比的合計值滿足0.375≦Ga/(In+Ga)≦0.9的關係。若處於上述組成範圍，則可確實地獲得常關驅動的TFT。而且，更佳為，Ga的莫耳比相對於In的莫耳比與Ga莫耳比的合計值為0.375≦Ga/(In+Ga)≦0.625。若處於上述組成範圍，則當實施熱處理步驟後，可獲得表現出例如10cm2 /Vs以上的良好的場效遷移率的TFT。
再者，藉由在氧化物半導體的Zn的一部分中摻雜帶隙更寬的元素離子(ion)，從而可獲得更深的井型電位(potential)構造。具體而言，藉由摻雜Mg，可擴大膜的帶隙。
活性層14的成膜方法可為例如真空蒸鍍法、濺鍍法、離子電鍍(ion plating)法等的物理方式、化學氣相沈積(Chemical vapor deposition，CVD)、電漿CVD法等的化學方式等在可調整導入氧量的真空成膜室內實施的方法， 並無特別限定，但從能大面積化、成膜速率(rate)亦大這一方面考慮，較佳為利用濺鍍法形成。
活性層14的載體密度可藉由氧空位量控制或陽離子摻雜(cation doping)而任意地控制。當欲增大載體密度時，只要增大氧空位量、或者摻雜容易成為價數相對較大的陽離子的材料(例如Ti、Zr、Hf、Ta等)即可。然而，當摻雜價數大的陽離子時，因氧化物半導體膜的構成元素數會增加，故在成膜製程的簡化、低成本化方面不利，故較佳為藉由氧濃度(氧空位量)來控制載體密度。
因此，成膜步驟中的成膜室內的氧分壓Po2 depo(%)是以上述的熱處理步驟時的氧分壓Po2 anneal(%)滿足-20/3Po2 depo+40/3≦Po2 anneal≦-800/43Po2 depo+5900/43的關係的方式適當調整。
藉由調整至該範圍內，可控制載體密度，從而實現場效遷移率高且常關驅動的TFT。
此處，一般而言，於氧化物半導體中，為了提高載體密度，實施降低氧分壓Po2 depo而增加氧空位量的操作，尤其是針對IGZO系而報告了在增大載體密度的同時增大遷移率的操作。然而，過剩的氧空位同時對於載體而言會成為散亂體(scattering substance)，反而會成為使遷移率降低的要因。因此，較佳為將氧分壓Po2 depo調整為0.17%以上。
而且，較佳為將氧分壓Po2 depo調整為0.50%以上。若氧分壓為0.50%以上，則容易獲得因上述的過剩的氧空 位所引起的載體的散亂較少、遷移率高且常關驅動的TFT。
更理想的是，氧分壓Po2 depo較佳為6.3%以下。其原因在於，若氧分壓Po2 depo超過6.3%，則熱處理前的活性層的氧空孔密度成為相對較低的狀態，雖然為常關驅動的TFT，但是因載體濃度的下降，容易導致遷移率的降低。
成膜中的環境只要含有氧則無特別限制。例如，另外亦可含有氬或氮。
關於活性層14的成膜溫度，從提高基板12的選擇性的觀點考慮，較佳為小於300℃的低溫；從成為非晶質的觀點考慮，更佳為例如200℃以下；從降低成本或節省時間的觀點考慮，進一步更佳為常溫(25℃)。
活性層14成膜之後，適當地使活性層14圖案化。圖案化可藉由光微影法(photolithography)及蝕刻而實施。具體而言，對於殘存的部分利用光微影法形成光阻圖案(resist pattern)，且利用鹽酸、硝酸、稀硫酸、或者磷酸、硝酸及酢酸的混合液等的酸溶液進行蝕刻而形成圖案。
另外，活性層14的成膜過程中及/或活性層14的成膜後，亦可包含如下步驟：對活性層14的成膜面照射含氧自由基，而控制活性層14中的氧空孔密度。
而且，活性層14的成膜過程中及/或活性層14的成膜後，亦可包含如下步驟：於臭氧環境中，對活性層14的成膜面照射紫外線，而控制活性層14中的氧空孔密度。
-熱處理步驟-
活性層14成膜後，實施熱處理步驟，即，在乾燥環境 下以小於300℃的溫度對活性層14進行熱處理。然而，所謂活性層14成膜後，只要在活性層14成膜步驟之後則可在任一步驟之後，例如可在活性層14剛成膜之後、或後述的電極形成之後，亦可在TFT陣列(array)完成之後。
設為乾燥環境的理由是為了實現常關驅動的TFT。另外，所謂乾燥環境是指，整體環境中所含的水分含量以露點溫度換算為-36℃以下(絕對濕度0.21g/m-3 以下)，幾乎不含水分的環境。
設為小於300℃的理由是為了擴大基板的選擇性。
而且，熱處理步驟中，如上所述，以熱處理時的氧分壓Po2 anneal滿足-20/3Po2 depo+40/3≦Po2 anneal≦-800/43Po2 depo+5900/43的關係的方式進行調整。若調整至該範圍內，則可實現場效遷移率高且常關驅動的TFT。
關於熱處理步驟時的熱處理溫度，從確實獲得常關驅動的TFT的觀點考慮，較佳為設為超過150℃。再者，關於熱處理溫度，從提高遷移率的觀點考慮，較佳為設為250℃以下。而且，關於熱處理溫度，較佳為設為200℃以下。藉由設為200℃以下的低溫區域，可適用上述熱處理的基板12的選擇性大幅增大，從而對於形成在塑膠等的可撓性基板上的TFT等亦容易應用熱處理。
另外，熱處理時的環境只要含有氧，則另外亦可含有氬或氮。
-其他-
活性層14的成膜步驟後、或熱處理步驟後，於活性層14上形成用於形成源極‧汲極電極16、18的導電膜。接著，利用蝕刻或者剝離法將導電膜圖案化成特定的形狀，形成源極電極16及汲極電極18。此時，較佳為，使源極‧汲極電極16、18及未圖示的連接於該些電極的配線同時圖案化。
關於源極電極16及汲極電極18的導電膜的成膜，均可考慮與所使用的材料的適應性，而根據自例如印刷方式、塗佈(coating)方式等的濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等的物理方式、CVD、電漿CVD法等的化學方式等中適當選擇的方法來成膜即可。
形成源極‧汲極電極16、18及配線之後，形成閘極絕緣膜20。閘極絕緣膜20是藉由光微影法及蝕刻而圖案化為特定的形狀來形成。
關於閘極絕緣膜20的成膜，亦同樣可考慮與所使用的材料的適應性，而根據自印刷方式、塗佈方式等的濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等的物理方式、CVD、電漿CVD法等的化學方式等中適當選擇的方法來成膜即可。
形成閘極絕緣膜20之後，形成閘極電極22。於形成電極膜之後，藉由蝕刻或者剝離法而圖案化成特定的形狀，從而形成閘極電極22。此時，較佳為，使閘極電極22及閘極配線同時圖案化。
關於閘極電極22的成膜，亦同樣可考慮到與所使用的 材料的適應性，而根據自例如印刷方式、塗佈方式等的濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等的物理方式、CVD、電漿CVD法等的化學方式等中適當選擇的方法來成膜即可。
按照以上程序，可製作圖1(A)所示的TFT10。本發明之實施形態中的TFT可獲得場效遷移率超過10cm2 /Vs、表現出常關特性的TFT。
<應用>
以上所說明的本實施形態中的TFT的用途並無特別限制，可較佳地用於例如電性光學裝置(例如液晶顯示裝置、有機電致發光(Electro Luminescence，EL)顯示裝置、無機EL顯示裝置等的顯示裝置等)中的驅動元件、尤其是大面積元件。
再者，實施形態中的TFT尤其可較佳地用於使用樹脂基板且可於低溫製程中製作的元件中(例如可撓性顯示器等)，且可較佳地用作X線感測器等各種感測器、微機電系統(Micro Electro Mechanical System，MEMS)等各種電子元件中的驅動元件(驅動電路)。
<電性光學裝置以及感測器>
本實施形態中的電性光學裝置或者感測器中包含上述本發明之薄膜電晶體而構成。
作為電性光學裝置的示例，有顯示裝置(例如液晶顯示裝置、有機EL顯示裝置、無機EL顯示裝置等)。
作為感測器的示例，較佳的是電荷耦合元件(Charge Coupled Device，CCD)或者互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)等圖像感測器、或X線感測器等。
使用了本實施形態中的TFT的電性光學裝置及感測器的特性的面內均一性均高。另外，此處所謂的「特性」，就電性光學裝置(顯示裝置)而言是指顯示特性，就感測器而言是指靈敏度特性。
以下，作為包含根據本實施形態所製造的薄膜電晶體的電性光學裝置或者感測器的代表例，對於液晶顯示裝置、有機EL顯示裝置、X線感測器進行說明。
<液晶顯示裝置>
圖2中，關於本發明之電性光學裝置的一實施形態中的液晶顯示裝置，表示其一部分的概略剖面圖；圖3中表示其電性配線的概略構成圖。
如圖2所示，本實施形態的液晶顯示裝置100構成為，包括：圖1(A)所示的頂閘極構造的頂接觸型TFT10、由像素下部電極104及其對面上部電極106夾著而形成在TFT10的閘極電極22上的液晶層108、以及對應於各像素而顯出不同顏色的RGB彩色濾光片(color filter)110，該閘極電極22被鈍化(passivation)層102保護，且TFT10的基板12側及RGB彩色濾光片110上分別設有偏光板112a、112b。
而且，如圖3所示，本實施形態中的液晶顯示裝置100包括：相互平行的多個閘極配線112、及與該閘極配線112 交叉的相互平行的資料(data)配線114。此處，閘極配線112與資料配線114電絕緣。於閘極配線112與資料配線114的交叉部附近設有TFT10。
TFT10的閘極電極22連接於閘極配線112，TFT10的源極電極16連接於資料配線114。而且，TFT10的汲極電極18經由閘極絕緣膜20上所設的接觸孔(contact hole)116(接觸孔116內埋入有導電體)而連接於像素下部電極104。該像素下部電極104與接地的對面上部電極106一同構成電容器(Capacitor)118。
於圖2所示的本實施形態中的液晶顯示裝置中，包括頂閘極構造的TFT10，但本發明之顯示裝置即液晶顯示裝置中使用的TFT並不限於頂閘極構造，亦可為底閘極構造的TFT。
本發明之實施形態中的TFT10具有高遷移率，因此，液晶顯示裝置100中可進行高精細、高速應答、高對比度(contrast)等的高品質顯示，亦可適用於大畫面化。而且，當活性層的IGZO為非晶質時可抑制元件特性的偏差，可實現大畫面且無不均的良好的顯示品質。而且，特性改變少，故可降低閘極電壓，進而可降低顯示裝置的電力消耗。而且，根據本發明，可使用能在低溫(例如300℃以下)下成膜的非晶質IGZO膜來作為活性層14而製作薄膜電晶體，因此可使用樹脂基板(塑膠基板)作為基板12。因此，可提供顯示品質良好且具有可撓性的液晶顯示裝置。
<有機EL顯示裝置>
圖4中，關於本發明之電性光學裝置的一實施形態中的主動矩陣(active matrix)式的有機EL顯示裝置，表示其一部分的概略剖面圖；圖5中表示電性配線的概略構成圖。
有機EL顯示裝置的驅動方式中有單純矩陣式與主動矩陣式該兩種。使用單純矩陣式時，雖有能以低成本製作的優點(merit)，但因逐一地選擇掃描線來使像素發光，故掃描線數量與每根掃描線的發光時間成反比例。因此，難以實現高精細化、大畫面化。使用主動矩陣式時，因針對每個像素形成電晶體或電容器故導致製造成本提高，但因不存在單純矩陣方式中的無法增加掃描線數量的問題，故適於高精細化、大畫面化。
本實施形態中的主動矩陣方式的有機EL顯示裝置200構成為，在包含鈍化層202的基板12上，設有驅動用TFT204及切換用TFT206作為圖1(A)所示的頂閘極構造的TFT10，於該TFT204及206上設有包括被下部電極208及上部電極210夾著的有機發光層212的有機EL發光元件214，且其上表面亦由鈍化層(passivation layer)216保護。
而且，如圖5所示，本實施形態中的有機EL顯示裝置200中，包括相互平行的多個閘極配線220、與該閘極配線220交叉且相互平行的資料配線222及驅動配線224。此處，閘極配線220與資料配線222、驅動配線224電絕緣。切換用TFT10b的閘極電極22連接於閘極配線 220，切換用TFT10b的源極電極16連接於資料配線222。而且，切換用TFT10b的汲極電極18連接於驅動用TFT10的閘極電極22，並且藉由使用電容器226而使驅動用TFT10a保持導通(on)狀態。驅動用TFT10a的源極電極16連接於驅動配線224，汲極電極18連接於有機EL發光元件214。
於圖4所示的本實施形態中的有機EL裝置中，包括頂閘極構造的TFT10a及10b，但本發明之顯示裝置即有機EL裝置中使用的TFT並不限定為頂閘極構造，亦可為底閘極構造的TFT。
本發明之實施形態中的TFT10具有高遷移率，故可實現低電力消耗且高品質的顯示。而且，根據本發明的實施形態，可使用能在低溫(例如300℃以下)下成膜的非晶質IGZO膜作為活性層14而製作薄膜電晶體，故可使用樹脂基板(塑膠基板)作為基板12。因此，可提供顯示品質良好且具有可撓性的有機EL顯示裝置。
另外，於圖4所示的有機EL顯示裝置中，可使上部電極210為透明電極而成為頂部發光(top emission)型，亦可使下部電極208及TFT的各電極為透明電極而成為底部發光(bottom emission)型。
<X線感測器>
圖6中，關於本發明之感測器的一實施形態即X線感測器，表示其一部分的概略剖面圖；圖7中表示其電性配線的概略構成圖。
更具體而言，圖6是將X線感測器陣列的一部分放大的概略剖面圖。本實施形態中的X線感測器300包括形成於基板12上的TFT10及電容器310、形成於電容器310上的電荷收集用電極302、X線轉換層304、及上部電極306。TFT10上設有鈍化膜308。
電容器310成為由電容器用下部電極312及電容器用上部電極314夾著絕緣膜316的構造。電容器用上部電極314經由設在絕緣膜316上的接觸孔318，而與TFT10的源極電極16及汲極電極18中的任一者(圖6中為汲極電極18)連接。
電荷收集用電極302設置在電容器310的電容器用上部電極314上，且連接於電容器用上部電極314。
X線轉換層304是包含非晶硒的層，以覆蓋TFT10及電容器310的方式設置。
上部電極306設置在X線轉換層304上，且連接於X線轉換層304。
如圖7所示，本實施形態中的X線感測器300包括相互平行的多個閘極配線320、及與閘極配線320交叉且相互平行的多個資料配線322。此處，閘極配線320與資料配線322電絕緣。於閘極配線320與資料配線322的交叉部附近設有TFT10。
TFT10的閘極電極22連接於閘極配線320，TFT10的源極電極16連接於資料配線322。而且，TFT10的汲極電極18連接於電荷收集用電極302，再者該電荷收集用電極 302連接於電容器310。
本實施形態中的X線感測器300中，X線自圖6中的上部(上部電極306側)照射，於X線轉換層304生成電子-電洞對。由上部電極306預先對該X線轉換層304施加高電場，使所生成的電荷儲存於電容器310內，藉由依序掃描TFT10而讀出。
本發明的本實施形態中的X線感測器300因設有導通電流高、可靠性優良的TFT10，故S/N高、靈敏度(sensitivity)特性優良，因此當使用於X線數位攝影裝置中時可獲得寬動態範圍(dynamic range)的圖像。尤其是本發明的本實施形態中的X線數位攝影裝置，並非可僅拍攝靜止圖像、而是亦可較佳地用於以1台裝置進行動態圖像的透視及靜止圖像的拍攝的X線數位攝影裝置。再者，當TFT的活性層14的IGZO為非晶質時，可獲得均一性優良的圖像。
另外，於圖6所示的本實施形態中的X線感測器中，設有頂閘極構造的TFT，但本發明之感測器中使用的TFT並不限於頂閘極構造，亦可為底閘極構造的TFT。
[實例]
以下，對實驗例進行說明，但本發明並不受該些實例的任何限制。
本發明者等人經過以下實驗可確認：於使用含有以包含In、Ga以及Zn中的至少2種元素與O的氧化物半導體作為主成分的活性層的薄膜電晶體的製造步驟中，通過改 變活性層成膜時的氧分壓、以及成膜步驟後進行的熱處理時的環境、熱處理的溫度，在小於300℃的熱處理中的特定的條件範圍內，可獲得良好的半導體特性。
-氧化物半導體薄膜形成後的熱處理法的差異所引起的膜中含水率的差異- <實驗例1>
作為實驗例1，於無摻雜(non-dope)的Si基板(三菱材料公司製造)上，藉由濺鍍法形成可用作活性層的包含IGZO的氧化物半導體薄膜100nm。氧化物半導體薄膜的濺鍍條件如下所述。
(氧化物半導體薄膜的濺鍍條件)
極限真空：6×10-6 Pa
成膜壓力：4.4×10-1 Pa
成膜溫度：室溫
成膜室內的環境中的相對於全壓的氧分壓：0.50%
In2 O3 、Ga2 O3 、ZnO靶(target)的施加電力比：31.0：61.0：20.0
氧化物半導體薄膜成膜之後，於氧分壓控制爐中，在全壓為大氣壓、氬與氧的分壓比Ar/O2 =80/20(相對於全體的氧分壓Po2 anneal=20%)的環境下進行200℃的熱處理，從而製作氧化物半導體薄膜。
另外，上述熱處理中的環境中，氬及氧是由儲氣罐(gas bomb)供給，相當於實質上不含水蒸汽、整體環境中所含的水分含量以露點溫度換算為-36℃以下(絕對濕度0.21 g/m-3 以下)的乾燥環境下的熱處理(稱為乾式退火(dry anneal))。
<比較例1>
作為比較例1，除了熱處理條件以外，均以與實驗例1相同的方法來製作氧化物半導體薄膜。具體而言，藉由與實驗例1相同的方法形成氧化物半導體薄膜，之後，對於該氧化物半導體薄膜，在溫度23℃、濕度66%的大氣中(整體環境中所含的水分含量以露點溫度換算為16℃(絕對濕度13.6g/m-3 ))進行200℃的熱處理(稱為濕式退火(wet anneal))。
<評價>
對於實驗例1以及比較例1中的氧化物半導體薄膜，使用電子科學股份有限公司製造的熱脫附質譜裝置EMD-WA1000S，進行自室溫至基板溫度800℃的熱脫附質譜分析。
圖8是以圖表的形式表示熱脫附質譜法的分析結果的圖，且是關於H2 O對應的m/z=18的強度峰值以實驗例1與比較例1進行比較的圖。
如圖8所示，可知，就H2 O的脫附所對應的、於100℃~200℃下觀測到的強度峰值而言，與經過濕式退火的比較例1相比，經過乾式退火的實驗例1中的氧化物半導體薄膜減少至65%(2/3)左右。亦即，可知，實驗例1中的氧化物半導體薄膜中的膜中含水率低。
因此，關於實驗例1以及比較例1中的氧化物半導體 薄膜，根據圖8所示的圖表，算出膜中含水率。計算時，檢測出自實驗例1以及比較例1中的氧化物半導體薄膜脫附的H2 O分子的個數(M/z=18)。其結果示於表2中。
根據表2可知，與比較例1相比，實驗例1中的膜中H2 O分子更多。
亦即，可知，藉由氧化物半導體薄膜形成後的熱處理的方法，氧化物半導體薄膜中的H2 O分子的個數會產生差。尤其是，於實驗例1與比較例1中表示，因存在熱處理環境中是否含有水分這一差異，故根據退火環境中所含的含水率，會使氧化物半導體膜中所含的H2 O分子產生差。
-活性層膜中含水率的差異所致的TFT特性的變化-
當將膜中的水分不同的氧化物半導體薄膜用於TFT的活性層時，利用以下實驗來驗證TFT特性受到何種影響。
<實驗例2>
作為實驗例2，製作底閘極構造的頂接觸型TFT來作為評價用樣品(sample)。
圖9(A)是實驗例2的TFT的俯視圖，圖9(B)是圖9(A)所示的TFT的A-A線箭視剖面圖。
具體而言，實驗例2中的TFT500是以如下方式製作。
作為基板502，使用表面上形成了100nm的SiO2 的 氧化膜504的高濃度摻雜p型矽基板(三菱材料公司製造)。作為活性層506，於基板502上形成組成為In：Ga：Zn=1：1：1的IGZO層45nm。IGZO層是利用使用In2 O3 靶、Ga2 O3 靶、ZnO靶的共濺鍍(co-sputter)法實現。IGZO層的詳細濺鍍條件與實驗例1中的氧化物半導體薄膜的條件相同。
活性層506形成之後，於氧分壓控制爐中，在全壓為大氣壓、氬與氧的分壓比Ar/O2 =80/20(相對於全體的氧分壓Po2 anneal=20%)的環境下，以200℃進行退火處理。氬與氧是由儲氣罐供給，在乾燥環境下進行熱處理。熱處理後，經由金屬掩模(metal mask)分別以10nm/40nm的厚度蒸鍍Ti/Au電極，形成源極‧汲極電極510、512。藉由以上處理，獲得通道長度為180μm、通道寬度為1mm的實驗例2中的底閘極型薄膜電晶體500。亦即，實驗例2與實驗例1相同，是將膜中含有4.2×1020 cm-3 個H2 O分子的氧化物半導體薄膜用於活性層的薄膜電晶體。
<比較例2>
作為比較例2中所準備的TFT，是於大氣中(濕度66%)進行熱處理，除此以外均以相同的方法製作。亦即，比較例2與比較例1同樣地為將膜中含有4.4×1020 cm-3 個H2 O分子的氧化物半導體薄膜用於活性層的TFT。
<評價>
針對上述實驗例2以及比較例2中的TFT，使用半導體參數分析儀(parameter analyzer)4156C(Agilent Technologies公司製造)，測定電晶體特性(Vg-Id特性)及場效遷移率μ。測定結果示於圖10中。測定Vg-Id特性時，將汲極電壓(Vd)固定為10V，使閘極電壓(Vg)在-15V~+15V的範圍內變化，測定各閘極電壓(Vg)下的汲極電流(Id)，從而測定出Vg-Id特性。而且，上述測定方法亦同樣地適用於以下的實驗例。
將根據測定結果所算出的、實驗例2以及比較例2中的TFT的閾值電壓(Vth)以及場效遷移率示於表3中。閾值電壓(Vth)是通過測量出飽和區域的電流值Idsat、且使用Idsat=WCμsat(Vgs-Vth)2 /2L的數式算出。此處，W是活性層的通道寬度，L是活性層的通道長度，C是閘極絕緣膜的每單位面積的靜電電容，Vgs是閘極-源極電極間的電壓，μsat是飽和遷移率。而且，遷移率值是根據固定為Vd=1V、且使閘極電壓(Vg)在-15V~+15V的範圍內進行掃描而測定出的Id來算出線形遷移率並予以記載。
根據圖10以及表3可知，實驗例2以及比較例2中的TFT均表現出On/Off比高於105 的良好的切換特性，除此之外，兩者均表現出超過10cm2 /Vs的高遷移率。另一方面，比較例2中，閾值電壓為-10.5V，表現出常開(normally on)特性。
一般而言，從低電力消耗的觀點考慮，常關驅動的TFT比常開驅動更佳，可知實驗例1是表現出更佳的半導體特性的TFT。
如此之兩者的特性差異是因熱處理的方法所致，上述結果表示熱處理環境中所含的水分於活性層中會誘導剩餘載體。
因此，可知，在乾燥環境下進行熱處理可極有效地獲得所需的半導體特性。
而且，通過對實驗例2以及比較例2中的TFT的活性層膜中的H2 O分子個數進行比較，可知若活性層膜中的H2 O分子為4.4×1020 cm-3 個以上，則表現出常開特性。因此，可知，為了同時實現高遷移率‧常關驅動，有效的是，在乾燥環境下進行熱處理，將膜中H2 O分子為4.2×1020 cm-3 個以下的氧化物半導體薄膜用於活性層。
-退火時的氧分壓及活性層成膜時的導入氧分壓-
接著，於在乾燥環境下進行的熱處理中，使熱處理時的氧分壓、以及活性層成膜時的導入氧分壓系統地變化，評價TFT特性。具體而言，製作以下的樣品，評價TFT特性。
<實驗例3~實驗例8>
製作6個試樣，其等與實驗例1僅退火條件不同，使熱處理時的Ar/O2 分壓以100/0、95/5、90/10、85/15、80/20、0/100(即，氧分壓Po2 anneal為0%、5%、10%、15%、20%、100%，從左到右依序為實驗例3~實驗例8)的順序系統 地變化。
<比較例3>
而且，將實施與實驗例3相同的製造步驟且經過濕式退火處理而製作的TFT作為比較例3。
<實驗例9~實驗例14>
實驗例9~實驗例14中，與實驗例1相比，改變活性層成膜時的氧分壓、熱處理時的氧分壓。將活性層成膜時的氧分壓設為2.0%，其他組成等條件不變。濺鍍條件與實驗例1相同。
以此方式製作使熱處理時的氧分壓以0%、5%、10%、15%、20%、100%(從左到右依序為實驗例9~實驗例14)的順序系統地變化的6個試樣。
<比較例4>
而且，將實施與實驗例9相同的製造步驟且經過濕式退火處理而製作的TFT作為比較例4。
<實驗例15~實驗例20>
實驗例15~實驗例20中，同樣改變活性層成膜時的導入氧分壓、及熱處理時的氧分壓。將活性層成膜時的氧分壓設為6.3%，其他組成等條件不變。濺鍍條件與實驗例1相同。
以此方式製作使熱處理時的氧分壓以0%、5%、10%、15%、20%、100%(從左到右依序為實驗例15~實驗例20)的順序系統地變化的6個試樣。
<比較例5>
而且，將實施與實驗例15相同的製造步驟且經過濕式退火處理而製作的TFT作為比較例5。
<評價>
將該些實驗例3~實驗例20以及比較例3~比較例5中經過Vg-Id特性測定者示於圖11A~圖11C中。而且，將熱處理時的氧分壓、以及活性層成膜時的氧分壓的條件、樣品名、閾值電壓、以及場效遷移率一併示於表4中。
根據圖11A~圖11C、表4可知，因可在廣泛的氧分壓範圍內獲得常關驅動的元件，故而是製程範圍(process margin)廣的特性控制方法。尤其是，即便根據活性層的成膜條件而使熱處理環境內不含氧，亦可獲得常關驅動的元件。此表示乾燥環境下的熱處理於低溫製程中本質上是有效的。
具體而言，根據表4所示的結果可知，進行常關驅動且場效遷移率為10cm2 /Vs以上的TFT處於圖12所示的虛線包圍的範圍內。另外，圖12是表示活性層成膜時的氧分壓與熱處理時的氧分壓的關係的圖，本發明的實驗例中，圖中○為實例，×為比較例。
而且，可知，作為其範圍，當將成膜步驟中的上述成膜室內的環境中相對於全壓的氧分壓設為Po2 depo(%)、將熱處理步驟中的環境中相對於全壓的氧分壓設為Po2 anneal(%)時，熱處理步驟時的氧分壓Po2 anneal(%)表示於-20/3Po2 depo+40/3≦Po2 anneal≦-800/43Po2 depo+5900/43的範圍內。
而且，尤其是若成膜時的氧分壓Po2 depo(%)為0.50%以上，則可實現常關驅動的氧分壓條件十分寬裕，從製程範圍的觀點考慮較佳。
而且，可知，雖然活性層成膜時的氧分壓Po2 depo(%)為6.3%時全部可實現常關驅動，但當退火時的氧分壓為100%時遷移率會下降。因此，更佳為，活性層成膜時的氧 分壓Po2 depo(%)為6.3%以下。
-活性層成膜時的氧分壓的下限值-
接著，關於活性層成膜時的氧分壓Po2 depo(%)的下限值，通過測定IGZO膜的孔(hole)遷移率來決定。
<實驗例21>
實驗例21中，並不如上所述製作TFT，而是於基板上，將成膜室內的環境中相對於全壓的氧分壓Po2 depo(%)設為小於0.17%，形成組成比為In：Ga：Zn=1：1：1的IGZO膜。而且，測定該形成的膜的孔遷移率。同樣，並不如上所述製作TFT，而是於基板上，將成膜室內的環境中相對於全壓的氧分壓Po2 depo(%)設為0.50%，形成組成比為In：Ga：Zn=1：1：1的IGZO膜。而且，測定該形成的膜的孔遷移率。
將針對2個IGZO膜測定孔遷移率的結果示於表5中。
根據表5可知，若於成膜時氧分壓小於0.17%時成膜，與氧分壓為0.50%時成膜的情況相比，在相同的組成下孔遷移率亦會成為一半以下。因此，較佳為成膜時氧分壓為0.17%以上，再者，從載體濃度控制及遷移率的觀點考慮，可確認，成膜時氧分壓更佳為0.50%以上。
-熱處理時的溫度依賴性-
為了證實在熱處理的不同溫度範圍均有效，製作使熱處理時的溫度系統地變化的樣品，評價Vg-Id特性。
<實驗例22~實驗例24>
除了熱處理條件以外均與實驗例2相同，將熱處理的溫度設為150℃。將熱處理時的氧分壓系統地設為10%、20%、100%，分別作為實驗例22、實驗例23、實驗例24。
<實驗例25~實驗例27>
除了熱處理條件以外均與實驗例2相同，將熱處理的溫度設為200℃。將熱處理時的氧分壓系統地設為10%、20%、100%，分別作為實驗例25、實驗例26、實驗例27。
<實驗例28~實驗例30>
除了熱處理條件以外均與實驗例2相同，將熱處理的溫度設為250℃。將熱處理時的氧分壓系統地設為10%、20%、100%，分別作為實驗例28、實驗例29、實驗例30。
<實驗例31>
除了熱處理條件以外均與實驗例2相同，將熱處理的溫度設為300℃。將熱處理時的氧分壓系統地設為20%，作為實驗例31。
將對於該些實驗例22~實驗例30(省略31)測定Vg-Id特性的結果示於圖13A~圖13C中。而且，將熱處理時的溫度、熱處理時的氧分壓的條件、樣品名、閾值電壓、遷移率一併示於表6中。
根據圖13A~圖13C、以及表6可知，尤其是在氧分壓為100%的條件下於150℃以上且小於300℃的溫度範圍內不依賴於熱處理溫度，可獲得常關驅動且表現出遷移率為10cm2 /Vs以上的良好的TFT特性的電晶體。因此，藉由乾燥環境下的熱處理，在小於300℃的廣泛的溫度範圍內可獲得所需的半導體特性。另外，於150℃，雖然不是常壓驅動者，但認為只要適當地調整組成或成膜條件，便可實現常關驅動。
-活性層的組成依賴性-
因此，為了證實在活性層的組成不同的情況下均有效，而製作使活性層的IGZO組成系統地變化的樣品，評價Vg-Id特性及遷移率。
<實驗例32~實驗例36>
除了活性層的組成及熱處理條件以外均與實驗例2相同，將熱處理的溫度設為200℃。將熱處理時的氧分壓設 為20%，使IGZO組成以Ga/(In+Ga)比計而按0.25、0.375、0.625、0.75、0.9的順序變化，分別作為實驗例32~實驗例36。
根據表7所示的結果可知，若不考慮其他條件而僅考慮組成，則在Ga/(In+Ga)比為0.375以上0.9以下的條件下可實現常關驅動。而且，可知，在Ga/(In+Ga)比為0.375以上0.625以下的條件下，可實現常關驅動、場效遷移率為10cm2 /Vs以上。
10、30、40、50、500‧‧‧TFT
10a、204‧‧‧驅動用TFT
10b、206‧‧‧切換用TFT
12、502‧‧‧基板
14、506‧‧‧活性層
16、510‧‧‧源極電極
18、512‧‧‧汲極電極
20‧‧‧閘極絕緣膜
22‧‧‧閘極電極
100‧‧‧液晶顯示裝置
102、202、216‧‧‧鈍化層
104‧‧‧像素下部電極
106‧‧‧對面上部電極
108‧‧‧液晶層
110‧‧‧RGB彩色濾光片
112、320‧‧‧閘極配線
112a、112b‧‧‧RGB彩色濾光
114、222、322‧‧‧資料配線
116、318‧‧‧接觸孔
118、226、310‧‧‧電容器
200‧‧‧有機EL顯示裝置
208‧‧‧下部電極
210、306‧‧‧上部電極
212‧‧‧有機發光層
214‧‧‧有機EL發光元件
224‧‧‧驅動配線
300‧‧‧X線感測器
302‧‧‧電荷收集用電極
304‧‧‧X線轉換層
308‧‧‧鈍化膜
312‧‧‧電容器用下部電極
314‧‧‧電容器用上部電極
316‧‧‧絕緣膜
504‧‧‧氧化膜
圖1(A)至圖1(D)是表示實施形態中的薄膜電晶體的圖，圖1(A)是模式性地表示頂閘極-頂接觸型的薄膜電晶體的構成的剖面圖，圖1(B)模式性地表示頂閘極-底接觸型的薄膜電晶體的構成的剖面圖，圖1(C)模式性地表示底閘極-頂接觸型的薄膜電晶體的構成的剖面圖，圖1(D)模式性地表示底閘極-底接觸型的薄膜電晶體的構成的剖面圖。
圖2是表示實施形態中的液晶顯示裝置的一部分的概略剖面圖。
圖3是圖2的液晶顯示裝置的電性配線的概略構成圖。
圖4是表示實施形態中的有機EL顯示裝置的一部分的概略剖面圖。
圖5是圖4的有機EL顯示裝置的電性配線的概略構成圖。
圖6是表示實施形態中的X線感測器陣列的一部分的概略剖面圖。
圖7是圖6的X線感測器陣列的電性配線的概略構成圖。
圖8是以圖表的形式來表示熱脫附質譜法的分析結果的圖，且是關於H2 O所對應的m/z=18的強度峰值而以實驗例1與比較例1進行比較的圖。
圖9(A)是實驗例2中的TFT的俯視圖，圖9(B)是圖9(A)所示的TFT的A-A線箭視剖面圖。
圖10是表示實驗例2中的Vg-Id特性的圖。
圖11A是表示實驗例3~實驗例8(Po2 depo=0.50%)中的Vg-Id特性的圖。
圖11B是表示實驗例9~實驗例14(Po2 depo=2.0%)中的Vg-Id特性的圖。
圖11C是表示實驗例15~實驗例20(Po2 depo=6.3%)中的Vg-Id特性的圖。
圖12是表示活性層成膜時的氧分壓與熱處理時的氧分壓的關係的圖。
圖13A是表示實驗例22~實驗例24(退火溫度150℃) 中的Vg-Id特性的圖。
圖13B是表示實驗例25~實驗例27(退火溫度200℃)中的Vg-Id特性的圖。
圖13C是表示實驗例28~實驗例30(退火溫度250℃)中的Vg-Id特性的圖。

Claims (13)

  1. 一種薄膜電晶體的製造方法，包括：成膜步驟，在至少已導入氧的成膜室內，成膜含有以包含In、Ga以及Zn中的至少2種元素與O的氧化物半導體作為主成分的活性層；以及熱處理步驟，在乾燥環境下以小於300℃的溫度對上述活性層進行熱處理，在該薄膜電晶體的製造方法中，當將上述成膜步驟中的上述成膜室內的環境中相對於全壓的氧分壓設為Po2 depo(%)、將上述熱處理步驟中的環境中相對於全壓的氧分壓設為Po2 anneal(%)時，以上述熱處理步驟時的氧分壓Po2 anneal(%)滿足-20/3Po2 depo+40/3≦Po2 anneal≦-800/43Po2 depo+5900/43的關係的方式實施上述成膜步驟及上述熱處理步驟，且具有利用熱脫附質譜法所觀測到的H2 O分子的個數為4.2×1020 cm-3 以下的該活性層。
  2. 如申請專利範圍第1項所述之薄膜電晶體的製造方法，其中於上述成膜步驟中，將上述氧分壓Po2 depo設為0.17%以上。
  3. 如申請專利範圍第2項所述之薄膜電晶體的製造方法，其中於上述成膜步驟中，將上述氧分壓Po2 depo設為0.50%以上。
  4. 如申請專利範圍第1項所述之薄膜電晶體的製造方法，其中於上述成膜步驟中，將上述氧分壓Po2 depo設為 6.3%以下。
  5. 如申請專利範圍第1項所述之薄膜電晶體的製造方法，其中於上述熱處理步驟中，使熱處理溫度超過150℃。
  6. 如申請專利範圍第1項所述之薄膜電晶體的製造方法，其中於上述熱處理步驟中，將熱處理溫度設為250℃以下。
  7. 如申請專利範圍第1項所述之薄膜電晶體的製造方法，其中上述氧化物半導體包含In、Ga、Zn以及O，上述Ga的莫耳比相對於上述In的莫耳比與上述Ga的莫耳比的合計值滿足0.375≦Ga/(In+Ga)≦0.625的關係。
  8. 如申請專利範圍第1項所述之薄膜電晶體的製造方法，其中於上述成膜步驟中，利用濺鍍法形成上述活性層。
  9. 一種薄膜電晶體，使用申請專利範圍第1項至申請專利範圍第8項中任一項所述之薄膜電晶體的製造方法而製作，上述活性層中，利用熱脫附質譜法觀測到的H2 O分子的個數為4.2×1020 cm-3 以下。
  10. 如申請專利範圍第9項所述之薄膜電晶體，其中上述活性層形成在具有可撓性的基板上。
  11. 一種顯示裝置，包括如申請專利範圍第9項所述之薄膜電晶體。
  12. 一種感測器，包括如申請專利範圍第9項所述之薄膜電晶體。
  13. 一種X線數位攝影裝置，包括如申請專利範圍第12項所述之感測器。
TW101105501A 2011-03-11 2012-02-20 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置 TWI511202B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054718A JP5657433B2 (ja) 2011-03-11 2011-03-11 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置

Publications (2)

Publication Number Publication Date
TW201239989A TW201239989A (en) 2012-10-01
TWI511202B true TWI511202B (zh) 2015-12-01

Family

ID=46830520

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105501A TWI511202B (zh) 2011-03-11 2012-02-20 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置

Country Status (5)

Country Link
US (1) US9236454B2 (zh)
JP (1) JP5657433B2 (zh)
KR (1) KR101634101B1 (zh)
TW (1) TWI511202B (zh)
WO (1) WO2012124444A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5920967B2 (ja) * 2011-09-20 2016-05-24 株式会社アルバック Ｉｇｚｏ膜の形成方法及び薄膜トランジスタの製造方法
JP5960626B2 (ja) * 2013-03-08 2016-08-02 富士フイルム株式会社 薄膜トランジスタを備えた半導体装置の製造方法
JP6207869B2 (ja) * 2013-04-12 2017-10-04 三井造船株式会社 半導体素子の製造方法
CN103728797B (zh) * 2013-12-25 2016-05-11 合肥京东方光电科技有限公司 显示面板及其制作方法和显示装置
TWI560882B (en) * 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
US20150311345A1 (en) * 2014-04-28 2015-10-29 Boe Technology Group Co., Ltd. Thin film transistor and method of fabricating the same, display substrate and display device
CN104143575A (zh) * 2014-07-25 2014-11-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
US20160231097A1 (en) * 2014-08-22 2016-08-11 The Regents Of The University Of Michigan Patterned Nano-Engineered Thin Films On Flexible Substrates For Sensing Applications
JP6358596B2 (ja) * 2014-11-27 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
KR102569928B1 (ko) * 2016-05-18 2023-08-24 삼성디스플레이 주식회사 플렉서블 디스플레이
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
TWI613804B (zh) 2017-09-04 2018-02-01 友達光電股份有限公司 光感測裝置
CN109755342B (zh) * 2017-11-06 2020-10-27 中国科学院物理研究所 一种直接型x射线探测器及其制备方法
KR102439996B1 (ko) * 2020-10-28 2022-09-05 충북대학교 산학협력단 산화물 반도체에서 산화물층 제조 장치 및 방법
KR102439997B1 (ko) * 2020-10-28 2022-09-05 충북대학교 산학협력단 산화물 반도체에서 상부 전극 제조 장치 및 방법
CN114134475A (zh) * 2021-12-01 2022-03-04 合肥工业大学 一种高迁移率、高透光igzo薄膜的制备方法及其应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110008931A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011014761A (ja) * 2009-07-03 2011-01-20 Fujifilm Corp ボトムゲート構造の薄膜トランジスタの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2010238770A (ja) 2009-03-30 2010-10-21 Nippon Mining & Metals Co Ltd 酸化物薄膜及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014761A (ja) * 2009-07-03 2011-01-20 Fujifilm Corp ボトムゲート構造の薄膜トランジスタの製造方法
US20110008931A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2012191072A (ja) 2012-10-04
KR101634101B1 (ko) 2016-06-28
US20130320338A1 (en) 2013-12-05
KR20140006901A (ko) 2014-01-16
US9236454B2 (en) 2016-01-12
WO2012124444A1 (ja) 2012-09-20
TW201239989A (en) 2012-10-01
JP5657433B2 (ja) 2015-01-21

Similar Documents

Publication Publication Date Title
TWI511202B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置
KR101905898B1 (ko) 박막 트랜지스터 및 그 제조 방법, 그리고 그 박막 트랜지스터를 구비한 장치
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
TWI612584B (zh) 場效電晶體的製造方法及場效電晶體
KR101529000B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
TWI580048B (zh) 場效電晶體的製造方法
WO2012124434A1 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5995698B2 (ja) 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ
KR101717336B1 (ko) 박막 트랜지스터의 제조 방법