JP2012049209A - 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置 - Google Patents

酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置 Download PDF

Info

Publication number
JP2012049209A
JP2012049209A JP2010187881A JP2010187881A JP2012049209A JP 2012049209 A JP2012049209 A JP 2012049209A JP 2010187881 A JP2010187881 A JP 2010187881A JP 2010187881 A JP2010187881 A JP 2010187881A JP 2012049209 A JP2012049209 A JP 2012049209A
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010187881A
Other languages
English (en)
Other versions
JP5679417B2 (ja
Inventor
Masahiro Takada
真宏 高田
Fumihiko Mochizuki
文彦 望月
Ifumi Hama
威史 濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010187881A priority Critical patent/JP5679417B2/ja
Priority to TW100130215A priority patent/TWI518791B/zh
Priority to KR1020110084794A priority patent/KR20120022666A/ko
Publication of JP2012049209A publication Critical patent/JP2012049209A/ja
Application granted granted Critical
Publication of JP5679417B2 publication Critical patent/JP5679417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】低温アニールによる低抵抗化が起こらず、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適したIGZO系酸化物薄膜を製造する。
【解決手段】In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を成膜する成膜工程と、成膜された酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃以下の熱処理を施す熱処理工程とを含み、熱処理工程後の酸化物半導体薄膜の抵抗率が1Ωcm以上、1×106Ωcm以下となるように、成膜工程における成膜条件および熱処理工程における熱処理条件を設定する。
【選択図】図11

Description

本発明は、酸化物半導体薄膜の製造方法および酸化物半導体薄膜、並びに酸化物半導体薄膜を備えた薄膜トランジスタに関するものである。また、本発明は、薄膜トランジスタを備えた表示装置、イメージングセンサーおよびX線センサー等の装置に関するものである。
近年、In−Ga−Zn−O系(IGZO系)の酸化物半導体薄膜をチャネル層に用いた薄膜トランジスタの開発が活発に行われている(特許文献1〜5等)。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることからプラスチック板やフィルム等の基板上にフレキシブルな透明薄膜トランジスタを形成することが可能である。
特許文献1〜4においては、種々の観点からIGZO系の組成比の好ましい範囲がそれぞれ規定されている。
特許文献5においては、酸化物半導体を活性層(チャネル層)に用いたTFTにおいて、移動度やオン・オフ比の変動の原因が活性層に含有される水分量が異なることにあることが報告されている。
特許文献5においては、酸化物半導体層を備えたTFTの実用化に当たり、実用上で問題とならない水分取り込み量の上限が規定されている。
一方、IGZO系アモルファス酸化物半導体薄膜を薄膜トランジスタに適用する際には350℃〜400℃程度のポストアニール処理を施して素子の安定性(閾値シフトなど)を改善する必要性があることが一般的に認識されている。
特許第4170454号公報 特開2007−281409号公報 特表2009−533884号公報 特開2009−253204号公報 特開2008−283046号公報
現在、耐熱性の低い樹脂基板上に薄膜トランジスタ(TFT)を形成したフレキシブルTFTのニーズが高まっていることから、成膜後に電気特性改善のために行われるポストアニール処理としては、樹脂基板等が耐えうる300℃以下の比較的低いアニール温度で特性改善を達成することが求められている。また、デバイスの大面積化の要請もあり、大面積において特性の均一なTFTの形成が可能となるように、大面積に均一な電気特性を有する酸化物半導体薄膜が求められている。
しかしながら、一般的な組成のIGZO膜は低温アニール処理によって急激に低抵抗化を起こし、半導体膜として用いることは困難である。成膜時の酸素分圧を極めて高くし、低温アニールで低抵抗化が起こっても半導体領域の抵抗率を有する膜を得ることは可能だが、抵抗率はアニール温度に極めて敏感であるため、数℃アニール温度が異なっただけでも電気特性が大きく異なり再現性が悪く、特に大面積デバイスに形成しようとした場合には、面内のアニール温度バラツキにより、均一な特性を有するデバイスが得られないという問題がある。
本発明は、上記事情に鑑みてなされたものであって、IGZO系酸化物半導体薄膜において、低温アニールによる低抵抗化が起こらず、成膜時の抵抗値と低温アニール後の抵抗値が同等となる組成を明らかとし、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適したIGZO系酸化物薄膜の製造方法を提供することを目的とするものである。また、本発明は面内における特性バラツキの少ない薄膜トランジスタおよび薄膜トランジスタを備えた装置を提供することを目的とするものである。
本発明者は、一般的に用いられるIGZO材料に比べてGa組成比が高いIGZO膜を用いることにより、低温アニール前後での抵抗率変化量を極めて抑えられることを見出した。また、低温アニール時のアニール温度が300℃以下の範囲であればアニール温度が多少変化しても、アニール後の抵抗率はアニール前の抵抗率と同等となることを見出した。本発明は、これらの知見に基づいてなされたものである。
本発明の酸化物半導体薄膜の製造方法は、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を成膜する成膜工程と、
前記酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃以下の熱処理を施す熱処理工程とを含み、
前記熱処理工程後の前記酸化物半導体薄膜の抵抗率が1Ωcm以上、1×106Ωcm以下となるように、前記成膜工程における成膜条件および前記熱処理工程における熱処理条件が設定されていることを特徴とする。
ここで、「主たる構成元素」とは、全構成元素に対するIn、Ga、Zn、Oの合計割合が98%以上であることを意味する。また、前記抵抗率は室温(20℃)での抵抗率とする。
「酸化性雰囲気」とは、酸素、オゾン、酸素ラジカル等を含む雰囲気を意味する。
前記成膜工程において、前記酸化物半導体薄膜として、前記組成比が3/4≦Ga/(In+Ga)≦9/10をさらに満たすものを成膜することが好ましい。
なお、本明細書において、成膜工程とは、薄膜形成後に膜の抵抗率を制御するために必要に応じて膜に施す処理を含める(但し、熱処理を除く)ものとし、前記成膜条件とは膜形成時の条件と該必要に応じて膜に施す処理の条件を含むものとする。
また、前記熱処理条件とは、具体的には、熱処理温度、熱処理雰囲気および処理時間などをいう。
前記熱処理の温度を100℃以上、200℃以下とすることが好ましい。
前記熱処理工程前の前記酸化物半導体薄膜の抵抗率が、該熱処理工程後の抵抗率と同等であることが好ましい。
ここで、「同等」とは熱処理工程前の抵抗率をρa、熱処理工程後の抵抗率をρbとしたとき、両抵抗率の関係が0.1ρa≦ρb≦10ρaであることをいうものとする。
前記成膜工程において、前記酸化物半導体薄膜をスパッタリングによって成膜することが好ましい。
本発明の酸化物半導体薄膜は、本発明の酸化物半導体薄膜の製造方法を用いて作製された、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とするものである。
本発明の薄膜トランジスタは、基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記活性層が、本発明の酸化物半導体薄膜からなるものであることを特徴とするものである。
本発明の薄膜トランジスタは、前記基板が可撓性を有するものであることが好ましい。
本発明の表示装置は、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明イメージセンサーは、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明のX線センサーは、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明の酸化物半導体薄膜の製造方法によれば、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を成膜しており、この組成比の半導体薄膜は、その後の熱処理工程において急激な低抵抗化が起こらず、容易に均一な抵抗率を有する酸化物半導体薄膜を大面積に形成することができる。すなわち、本発明の製造方法によれば、組成を制御したIGZO系酸化物半導体薄膜を成膜し、低温アニール処理を施すことでアニール温度バラツキの影響を受けない、極めて再現性、大面積での均一性に優れた酸化物半導体薄膜を得ることができる。
従来知られている一般的な組成比In:Ga:Zn=1:1:1のIGZO酸化物半導体薄膜は300℃以下の低温アニール時の温度バラツキによって、抵抗率が大きく変化するため、狙った抵抗率を有する酸化物半導体薄膜を得るのは困難である。すなわち、In:Ga:Zn=1:1:1の組成比のIGZO膜は300℃以下の低温でアニールを施した際に急激な低抵抗化が起こり、その抵抗値はアニール温度に極めて敏感なため、アニール温度が少しでも異なれば特性は再現できず、また、アニール時に面内で温度バラツキがある場合には、面内で電気特性にバラツキが生じてしまう。そのため従来はIn:Ga:Zn=1:1:1の酸化物半導体薄膜を用いる場合にはより高温でのアニール処理が施されていた。しかしながら、高温アニール処理が必要となると、基板や電極材料、絶縁膜材料の材料選択の幅を著しく低下する。
一方、本発明の製造方法によれば、300℃以下の熱処理で面内の電気特性を均一なものとすることができるため、基板等の材料選択の幅を大きくすることができ、特に熱処理温度を200℃以下とすれば、耐熱性の低い樹脂基板を採用することができ、フレキシブルデバイスへの応用が容易となる。
本発明の製造方法により得られた酸化物半導体薄膜を用いた薄膜トランジスタは大面積に均一な特性を有するものとすることができる。
(A)トップゲート−トップコンタクト型、(B)トップゲート−ボトムコンタクト型、(C)ボトムゲート−トップコンタクト型、(D)ボトムゲート−ボトムコンタクト型の薄膜トランジスタの構成を模式的に示す断面図 実施形態の液晶表示装置の一部分を示す概略断面図 図2の液晶表示装置の電気配線の概略構成図 実施形態のX線センサーアレイの一部分を示す概略断面図 図4のX線センサーアレイの電気配線の概略構成図 電気抵抗測定用試料の作製工程を示す(A)平面図、(B)断面図 電気抵抗測定用試料の概略構成を示す(A)平面図、(B)断面図 実施例1、2および比較例1〜4の酸化物半導体薄膜の昇温・降温過程での温度と抵抗率の関係を示すグラフ 実施例1、3、4および比較例5、6のIGZO膜の昇温・降温過程での温度と抵抗率の関係を示すグラフ 実施例5〜7および比較例7、8のIGZO膜の昇温・降温過程での温度と抵抗率の関係を示すグラフ 本発明のIn、Ga、Znの組成比範囲を示す三元相図 (A)簡易型TFTの平面図、(B)断面図 実施例TFT1のVg-Id特性を示すグラフ 実施例TFT2のVg-Id特性を示すグラフ 実施例TFT3のVg-Id特性を示すグラフ 実施例TFT4のVg-Id特性を示すグラフ 実施例TFT5のVg-Id特性を示すグラフ
以下、本発明の酸化物半導体薄膜の製造方法、薄膜トランジスタおよび薄膜トランジスタを備えた装置の実施形態について説明する。
<酸化物半導体薄膜の製造方法>
本発明の酸化物半導体薄膜の製造方法により製造される酸化物半導体薄膜は、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、室温(20℃)での抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とするIGZO膜である。より好ましくは、3/4≦Ga/(In+Ga)≦9/10である。
酸化物半導体薄膜は非晶質であることが好ましい。非晶質膜であれば大面積にわたって均一な膜を形成し易く、多結晶のような粒界が存在しないため素子特性のバラツキを抑えることが容易である。
酸化物半導体層が非晶質であるかどうかは、X線回折測定により確認することが出来る。即ちX線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層は非晶質であると判断することが出来る。
なお、ここで、薄膜とは1nm以上、10μm以下程度をいうものとする。
本発明の酸化物半導体薄膜の製造方法は、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を成膜する成膜工程と、この成膜された酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃以下の熱処理を施す熱処理工程とを含み、熱処理工程後の酸化物半導体薄膜の室温での抵抗率が1Ωcm以上、1×106Ωcm以下となるように、成膜工程における成膜条件および熱処理工程における熱処理条件が設定することを特徴とする。
本発明の具体的な酸化物半導体薄膜の製造方法を説明する。
(成膜工程)
酸化物半導体薄膜の成膜には、例えばスパッタ法を用いることができる。
成膜工程において、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜をスパッタ法により成膜する方法としては、成膜したIGZO膜中のIn,Ga,Zn組成比が上記範囲となるような複合酸化物ターゲットの単独スパッタであってもよく、In、Ga、Zn、または、これらの酸化物若しくはこれらの複合酸化物ターゲットを組み合わせて用いた共スパッタであってもよい。共スパッタの場合は、ターゲットに投入する電力比を調整することにより組成比を調整する。
スパッタ法での成膜における成膜条件は、例えば、成膜時の成膜室内の圧力を0.4Pa、成膜室内の酸素分圧を5×10-4Paにして行う。
上記組成範囲のIGZO膜は、成膜後の抵抗率と低温アニール後の抵抗率が同等となるため、成膜時の酸素分圧を調整することにより、低温アニール後の抵抗率を任意に選択することが可能となる。
そこで、得られる膜の抵抗率(導電率)を制御するために、成膜時の成膜室内の酸素分圧を任意に制御する。なお、成膜時の酸素分圧は、5×10-3Pa以下で、所望の組成および成膜時の成膜室内の圧力に応じて制御する。成膜室内の酸素分圧を制御する手法としては、成膜室内に導入するO2ガス量を変化させる方法であってもよく、酸素ラジカルやオゾンガスの導入量を変化させる方法であってもよい。酸素分圧を高くすれば、酸化物半導体薄膜の導電率を低下させることができ、酸素分圧を低くすれば、膜中の酸素欠陥を増加させて酸化物半導体薄膜の導電率を上昇させることができる。
なお、酸素ガス導入を停止させた場合でも抵抗が高い場合には、H2やN2等の還元性ガスを導入し、さらに膜中の酸素欠陥を増加させてもよい。
また、成膜中の基板温度は基板に応じて任意に選択してもよいが、フレキシブル基板を用いる場合には基板温度はより室温に近いことが好ましい。
(熱処理工程)
熱処理工程(ポストアニール処理工程)は、100℃以上、300℃以下で行う。薄膜を形成する基板として、樹脂基板等の耐熱性の低い可撓性基板を用いる場合には、100℃以上、200℃以下とすることが好ましい。100℃以上、300℃以下であれば、膜中の酸素欠損量を変化させることがないため、アニール前後での膜の抵抗率変化が小さくなる。100℃以上、200℃以下であれば耐熱性の低い樹脂基板への適用が容易となる。
熱処理時間に特に限定はないが、膜温度が均一になるのに要する時間等を考慮し、少なくとも10分以上保持することが好ましい。
アニール処理中の雰囲気は酸化性雰囲気とすることが好ましい。特に大気中アニールであれば生産コストも低いためより好ましい。還元性雰囲気中でアニール処理を行うと、酸化物半導体中の酸素が抜け、余剰キャリアが発生し、アニール工程前後での抵抗率の変化量が増大しやすくなり電気特性バラツキが起こりやすいため好ましくない。
本発明のポイントはIGZO系酸化物半導体薄膜において、低温アニール時の抵抗率変化が極めて小さい組成領域を見出したことにある。すなわち、上記組成範囲で成膜されたIGZO膜は、低温アニール時の低抵抗化(加熱に伴い低抵抗化する共に、降温時にその低抵抗化した抵抗率が維持される状態)がほとんど起こらず、低温アニール前後で抵抗率の変化量が非常に小さい。低温アニール前後で抵抗率変化量が小さく、アニール温度の違いによる影響をほとんど受けないということは、成膜時に任意の抵抗率を有するIGZO膜を成膜さえしてしまえば、アニール温度を精密に制御することなく、アニール後に所望の抵抗率を有するIGZO膜を得ることが出来ることを意味し、電気特性の設計が容易となる。また、特に大面積デバイスを形成する際に、大面積に均一なアニール温度で熱処理を施すことは非常に困難だが、アニール温度を精密に制御する必要がないため、比較的簡便なアニール装置で均一な電気特性を有する酸化物半導体薄膜を得ることができる。低温アニールでデバイスが形成可能であるために、製造コストを低減させることができると共に、耐熱性の低い樹脂基板等への形成も可能となるため、フレキシブルデバイスへの応用が容易となる。
以上の通り、本発明のIGZO系酸化物半導体薄膜の製造方法によれば、作製コストを抑制することでき、低温アニール後における電気的な特性の面内均一性が非常に高い酸化物半導体薄膜を得ることができ、このような半導体薄膜は大面積デバイスに適用される薄膜トランジスタの活性層として有用である。
<薄膜トランジスタ>
図1(A)から(D)は、本発明の第1〜第4の実施形態の薄膜トランジスタ1〜4の構成を模式的に示す断面図である。図1(A)〜(D)の各薄膜トランジスタにおいて、共通の要素には同一の符号を付している。
本発明の実施形態に係る薄膜トランジスタ1〜4は、基板11上に、活性層12と、ソース電極13と、ドレイン電極14と、ゲート絶縁膜15と、ゲート電極16とを有してなり、活性層12として、上述の本発明の酸化物半導体薄膜を備えている。
図1(A)に示す第1の実施形態の薄膜トランジスタ1は、トップゲート−トップコンタクト型のトランジスタであり、図1(B)に示す第2の実施形態の薄膜トランジスタ2は、トップゲート−ボトムコンタクト型のトランジスタであり、図1(C)に示す第3の実施形態の薄膜トランジスタ3は、ボトムゲート−トップコンタクト型のトランジスタであり、図1(D)に示す第4の実施形態の薄膜トランジスタ4は、ボトムゲート−ボトムコンタクト型のトランジスタである。
図1(A)〜(D)に示す実施形態は、ゲート、ソース、ドレイン電極の、酸化物半導体層に対する配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適応することができる。
以下、各構成要素について詳述する。
(基板)
薄膜トランジスタ1を形成するための基板11の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板の構造は単層構造であってもよいし、積層構造であってもよい。
基板11としては、例えば、YSZ(イットリウム安定化ジルコニウム)やガラス等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。
中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも1回の接合界面を有する積層プラスチック基板、無機層と有機層(既述の合成樹脂)を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理(例えば陽極酸化処理)を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
なお、樹脂基板としては、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等に優れていることが好ましい。
樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
また、基板の厚みは50μm以上、500μm以下であることが好ましい。基板の厚みが50
μm以上であると、基板自体の平坦性がより向上する。基板の厚みが500μm以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。なお、基板を構成する材料によって、十分な平坦性および可撓性を有する厚みは異なるため、基板材料に応じてその厚みを設定する必要があるが、概ねその範囲は50μm−500μmの範囲となる。
(活性層)
活性層12として、本発明の製造方法で製造される酸化物半導体薄膜(以下、酸化物半導体層12という。)を備える。すなわち、酸化物半導体層12はIn,Ga,Zn,Oを主たる構成元素とし、その組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、室温(20℃)での抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とするIGZO膜である。
酸化物半導体層12の膜厚は薄膜の平坦性及び成膜時間の観点から5nm以上、150nm以下であることが好ましい。
酸化物半導体層12の成膜は、既述の通りスパッタ等により行うことができる。
(ソース・ドレイン電極)
ソース電極13およびドレイン電極14はいずれも高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を、単層または2層以上の積層構造として用いることができる。
ソース電極13およびドレイン電極14はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜することができる。
ソース電極13およびドレイン電極14を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、10nm以上、1000nm以下とすることが好ましく、50nm以上、100nm以下とすることがより好ましい。
(ゲート絶縁膜)
ゲート絶縁膜15としては、高い絶縁性を有するものが好ましく、例えばSiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁膜、またはこれらの化合物を少なくとも2つ以上含む絶縁膜等から構成することができる。
ゲート絶縁膜15は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜することができる。
なお、ゲート絶縁膜15はリーク電流の低下および電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜15の厚みは、材質にもよるが、10nm〜10μmが好ましく、50nm〜1000nmがより好ましく、100nm〜400nmが特に好ましい。
(ゲート電極)
ゲート電極16としては、高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を、単層または2層以上の積層構造として用いることができる。
ゲート電極16は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜することができる。
ゲート電極16を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターニング性および導電性等を考慮すると、その厚みは、10nm以上、1000nm以下とすることが好ましく、50nm以上、200nm以下とすることがより好ましい。
<薄膜トランジスタの製造方法>
図1(A)に示すトップゲート−トップコンタクト型の薄膜トランジスタ1の製造方法について簡単に説明する。
基板11を用意し、基板11上に活性層である酸化物半導体薄膜12を、既述のスパッタ法等の成膜手法により成膜する。これは、既述の本発明の酸化物半導体薄膜の製造方法におけるIGZO膜の成膜工程に相当する。
次いで酸化物半導体層12をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。
なお、酸化物半導体層12上には、ソース、ドレイン電極エッチング時に酸化物半導体層を保護するための保護膜を形成しておいてもよい。保護膜は酸化物半導体層と連続で成膜してもよいし、酸化物半導体層のパターニング後に形成してもよい。
次に、酸化物半導体層12の上にソース・ドレイン電極13、14を形成するための金属膜を形成する。
次いで金属膜をエッチングまたはリフトオフ法により所定の形状にパターンニングし、ソース電極13およびドレイン電極14を形成する。この際、ソース・ドレイン電極13、14およびこれらの電極(図示せず)に接続する配線を同時にパターンニングすることが好ましい。
ソース・ドレイン電極13、14および配線を形成した後、ゲート絶縁膜15を形成し、ゲート絶縁膜15について、フォトリソグラフィーおよびエッチングによって所定の形状にパターンニングを行う。
ゲート絶縁膜15を形成した後、ゲート電極16を形成する。電極膜を成膜後、エッチングまたはリフトオフ法により所定の形状にパターンニングし、ゲート電極16を形成する。この際、ゲート電極16およびゲート配線を同時にパターンニングすることが好ましい。
(ポストアニール)
ゲート電極パターンニング後に熱処理(ポストアニール処理)を施す。ポストアニール処理は酸化物半導体層12の成膜後であれば、特に手順は限定せず、酸化物半導体成膜直後に行ってもよいし、電極、絶縁膜の成膜、パターンニングが全て終わった後に行ってもよい。なお、このポストアニール工程は、既述の酸化物半導体薄膜の製造における熱処理工程に他ならない。
ポストアニール温度は100℃以上、300℃以下の条件下で行う。可撓性基板を用いる場合を考慮すると、100℃以上、200℃以下で行うことがより好ましい。100℃以上、300℃以下であれば、膜中の酸素欠損量を変化させることがないため、アニール前後での膜の抵抗率変化が小さくなる。100℃以上、200℃以下であれば耐熱性の低い樹脂基板への適用が容易となる。
また、ポストアニール中の雰囲気は酸化性雰囲気とすることが好ましい。還元性雰囲気中でポストアニールを施すと酸化物半導体層中の酸素が抜け、余剰キャリアが発生し、電気特性バラツキが起こり易い。
以上の手順により、図1(A)に示す薄膜トランジスタ1を作製することができる。
本発明の薄膜トランジスタの用途は特に限定されるものではないが、例えば電気光学装置としての表示装置(例えば液晶表示装置、有機EL(Electro Luminescence)表示装置、無機EL表示装置等)における駆動素子として好適である。特に、特性の面内における均一性が高いため、大面積デバイスに好適である。
さらに、本発明の薄膜トランジスタは、一般的なIGZO材料に比べて、Ga組成比の高いIGZO膜を用いているため、光学バンドギャップが広く、その結果、可視光の短波長領域(例えば400nm程度)の光吸収を低減させることが可能となることから、トランジスタに遮光手段を設ける必要がなく、生産プロセスが簡便になり、且つEL発光を効率よく取り出すことが可能となる。
さらに、本発明の薄膜トランジスタは、樹脂基板を用いた低温プロセスで作製可能なフレキシブルディスプレイ等のデバイス、CCD(Charge Coupled Device)、CMOS(Complementary Metal Oxide Semiconductor)等のイメージセンサー、X線センサー等の各種センサー、MEMS(Micro Electro Mechanical System)等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
本発明の薄膜トランジスタを用いた本発明の表示装置およびセンサーは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、表示装置の場合には表示特性、センサーの場合には感度特性である。
<液晶表示装置>
図2に、本発明の表示装置の一実施形態である液晶表示装置について、その一部分の概略断面図を示し、図3にその電気配線の概略構成図を示す。
図2に示すように、本実施形態の液晶表示装置5は、図1(A)に示したトップゲート型の薄膜トランジスタ1と、トランジスタ1のパッシベーション層54で保護されたゲート電極16上に画素下部電極55およびその対向上部電極56で挟まれた液晶層57と、各画素に対応させて異なる色を発色させるためのRGBカラーフィルタ58とを備え、TFT10の基板11側およびカラーフィルタ58上にそれぞれ偏光板59a、59bを備えた構成である。
また、図3に示すように、本実施形態の液晶表示装置5は、互いに平行な複数のゲート配線51と、該ゲート配線51と交差する、互いに平行なデータ配線52とを備えている。ここでゲート配線51とデータ配線52は電気的に絶縁されている。ゲート配線51とデータ配線52との交差部付近に、薄膜トランジスタ1が備えられている。
薄膜トランジスタ1のゲート電極16は、ゲート配線51に接続されており、薄膜トランジスタ1のソース電極13はデータ配線52に接続されている。また、薄膜トランジスタ1のドレイン電極14はゲート絶縁膜15に設けられたコンタクトホール19を介して(コンタクトホール19に導電体が埋め込まれて)画素下部電極55に接続されている。この画素下部電極55は、接地された対向電極56とともにコンデンサ53を構成している。
図2および図3に示した本実施形態の液晶装置においては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明の表示装置である液晶装置において用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
本発明の薄膜トランジスタは面内均一性、安定性および信頼性が非常に高いことから、液晶表示装置における大画面化に適している。また、本発明の薄膜トランジスタは、低温でのアニール処理によって十分な特性を有するものを作製することができるため、基板としては樹脂基板(プラスチック基板)を用いることができ、大面積で均一、安定かつフレキシブルな液晶表示装置を提供することができる。
<X線センサー>
図4に、本発明のセンサーの一実施形態であるX線センサーについて、その一部分の概略断面図を示し、図5にその電気配線の概略構成図を示す。
図4は、より具体的にはX線センサーアレイの一部を拡大した概略断面図である。本実施形態のX線センサー7は基板上に形成された薄膜トランジスタ1およびキャパシタ70と、キャパシタ70上に形成された電荷収集用電極71と、X線変換層72と、上部電極73とを備えて構成される。薄膜トランジスタ1上にはパッシベーション膜75が設けられている。
キャパシタ70はキャパシタ用下部電極76とキャパシタ用上部電極77とで絶縁膜78を挟んだ構造となっている。キャパシタ用上部電極77は絶縁膜78に設けられたコンタクトホール79を介し、薄膜トランジスタ1のソース電極13およびドレイン電極14のいずれか一方(図4においてはドレイン電極14)と接続されている。
電荷収集用電極71は、キャパシタ70におけるキャパシタ用上部電極77上に設けられており、キャパシタ用上部電極77に接している。
X線変換層72はアモルファスセレンからなる層であり、薄膜トランジスタ1およびキャパシタ70を覆うように設けられている。
上部電極73はX線変換層72上に設けられており、X線変換層72に接している。
図5に示すように、本実施形態のX線センサー7は、互いに平行な複数のゲート配線81と、ゲート配線81と交差する、互いに平行な複数のデータ配線82とを備えている。ここでゲート配線81とデータ配線82は電気的に絶縁されている。ゲート配線81とデータ配線82との交差部付近に、薄膜トランジスタ1が備えられている。
薄膜トランジスタ1のゲート電極16は、ゲート配線81に接続されており、薄膜トランジスタ1のソース電極13はデータ配線82に接続されている。また、薄膜トランジスタ1のドレイン電極14は電荷収集用電極71に接続されており、さらにこの電荷収集用電極71は、接地された対向電極76とともにキャパシタ70を構成している。
本構成のX線センサー7において、X線は図4中、上部(上部電極73側)から照射され、X線変換層72で電子-正孔対を生成する。このX線変換層72に上部電極73によって高電界を印加しておくことにより、生成した電荷はキャパシタ70に蓄積され、薄膜トランジスタ1を順次走査することによって読み出される。
本発明のX線センサーは、面内均一性の高い、信頼性に優れた薄膜トランジスタ1を備えるため、均一性に優れた画像を得ることができる。
なお、図4に示した本実施形態のX線センサーにおいては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明のセンサーにおいて用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
酸化物半導体薄膜について実施例、比較例の各試料を作成し電気特性の測定を行った。また、本発明の組成範囲の酸化物半導体薄膜を備えた薄膜トランジスタの実施例を作製し、TFT特性の評価を行った。
<検証実験1:In-Ga比を変えたIGZO膜のインサイチュウ(In-situ)電気測定>
In、Ga組成比の異なる酸化物半導体薄膜(IGZO膜)のアニール温度と電気特性の関係について、以下のような試料を作製し、評価を行った。
電気抵抗測定用試料として、基板上に所定の大きさの酸化物半導体薄膜を後記の各実施例、比較例の条件で成膜し、その上に電極を形成したものを作製した。
図6および図7を参照して、電気抵抗測定用試料の作製方法について説明する。図6、7においてそれぞれ(A)は平面図であり、(B)は断面図である。
基板100として、合成石英ガラス基板(コバレントマテリアル社製、品番T-4040、1inch□×1mmt)を用い、この基板100上に酸化物半導体薄膜101を後記各実施例、比較例の条件でスパッタ成膜して作製した。成膜の際にメタルマスクを用い、1inch□基板100上に3mm×9mmのパターン状の酸化物半導体薄膜101を成膜した(図6参照)。
成膜はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)により行い、組成比の調整は各ターゲットに投入する電力比を変化させることで行った。
得られた酸化物半導体薄膜101上に電極102をスパッタにより成膜した。電極102はTiとAuとの積層膜からなるものとした。酸化物半導体薄膜101上に、Tiを10nm成膜後、Auを40nm成膜して電極102とした。電極成膜においてもメタルマスクを用いてパターン成膜を行うことにより、4端子電極を形成した(図7参照)。
(実施例1)
実施例1として、以下のスパッタ成膜条件で酸化物半導体薄膜としてIGZO膜を成膜した。
カチオン組成比 In:Ga:Zn=0.2:1.8:1.0
膜厚 50nm
成膜室到達真空度 6×10-6Pa
成膜時圧力 4.4×10-1Pa
Ar流量 30sccm
O2流量 0sccm
実施例2、比較例1〜4として、実施例1とカチオン組成比が異なるIGZO膜を作製した。なお、カチオン組成比が変化すると膜の初期抵抗率が変化してしまい、キャリア量比較が困難となるため、成膜時の酸素流量を調整し、膜の初期抵抗率が10+2〜10+5Ωcmの範囲内に収まるようにした。ここで、初期抵抗率(初期値)とは、熱処理前の室温(20℃)での抵抗率である。各実施例、比較例の成膜条件として、カチオン組成比および酸素流量(O2流量)を以下に示す。既述の通り、成膜はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)により行い、各組成比となるように、各ターゲットに投入する電力比を変化させて行った。他の条件は実施例1と同様とした。
(実施例2)
実施例2における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.4:1.6:1.0
O2流量 0sccm
(比較例1)
比較例1における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.5:1.5:1.0
O2流量 0sccm
(比較例2)
比較例2における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.8:1.2:1.0
O2流量 0.1sccm
(比較例3)
比較例3における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=1.0:1.0:1.0
O2流量 0.15sccm
(比較例4)
比較例4における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=1.5:0.5:1.0
O2流量 0.45sccm
<抵抗率の温度変化測定>
上記6種の試料(実施例1、2、比較例1〜4)について、雰囲気を制御でき、且つ熱処理をしながら電気抵抗測定が可能な装置にセットし、昇温・降温過程での抵抗率の変化を測定した。チャンバー内の雰囲気はAr 160sccm、O2 40sccmとし、10℃/minで200℃まで昇温、200℃で10分保持後、炉冷で室温まで冷却を行った。
実施例1、2および比較例1〜4の昇温・降温過程での温度と抵抗率の関係を図8に示す。
図8に示すとおり、Ga組成比が減り、In組成比が増えるにつれて熱処理前の抵抗率と熱処理後の抵抗率の差が大きくなっていることがわかる。実施例1、2のように、Zn/(In+Ga+Zn)=1/3の時、4/5≦Ga/(In+Ga)であれば熱処理後の膜の抵抗率が熱処理前の抵抗率と同等になることが明らかとなった。ここで言うところの同等とは熱処理工程後の抵抗率をρbとした際、熱処理工程前の抵抗率ρaが0.1ρa≦ρb≦10ρaの範囲に入っていることを指す(以下において同様とする。)。一方、比較例1〜4については昇温過程時に急激な低抵抗化が起こり、その後、降温過程においても抵抗率は熱処理前の値にはもどらず、熱処理前後の抵抗率が大きく変化していることが確認された。
大面積の半導体薄膜を製造する場合、面内全域に亘って温度を均一に保つことは困難であり、一般にはアニールに際して面内に温度ムラが生じる。比較例1〜4のように、温度上昇に伴い抵抗値が変化し、温度下降させた後に温度上昇前の抵抗値に戻らない場合、面内における温度ムラにより、面内に抵抗値のムラすなわち電気特性のムラが生じる。これに対して、実施例1および2のように、昇温・降温過程において抵抗値に履歴がほとんどない場合には、アニール時に面内に温度ムラが生じても、面内の電気特性のムラに繋がることはなく、電気特性の面内均一性の高い半導体薄膜を得ることができるといえる。
<検証実験2:Zn組成比の異なるIGZO膜のインサイチュウ(In-situ)電気特性測定>
次にZn組成比の異なるIGZO膜のポストアニール温度と電気特性の関係について、検証実験1と同様に電気抵抗測定用試料を作製し、抵抗率の温度変化測定を行い評価した。
電気抵抗測定用試料として、下記実施例3、4および比較例5、6のスパッタ条件でIGZO膜を作製した。
各実施例、比較例のスパッタ条件に記載していない条件は実施例1についての電気抵抗測定用試料の作製方法と同様とし、抵抗率の温度変化測定方法および条件は検証実験1と同様とした。
(実施例3)
実施例3における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.2:1.8:0
O2流量 0sccm
(実施例4)
実施例4における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.2:1.8:0.5
O2流量 0sccm
(比較例5)
比較例5における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.2:1.8:2.0
O2流量 0.03sccm
(比較例6)
比較例6における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.2:1.8:3.5
O2流量 0.1sccm
上記試料(実施例3、4、比較例5、6)について、昇温・降温過程での抵抗率の変化を測定した。測定装置および測定条件は、検証実験1と同様とした。
図9は、実施例3、4および比較例5、6の昇温・降温過程での温度と抵抗率の関係を示すグラフである。図9には比較のため実施例1のデータを併せて示している。
In:Ga比が同一であっても、Zn量が変化すると、熱処理前後での抵抗率の差が異なることが明らかとなった。具体的にはZn量が増えるにつれて熱処理前の抵抗率と熱処理後の抵抗率の差が大きくなっていることがわかる。また、Ga/(In+Ga)=9/10の時、Zn/(In+Ga+Zn)≦1/3であれば熱処理後の膜の抵抗率が熱処理前の抵抗率と同等になることが明らかとなった。
<検証実験3:その他組成比の異なるIGZO膜のインサイチュウ(In-situ)電気測定>
その他組成比の異なるIGZO膜のアニール温度と電気特性の関係について、検証実験1と同様に電気抵抗測定用試料を作製し、抵抗率の温度変化測定を行った。
電気抵抗測定用試料として下記実施例5、6および比較例7、8、9のスパッタ条件でIGZO膜を作製した。
各実施例、比較例のスパッタ条件に記載していない条件は実施例1についての電気抵抗測定用試料の作製方法と同様とし、抵抗率の温度変化測定方法および条件は検証実験1と同様とした。
(実施例5)
実施例5における酸化物半導体薄膜の成膜条件は以下の通りである。
本実施例5の酸化物半導体薄膜は、Znを含まないIn-Ga-O(IGO)膜である。
カチオン組成比 In:Ga:Zn=0.5:1.5:0
O2流量 0sccm
(実施例6)
実施例6における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.5:1.5:0.5
O2流量 0sccm
(実施例7)
実施例7における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=8:24:13
O2流量 0sccm
(比較例7)
比較例7における酸化物半導体薄膜の成膜条件は以下の通りである。
比較例7の酸化物半導体薄膜は、実施例5と同様にZnを含まないIn-Ga-O(IGO)膜である。
カチオン組成比 In:Ga:Zn=1.0:1.0:0
O2流量 0.15sccm
(比較例8)
比較例8における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0:1.0:1.0
O2流量 0sccm
上記試料(実施例5〜7および比較例7、8)について、昇温・降温過程での抵抗率の変化を測定した。測定装置および測定条件は、検証実験1と同様とした。
図10は、実施例5〜7および比較例7、8の昇温・降温過程での温度と抵抗率の関係を示すグラフである。
比較的Ga組成比の大きな実施例5、6および7については実施例1と同様に昇温・降温過程後に膜の抵抗率は初期値に戻り、熱処理前の抵抗率と熱処理後のシート抵抗率が同等であるのに対して、比較例7、8では、昇温過程時に急激な低抵抗化が起こり、その後、降温過程においても抵抗率は高くなることはなく、200℃での値をほぼ維持しながら戻ってくるために、熱処理前後の抵抗率が大きく異なることが確認された。
なお、上記検証実験1、2における各実施例および比較例におけるカチオン組成比は成膜後の膜の組成比を示すものである。成膜後の膜の組成比は、蛍光X線分析装置(Panalytical製Axios)を用いて評価した。また、各例のいずれについても、X線回折測定の結果、結晶構造を示すピークが確認されず、いずれも非晶質であった。
図11は、実施例1〜7、比較例1〜8のIGZO膜の組成比を三元相図にプロットしたものである。三元相図中には、本発明で規定している組成範囲と、これまでに報告がなされているIGZOの組成比を規定した各特許文献1〜4について規定されている組成範囲とを併せて示している。図11中において、本発明のIGZO膜の組成範囲を領域Aで示し、そのうち好ましい組成範囲を領域Bで示している。また、特許文献1に記載されているIGZO膜の組成範囲は領域C、特許文献2に記載されているIGZO膜の組成範囲は領域D、特許文献3に記載されているIGZO膜の組成範囲は領域E、特許文献4に記載されているIGZO膜の組成範囲は領域Fでそれぞれ示されている。
各特許文献1〜4においては、TFTとして用いた際の移動度、S値や、光照射特性の観点から様々な組成範囲の報告がなされているが、ポストアニールした際の面内における電気特性の均一性を良好なものとすることができる最適な組成を検討した報告例はない。
本発明者による詳細な研究の結果、これまで報告がなされていない組成範囲のIGZO膜が、電気特性の安定性の観点からは最適であることが明らかとなった。基本的にはGa組成比を高く、In組成比、Zn組成比を低くすることにより、膜中水分量が低減され、膜中水分量バラツキによる電気特性バラツキを極めて小さく抑えることができる。Ga組成比があまりに高くなりすぎると絶縁膜となり、トランジスタに用いることが困難となるが、本発明の範囲の組成であれば、膜中水分量バラツキを抑える効果に加えて、高い移動度を示すためトランジスタの活性層として好適であることが明らかになった。
<検証実験4:TFT特性評価>
本発明の組成範囲のIGZO膜を用いたTFTを作製し、その特性評価を行った。
基板として熱酸化膜付p型Si基板を用い、熱酸化膜をゲート絶縁膜として用いる簡易型のTFTを作製した。図12(A)は簡易型TFTの平面図であり、同図(B)は断面図である。
(実施例TFT1)
実施例TFT1の簡易型TFTは次のようにして作製した(図12参照)。
100nmの熱酸化膜111を表面に備えたp型Si 1inch□基板110上に実施例1の成膜条件にてIGZO膜112を50nm、3mm×4mmのパターン成膜を行った。続いて雰囲気を制御可能な電気炉にて、ポストアニール処理を施した。ポストアニール雰囲気はAr 160sccm、O2 40sccmとし、10℃/minで200℃まで昇温、200℃で10分保持後、炉冷で室温まで冷却を行った。
その後、IGZO膜112上にソース・ドレイン電極113をスパッタにより成膜した。ソース・ドレイン電極成膜はメタルマスクを用いたパターン成膜にて作製した。Tiを10nm成膜後、Auを40nm成膜したものをソース・ドレイン電極113とした。ソース・ドレイン電極サイズは各々1mm□とし、電極間距離は0.2mmとした。
(実施例TFT2)
IGZO膜を実施例2の成膜条件にて成膜した以外は実施例TFT1と同様にしてTFTを作製した。
(実施例TFT3)
IGZO膜を実施例3の成膜条件にて成膜した以外は実施例TFT1と同様にしてTFTを作製した。
(実施例TFT4)
IGZO膜を実施例5の成膜条件にて成膜した以外は実施例TFT1と同様にしてTFTを作製した。
(実施例TFT5)
IGZO膜を実施例7の成膜条件にて成膜した以外は実施例TFT1と同様にしてTFTを作製した。
上記のようにして得られた実施例TFT1〜5の簡易型TFTについて、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用い、トランジスタ特性(Vg-Id特性)および移動度μの測定を行った。
なお、Vg-Id特性の測定は、ドレイン電圧(Vd)を5Vに固定し、ゲート電圧(Vg)を-15V〜+40Vの範囲内で変化させ、各ゲート電圧(Vg)におけるドレイン電流(Id)を測定することにより行った。
図13〜17は、それぞれ実施例TFT1〜5のVg-Id特性を示すグラフである。
図13に示す実施例TFT1は、Off電流は10-10Aオーダーであり、かつOn/Off比は〜106の値が得られ、ノーマリ・オフ型で駆動した。電界効果移動度は3cm2/Vsであり、低温形成でかつアモルファスシリコンに比べて十分高い移動度を有する良好なトランジスタ特性を示した。
図14〜17に示す実施例TFT2〜5についても同様に良好なトランジスタ特性を示した。
1、2、3、4 薄膜トランジスタ
11 基板
12 活性層(酸化物半導体薄膜)
13 ソース電極
14 ドレイン電極
15 ゲート絶縁膜
16 ゲート電極

Claims (11)

  1. In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を成膜する成膜工程と、
    前記酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃以下の熱処理を施す熱処理工程とを含み、
    前記熱処理工程後の前記酸化物半導体薄膜の抵抗率が1Ωcm以上、1×106Ωcm以下となるように、前記成膜工程における成膜条件および前記熱処理工程における熱処理条件が設定されていることを特徴とする酸化物半導体薄膜の製造方法。
  2. 前記成膜工程において、前記酸化物半導体薄膜として、前記組成比が3/4≦Ga/(In+Ga)≦9/10をさらに満たすものを成膜することを特徴とする請求項1記載の酸化物半導体薄膜の製造方法。
  3. 前記熱処理の温度を100℃以上、200℃以下とすることを特徴とする請求項1または2記載の酸化物半導体薄膜の製造方法。
  4. 前記熱処理工程前の前記酸化物半導体薄膜の抵抗率が、該熱処理工程後の抵抗率と同等であることを特徴とする請求項1から3いずれか1項記載の酸化物半導体薄膜の製造方法。
  5. 前記成膜工程において、前記酸化物半導体薄膜をスパッタリングによって成膜することを特徴とする請求項1から4いずれか1項記載の酸化物半導体薄膜の製造方法。
  6. 請求項1から5いずれか1項記載の酸化物半導体薄膜の製造方法を用いて作製された、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦1、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とする酸化物半導体薄膜。
  7. 基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
    前記活性層が、請求項6記載の酸化物半導体薄膜からなるものであることを特徴とする薄膜トランジスタ。
  8. 前記基板が可撓性を有するものであることを特徴とする請求項7記載の薄膜トランジスタ。
  9. 請求項7または8記載の薄膜トランジスタを備えたことを特徴とする表示装置。
  10. 請求項7または8記載の薄膜トランジスタを備えたことを特徴とするイメージセンサー。
  11. 請求項7または8記載の薄膜トランジスタを備えたことを特徴とするX線センサー。
JP2010187881A 2010-08-25 2010-08-25 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置 Active JP5679417B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010187881A JP5679417B2 (ja) 2010-08-25 2010-08-25 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
TW100130215A TWI518791B (zh) 2010-08-25 2011-08-24 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置
KR1020110084794A KR20120022666A (ko) 2010-08-25 2011-08-24 산화물 반도체 박막의 제조 방법 및 그 제조 방법에 의해 제작된 산화물 반도체 박막, 박막 트랜지스터, 그리고 박막 트랜지스터를 구비한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010187881A JP5679417B2 (ja) 2010-08-25 2010-08-25 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置

Publications (2)

Publication Number Publication Date
JP2012049209A true JP2012049209A (ja) 2012-03-08
JP5679417B2 JP5679417B2 (ja) 2015-03-04

Family

ID=45903781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010187881A Active JP5679417B2 (ja) 2010-08-25 2010-08-25 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置

Country Status (3)

Country Link
JP (1) JP5679417B2 (ja)
KR (1) KR20120022666A (ja)
TW (1) TWI518791B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941324B2 (en) 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
JP2020145451A (ja) * 2015-03-03 2020-09-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20240087785A (ko) 2022-01-31 2024-06-19 미쓰이금속광업주식회사 전계 효과 트랜지스터 및 그 제조 방법 그리고 전계 효과 트랜지스터 제조용 스퍼터링 타깃재

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5901420B2 (ja) * 2012-05-14 2016-04-13 富士フイルム株式会社 薄膜トランジスタの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2010171411A (ja) * 2008-12-26 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに表示装置及び表示装置の作製方法
WO2010092810A1 (ja) * 2009-02-13 2010-08-19 株式会社アルバック トランジスタの製造方法、トランジスタ及びスパッタリングターゲット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2010171411A (ja) * 2008-12-26 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに表示装置及び表示装置の作製方法
WO2010092810A1 (ja) * 2009-02-13 2010-08-19 株式会社アルバック トランジスタの製造方法、トランジスタ及びスパッタリングターゲット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145451A (ja) * 2015-03-03 2020-09-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US12034080B2 (en) 2015-03-03 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US9941324B2 (en) 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
KR20240087785A (ko) 2022-01-31 2024-06-19 미쓰이금속광업주식회사 전계 효과 트랜지스터 및 그 제조 방법 그리고 전계 효과 트랜지스터 제조용 스퍼터링 타깃재

Also Published As

Publication number Publication date
KR20120022666A (ko) 2012-03-12
TW201216374A (en) 2012-04-16
TWI518791B (zh) 2016-01-21
JP5679417B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びx線デジタル撮影装置
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
JP2013030682A (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
TW201401516A (zh) 場效電晶體的製造方法
KR101891828B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5679417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250