KR101409544B1 - 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 - Google Patents
포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 Download PDFInfo
- Publication number
- KR101409544B1 KR101409544B1 KR1020070135730A KR20070135730A KR101409544B1 KR 101409544 B1 KR101409544 B1 KR 101409544B1 KR 1020070135730 A KR1020070135730 A KR 1020070135730A KR 20070135730 A KR20070135730 A KR 20070135730A KR 101409544 B1 KR101409544 B1 KR 101409544B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- region
- opening
- photoresist
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 230000000903 blocking effect Effects 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 85
- 239000010408 film Substances 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 21
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 2
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 2
- 230000002787 reinforcement Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000090 poly(aryl ether) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920006350 polyacrylonitrile resin Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
본 발명은 포토마스크 및 이를 이용한 박막트랜지스터 어레이 기판의 제조 방법을 개시한다. 포토마스크는 제 1, 제 2 및 제 3 영역을 갖는 투명 기판, 상기 제 1 영역상에 배치된 광 차단 패턴, 및 상기 제 2 영역상에 배치된 회절 패턴을 포함하여, 상기 회절 패턴을 통한 간섭 및 보강에 의해 노광 해상도 및 포커스 마진을 향상시킬 수 있어, 미세한 패턴을 형성할 수 있다.
포토마스크, 회절, 반투과, 채널, 박막트랜지스터
Description
평판표시장치에 관한 것으로, 특히 미세한 패턴을 형성할 수 있는 포토마스크 및 이를 이용한 박막트랜지스터 어레이 기판의 제조 방법에 관한 것이다.
평판표시장치는 영상을 통해 사용자에게 정보를 제공하는 장치로써, 오늘날 현대인에게 있어서 필수품으로 자리잡고 있다.
평판표시장치의 예로서는 액정표시장치 및 유기전계발광표시장치등을 들 수 있다. 평판표시장치는 영상을 표시하기 위해 다수의 화소를 구비한다. 이때, 각 화소에는 각 화소를 제어하는 스위칭 소자 및 상기 각 화소를 구동하는 구동소자 중 적어도 어느 하나를 포함하여, 화질 특성 및 구동 특성을 향상시킨다. 상기 스위칭 소자 또는 구동소자로서는 박막트랜지스터가 일반적으로 사용된다.
도 1 내지 도 3은 종래 박막트랜지스터 어레이 기판을 설명하기 도시한 도면 들이다.
도 1 및 도 2를 참조하면, 박막트랜지스터 어레이 기판은 게이트 배선(11)과 데이터 배선(13)에 의해 정의된 화소를 포함한다. 상기 화소에는 박막트랜지스터(Tr)와 화소전극*17)이 배치되어 있다.
상기 박막트랜지스터(Tr)는 게이트 전극(12), 게이트 절연막(20), 반도체 패턴(13), 소스 및 드레인 전극(15, 16)을 포함한다. 상기 반도체 패턴(13)은 채널을 갖는 활성패턴(13a)과 상기 채널을 노출하며 상기 활성패턴(13a)상에 배치된 오믹콘택 패턴(13b)을 포함한다. 상기 박막트랜지스터(Tr)는 상기 채널의 너비/길이(W/L)의 비율에 따라 전기 이동도를 증가시킬 수 있다. 즉, 상기 박막트랜지스터(Tr)는 상기 채널의 길이를 감소시킬 경우, 상기 박막트랜지스터(Tr)의 전기적 특성을 향상시킬 수 있다.
상기 채널의 너비를 증가시킴으로써 상기 박막트랜지스터(Tr)의 전기적 특성을 향상시킬 수 있으나, 상기 박막트랜지스터(Tr)의 크기가 증가되어 개구율이 저하되는 문제점이 있다.
상기 박막트랜지스터(Tr)의 전기적 특성을 향상시키기 위한 다른 방법으로, 상기 채널의 길이(L)를 감소시킬 수 있다. 이를 위해, 미세한 패턴의 포토레지스트 패턴을 형성할 수 있는 기술이 수반되어야 한다. 그러나, 상기 포토레지스트 패턴을 형성하기 위해 현재 사용되는 노광기의 해상도 및 장비 특성의 한계로 인하여, 상기 채널의 길이를 4㎛이하로 형성하는데 어려운 실정이다. 이를 테면, 상기 포토레지스트 패턴은 포토 마스크를 이용한 노광 및 현상에 의해 형성할 수 있는데, 상 기 포토 마스크의 노광 영역이 좁아질 경우 상기 노광 영역을 투과하는 광의 산란등에 의해 상기 노광 영역보다 큰 영역의 포토레지스트를 노광시킨다. 이로 인하여, 작업자가 목표하고자 하는 패턴에 비해 큰 패턴을 형성하게 된다.
또한, 상기 박막트랜지스터(Tr)의 각 구성요소, 예컨대 게이트 전극(12), 반도체 패턴(13), 소스 및 드레인 전극(15, 16)은 노광 및 현상 공정을 수반하는 패터닝 공정을 각각 거쳐서 형성하게 된다. 이로써, 상기 박막트랜지스터(Tr)를 형성하는 공정이 복잡함에 따라 공정 단가가 증가하는 문제점이 있다.
따라서, 종래 박막트랜지스터 어레이 기판은 제조 공정이 복잡할 뿐만 아니라, 노광기의 한계로 인해 박막트랜지스터의 전기적 특성을 향상시키는 어려움이 있었다.
본 발명의 하나의 과제는 미세한 패턴을 형성하기 위해 노광 해상도를 향상시킬 수 있는 포토 마스크를 제공함에 있다.
본 발명의 다른 과제는 상기 포토 마스크를 이용하여 공정 수를 절감하며, 전기적 특성을 향상시킬 수 있는 박막트랜지스터 어레이 기판의 제조 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 포토 마스크를 제공함에 있다. 상기 포토 마스크는 제 1, 제 2 및 제 3 영역을 갖는 투명 기판, 상기 제 1 영역상에 배치된 광 차단 패턴, 및 상기 제 2 영역의 내부에 배치되어, 상기 제 2 영역을 제 1 및 제 2 개구로 정의하는 회절 패턴을 포함한다.
상기 제 1 및 제 2 개구는 서로 비대칭적인 구조를 가질 수 있다.
또한, 상기 제 2 영역에 배치된 반투과 패턴을 포함할 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 박막트랜지스터 어레이 기판의 제조 방법을 제공한다. 상기 제조방법은 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함하는 기판상에 게이트 절연막을 형성하는 단계, 상기 게이트 전극과 대응된 게이트 절연막상에 반도체 패턴을 형성하는 단계, 상기 반도체 패턴을 포함하는 기판상에 도전막을 형성하는 단계, 상기 도전막상에 포토레지스트막을 형성하는 단계, 상기 포토레지스트막상에 제 1, 제 2 및 제 3 영역을 갖는 투명 기판, 상기 제 1 영역상에 배치된 광 차단 패턴 및 상기 제 2 영역의 내부에 배치되어, 상기 제 2 영역을 제 1 및 제 2 개구로 정의하는 회절 패턴을 포함하는 포토 마스크를 이용한 노광 및 현상공정을 수행하여 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 사용하는 상기 도전막의 식각에 의해 소스 및 드레인 전극을 형성하는 단계, 및 상기 포토레지스트 패턴을 식각 마스크로 사용하는 상기 반도체 패턴의 오믹콘택 패턴을 식각하여 채널을 형성하는 단계를 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 박막트랜지 스터 어레이 기판의 제조 방법을 제공한다. 상기 제조방법은 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함하는 기판상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막상에 제 1 반도체층, 제 2 반도체층 및 제 1 도전막을 순차적으로 형성하는 단계, 상기 제 1 도전막상에 포토레지스트막을 형성하는 단계, 상기 포토레지스트막상에 포토 마스크를 이용한 노광 및 현상 공정을 수행하여 서로 다른 두께를 갖는 제 1, 제 2 및 제 3 단차를 갖는 포토레지스트 패턴을 형성하는 단계, 및 상기 포토레지스트 패턴을 사용하여 상기 제 1 반도체층, 제 2 반도체층 및 제 1 도전막을 식각하여 활성패턴, 오믹콘택 패턴, 소스 및 드레인 전극을 형성하는 단계를 포함하는 포함한다.
본 발명의 포토 마스크의 투과부에 회절 패턴을 포함하여, 노광 해상도 및 포커스 마진을 향상시킬 수 있어, 미세한 패턴을 형성할 수 있다.
또한, 상기 포토 마스크는 반투과 패턴을 더 구비하여, 박막트랜지스터 어레이 기판의 마스크 수를 절감할 수 있다.
또한, 상기 포토 마스크를 이용하여 미세한 패턴의 포토레지스트 패턴을 형성할 수 있으므로, 반도체 패턴의 채널 길이를 감소시켜 전기적 특성이 향상된 박막트랜지스터 어레이 기판을 제조할 수 있다.
이하, 본 발명의 실시예들은 포토 마스크 및 박막트랜지스터 어레이 기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본 발명의 제 1 실시예에 따른 포토 마스크의 평면도이다. 도 5는 도 4에 도시된 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다. 본 발명의 제 1 실시예에서 박막트랜지스터와 대응된 영역을 확대하여 도시하였다. 여기서, 포토 마스크의 형태를 한정하는 것은 아니며, 적용 분야에 따라 변경될 수 있다.
도 4 및 도 5를 참조하면, 포토 마스크는 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)을 포함하는 투명기판(100)을 포함한다.
상기 투명기판(100)은 광을 투과할 수 있는 재질, 예컨대 석영, 유리 및 플라스틱일 수 있다.
상기 제 1 영역(100a)은 광을 차단하는 영역이다. 상기 제 1 영역(100a)상에 광 차단 패턴(110)이 배치될 수 있다. 상기 광 차단 패턴(110)은 광을 차단하는 물질, 예컨대 Cr으로 이루어질 수 있다.
상기 제 2 영역(100b)은 제 1 및 제 2 개구(A1, A2)를 구비한다. 상기 제 1 및 제 2 개구(A1, A2)사이에 회절 패턴(120)이 배치되어 있다. 즉, 상기 회절 패 턴(120)에 의해 상기 제 1 및 제 2 개구(A1, A2)가 정의될 수 있다. 상기 회절 패턴(120)은 상기 광 차단 패턴(110)과 동일한 재질로 이루어질 수 있다.
상기 제 1 및 제 2 개구(A1, A2)는 서로 비대칭적인 구조를 가진다. 즉, 상기 제 1 개구(A1)의 길이는 상기 제 2 개구(A2)의 길이에 비해 작을 수 있다. 예컨대, 상기 제 1 개구(A1)의 길이는 1.2㎛일 수 있다. 또한, 상기 제 2 개구(A2)의 길이는 2.6㎛일 수 있다. 이때, 상기 회절 패턴(120)의 너비는 0.9㎛일 수 있다. 여기서, 상기 제 1 및 제 2 개구(A1, A2)의 길이 및 상기 회절 패턴(120)의 너비는 한정하는 것은 아니며, 모델에 따라 변경될 수 있다.
여기서, 상기 제 2 개구(A2)는 작업자가 목표하고자 하는 노광 영역일 수 있다. 이때, 상기 제 1 개구(A1)에 조사된 광의 일부는 회절 현상에 의해 간섭 및 보강을 일으켜, 상기 제 2 개구(A2)를 통해 투과된다. 이에 따라, 상기 제 2 개구(A2)를 통해 투과되는 광의 세기를 증폭시킬 수 있다. 즉, 작업자가 원하는 영역으로 광을 집광시켜, 노광 해상도를 향상시킬 수 있다.
상기 제 3 영역(100c)은 투명한 기판만이 배치되므로, 광을 완전하게 투과시킬 수 있다.
도 6은 본 발명의 제 1 실시예에 따른 포토 마스크를 이용하여 형성된 포토레지스트 패턴의 프로파일이다.
도 5 및 도 6을 참조하면, 포토 마스크를 통해 포토레지스트막에 노광 공정을 수행할 경우, 제 2 영역(100b)을 통해 광이 투과되어 포토레지스트를 광분해 시킨다. 이때, 상기 회절 패턴(120)에 의해, 상기 제 1 개구(A1)를 투과하는 광의 일 부가 상기 제 2 개구(A2)를 통해 투과된다. 즉, 상기 제 1 개구(A1)에 비해 상기 제 2 개구(A2)의 광의 세기가 증가하게 된다. 이에 따라, 상기 제 2 개구(A2)와 대응된 포토레지스트는 완전히 광분해될 때, 상기 제 1 개구(A1)와 대응된 포토레지스트는 표면으로부터 일부가 광분해된다. 이로써, 상기 노광된 포토레지스트를 현상할 경우, 상기 제 1 개구(A1)와 대응한 포토레지스트는 일부가 남으며, 상기 제 2 개구(A2)와 대응한 포토레지스트는 완전하게 제거된다. 즉, 상기 제 2 개구(A2)로 광을 집광시켜, 상기 제 2 개구(A2)와 대응된 부분을 제거할 수 있는 포토레지스트 패턴을 형성할 수 있다.
이에 따라, 상기 제 2 개구(A2)와 대응된 미세한 노출부를 포함하는 포토레지스트 패턴을 형성할 수 있다. 이로써, 상기 포토레지스트 패턴을 이용한 식각 공정을 수행하여, 작업자가 원하는 크기를 갖는 미세 패턴을 형성할 수 있다.
따라서, 포토 마스크의 투과부에 회절 패턴(120)을 구비함에 따라, 노광 해상도 및 노광 포커스 마진을 증가시킬 수 있으므로, 공정 마진율을 향상시킬 수 있다.
도 7은 본 발명의 제 2 실시예에 따른 포토마스크의 단면도이다. 본 발명의 제 2 실시예에 따른 포토마스크는 반투과 패턴을 제외하고 앞서 설명한 제 1 실시예에 따른 포토마스크와 동일한 구성을 가진다. 따라서, 본 발명의 제 2 실시예에서 제 1 실시예와 반복되는 설명은 생략하며, 동일한 구성은 동일한 참조 번호를 부여한다.
도 7을 참조하면, 본 발명의 제 2 실시예에 따른 포토마스크는 제 1, 제 2 및 제 3 영역(100, 100b, 100c)을 갖는 투명기판(100), 상기 제 1 영역(100a)상에 배치된 광 차단 패턴(110), 및 상기 제 2 영역(100b)의 내부에 배치되어, 상기 제 2 영역(100b)을 제 1 및 제 2 개구(A1, A2)로 정의하는 회절 패턴(120)을 포함한다.
상기 회절 패턴(120)을 포함하는 제 2 영역(100b)상에 반투과 패턴(130)이 배치되어 있다. 상기 반투과 패턴(130)은 상기 투명기판(100)에 비해 투과율이 낮은 재질로 이루어질 수 있다. 예컨대, 상기 반투과 패턴(130)은 크롬 산화막일 수 있다. 상기 반투과 패턴(130)은 상기 제 1 영역(100a)상에 더 연장되어 있을 수도 있다. 이에 따라, 상기 제 2 영역(100b)은 상기 제 3 영역(100c)에 비해 광투과율이 낮은 반투과 영역일 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 포토 마스크를 이용하여 형성된 포토레지스트 패턴의 프로파일이다.
도 8을 참조하면, 상기 포토 마스크를 통하여 포토레지스트 상으로 노광공정을 수행할 경우, 상기 제 2 영역(100b)을 통해 광이 투과되어 상기 제 2 영역(100b)과 대응된 포토레지스트를 광분해 시킨다. 이때, 상기 제 3 영역(100c)을 통해서도 상기 제 3 영역(100c)과 대응된 포토레지스트를 광분해 시킬 수 있다. 여기서, 상기 제 2 영역(100b)에 비해 상기 제 3 영역(100c)의 광투과율이 크므로, 상기 제 3 영역(100c)과 대응된 포토레지스트가 완전히 광분해될 때, 상기 제 2 영역(100b)과 대응된 포토레지스트는 표면으로부터 일부가 광분해된다. 또한, 상기 제 2 영역(100b)은 회절 패턴(120)에 의해 상기 제 1 개구(A1)에 비해 상기 제 2 개구(A2)에 대응된 포토레지스트가 표면으로부터 더 두꺼운 영역까지 광분해된다. 이로써, 상기 노광된 포토레지스트 패턴을 현상할 경우, 상기 제 1 영역(100a)과 대응한 포토레지스트는 남고, 상기 제 3 영역(100c)과 대응한 포토레지스트도 완전하게 제거될 수 있다. 또한, 상기 제 1 및 제 2 개구(A1, A2)에 각각 대응한 포토레지스트는 서로 다른 두께를 가지며 잔류할 수 있다. 이때, 상기 제 2 개구(A2)에 비해 상기 제 1 개구(A1)에 대응된 포토레지스트가 더 두껍게 형성된다.
따라서, 본 발명의 제 2 실시예에 따른 포토마스크는 서로 다른 두께를 갖는 적어도 3 단차를 갖는 포토레지스트 패턴을 형성할 수 있는 반투과 포토마스크 일 수 있다.
도 9 내지 도 13은 본 발명의 제 3 실시예에 따른 박막트랜지스터 어레이 기판의 제조 공정을 설명하기 위해 도시한 단면도들이다. 본 발명의 제 3 실시예는 앞서 설명한 제 1 실시예에 따른 포토 마스크를 이용한 박막트랜지스터 어레이 기판의 제조 공정이다.
도 9를 참조하면, 박막트랜지스터 어레이 기판을 형성하기 위해 먼저, 기판(200)을 제공한다.
상기 기판(200)은 광을 투과할 수 있는 투명한 재질로 이루어질 수 있다. 예를 들면, 상기 기판(200)의 재질은 유리, 플라스틱등일 수 있다.
상기 기판(200)상에 제 1 도전막을 형성한 후, 상기 제 1 도전막을 식각하여 게이트 전극(211)을 형성한다. 상기 제 1 도전막은 증착법을 통해 형성할 수 있다. 상기 제 1 도전막의 재질의 예로서는 금속일 수 있다. 상기 제 1 도전막의 식각은 상기 도전막상에 일정한 패턴을 갖는 제 1 포토레지스트 패턴을 형성한 후, 상기 제 1 포토레지스트 패턴을 식각 마스크로 하여 수행될 수 있다.
상기 게이트 전극(211)은 각 화소에 형성할 수 있다. 도면에는 도시되지 않았으나, 상기 게이트 전극(211)을 형성하는 공정에서 게이트 배선이 더 형성될 수 있다.
상기 게이트 전극(211)을 포함하는 기판(200)상에 게이트 절연막(210)을 형성한다. 상기 게이트 절연막(210)은 산화 실리콘 또는 질화 실리콘을 증착하여 형성할 수 있다.
도 10을 참조하면, 상기 게이트 전극(211)과 대응된 게이트 절연막(210)상에 반도체 패턴(212, 213)을 형성한다.
상기 반도체 패턴(212, 213)을 형성하기 위해, 먼저 상기 게이트 절연막(210)상에 비정질 실리콘막과 불순물을 포함하는 비정질 실리콘막을 순차적으로 형성한다. 상기 비정질 실리콘막과 불순물을 포함하는 비정질 실리콘막은 화학기상증착법을 통해 형성할 수 있다. 이후, 상기 비정질 실리콘막과 불순물을 포함하는 비정질 실리콘막은 식각하여, 상기 게이트 전극(211)과 대응되는 활성 패턴(212)과 오믹콘택 패턴(213)을 형성하여, 반도체 패턴(212, 213)을 형성할 수 있다.
도 11를 참조하면, 상기 반도체 패턴(212, 213)을 포함하는 기판(200)상에 도전물질, 예컨대 금속을 증착하여 제 2 도전막(214a)을 형성한다.
상기 제 2 도전막(214a)상에 포토레지스트막을 형성한다. 상기 포토레지스트막은 슬릿 코팅법 또는 스핀 코팅법을 통해 형성할 수 있다.
상기 포토레지스트막상에 포토 마스크(M)를 얼라인한다. 상기 포토 마스크(M)는 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)을 갖는 투명 기판(100)을 포함한다. 상기 제 1 영역(100a)은 광차단 영역으로써, 광 차단 패턴(110)이 배치되어 있다. 상기 제 2 영역(100b)은 회절 패턴(120)을 사이에 두고 배치된 제 1 및 제 2 개구(A1, A2)를 포함한다. 상기 제 1 및 제 2 개구(A1, A2)는 서로 비대칭적인 구조를 가질 수 있다. 예컨대, 상기 제 1 개구(A1)의 길이는 상기 제 2 개구(A2)의 길이에 비해 작을 수 있다. 이때, 상기 제 2 개구(A2)는 상기 반도체 패턴(212, 213)의 채널과 대응된다. 상기 제 3 영역(100c)은 광투과 영역이다.
상기 얼라인 된 포토 마스크(M)를 통해 상기 포토레지스트막을 노광한다. 이때, 상기 제 1 개구(A1)를 투과하는 광의 일부는 회절현상에 의해 상기 제 2 개구(A2)를 통해 투과한다. 이로써, 작업자가 원하는 영역, 즉, 제 2 개구(A2)를 투과하는 광의 세기를 증폭시켜, 상기 제 2 개구(A2)와 대응된 포토레지스트를 완전하게 광분해시킬 수 있다. 또한, 상기 제 3 영역(100c)와 대응된 포토레지스트도 완전하게 광분해될 수 있다.
이로써, 상기 노광된 포토레지스트막을 현상할 경우, 상기 제 2 개구(A2)와 대응되고 상기 제 2 도전막(214a)을 노출하는 노출부와, 상기 제 1 개구(A1)와 대응되는 제 1 단차부(300a)와 상기 제 1 영역(100a)과 대응되는 제 2 단차부(300b)를 구비하는 제 2 포토레지스트 패턴(300a, 300b)을 형성할 수 있다. 이때, 상기 제 1 개구(A1)를 투과하는 광의 일부가 상기 제 2 개구(A2)로 회절됨에 따라, 상기 제 1 개구(A1)를 투과하는 노광량은 제 3 영역(100c)을 투과하는 노광량보다 작다. 이로써, 상기 제 1 단차부(300a)는 상기 제 2 단차부(300b)에 비해 작은 두께를 가진다.
따라서, 상기 제 2 영역(100b)에 회절 패턴(120)함에 따라, 목표하고자 하는 영역으로 광을 집광시켜, 미세한 길이를 갖는 노출부를 포함하는 제 2 포토레지스트 패턴(300a, 300b)을 형성할 수 있다. 여기서, 상기 노출부는 상기 반도체 패턴의 채널 길이(L)와 대응된다.
도 12를 참조하면, 소스 및 드레인 전극(214, 215)을 형성하기 위해, 상기 제 2 포토레지스트 패턴(300a, 300b)을 식각 마스크로 하여 상기 제 2 도전막(214a)을 식각한다. 이때, 상기 소스 및 드레인 전극(214, 215)은 상기 노출부에 의해 상기 반도체 패턴(212, 213)상에 일정한 간격으로 이격되어 있다.
이후, 상기 제 2 포토레지스트 패턴(300a, 300b)을 식각 마스크로 하여 상기 반도체 패턴(212, 213)의 오믹콘택 패턴(213)을 식각하여 상기 반도체 패턴(212, 213)의 채널을 형성한다.
따라서, 채널과 대응된 노출부를 갖는 포토레지스트 패턴을 형성하기 위해, 상기 노출부와 대응된 영역으로 광을 집광시키는 포토마스크를 이용함에 따라 작업자가 목표하고자 하는 채널을 갖는 박막트랜지스터(Tr)를 형성할 수 있다.
도 13를 참조하면, 박막트랜지스터(Tr)를 포함하는 기판(200)상에 보호막(220)을 형성한다. 상기 보호막(220)은 유기막, 무기막 및 이들의 적층막으로 이 루어질 수 있다. 상기 유기막의 예로서는 아크릴계 수지, 폴리스티렌 수지, 폴리아미드 수지, 폴리이미드 수지, 폴리아릴에테르 수지, 헤테로사이클릭 폴리머 수지, 파릴렌 수지, 벤조사이클로부틴계 수지, 폴리아크릴리니트릴 수지등일 수 있다. 상기 무기막의 예로서는 산화 실리콘, 질화 실리콘 및 이들의 적층막등일 수 있다. 여기서, 상기 보호막(220)이 유기막으로 형성될 경우, 상기 보호막(220)은 슬릿 코팅, 스프레이 코팅법, 스핀 코팅법 등을 통해 형성할 수 있다. 반면, 상기 보호막(220)이 무기막으로 형성될 경우, 상기 보호막(220)은 화학기상증착법을 통해 형성할 수 있다.
상기 보호막(220)상에 화소전극(230)을 형성한다. 상기 화소전극(230)을 형성하기 위해, 상기 보호막(220)상에 투명 도전막을 형성한다. 상기 투명 도전막은 증착법으로 형성할 수 있다. 상기 투명 도전막의 재질의 예로서는 ITO 또는 IZO일 수 있다. 상기 투명 도전막을 식각하여, 상기 화소전극(230)을 형성할 수 있다.
따라서, 본 발명의 실시예에서, 회절 패턴(120)을 구비하는 포토 마스크(M)에 의해 노광 해상도를 향상시킬 수 있어, 목표하고자 하는 포토레지스트 패턴을 형성할 수 있다. 이에 따라, 목표하고자 하는 포토레지스트 패턴에 의해 채널을 형성함에 있어, 작업자가 원하는 채널 길이를 갖는 박막트랜지스터를 형성할 수 있다.
도 14 내지 도 18들은 본 발명의 제 4 실시예에 따른 박막트랜지스터 어레이 기판의 제조 방법을 설명하기 위해 도시한 단면도들이다. 본 발명의 제 4 실시예에 따른 반투과 패턴을 구비하는 포토 마스크를 사용하는 것을 제외하고 앞서 설명한 제 2 실시예에 따른 제조 방법과 동일하다. 따라서, 본 발명의 제 2 실시예에서 제 1 실시예와 반복되는 설명은 생략하며, 동일한 구성은 동일한 참조 번호를 부여한다.
도 14를 참조하면, 박막트랜지스터 어레이 기판을 형성하기 위해 먼저, 기판(200)상에 게이트 전극(211)과 게이트 절연막(210)을 형성한다.
상기 게이트 절연막(210)상에 제 1 반도체층(412a), 제 2 반도체층(412b) 및 제 1 도전막(414a)을 순차적으로 형성한다. 상기 제 1 반도체층(412a)은 비정질 실리콘을 증착하여 형성할 수 있다. 또한, 상기 제 2 반도체층(412b)은 불순물을 포함하는 비정질 실리콘을 증착하여 형성할 수 있다. 상기 제 1 도전막(414a)은 도전물질, 예컨대 금속을 증착하여 형성할 수 있다.
상기 제 1 도전막(414a)상에 포토레지스트막을 형성한다.
상기 포토레지스트막상에 포토 마스크(M)를 얼라인한다. 상기 포토 마스크(M)는 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)을 갖는 투명 기판(100), 상기 제 1 영역(100a)상에 배치된 광 차단 패턴(110), 및 상기 제 2 영역(100b)의 내부에 배치되어, 상기 제 2 영역(100b)을 제 1 및 제 2 개구(A1, A2)로 정의하는 회절 패턴(120)을 포함한다. 상기 회절 패턴(120)을 포함하는 제 2 영역(100b)상에 반투과 패턴(130)이 배치되어 있다. 다시 말해, 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)은 각각 차단영역, 반투과영역 및 투과영역일 수 있다.
상기 얼라인 된 포토 마스크(M)를 통해 상기 포토레지스트막을 노광한다.
상기 반투과 패턴(130)에 의해, 상기 제 2 영역(100b)과 대응된 노광량은 상기 제 3 영역(100c)과 대응된 노광량에 비해 작다. 또한, 상기 제 2 영역(100b)에 있어서, 회절 현상으로 인해 상기 제 2 개구(A2)와 대응된 노광량은 상기 제 1 개구(A1)와 대응된 노광량에 비해 크다.
이로써, 상기 노광된 포토레지스트막을 현상함에 있어서, 상기 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)과 대응하여 서로 다른 두께를 갖는 포토레지스트 패턴(500a, 500b, 500c)이 형성된다. 예컨대, 상기 제 3 영역(100c)과 대응된 포토레지스트가 완전하게 제거될 경우, 제 1 및 제 2 개구(A1, A2)와 제 1 영역(100a)과 각각 대응하여 제 1, 제 2 및 제 3 단차(500a, 500b, 500c)를 갖는 포토레지스트 패턴(500a, 500b, 500c)을 형성할 수 있다. 이때, 상기 제 1, 제 2 및 제 3 단차(500a, 500b, 500c) 중 상기 제 1 단차(500a)의 두께가 가장 작으며, 상기 제 3 단차(500c)의 두께가 가장 크다.
여기서, 상기 제 1 단차(500a)의 두께는 3000 내지 8000Å의 두께 범위를 가질 수 있다. 이는, 상기 제 1 단차(500a)의 두께가 3000Å이하로 가져갈 경우, 채널을 형성하는 과정에서 활성패턴(412)까지 오버 에칭될 수 있다. 또한, 상기 제 1 단차(500a)의 두께가 8000Å일 경우, 채널을 형성하는 과정에서 오믹콘택 패턴이 완전하게 에칭되지 않아 채널상에 오믹콘택 패턴(413)이 잔류할 수 있다.
도 15를 참조하면, 상기 포토레지스트 패턴(500a, 500b, 500c)을 식각마스크로 하여 상기 제 1 반도체층(412a), 제 2 반도체층(412b) 및 제 1 도전막(414a)을 식각한다. 이로써, 상기 게이트 전극(211)과 대응된 상기 게이트 절연막(210)상에 활성패턴(412), 오믹콘택 패턴(413) 및 도전패턴(414b)이 형성된다.
도 16을 참조하면, 상기 포토레지스트 패턴(500a, 500b, 500c)의 제 1 단차(500a)를 제거한다. 상기 제 1 단차(500a)는 상기 포토레지스트 패턴(500a, 500b, 500c)을 에싱하여 제거할 수 있다. 상기 포토레지스트 패턴(500a, 500b, 500c)을 에싱하는 공정에서, 상기 제 2 및 제 3 단차부(500b, 500c)의 크기도 작아질 수 있다.
상기 제 1 단차가 제거된 포토레지스트 패턴(500b, 500c)을 식각마스크로 사용하여 상기 도전패턴(414b)을 식각한다. 이로써, 상기 반도체 패턴(212, 213)의 채널을 사이에 두고 상기 반도체 패턴(212, 213)상에 배치된 소스 및 드레인 전극(414, 415)을 형성할 수 있다.
이후, 상기 반도체 패턴(212, 213)의 채널을 형성하기 위해, 상기 제 1 단차가 제거된 포토레지스트 패턴(500b, 500c)을 식각마스크로 사용하여, 상기 오믹콘택 패턴(413)을 식각한다.
도 17을 참조하면, 상기 제 1 단차가 제거된 포토레지스트 패턴(500b, 500c)을 상기 소스 및 드레인 전극(414, 415)상으로부터 제거하여, 기판(200)상에 박막트랜지스터(Tr)를 형성한다.
도 18을 참조하면, 상기 박막트랜지스터(Tr)를 포함하는 기판(200)상에 보호막(220)을 형성한다. 이후, 상기 박막트랜지스터(220)와 전기적으로 연결된 화소전극(230)을 상기 보호막(220)상에 형성한다.
따라서, 본 발명의 실시예에서 포토 마스크는 반투과 영역에 회절 패턴(120) 을 구비하여, 공정 수를 줄이며 전기적 특성이 우수한 박막트랜지스터를 형성할 수 있었다.
도 1 내지 도 3은 종래 박막트랜지스터 어레이 기판을 설명하기 도시한 도면들이다.
도 4는 본 발명의 제 1 실시예에 따른 포토 마스크의 평면도이다.
도 5는 도 4에 도시된 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 6은 본 발명의 제 1 실시예에 따른 포토 마스크를 이용하여 형성된 포토레지스트 패턴의 프로파일이다.
도 7은 본 발명의 제 2 실시예에 따른 포토마스크의 단면도이다.
도 8은 본 발명의 제 2 실시예에 따른 포토 마스크를 이용하여 형성된 포토레지스트 패턴의 프로파일이다.
도 9 내지 도 13은 본 발명의 제 3 실시예에 따른 박막트랜지스터 어레이 기판의 제조 공정을 설명하기 위해 도시한 단면도들이다.
도 14 내지 도 18들은 본 발명의 제 4 실시예에 따른 박막트랜지스터 어레이 기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
(도면의 주요 부분에 대한 참조 부호의 설명)
100 : 투명기판 110 : 광차단 패턴
120 : 회절 패턴 130 : 반투과 패턴
200 : 기판 211 : 게이트 전극
210 : 게이트 절연막 212, 412 : 활성패턴
213, 413 : 오믹콘택 패턴 214, 414 : 소스 전극
215, 415 : 드레인 전극
Claims (13)
- 제 1, 제 2 및 제 3 영역을 갖는 투명 기판;상기 제 1 영역상에 배치된 광 차단 패턴; 및상기 제 2 영역상에 배치되어, 상기 제 2 영역을 제 1 및 제 2 개구로 정의하는 회절 패턴을 포함하고,상기 제 1 개구의 길이는 상기 제 2 개구의 길이에 비해 작게 형성되고, 상기 제 1 개구를 투과하는 광의 일부는 회절 현상에 의해 상기 제 2 개구를 투과하는 광의 세기를 증폭시키는 것을 특징으로 하는 포토 마스크.
- 삭제
- 제 1 항에 있어서,상기 제 2 영역에 배치된 반투과 패턴을 포함하는 포토 마스크.
- 제 3 항에 있어서,상기 반투과 패턴은 크롬 산화막을 포함하는 것을 특징으로 하는 포토 마스크.
- 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함하는 기판상에 게이트 절연막을 형성하는 단계;상기 게이트 전극과 대응된 게이트 절연막상에 활성패턴과 상기 활성패턴 상에 배치된 오믹콘택 패턴으로 이루어진 반도체 패턴을 형성하는 단계;상기 반도체 패턴을 포함하는 기판상에 도전막을 형성하는 단계;상기 도전막상에 포토레지스트막을 형성하는 단계;상기 포토레지스트막상에 제 1, 제 2 및 제 3 영역을 갖는 투명 기판, 상기 제 1 영역상에 배치된 광 차단 패턴 및 상기 제 2 영역상에 배치되어, 상기 제 2 영역을 제 1 및 제 2 개구로 정의하는 회절 패턴을 포함하는 포토 마스크를 이용한 노광 및 현상공정을 수행하여 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 사용하는 상기 도전막의 식각에 의해 소스 및 드레인 전극을 형성하는 단계; 및상기 포토레지스트 패턴을 식각 마스크로 사용하는 상기 반도체 패턴의 오믹콘택 패턴을 식각하여 채널을 형성하는 단계를 포함하고,상기 포토 마스크의 제 1 개구의 길이는 상기 제 2 개구의 길이에 비해 작게 형성되고, 상기 제 1 개구를 투과하는 광의 일부는 회절 현상에 의해 상기 제 2 개구를 투과하는 광의 세기를 증폭시키는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
- 삭제
- 삭제
- 제 5 항에 있어서,상기 포토레지스트 패턴은 상기 제 1 영역 및 상기 제 1 개구와 각각 대응하여 서로 다른 두께의 단차를 갖는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
- 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함하는 기판상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 제 1 반도체층, 제 2 반도체층 및 제 1 도전막을 순차적으로 형성하는 단계;상기 제 1 도전막상에 포토레지스트막을 형성하는 단계;상기 포토레지스트막상에 포토 마스크를 이용한 노광 및 현상 공정을 수행하여, 두께가 가장 작은 제 1 단차와 두께가 가장 큰 제 3 단차를 포함하여 서로 다른 두께를 갖는 제 1, 제 2 및 제 3 단차를 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 제 1 반도체층, 제 2 반도체층 및 제 1 도전막을 식각하여 각각 활성패턴, 예비 오믹콘택 패턴 및 도전패턴으로 형성하는 단계;상기 포토레지스트 패턴의 제 1 단차를 제거하는 단계; 및상기 제 1 단차가 제거된 포토레지스트 패턴을 식각마스크로 사용하여 상기 예비 오믹콘택 패턴 및 도전패턴을 식각하여 오믹콘택 패턴과 소스 및 드레인 전극을 형성하는 단계;를 포함하고,상기 포토 마스크는 제 1, 제 2 및 제 3 영역을 갖는 투명 기판, 상기 제 1 영역상에 배치된 광 차단 패턴, 상기 제 2 영역상에 배치되어 상기 제 2 영역을 제 1 및 제 2 개구로 정의하는 회절 패턴 및 상기 회절 패턴을 포함하는 제 2 영역상에 배치된 반투과 패턴을 포함하고,상기 포토 마스크의 제 1 개구의 길이는 상기 제 2 개구의 길이에 비해 작게 형성되고, 상기 제 1 개구를 투과하는 광의 일부는 회절 현상에 의해 상기 제 2 개구를 투과하는 광의 세기를 증폭시키는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
- 제 9 항에 있어서,상기 제 1 단차는 상기 마스크의 제 2 영역의 제 2 개구와 대응되어 형성되고,상기 제 2 단차는 상기 마스크의 제 2 영역의 제 1 개구와 대응되어 형성되고,상기 제 3 단차는 상기 마스크의 제 1 영역과 대응되어 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
- 삭제
- 제 9 항에 있어서,상기 제 2 개구는 상기 활성패턴의 채널 길이와 대응되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
- 제 9 항에 있어서,상기 제 2 개구와 대응하는 상기 포토레지스트 패턴의 제 1 단차는 3000 내지 8000Å의 두께 범위를 갖는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135730A KR101409544B1 (ko) | 2007-12-21 | 2007-12-21 | 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135730A KR101409544B1 (ko) | 2007-12-21 | 2007-12-21 | 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090067907A KR20090067907A (ko) | 2009-06-25 |
| KR101409544B1 true KR101409544B1 (ko) | 2014-06-20 |
Family
ID=40995573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070135730A KR101409544B1 (ko) | 2007-12-21 | 2007-12-21 | 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101409544B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050053280A (ko) * | 2003-12-02 | 2005-06-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR20050066745A (ko) * | 2003-12-27 | 2005-06-30 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR20060126160A (ko) * | 2005-06-03 | 2006-12-07 | 삼성전자주식회사 | 표시장치, 표시장치의 제조 방법 및 마스크 |
| KR20070071522A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
-
2007
- 2007-12-21 KR KR1020070135730A patent/KR101409544B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050053280A (ko) * | 2003-12-02 | 2005-06-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR20050066745A (ko) * | 2003-12-27 | 2005-06-30 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR20060126160A (ko) * | 2005-06-03 | 2006-12-07 | 삼성전자주식회사 | 표시장치, 표시장치의 제조 방법 및 마스크 |
| KR20070071522A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090067907A (ko) | 2009-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755739B2 (en) | Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole | |
| US8134158B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| KR101772511B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| US7646442B2 (en) | Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| JP4553920B2 (ja) | 液晶表示装置の製造方法 | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| US7479419B2 (en) | Array substrate for liquid crystal display device and fabricating method of the same | |
| US20110318856A1 (en) | Method for fabricating thin film transistor array substrate | |
| US8343787B2 (en) | Method for fabricating liquid crystal display device | |
| KR20010091119A (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR101051586B1 (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
| KR101325170B1 (ko) | 표시장치용 어레이 기판 및 그 제조방법 | |
| US6391499B1 (en) | Light exposure mask and method of manufacturing the same | |
| US8003451B2 (en) | Method of manufacturing array substrate of liquid crystal display device | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| US7787098B2 (en) | Manufacturing method of a liquid crystal display device comprising a first photosensitive layer of a positive type and a second photosensitive layer of a negative type | |
| US6746887B1 (en) | Method of preventing a data pad of an array substrate from overetching | |
| KR101409544B1 (ko) | 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100551725B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20070068594A (ko) | 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크 | |
| KR101226661B1 (ko) | 표시 기판의 제조 방법 | |
| KR20040105975A (ko) | 반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR101311334B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |