KR101226661B1 - 표시 기판의 제조 방법 - Google Patents
표시 기판의 제조 방법 Download PDFInfo
- Publication number
- KR101226661B1 KR101226661B1 KR1020060008496A KR20060008496A KR101226661B1 KR 101226661 B1 KR101226661 B1 KR 101226661B1 KR 1020060008496 A KR1020060008496 A KR 1020060008496A KR 20060008496 A KR20060008496 A KR 20060008496A KR 101226661 B1 KR101226661 B1 KR 101226661B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- wiring
- layer
- electrode
- source
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 238000003860 storage Methods 0.000 claims abstract description 32
- 238000002161 passivation Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 230000000903 blocking effect Effects 0.000 claims description 17
- 230000007547 defect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 67
- 238000001312 dry etching Methods 0.000 description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 102100036822 Ankyrin repeat and KH domain-containing protein 1 Human genes 0.000 description 1
- 101000928335 Homo sapiens Ankyrin repeat and KH domain-containing protein 1 Proteins 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J27/00—Cooking-vessels
- A47J27/08—Pressure-cookers; Lids or locking devices specially adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J27/00—Cooking-vessels
- A47J27/02—Cooking-vessels with enlarged heating surfaces
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S220/00—Receptacles
- Y10S220/912—Cookware, i.e. pots and pans
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Food Science & Technology (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
불량을 방지하기 위한 표시 기판의 제조 방법이 개시된다. 표시 기판의 제조 방법은 베이스 기판 위에 게이트 배선, 스토리지 배선 및 스위칭 소자의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계와, 게이트 절연막을 형성하는 단계와, 소스 배선, 스위칭 소자의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴 및 채널부를 형성하는 단계와, 제2 금속패턴 위에 패시베이션막 및 포토레지스트막을 형성하는 단계와, 포토레지스트막을 패터닝하여 게이트 배선, 소스 배선 및 스위칭 소자에 대응하는 제1 패턴부 및 스토리지 배선 위에 형성되고 스토리지 배선 위의 단차부에 대응하여 상대적으로 두껍게 형성된 제2 패턴부를 형성하는 단계와, 제1 및 제2 패턴부를 이용하여 패시베이션막 및 게이트 절연막을 식각하는 단계 및 제1 패턴부를 이용하여 화소 전극을 형성하는 단계를 포함한다. 이에 따라, 단차부의 과잉 식각이 방지되므로 금속 패턴과 화소 전극간의 쇼트 불량이 방지된다.
포토레지스트 패턴, 마스크, 이중 슬릿, 반투과층, 단차부, 쇼트 불량,
Description
도 1a 내지 도 11b는 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 단면도들 및 평면도들이다.
도 12는 도 6b에 도시한 노광 공정을 다른 실시예에 따라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 베이스 기판 120 : 게이트 전극
130 : 게이트 절연막 140: 채널층
142 : 채널부 154 : 소스 전극
156 : 드레인 전극 160 : 패시베이션막
CH : 콘택부 PE : 화소 전극
본 발명은 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 화소 전극과의 쇼트 불량을 방지하기 위한 표시 기판의 제조 방법에 관한 것이다.
일반적으로 표시 기판 상에는 서로 평행한 복수 개의 게이트 배선들 및 게이 트 배선들과 절연되어 교차하는 복수 개의 데이터 배선들이 형성되며, 이들 게이트 배선들과 데이터 배선들에 의해 둘러 쌓인 영역마다 화소가 형성된다. 각 화소에는 화소 전극 및 화소 전극에 화소 전압을 인가하는 스위칭 소자(Thin Film Transistor)가 배치된다. 게이트 배선들, 데이터 배선들 및 스위칭 소자는 노광 마스크를 이용한 사진 식각 공정을 거쳐 형성된다. 표시 기판의 제조 공정에서 노광 마스크 수를 줄이는 것은 공정의 단축 및 생산성 향상에 커다란 영향을 미친다. 이에 따라, 최근에는 제조 원가를 절감하기 위한 3매 마스크 공정이 개발되고 있다.
3매 마스크 공정에서는 게이트 금속 패턴 형성시 제1 마스크를 사용하고, 소스 금속 패턴 및 채널층 형성시 제2 마스크를 사용하며, 패시베이션 막 패턴 공정에서 제3 마스크를 사용한다. 화소 전극은 리프트 오프 방식으로 패턴 공정을 수행한다. 한편, 상기 패시베이션 막은 두번의 건식 식각 공정을 통해 패터닝된다. 그러나, 액정 표시 장치가 대면적화 될수록 공정 마진을 확보하기 위하여 건식 식각 공정 시 높은 식각 비율을 적용하므로, 식각 공정 중에 보호되어야 하는 영역의 패시베이션막까지 과잉 식각되는 문제점이 있다. 패시베이션 막이 과잉 식각될 경우, 패시베이션 막 하부에 형성된 금속 패턴이 노출된다. 따라서, 추후에 형성하는 화소 전극과의 쇼트 불량이 발생하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 금속 패턴을 보호하는 패시베이션막의 과도한 식각을 방지하므로써, 화소 전극과 금속 패턴간의 쇼트 불량을 방지할 수 있는 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 표시 기판의 제조 방법은 제1 마스크를 이용하여 베이스 기판 위에 게이트 배선, 스토리지 배선 및 스위칭 소자의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계와, 상기 제1 금속패턴이 형성된 베이스 기판 위에 게이트 절연막 및 채널층 및 소스 금속층을 순차적으로 형성하는 단계와, 제2 마스크를 이용한 사진 식각 공정으로 상기 소스 금속층 및 채널층을 패터닝하여 소스 배선, 스위칭 소자의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴 및 채널부를 형성하는 단계와, 상기 제2 금속패턴 위에 패시베이션막 및 포토레지스트막을 형성하는 단계와, 제3 마스크를 이용한 사진 공정으로 상기 포토레지스트막을 패터닝하여 상기 게이트 배선, 소스 배선 및 스위칭 소자에 대응하는 제1 패턴부 및 상기 스토리지 배선 위에 형성되고 스토리지 배선 위의 단차부에 대응하여 상대적으로 두껍게 형성된 제2 패턴부를 형성하는 단계와, 상기 제1 및 제2 패턴부를 이용하여 상기 패시베이션막 및 상기 게이트 절연막을 식각하는 단계 및 상기 제1 패턴부를 이용하여 화소 전극을 형성하는 단계를 포함한다.
이러한 표시 기판의 제조 방법에 의하면, 스토리지 배선 상의 단차부에 대응하여 포토레지스트 패턴을 상대적으로 두껍게 형성하므로써, 추후의 건식 식각으로 인해 단차부의 금속 패턴이 노출되는 것을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한 다.
도 1a 내지 도 11b는 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 단면도들 및 평면도들이다. 이때, 단면도들은 평면도에 도시된 I-I'선을 따라 절단한 면으로 도시하였다.
도 1a 및 도 1b를 참조하면, 광이 투과할 수 있는 투명한 물질로 이루어진 베이스 기판(110)위에 금속층(미도시)을 형성한다. 상기 금속층(미도시)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금등으로 형성될 수 있으며, 스퍼터링 공정에 의해 증착된다. 또한, 상기 금속층(미도시)은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 이어서, 제1 마스크(MASK1)를 이용한 사진 식각 공정으로 상기 금속층(미도시)을 식각하여 게이트 배선(GL), 상기 게이트 배선(GL)으로부터 연결된 게이트 전극(120) 및 스토리지 공통배선(STL)을 포함하는 제1 금속 패턴을 형성한다.
상기 게이트 배선(GL)은 제1 방향으로 연장되고, 상기 스토리지 공통배선(STL)은 상기 게이트 배선(GL)들 사이에서 상기 제1 방향으로 연장된다.
도 2를 참조하면, 상기 제1 금속 패턴이 형성된 베이스 기판(110)위에 실리콘 질화막(SiNx)으로 이루어진 게이트 절연막(130)을 형성한다. 상기 게이트 절연막(130)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다. 이어서, 상기 게이트 절연막(130)위에 비정질 실리콘(a-Si:H)으로 이루어진 활성층(140a) 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(140b)을 순차적으로 형성한다. 상기 활성층(140a) 및 오믹 콘택층(140b)은 상기 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있다.
이어서, 상기 오믹 콘택층(140b) 위에 금속층(150)을 형성한다. 상기 금속층(150)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금등으로 형성될 수 있으며, 스퍼터링 공정에 의해 증착된다. 또한, 상기 금속층(150)은 물리적 성질이 다른 두 개 이상의 층으로 형성할 수 있다. 바람직하게는, 상기 금속층(150)은 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 단일층으로 형성한다. 또한, 상기 금속층(150)은 몰리브덴층/알루미늄층/몰리브덴층이 순차적으로 적층된 구조로 형성할 수도 있다.
이어서, 상기 금속층(150) 전면에 포토레지스트 막(PR)을 도포한 후, 제2 마스크(MASK 2)를 이용하여 패터닝한다. 상기 포토레지스트막(PR)은 일례로써, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 형성한다. 상기 제2 마스크(MASK 2)는 개구부(210), 차광부(220) 및 회절부(230)를 포함한다.
상기 개구부(210)는 광이 100% 투과되는 영역이며, 상기 개구부(210)에 대응하는 포토레지스트 막(PR)은 현상액에 의해 모두 용해된다. 상기 차광부(220)는 광이 전혀 투과되지 않는 영역으로, 상기 차광부(220)에 대응하는 포토레지스트막(PR)은 현상액에 의해 용해되지 않는다. 상기 회절부(230)는 복수의 슬릿 패턴들이 형성된 영역이며, 상기 슬릿 패턴에 의해 광이 회절 및 산란된다. 따라서, 상기 회절부(230)에 대응하는 포토레지스트 막(PR)은 소량 노광 된다. 이에 따라, 상기 회절부(230)에 대응하는 포토레지스트 막(PR)을 현상하면 상기 차광부(220)에 대응하 는 포토레지스트 막(PR) 보다 얇게 잔류한다.
따라서, 상기 차광부(220)에 대응하는 포토레지스트막(PR)은 제1 두께부(12)가 되고, 상기 회절부(230)에 대응하는 영역은 상기 제1 두께보다 얇은 제2 두께부(14)가 된다. 이때, 상기 제1 두께부(12)는 소스 배선과, 스위칭 소자의 소스 전극 및 드레인 전극을 형성하기 위한 패턴부이고, 상기 제2 두께부(14)는 스위칭 소자의 채널부를 형성하기 위한 패턴부이다.
도 3a 및 도 3b를 참조하면, 상기 제1 두께부(12) 및 제2 두께부(14)를 이용하여 상기 금속층(150)을 습식 식각한다. 이에 따라, 전극 패턴(152) 및 소스 배선(DL)을 포함하는 제2 금속 패턴이 형성된다. 상기 전극 패턴(152)은 게이트 전극(120) 및 스토리지 공통배선(STL)과 소정영역 중첩되도록 형성된다. 상기 소스 배선(DL)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 상기 제1 방향으로 연장된 게이트 배선(GL)들과, 상기 제2 방향으로 교차하는 소스 배선(DL)들에 의해 상기 베이스 기판(110) 상에는 복수의 화소부(P)가 정의된다.
이어서, 상기 제2 금속 패턴을 식각 마스크로 하여 상기 활성층(140a) 및 오믹 콘택층(140b)을 식각한다. 상기 활성층(140a) 및 오믹 콘택층(140b)의 식각은 일례로써 건식 식각으로 진행된다. 상기 건식 식각 공정이 종료하면, 상기 제2 금속 패턴의 하부에는 상기 제2 금속 패턴과 동일하게 패터닝된 채널층(140)이 형성된다.
도 3c를 참조하면, 산소 플라즈마를 이용한 애싱 공정을 수행하여 상기 포토레지스트막(PR)의 일정두께를 제거한다. 이에 따라, 상기 제1 두께부(12) 보다 얇 은 두께로 형성되었던 상기 제2 두께부(14)가 제거되고, 상기 제1 두께부(12)는 소정두께로 잔류한다. 상기 제2 두께부(14)가 제거된 영역에는 상기 전극 패턴(152)이 노출된다.
도 4a 및 도 4b를 참조하면, 잔류하는 상기 제1 두께부(12)를 식각 마스크로 하여 상기 전극 패턴(152)을 식각한다. 상기 전극 패턴(152)의 식각은 일례로써, 습식 식각으로 진행된다. 이에 따라, 스위칭 소자의 소스 전극(154) 및 상기 소스 전극(154)으로부터 소정 간격 이격된 드레인 전극(156)이 형성된다. 상기 드레인 전극(156)은 스토리지 공통 배선(STL)과 중첩되는 콘택부(CH)를 포함한다. 한편, 상기 콘택부(CH)의 가장자리 영역에는 상기 스토리지 공통배선과(STL)의 중첩으로 인한 제1 단차부(22)가 형성된다. 또한, 상기 스토리지 공통배선(STL)의 가장자리 영역과 상기 베이스 기판(110) 사이에는 제2 단차부(24)가 형성된다.
이어서, 상기 소스 전극(154) 및 드레인 전극(156)을 식각 마스크로 하여 상기 오믹 콘택층(140b)을 건식 식각한다. 이에 따라, 상기 소스 전극(154)과 상기 드레인 전극(156) 사이에서 활성층(140a)을 노출시키는 채널부(142)가 형성된다. 이어서, 산소 플라즈마를 이용한 애싱 공정을 수행하여 상기 소스 전극(154) 및 드레인 전극(156) 위에 잔류하는 상기 제1 두께부(12)를 제거한다. 이에 따라, 상기 베이스 기판(110) 위에는 게이트 전극(120), 소스 전극(154), 드레인 전극(156) 및 채널부(142)를 포함하는 스위칭 소자(TFT)가 형성된다.
도 5를 참조하면, 상기 스위칭 소자(TFT)가 형성된 게이트 절연막(130) 위에 패시베이션 막(160) 및 포토레지스트 막(PR)을 순차적으로 형성한다. 상기 패시베 이션 막(160)은 예를 들어, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 형성할 수 있으며, 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있다. 상기 포토레지스트막(PR)은 일례로서, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 형성한다.
도 6a 내지 도 6b를 참조하면, 상기 포토레지스트 막(PR)위에 개구부(310), 차광부(320) 및 회절부(330)를 포함하는 제3 마스크(MASK 3)를 배치한다.
상기 개구부(310)는 소스 배선(DL), 게이트 배선(GL), 스위칭 소자(TFT) 및 스토리지 공통배선(STL)을 제외한 나머지 영역에 대응하도록 배치한다. 상기 개구부(310)에 대응하는 포토레지스트막(PR)는 현상액에 의해 모두 제거되므로, 상기 개구부(310)에 대응하는 베이스 기판(110) 상에는 패시베이션 막(160)이 노출된다.
상기 차광부(320)는 소스 배선(DL), 게이트 배선(GL) 및 스위칭 소자(TFT)에 대응하도록 배치한다. 포지티브 포토레지스트를 이용한 경우, 차광된 영역은 현상액에 의해 용해되지 않는다. 따라서, 상기 포토레지스트 막(PR)을 현상하면 스위칭 소자(TFT), 소스 배선(DL) 및 게이트 배선(GL)에 대응하여 현상하기 전과 동일한 두께의 제1 패턴부(a)가 형성된다.
상기 회절부(330)는 스토리지 공통 배선(STL)에 대응하여 배치한다. 상기 회절부(330)에서는 회절광이 조사되므로, 상기 회절부(330)에 대응하는 포토레지스트막(PR)은 현상액에 의해 소량 용해된다. 따라서, 상기 회절부(330)에는 상기 제1 패턴부(a)보다 얇은 두께의 포토레지스트막(PR)이 잔류한다.
구체적으로, 상기 회절부(330)는 제1 폭을 갖는 슬릿 패턴이 형성된 제1 영 역(332)과, 상기 제1 폭 보다 넓은 제2 폭을 갖는 슬릿 패턴이 형성된 제2 영역(334)을 포함한다. 상기 제1 영역(332)은 상기 스토리지 공통배선(STL) 상에 형성된 제1 및 제2 단차부(22,24)에 대응하여 배치된다. 상기 제1 영역(332)에는 상기 제2 영역(334) 보다 좁은 폭의 슬릿 패턴이 형성되므로 광투과율이 감소한다. 따라서, 노광된 포토레지스트 막(PR)을 현상하면, 상기 제1 및 제2 단차부(22,24)에 대응하여 상대적으로 두껍게 형성된 제2 패턴부(b)가 형성된다. 상기 제2 패턴부(b)를 상기 제1 및 제2 단차부(22,24)에 대응하여 상대적으로 두껍게 형성하는 이유는 후술하는 제1 및 제2 건식 식각 공정 중에 상기 제1 및 제2 단차부(22,24)에 형성된 금속 패턴의 노출을 방지하기 위해서이다.
상기 포토레지스트막(PR)은 후술하는 열경화 공정에 의해 소정의 유동성을 갖게된다. 이에 따라, 상기 제1 및 제2 단차부(22,24)에 대응하는 포토레지스트막(PR)이 하부로 흘러내리는 포토레지스트 리플로우(PR REFLOW) 현상이 나타나므로, 제1 및 제2 단차부(22,24)에 해당하는 포토레지스트막(PR)의 두께가 감소한다. 또한, 후술하는 제1 건식 식각 공정에서 사용되는 산소 가스(O2)로 인해 상기 포토레지스트막(PR)의 소정두께가 식각된다. 이에 따라, 상기 제1 및 제2 단차부(22)에 해당하는 포토레지스트막(PR)의 두께가 더욱 감소한다. 따라서, 후술하는 건식 식각 공정에서 제1 및 제2 단차부(22,24)에 해당하는 패시베이션 막(160)의 식각 방지 기능이 저하된다.
따라서, 본 발명에서는 상기 제1 및 제2 단차부(22,24)에 대응하여 포토레지스트막(PR)을 상대적으로 두껍게 형성하므로써, 제1 및 제2 단차부(22,24)에 해당 하는 패시베이션막(160)이 과잉 식각되는 것을 방지할 수 있다. 이에 따라, 상기 패시베이션막(160) 하부에 형성된 금속 패턴의 노출이 방지되므로, 추후에 형성하는 화소 전극과의 쇼트불량이 방지된다.
한편, 상기 회절부(330)와 상기 개구부(310)의 경계부에서는 상기 회절부(330)의 중앙부분에서 보다 노광량이 증가한다. 따라서, 노광된 포토레지스트 막을 현상하면, 상기 경계부에 해당하는 포토레지스트막(PR)이 상대적으로 얇은 두께로 잔류한다. 따라서, 상기 개구부(310)와 인접하는 회절부(330)에는 상기 제2 영역(334)보다 광투과율이 낮은 상기 제1 영역(332)을 형성하므로써 경계부에 해당하는 포토레지스트막(PR)의 과도한 두께 감소를 방지할 수 있다.
본 발명의 실시예에서는 포지티브 포토레지스트를 이용하여 포토레지스트막을 형성하였으나, 상기 포토레지스트막은 네가티브 포토레지스트를 이용하여 형성할 수도 있다. 네가티브 포토레지스트를 이용할 경우, 상기 제3 마스크의 개구부와 차광부는 서로 상반되는 영역에 형성된다. 또한, 상기 회절부의 제1 영역과 제2 영역도 서로 상반되는 영역에 형성된다.
도 7을 참조하면, 현상된 상기 포토레지스트막(PR)에 경화 공정을 수행한다. 경화 공정을 수행하면 상기 포토레지스트막(PR)이 열에 의해 소정의 유동성을 갖게 된다. 따라서, 제1 및 제2 단차부(22,24)에 해당하는 포토레지스트막(PR)이 하부로 흘러내리는 리플로우(Reflow) 현상이 나타난다. 이에 따라, 상기 제1 및 제2 단차부(22,24)에 해당하는 포토레지스트막(PR)의 두께가 소량 감소하므로 상기 제2 패턴부(b)의 두께가 균일해진다.
이어서, 상기 경화된 포토레지스트 막(PR)을 식각 마스크로 하여 상기 패시베이션막(160) 및 게이트 절연막(130)을 제1 건식 식각한다. 상기 패시베이션막(160) 및 게이트 절연막(130)이 식각된 영역에는 베이스 기판(110)이 노출된다. 상기 건식 식각에는 예를들어, SF6,CF4 등의 식각 가스를 사용한다. 한편, 상기 식각 가스는 식각 균일도를 향상시키기 위하여 소량의 산소 가스(O2)를 포함한다. 상기 산소 가스(O2)는 상기 포토레지스트막(PR)을 식각하는 효과도 갖는다. 따라서, 상기 건식 식각 공정 시 상기 포토레지스트막(PR)의 일부도 식각된다. 이때, 상기 스토리지 공통배선(STL)의 제1 및 제2 단차부(22,24) 상에는 균일한 두께의 제2 패턴부(b)가 잔류하므로 상기 제1 건식 식각 공정에 의한 제1 및 제2 단차부(22,24)의 과잉 식각이 방지된다.
도 8a 및 도 8b를 참조하면, 산소 플라즈마를 이용하는 애싱 공정을 수행하여, 상기 포토레지스트막(PR)의 일정 두께를 제거한다. 이에 따라, 상기 스토리지 공통배선(STL)에 대응하여 상기 제1 패턴부(a)보다 얇은 두께로 형성된 상기 제2 패턴부(b)가 제거된다. 상기 제1 패턴부(a)는 상기 소스 배선(DL), 게이트 배선(GL) 및 스위칭 소자(TFT)에 대응하여 소정 두께로 잔류한다.
도 9를 참조하면, 상기 잔류하는 제1 패턴부(a)를 식각 마스크로 하여 상기 패시베이션막(160)을 제2 건식 식각 한다. 이에 따라, 상기 스토리지 공통배선(STL)상의 상기 콘택부(CH)가 노출된다. 한편, 건식 식각 공정은 등방성 식각으로 수행되므로 상기 패시베이션막(160)이 상기 제1 패턴부(a)보다 함입되는 언더 커팅(Under cutting)이 발생한다.
도 10을 참조하면, 상기 제1 패턴(a)부를 커버하도록 베이스 기판(110) 상에 투명한 도전성 물질로 이루어진 도포막을 증착한다. 상기 투명한 도전성 물질은 일례로 ITO, 또는 IZO로 이루어진다. 상기 도포막 증착시, 상기 언더 커팅(U)으로 인해 상기 제1 패턴부(a) 위에 형성된 도포막(170a)과 상기 베이스 기판(110) 위에 형성된 도포막(170b)은 전기적으로 분리된다.
도 11a 및 11b를 참조하면, 상기 제1 패턴부(a)가 형성된 베이스 기판(110)을 PR 스트리퍼 용액에 담근다. 상기 PR 스트리퍼 용액은 상기 제1 패턴부(a)에 침투하여 상기 제1 패턴부(a)를 제거한다. 이때, 상기 제1 패턴부(a)가 제거됨과 동시에 상기 제1 패턴부(a) 상에 형성된 도포막(170a)도 제거된다.
이에 따라, 도 11b를 참조하면, 상기 화소부(P) 위에는 상기 콘택부(CH)를 통해 상기 드레인 전극(156)과 전기적으로 접촉하는 화소 전극(PE)이 패터닝된다.
도 12은 도 6b에 도시한 노광 공정을 다른 실시예에 따라 도시한 단면도이다.
도 12을 참조하면, 상기 제3 마스크(MASK3)는 투명 기판(10)과, 반투과층(20)과, 차광층(30)을 포함한다.
상기 투명 기판(10)은 석영과 같은 투명한 물질로 이루어지며, 배면에서 조사되는 광을 100% 투과시킨다. 상기 반투과층(20)은 상기 투명 기판(10)의 일부 영역에 적층되어 상기 투명 기판(10)을 통과한 광의 일부 광만을 투과시킨다. 상기 반투과층(20)은 일례로써 MoSi와 같은 반투과물질로 이루어진다. 상기 차광층(30)은 상기 반투과층(20)의 일부 영역에 적층되며, 복수의 슬릿 패턴을 포함한다. 상 기 슬릿 패턴은 상기 반투과층(20)을 통과한 광을 회절 시킨다. 상기 차광층(30)은 일례로써 크롬(Cr)으로 이루어진다.
상기와 같이 구성된 제3 마스크(MASK3)는 광의 투과 정도에 따라 복수의 영역을 구분할 수 있다. 상기 투명 기판(10) 상에 상기 반투과층(20) 및 차광층(30)이 형성되지 않은 영역은 광을 모두 투과시키는 개구부(410)를 정의한다. 상기 투명 기판(10) 상에 상기 반투과층(20)이 형성된 영역은 조사되는 광의 일부광을 투과시키는 반투과부(420)를 정의한다. 상기 반투과층(20) 위에 상기 차광층(30)의 슬릿 패턴이 형성된 영역은 상기 반투과층(20)으로부터 제공된 광을 회절시키는 회절부(430)를 형성한다. 따라서, 상기 회절부(430)는 상기 반투과부(420) 보다 광투과율이 감소한다. 상기 차광층(30)이 형성된 영역은 조사되는 광이 전혀 투과되지 않으므로 차광부(440)를 정의한다.
도 6a 및 도 12를 참조하면, 상기 개구부(410)는 소스 배선(DL), 게이트 배선(GL), 스위칭 소자(TFT) 및 스토리지 공통배선(STL)을 제외한 나머지 영역에 대응하도록 배치한다. 상기 개구부(410)에 대응하는 포토레지스트막(PR)는 현상액에 의해 모두 제거되므로, 상기 개구부(410)에 대응하는 베이스 기판(110) 상에는 패시베이션 막(160)이 노출된다.
상기 차광부(440)는 상기 소스 배선(DL), 게이트 배선(GL) 및 스위칭 소자(TFT)에 대응하는 영역에 배치한다. 따라서, 상기 포토레지스트 막(PR)을 현상하면 스위칭 소자(TFT), 소스 배선(DL) 및 게이트 배선(GL)에 대응하여 현상하기 전과 동일한 두께의 제1 패턴부(a)가 형성된다.
상기 반투과부(420)는 스토리지 공통배선(STL)에 대응하도록 배치한다. 이때, 상기 스토리지 배선(STL)상에 형성된 제1 및 제2 단차부(22,24)에 대응하는 영역에는 상기 회절부(430)를 배치한다. 상기 회절부(430)는 상기 반투과부(420)보다 광 투과율이 낮다. 따라서, 노광된 포토레지스트막(PR)을 현상하면, 상기 제1 및 제2 단차부(22,24)에 대응하여 상대적으로 두껍게 형성된 제2 패턴부(b)가 형성된다. 따라서, 추후에 진행되는 건식 식각 공정에서 높은 건식 식각 비율을 적용하여도, 상기 제1 및 제2 단차부(22,24)에 형성된 패시베이션막(160)의 과잉 식각이 방지된다. 이에 따라, 상기 패시베이션막(160) 하부에 형성된 금속 패턴의 노출을 방지할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 3매 마스크 공정의 패시베이션막 패터닝을 위한 포토레지스트 패턴 형성 시, 스토리지 배선 상에 형성된 단차부에 대응하여 포토레지스트 막을 상대적으로 두껍게 형성한다. 따라서, 추후에 진행되는 건식 식각 공정에서 높은 식각 비율을 적용하여도, 상기 단차부에 형성된 패시베이션 막의 과잉 식각이 방지된다. 이에 따라, 패시베이션막 하부에 형성된 금속 패턴의 노출이 방지되므로, 화소 전극과의 쇼트 불량이 방지된다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (9)
- 베이스 기판 위에 게이트 배선, 스토리지 배선 및 스위칭 소자의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계;상기 제1 금속패턴이 형성된 베이스 기판 위에 게이트 절연막, 채널층 및 소스 금속층을 순차적으로 형성하는 단계;상기 소스 금속층 및 채널층을 패터닝하여 소스 배선, 스위칭 소자의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴 및 채널부를 형성하는 단계;상기 제2 금속패턴 위에 패시베이션막 및 포토레지스트막을 형성하는 단계;상기 포토레지스트막을 패터닝하여 상기 게이트 배선, 소스 배선 및 스위칭 소자에 대응하는 제1 패턴부 및 상기 스토리지 배선 위에 형성되며 상기 스토리지 배선 위의 단차부에 대응하여 상대적으로 두껍게 형성된 제2 패턴부를 형성하는 단계;상기 제1 및 제2 패턴부를 이용하여 상기 패시베이션막 및 상기 게이트 절연막을 식각하는 단계; 및상기 제1 패턴부를 이용하여 화소 전극을 형성하는 단계를 포함하고,상기 제2 패턴부는 상기 제1 패턴부보다 얇은 두께로 형성되고,상기 드레인 전극은 상기 스토리지 배선과 중첩되는 콘택부를 포함하며,상기 단차부는 상기 콘택부의 가장자리 영역 및 상기 스토리지 배선의 가장자리 영역이며,상기 단차부는 상기 콘택부의 가장자리 영역 및 상기 스토리지 배선의 가장자리 영역 상에 형성된 상기 패시베이션 막에 의해 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 삭제
- 삭제
- 삭제
- 제1항에 있어서, 상기 화소 전극을 형성하는 단계는상기 제2 패턴부를 제거하는 단계;잔류하는 제1 패턴부를 이용하여 상기 패시베이션 막을 식각하여 상기 콘택부를 노출시키는 단계;상기 잔류하는 제1 패턴부를 커버하도록 상기 베이스 기판 위에 투명 전극층을 도포하는 단계; 및상기 잔류하는 제1 패턴부를 제거하여 상기 투명 전극층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제1항에 있어서, 상기 포토레지스트막을 패터닝하는 마스크는 상기 소스 배선, 게이트 배선 및 스위칭 소자에 대응하는 차광부와, 상기 스토리지 배선에 대응 하는 회절부 및 상기 제1 및 제2 금속 패턴을 제외한 나머지 영역에 대응하는 개구부를 포함하며,상기 회절부에는 상기 스토리지 배선에 대응하여 제1 슬릿 패턴이 형성되고, 상기 단차부에 대응하여 상기 제1 슬릿 패턴 보다 좁은 폭의 제2 슬릿 패턴이 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제1항에 있어서, 상기 포토레지스트막을 패터닝하는 마스크는 광을 투과하는 개구부와, 상기 광을 차단하는 차광부와, 상기 광 중 일부광을 투과하는 반투과부와 상기 일부광을 회절시키는 회절부를 포함하며,상기 차광부는 상기 소스 배선, 게이트 배선 및 스위칭 소자에 대응하여 형성되고, 상기 반투과부는 상기 스토리지 배선에 대응하여 형성되며, 상기 회절부는 상기 단차부에 대응하여 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제1항에 있어서, 상기 채널층은 활성층 및 오믹 콘택층을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제8항에 있어서, 제2 금속패턴 및 채널부를 형성하는 단계는포토레지스트패턴을 이용하여 상기 소스 금속층을 식각하여 전극 패턴 및 소스 배선을 형성하는 단계;상기 전극 패턴 및 소스 배선을 이용하여 상기 채널층을 식각하는 단계;상기 포토레지스트패턴을 일정두께 제거하여 상기 전극패턴의 일부를 노출시키는 단계;상기 노출된 전극패턴을 식각하여 소스 전극 및 드레인 전극을 형성하는 단계; 및상기 소스 전극 및 드레인 전극을 이용해 상기 오믹 콘택층을 식각하여 채널부를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008496A KR101226661B1 (ko) | 2006-01-26 | 2006-01-26 | 표시 기판의 제조 방법 |
| US11/698,483 US7794612B2 (en) | 2006-01-26 | 2007-01-25 | Method of manufacturing a display substrate |
| US12/862,580 US8608971B2 (en) | 2006-01-26 | 2010-08-24 | Method of manufacturing a display substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008496A KR101226661B1 (ko) | 2006-01-26 | 2006-01-26 | 표시 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070078316A KR20070078316A (ko) | 2007-07-31 |
| KR101226661B1 true KR101226661B1 (ko) | 2013-01-25 |
Family
ID=38284509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060008496A KR101226661B1 (ko) | 2006-01-26 | 2006-01-26 | 표시 기판의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7794612B2 (ko) |
| KR (1) | KR101226661B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795407B (zh) * | 2015-04-23 | 2016-02-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| KR102507718B1 (ko) | 2016-03-29 | 2023-03-09 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050117846A (ko) * | 2004-06-11 | 2005-12-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| KR101146418B1 (ko) * | 2004-11-08 | 2012-05-17 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
| KR100934823B1 (ko) * | 2005-05-20 | 2009-12-31 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시소자 및 그 제조방법 |
-
2006
- 2006-01-26 KR KR1020060008496A patent/KR101226661B1/ko not_active IP Right Cessation
-
2007
- 2007-01-25 US US11/698,483 patent/US7794612B2/en not_active Expired - Fee Related
-
2010
- 2010-08-24 US US12/862,580 patent/US8608971B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050117846A (ko) * | 2004-06-11 | 2005-12-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7794612B2 (en) | 2010-09-14 |
| US20070170145A1 (en) | 2007-07-26 |
| US20100317135A1 (en) | 2010-12-16 |
| US8608971B2 (en) | 2013-12-17 |
| KR20070078316A (ko) | 2007-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| KR101277218B1 (ko) | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 | |
| JP4567589B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2008165229A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| KR20090074925A (ko) | 하프톤마스크와, 이의 제조방법 및 이를 이용한어레이기판의 제조방법 | |
| JP2010079302A (ja) | 液晶表示装置のアレイ基板の製造方法 | |
| JP2004163933A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP4898229B2 (ja) | 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 | |
| KR20080055314A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2008098642A (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR101226661B1 (ko) | 표시 기판의 제조 방법 | |
| KR100601168B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20100006678A (ko) | 박막의 미세 패터닝 방법 및 이를 이용한 표시 기판의 제조방법 | |
| KR20060125137A (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR20080074356A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20070079350A (ko) | 표시 기판의 제조 방법 | |
| KR20080035045A (ko) | 표시 기판의 제조 방법 | |
| KR20070068594A (ko) | 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크 | |
| KR20090080286A (ko) | 기판의 평탄화 방법, 어레이 기판 및 이 평탄화 방법을이용한 어레이 기판의 제조 방법 | |
| KR20070076620A (ko) | 표시 기판의 제조방법 | |
| KR20120077756A (ko) | 표시 기판의 제조 방법 | |
| KR20080022829A (ko) | 박막트랜지스터 기판의 제조방법 | |
| KR20080053701A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20070078462A (ko) | 마스크 및 이를 이용한 표시 기판의 제조 방법 | |
| KR101409544B1 (ko) | 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |