CN103033997B - 显示装置及其制造方法 - Google Patents
显示装置及其制造方法 Download PDFInfo
- Publication number
- CN103033997B CN103033997B CN201110359553.2A CN201110359553A CN103033997B CN 103033997 B CN103033997 B CN 103033997B CN 201110359553 A CN201110359553 A CN 201110359553A CN 103033997 B CN103033997 B CN 103033997B
- Authority
- CN
- China
- Prior art keywords
- layer
- display device
- external zones
- protective seam
- viewing area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 38
- 239000002184 metal Substances 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 230000001681 protective effect Effects 0.000 claims description 46
- 238000009413 insulation Methods 0.000 claims description 37
- 239000007800 oxidant agent Substances 0.000 claims description 37
- 230000001590 oxidative effect Effects 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 37
- 238000000059 patterning Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 127
- 230000002093 peripheral effect Effects 0.000 abstract description 31
- 239000011241 protective layer Substances 0.000 abstract 2
- 239000010409 thin film Substances 0.000 description 10
- 230000035515 penetration Effects 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
本发明提供一种显示装置，具有显示区及外围区，特点在于显示区内无需设置接触孔，因此无需于显示区内设置承接接触孔的金属图案，借此可提高开口率，显示装置包括：第一金属层设置于显示区及外围区，绝缘层覆盖第一金属层，图案化半导体层设置于显示区的绝缘层上，第二金属层设置于图案化半导体层上及外围区的绝缘层上，透明导电层直接覆盖第二金属层，以及保护层全面性地覆盖第二金属层、图案化半导体层及透明导电层，其中保护层包含第一部分、第二部分及贯穿孔，且第一部分的高度大于第二部分的高度。此外，本发明还提供显示装置的制造方法。本发明可增加显示装置的开口率，降低外围电路的电阻值，减少显示装置的工艺步骤，并节省制造成本。
Description
技术领域
本发明涉及一种显示装置，尤其涉及一种显示装置的阵列基板及其制造方法。
背景技术
图1示出公知液晶显示面板的阵列基板的上视图，栅极线(gate lines)12由一金属层形成，而数据线(data lines)11、源极电极11S与漏极电极11D则由另一金属层形成，像素电极14形成于相邻的两条栅极线12与相邻的两条数据线11所定义的像素区P内，在形成数据线11、源极电极11S及漏极电极11D的金属层与像素电极14之间具有钝态保护层(passivation layer)(未示出)，为了让漏极电极11D与像素电极14产生电性连接，需要在漏极电极11D的上方形成接触孔(contact hole)16于钝态保护层中，并将像素电极14填充于接触孔16内，以与漏极电极11D电性连接。
为了承接接触孔16，漏极电极11D需要具有一凸出的金属图案11P设置于像素区P内，然而，漏极电极11D凸出的金属图案11P会造成公知液晶显示面板的开口率下降。
此外，在公知液晶显示面板的阵列基板的外围区域，形成栅极线12的金属层与形成数据线11、源极电极11S及漏极电极11D的另一金属层通常需要进行电性连接，以符合电路设计的要求。由于在公知液晶显示面板的阵列基板的外围区域上，这两层金属层的位置没有重叠的区域，因此需要在这两层金属层上方的绝缘层及钝态保护层内形成多个接触孔，分别暴露出这两层金属层，并利用形成像素电极14的透明电极材料填充这些接触孔，以电性连接位于外围区域的这两层金属层。然而，形成像素电极14的透明电极材料的电阻值较高，因此会造成外围区域的电路的电阻值增加。
另外，在公知的液晶显示面板中，还具有彩色滤光片(color filter；简称CF)基板与阵列基板对向设置，在彩色滤光片基板与阵列基板之间需要设置间隔物(spacer)，以控制这两片基板之间的间距，间隔物通常是利用感光材料形成于彩色滤光片基板上，称为彩色滤光片上的间隔物(spacer on CF；简称SOC)，因此需要一道光掩模以及一道曝光与显影工艺去完成彩色滤光片上的间隔物的制作。
发明内容
本发明的实施例提供一种显示装置及其制造方法，其特点在于显示区内不需设置接触孔，因此无需于显示区内设置承接接触孔的金属图案，借此可以克服公知液晶显示面板的问题，增加显示装置的开口率，降低阵列基板外围区域的电路的电阻值，以及减少显示装置的工艺步骤，并节省制造成本。
依据本发明的一实施例，提供一种显示装置，显示装置具有显示区及围绕显示区的外围区，显示装置包括：第一金属层设置于显示区及外围区；绝缘层设置于显示区及外围区，覆盖第一金属层；图案化半导体层设置于显示区的绝缘层上；第二金属层设置于图案化半导体层上及外围区的绝缘层上；透明导电层直接覆盖位于显示区的第二金属层；以及保护层全面性地覆盖第二金属层、图案化半导体层及透明导电层，其中保护层包含第一部分、第二部分及贯穿孔，且第一部分的高度大于第二部分的高度。
依据本发明的一实施例，提供一种显示装置的制造方法，显示装置具有显示区及围绕显示区的外围区，其制造方法包括：形成第一金属层于显示区及外围区；形成绝缘层于显示区及外围区，覆盖第一金属层；形成图案化半导体层于显示区的绝缘层上；形成第二金属层于图案化半导体层上及外围区的绝缘层上；形成透明导电层直接覆盖位于显示区的第二金属层；以及形成保护层，全面性地覆盖第二金属层、图案化半导体层及透明导电层，其中保护层包含第一部分、第二部分及贯穿孔，且第一部分的高度大于第二部分的高度。
本发明可增加显示装置的开口率，降低外围电路的电阻值，减少显示装置的工艺步骤，并节省制造成本。
为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下。
附图说明
图1是示出公知的液晶显示面板的阵列基板的上视图。
图2是示出依据本发明的一实施例，显示装置的阵列基板的局部上视图。
图3是示出沿着图2的剖面线A-A’，本发明一实施例的阵列基板的局部剖面示意图。
图4是示出依据本发明的另一实施例，显示装置的阵列基板的局部上视图。
图5是示出沿着图4的剖面线B-B’，本发明一实施例的阵列基板的局部剖面示意图。
图6A至图6J是示出依据本发明的一实施例，制造显示装置的各中间阶段的剖面示意图。
其中，附图标记说明如下：
12、GL～栅极线；
11、DL～数据线；
11S、110S～源极电极；
11D、110D～漏极电极；
11P～漏极电极11D凸出的金属图案；
14、112P～像素电极；
16～接触孔；
P～像素区；
I、U～薄膜晶体管；
100～第一基板；
100A～显示区；
100B～外围区；
102～第一金属层；
102G～栅极；
102B～第一金属层的外围电路；
104～绝缘层；
106～半导体层、图案化半导体层；
108～欧姆接触层；
110～第二金属层；
110B～第二金属层的外围电路；
112～透明导电层；
112B～透明导电层图案；
114～保护层；
114A～保护层的第一部分；
114B～保护层的第二部分；
114C～保护层的贯穿孔；
120～第一光致抗蚀剂层、图案化第一光致抗蚀剂层；
122～图案化第一光致抗蚀剂层的第一部分；
124～图案化第一光致抗蚀剂层的第二部分；
126～图案化第一光致抗蚀剂层的贯穿孔；
128～开口；
130、150～半调式掩模；
130A、150A～不透光图案；
130B、150B～半透光图案；
130C、150C～透光图案；
140～第二光致抗蚀剂层、图案化第二光致抗蚀剂层；
160～框胶；
200～第二基板；
300～显示介质层；
400～显示装置。
具体实施方式
参阅图2，其示出依据本发明的一实施例，显示装置的阵列基板的局部上视图。图2中所显示的薄膜晶体管(thin-film transistor；简称TFT)I为I型元件(I type device)，其包含栅极(未示出)、绝缘层(未示出)、图案化半导体层106、源极电极110S及漏极电极110D。如图2所示，两条相邻的栅极线GL与两条相邻的数据线DL之间定义出像素区(pixel)P，栅极(未示出)、栅极线GL由第一金属层102(参阅图3)形成，数据线DL、源极电极110S及漏极电极110D则由第二金属层110(参阅图3)形成，像素电极112P由透明导电层112(参阅图3)形成，像素电极112P设置于像素区P内，且延伸至漏极电极110D上，在像素电极112P与漏极电极110D之间没有钝态保护层存在，像素电极112P直接覆盖漏极电极110D而产生电性连接。因此，依据本发明的实施例，在漏极电极110D上方不需设置接触孔，漏极电极110D不需因承接接触孔而额外增加金属图案在像素区P内，因此漏极电极110D不会占据像素区P，借此可以提高显示装置的开口率。
图3是示出沿着图2的剖面线A-A’，本发明一实施例的阵列基板的局部剖面示意图。形成栅极(未示出)、栅极线GL的第一金属层102形成于第一基板100上，绝缘层104形成于第一金属层102上，图案化半导体层106形成于绝缘层104上，图案化半导体层106例如为非晶硅层(a-Si)，源极电极110S与漏极电极110D形成于图案化半导体层106上。此外，在源极电极110S、漏极电极110D与图案化半导体层106之间还具有欧姆接触层(ohmiccontact layer)108，欧姆接触层108可以是N型重掺杂的硅层(N+-Si)。形成像素电极112P的透明导电层112直接覆盖漏极电极110D，且像素电极112P与图案化半导体层106部分地重叠。保护层114全面性地覆盖在源极电极110S、漏极电极110D、图案化半导体层106、像素电极112P及绝缘层104上。
参阅图4，其示出依据本发明的另一实施例，显示装置的阵列基板的局部上视图。图4中所示的薄膜晶体管U为U型元件(U type device)，其包含栅极(未示出)、绝缘层(未示出)、图案化半导体层106、源极电极110S及漏极电极110D。如图4所示，两条相邻的栅极线GL与两条相邻的数据线DL之间定义出像素区P，栅极(未示出)、栅极线GL由第一金属层102(参阅图5)形成，数据线DL、源极电极110S及漏极电极110D则由第二金属层110(参阅图5)形成，像素电极112P由透明导电层112(参阅图5)形成，像素电极112P设置于像素区P内，且延伸至漏极电极110D上，在像素电极112P与漏极电极110D之间没有钝态保护层存在，像素电极112P直接覆盖部分的漏极电极110D而产生电性连接。因此，依据本发明的实施例，在漏极电极110D上方不需设置接触孔，漏极电极110D不需因承接接触孔而额外增加金属图案在像素区P内，因此漏极电极110D不会占据像素区P，借此可以提高显示装置的开口率。
图5是示出沿着图4的剖面线B-B’，本发明一实施例的阵列基板的局部剖面示意图。形成栅极(未示出)、栅极线GL的第一金属层102形成于第一基板100上，绝缘层104形成于第一金属层102上，图案化半导体层106形成于绝缘层104上，形成源极电极110S与漏极电极110D的第二金属层110形成于图案化半导体层106上，此外，在源极电极110S、漏极电极110D与图案化半导体层106之间还具有欧姆接触层108。形成像素电极112P的透明导电层112直接覆盖部分的漏极电极110D，且像素电极112P与图案化半导体层106之间没有重叠。保护层114全面性地覆盖在源极电极110S、漏极电极110D、图案化半导体层106、像素电极112P及绝缘层104上。
图6A至图6J是示出依据本发明的一实施例，制造显示装置的各中间阶段的剖面示意图，其中薄膜晶体管是以U型元件为例进行说明，然而，此制造方法也可以应用在其他类型的薄膜晶体管，例如I型元件。图6A至图6J是示出显示装置的显示区100A以及围绕显示区100A的外围区100B，在显示区100A中仅绘制一个薄膜晶体管元件作为代表，在外围区100B中则为显示装置的外围电路。
参阅图6A，首先提供第一基板100，作为阵列基板的基底，首先在第一基板100上沉积第一金属层102，并且利用光刻与蚀刻工艺将第一金属层102图案化，在显示区100A形成栅极102G、栅极线(未示出)，同时在外围区100B形成由第一金属层102制成的外围电路102B。接着，在第一金属层102上覆盖绝缘层104，并且在绝缘层104上依序形成半导体层106、欧姆接触层108以及第一光致抗蚀剂层120。
在第一光致抗蚀剂层120上方提供半调式掩模(halftone mask)130，半调式掩模130可以是灰阶光掩模(gray photomask)、半调式光掩模(halftonephotomask)或具有狭缝(slit)的光掩模，其具有光线穿透率约为0％的不透光图案130A、光线穿透率约为50％的半透光图案130B以及光线穿透率约为100％的透光图案130C。利用半调式掩模130对第一光致抗蚀剂层120进行曝光及显影工艺，形成图案化的第一光致抗蚀剂层120，如图6B所示。
图案化的第一光致抗蚀剂层120包含第一部分122形成于显示区100A的薄膜晶体管元件区上，亦即位于栅极102G的上方，第二部分124形成于薄膜晶体管元件区以外的显示区100A与外围区100B上，以及贯穿孔(throughhole)126形成于外围区100B的第一金属层102的电路102B上方，其中第一部分122对应至不透光图案130A，第二部分124对应至半透光图案130B，而贯穿孔126则对应至透光图案130C，使得第一部分122的高度大于第二部分124的高度，而贯穿孔126内则无第一光致抗蚀剂层120存在。
参阅图6C，利用图案化第一光致抗蚀剂层120作为掩模，经由图案化第一光致抗蚀剂层120的贯穿孔126(参阅图6B)对外围区100B的绝缘层104、半导体层106及欧姆接触层108进行蚀刻工艺，形成开口128，暴露出外围区100B内由第一金属层102形成的电路102B。
接着，可使用氧气灰化(O2 asher)的方式除去图案化第一光致抗蚀剂层120的第二部分124，于第二部分124完全除去之后，剩余的第一部分122的高度也会降低，如图6D所示。
接着，使用图案化第一光致抗蚀剂层120剩余的第一部分122作为掩模，对半导体层106及欧姆接触层108进行蚀刻工艺，在显示区100A形成图案化的半导体层106及图案化的欧姆接触层108，然后将剩余的第一部分122剥除，如图6E所示。
参阅图6F，在第一基板100上方沉积第二金属层110，并利用光刻与蚀刻工艺将第二金属层110图案化，在显示区100A形成源极电极110S、漏极电极110D及数据线(未示出)，同时在外围区100B形成由第二金属层110制成的外围电路110B。此时，在源极电极110S与漏极电极110D之间的部分欧姆接触层108以及部分图案化半导体层106利用蚀刻工艺除去。
参阅图6G，在第一基板100上方沉积透明导电层112，并利用光刻与蚀刻工艺将透明导电层112图案化，在显示区100A形成像素电极112P，像素电极112P直接覆盖部分的漏极电极110D，同时在外围区100B也形成透明导电层图案112B，透明导电层图案112B直接覆盖由第二金属层110制成的外围电路110B。在另一实施例中，当第二金属层110的材料为活性较低的金属材料，则在外围电路110B上不需形成透明导电层图案112B来保护外围电路110B。
参阅图6H，在第一基板100上方涂布第二光致抗蚀剂层140，第二光致抗蚀剂层140的材料为绝缘感光材料，在第二光致抗蚀剂层140上方提供半调式掩模150，其具有光线穿透率约为0％的不透光图案150A、光线穿透率约为50％的半透光图案150B以及光线穿透率约为100％的透光图案150C。利用半调式掩模150对第二光致抗蚀剂层140进行曝光及显影工艺，形成保护层114，如图6I所示。
保护层114包含第一部分114A形成于显示区100A的不透光区域上，例如为薄膜晶体管元件U的上方，或者如图2和图4所示的栅极线GL或数据线DL的上方，或者对应至黑色矩阵层(black matrix；简称BM)的位置而设置。保护层114还具有贯穿孔114C形成于外围区100B的透明导电层图案112B上，且贯穿孔114C暴露出透明导电层图案112B。在另一实施例中，当第二金属层110的材料为活性较低的金属材料，外围电路110B上不需要透明导电层图案112B保护，此时贯穿孔114C暴露出位于外围区100B的部分外围电路110B。此外，保护层114还包含第二部分114B，形成于第一部分114A与贯穿孔114C以外的显示区100A与外围区100B上，其中第一部分114A对应至不透光图案130A，第二部分114B对应至半透光图案130B，而贯穿孔114C则对应至透光图案130C，使得第一部分114A的高度大于第二部分114B的高度。
参阅图6J，提供第二基板200与第一基板100对向设置，第二基板200例如为彩色滤光片基板，在第二基板200与第一基板100之间填充显示介质层300，例如为液晶层，并且在外围区100B设置框胶160密封显示介质层300，完成显示装置400的制作。
如图6J所示，保护层114的第一部分114A可作为第二基板200与第一基板100之间的间隔物(spacer)，第一部分114A称为阵列基板上的间隔物(spacer on array；简称SOA)，可支撑第二基板200。保护层114的第二部分114B则可以保护第一基板100上的全部元件，而保护层114的贯穿孔114C则暴露出外围区100B的透明导电层图案112B或直接暴露出外围电路110B，使得显示装置400的外部电路(未示出)经由贯穿孔114C与外围区100B的外围电路110B产生电性连接。当第二金属层110的材料为活性较高的金属材料时，透明导电层图案112B可以保护由第二金属层110制成的外围电路110B，避免外围电路110B外露而被侵蚀。
此外，在外围区100B由第二金属层110形成的外围电路110B经由绝缘层104的开口128与由第一金属层102形成的外围电路102B直接接触而产生电性连接，借此将外部电路的电性信号传送至显示装置400而显示图像。
依据本发明的实施例所提供的显示装置及其制造方法，在形成漏极电极110D的第二金属层110与形成像素电极112P的透明导电层112之间没有钝态保护层存在，像素电极112P直接接触漏极电极110D而产生电性连接，因此，相较于公知液晶显示面板的漏极电极，本发明实施例的漏极电极110D不需要为了承接接触孔而额外形成位于像素区P内的金属图案，因此可增加显示装置400的开口率。同时，相较于公知液晶显示面板的工艺，本发明的实施例可节省一道形成钝态保护层的沉积工艺，以及一道形成钝态保护层内的接触孔的蚀刻工艺。
此外，依据本发明的实施例，位于外围区100B由第二金属层110形成的外围电路110B是经由绝缘层104的开口128与由第一金属层102形成的外围电路102B直接接触而产生电性连接。相较于公知液晶显示面板必须使用透明电极材料，并透过个别的接触孔电性连接位于外围区的第一金属层与第二金属层，由于公知液晶显示面板所使用的透明电极材料的电阻值较金属材料的电阻值高，因此，本发明实施例的外围区100B的外围电路的电阻值较公知液晶显示面板的外围电路的电阻值低，可节省显示装置的电力。
同时，由于本发明实施例的外围区100B的绝缘层104的开口128是利用半调式掩模130对第一光致抗蚀剂层120进行曝光及显影工艺，然后利用图案化的第一光致抗蚀剂层120作为掩模蚀刻绝缘层104而形成，因此不会增加光掩模的数目。
另外，本发明的实施例还利用半调式掩模150对第二光致抗蚀剂层140进行曝光及显影工艺而形成保护层114，保护层114的第一部分114A可以作为间隔物，第二部分114B则可用于保护阵列基板上的全部元件，相较于公知的液晶显示面板，本发明的实施例不需要为了形成间隔物而另外多一道光掩模以及一道曝光与显影工艺，间隔物与保护层可同时形成，因此，本发明的实施例可减少一道间隔物的工艺步骤，并降低制造成本。
综上所述，本发明实施例的显示装置及其制造方法可以增加显示装置的开口率，降低外围电路的电阻值，以及减少显示装置的工艺步骤，并节省制造成本。
虽然本发明已揭示较佳实施例如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
Claims (22)
1.一种显示装置，具有一显示区及围绕该显示区的一外围区，该显示装置包括：
一第一金属层，设置于该显示区及该外围区；
一绝缘层，设置于该显示区及该外围区，覆盖该第一金属层；
一图案化半导体层，设置于该显示区的该绝缘层上；
一第二金属层，设置于该图案化半导体层上及该外围区的该绝缘层上；
一透明导电层，直接覆盖位于该显示区及该外围区的该第二金属层；以及
一保护层，全面性地覆盖该第二金属层、该图案化半导体层及该透明导电层，其中该保护层包含一第一部分、一第二部分及一贯穿孔，且该第一部分的高度大于该第二部分的高度。
2.如权利要求1所述的显示装置，其中位于该图案化半导体层上的该第二金属层上方无接触孔。
3.如权利要求1所述的显示装置，其中位于该外围区的该绝缘层具有一开口，暴露出该第一金属层，且位于该外围区的该第二金属层经由该开口直接接触该第一金属层。
4.如权利要求1所述的显示装置，还包括：
一第一基板，设置于该第一金属层下方；
一第二基板，与该第一基板对向设置；以及
一显示介质层，设置于该第一基板与该第二基板之间。
5.如权利要求4所述的显示装置，其中该保护层的该第一部分为支撑该第二基板的一间隔物，设置于该显示区的一不透光区。
6.如权利要求1所述的显示装置，其中该保护层的该贯穿孔设置于该外围区，且暴露出位于该外围区的该第二金属层。
7.如权利要求1所述的显示装置，其中该保护层的该贯穿孔设置于该外围区，且暴露出位于该外围区的该透明导电层的该部分。
8.如权利要求1所述的显示装置，其中该保护层的材料包括绝缘感光材料。
9.如权利要求1所述的显示装置，其中该透明导电层与该图案化半导体层部分地重叠。
10.如权利要求1所述的显示装置，其中该透明导电层与该图案化半导体层没有重叠。
11.一种显示装置的制造方法，其中该显示装置具有一显示区及围绕该显示区的一外围区，该制造方法包括：
形成一第一金属层于该显示区及该外围区；
形成一绝缘层于该显示区及该外围区，覆盖该第一金属层；
形成一图案化半导体层于该显示区的该绝缘层上；
形成一第二金属层于该图案化半导体层上及该外围区的该绝缘层上；
形成一透明导电层，直接覆盖位于该显示区及该外围区的该第二金属层；以及
形成一保护层，全面性地覆盖该第二金属层、该图案化半导体层及该透明导电层，其中该保护层包含一第一部分、一第二部分及一贯穿孔，且该第一部分的高度大于该第二部分的高度。
12.如权利要求11所述的显示装置的制造方法，其中位于该图案化半导体层上的该第二金属层上方无接触孔形成。
13.如权利要求11所述的显示装置的制造方法，其中形成该图案化半导体层的步骤包括：
形成一半导体层于该显示区及该外围区，覆盖该绝缘层；
在该显示区及该外围区涂布一第一光致抗蚀剂层，覆盖该半导体层；
提供一第一半调式掩模，对该第一光致抗蚀剂层进行一曝光与显影工艺，形成一图案化光致抗蚀剂层，其中该图案化光致抗蚀剂层包含一第一部分、一第二部分及一贯穿孔，该第一部分的高度大于该第二部分的高度，且该贯穿孔位于该外围区的该第一金属层之上；
除去该图案化光致抗蚀剂层的该第二部分，留下该第一部分；
利用该图案化光致抗蚀剂层的该第一部分作为掩模，蚀刻该半导体层；以及
除去该图案化光致抗蚀剂层的该第一部分，形成该图案化半导体层。
14.如权利要求13所述的显示装置的制造方法，其中该第一半调式掩模具有一不透光图案、一半透光图案以及一透光图案，且其中该不透光图案对应至该图案化光致抗蚀剂层的该第一部分，该半透光图案对应至该图案化光致抗蚀剂层的该第二部分，且该透光图案对应至该图案化光致抗蚀剂层的该贯穿孔。
15.如权利要求13所述的显示装置的制造方法，还包括经由该图案化光致抗蚀剂层的该贯穿孔蚀刻该外围区的该半导体层及该绝缘层，在该半导体层及该绝缘层中形成一开口，暴露出位于该外围区的该第一金属层。
16.如权利要求15所述的显示装置的制造方法，其中在形成该图案化半导体层之后，还包括将形成于该外围区的该绝缘层上的该第二金属层填充在该绝缘层的该开口中，与位于该外围区的该第一金属层直接接触。
17.如权利要求11所述的显示装置的制造方法，其中形成该保护层的步骤包括：
在该显示区及该外围区涂布一第二光致抗蚀剂层，覆盖该第二金属层、该图案化半导体层及该透明导电层；以及
提供一第二半调式掩模，对该第二光致抗蚀剂层进行一曝光与显影工艺，形成该保护层。
18.如权利要求17所述的显示装置的制造方法，其中该第二半调式掩模具有一不透光图案、一半透光图案以及一透光图案，且其中该不透光图案对应至该保护层的该第一部分，该半透光图案对应至该保护层的该第二部分，且该透光图案对应至该保护层的该贯穿孔。
19.如权利要求11所述的显示装置的制造方法，还包括：
提供一第一基板，其中该第一金属层形成于该第一基板上；
提供一第二基板，与该第一基板对向设置，且面对该保护层；以及
在该第一基板与该第二基板之间填充一显示介质层。
20.如权利要求19所述的显示装置的制造方法，其中该保护层的该第一部分为支撑该第二基板的一间隔物，且该保护层的该第一部分的位置对应至该显示区的一不透光区。
21.如权利要求11所述的显示装置的制造方法，其中该保护层的该贯穿孔形成于该外围区，且暴露出位于该外围区的该透明导电层的该部分。
22.如权利要求11所述的显示装置的制造方法，其中该保护层的该贯穿孔形成于该外围区，且暴露出位于该外围区的该第二金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100136235 | 2011-10-06 | ||
| TW100136235A TWI442152B (zh) | 2011-10-06 | 2011-10-06 | 顯示裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103033997A CN103033997A (zh) | 2013-04-10 |
| CN103033997B true CN103033997B (zh) | 2015-10-07 |
Family
ID=48021026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110359553.2A Active CN103033997B (zh) | 2011-10-06 | 2011-11-09 | 显示装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8698148B2 (zh) |
| CN (1) | CN103033997B (zh) |
| TW (1) | TWI442152B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011065244A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TW201608616A (zh) * | 2014-08-19 | 2016-03-01 | 中華映管股份有限公司 | 薄膜電晶體及其製造方法 |
| CN104867940B (zh) * | 2015-04-22 | 2019-03-15 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| KR102512716B1 (ko) * | 2015-10-23 | 2023-03-23 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 제조방법 및 유기발광 디스플레이 장치 |
| US10191345B2 (en) * | 2016-11-01 | 2019-01-29 | Innolux Corporation | Display device |
| CN107104113B (zh) | 2017-06-30 | 2019-08-23 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示装置 |
| CN111613634B (zh) * | 2020-05-26 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1879054A (zh) * | 2003-09-18 | 2006-12-13 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN1888962A (zh) * | 2005-06-29 | 2007-01-03 | Lg.菲利浦Lcd株式会社 | 液晶显示设备及其制造方法 |
| CN101097925A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 水平电场施加型薄膜晶体管基板及其制造方法 |
| CN101179085A (zh) * | 2007-11-26 | 2008-05-14 | 友达光电股份有限公司 | 有源元件阵列基板及其制造方法 |
| CN102116982A (zh) * | 2010-11-26 | 2011-07-06 | 深圳市华星光电技术有限公司 | 液晶显示面板及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP4797740B2 (ja) * | 2006-03-27 | 2011-10-19 | ソニー株式会社 | 液晶表示装置 |
-
2011
- 2011-10-06 TW TW100136235A patent/TWI442152B/zh active
- 2011-11-09 CN CN201110359553.2A patent/CN103033997B/zh active Active
-
2012
- 2012-03-15 US US13/420,922 patent/US8698148B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1879054A (zh) * | 2003-09-18 | 2006-12-13 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN1888962A (zh) * | 2005-06-29 | 2007-01-03 | Lg.菲利浦Lcd株式会社 | 液晶显示设备及其制造方法 |
| CN101097925A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 水平电场施加型薄膜晶体管基板及其制造方法 |
| CN101179085A (zh) * | 2007-11-26 | 2008-05-14 | 友达光电股份有限公司 | 有源元件阵列基板及其制造方法 |
| CN102116982A (zh) * | 2010-11-26 | 2011-07-06 | 深圳市华星光电技术有限公司 | 液晶显示面板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201316105A (zh) | 2013-04-16 |
| TWI442152B (zh) | 2014-06-21 |
| US8698148B2 (en) | 2014-04-15 |
| CN103033997A (zh) | 2013-04-10 |
| US20130087791A1 (en) | 2013-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103033997B (zh) | 显示装置及其制造方法 | |
| CN103149760B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US9804463B2 (en) | Array substrate and fabrication method thereof and display device | |
| CN103151304B (zh) | 显示面板的阵列基板及其制作方法 | |
| JP2000111958A (ja) | ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板 | |
| CN103474430B (zh) | 薄膜晶体管基板及其制作方法以及显示器 | |
| CN104460147A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN103117248B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR20090125500A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20100005454A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2005283689A (ja) | 液晶表示装置とその製造方法 | |
| JP2780681B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| CN101477989B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN100485470C (zh) | 液晶显示器及其制造方法 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| CN113948458A (zh) | 阵列基板及其制作方法 | |
| CN100552925C (zh) | 像素结构及其制造方法 | |
| KR20040097517A (ko) | 박막 트랜지스터 기판 | |
| KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
| KR20070038824A (ko) | 액정표시장치와 그 제조방법 | |
| TWI540645B (zh) | 畫素結構與其製造方法 | |
| CN110412805A (zh) | 阵列基板及其制作方法、液晶显示装置 | |
| KR20070075159A (ko) | 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |