CN100552925C - 像素结构及其制造方法 - Google Patents

Abstract

本发明是关于一种像素结构的制造方法。提供已依序形成有遮光层与平坦层的基板。在平坦层上依序形成半导体层与第一金属层。进行第一道光罩制造工艺，以图案化第一金属层与半导体层，而定义出源极、漏极、通道层、数据线与第一焊垫，其中通道层连结源极与漏极，数据线连结源极与第一焊垫。在基板上依序形成门介电层、第二金属层与保护层。进行第二道光罩制造工艺，以图案化保护层、第二金属层与门介电层，而定义出栅极、扫描线与第二焊垫，且暴露出部分漏极，其中栅极与通道层重叠，且扫描线连结栅极与第二焊垫。在基板上形成透明导电层。进行第三道光罩制造工艺，图案化此透明导电层，以定义出像素电极，其中像素电极与暴露出的漏极电性连接。

Description

像素结构及其制造方法

技术领域

本发明是有关于一种像素结构及其制造方法，且特别是有关于一种能够减少光罩使用数目的像素结构(Pixel Structure)及其制造方法。

背景技术

薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)主要由薄膜晶体管阵列基板、彩色滤光基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列的薄膜晶体管，以及与每一薄膜晶体管对应配置的像素电极(pixel electrode)所组成。而上述的薄膜晶体管包括栅极、通道层、漏极与源极，且薄膜晶体管与像素电极构成像素结构。其中，薄膜晶体管用来作为液晶显示单元的开关元件。

在制造薄膜晶体管时，最重要的考虑之一就是减少制造工艺步骤，进而降低制作的成本。特别是，在制造工艺中所使用的光罩成本较高，因此若能减少制造工艺所需的光罩数目，则可有效降低制作成本。

一般而言，目前制作薄膜晶体管的光罩一般为四到七道。为了提升制造工艺效率，目前大多是使用四道光罩制造工艺。但是，随着大尺寸面板的发展趋势，光罩的尺寸必定随之增大而会提高光罩成本。因此，各家厂商更是需要思考进一步降低光罩数目的可能技术。

发明内容

有鉴于此，本发明提供一种像素结构的制造方法，利用三道光罩即可进行像素结构的制作。

本发明还提供一种像素结构，利用三道光罩就能制作此像素结构。

基于上述，本发明提出一种像素结构的制造方法。首先，提供基板，此基板上已形成有遮光层，且遮光层上覆盖有一平坦层。接着，在平坦层上依序形成半导体层与第一金属层。再来，图案化该第一金属层与半导体层，利用一第一半调式光罩于所述的第一金属层上形成一第一图案化光刻胶层；以及以所述的第一图案化光刻胶层为罩幕，而定义出源极、漏极、通道层、数据线与第一焊垫，同时移除位于所述的源极与所述的漏极之间的所述的第一金属层，其中通道层连结源极与漏极，数据线连结源极与第一焊垫。继之，在基板上依序形成门介电层、第二金属层与保护层，覆盖所述的基板。接着，图案化该保护层、第二金属层与门介电层，利用一第二半调式光罩在所述的保护层上形成一第二图案化光刻胶层；以及以所述的第二图案化光刻胶层为罩幕，而定义出栅极、扫描线与第二焊垫，同时移除位于所述的第一焊垫与所述的第二焊垫上方的所述的保护层，且暴露出部分漏极，其中栅极与通道层重叠，且扫描线连结栅极与第二焊垫。继之，在基板上形成透明导电层。之后，图案化此透明导电层，以定义出像素电极，其中像素电极与暴露出的漏极电性连接。

在本发明的一实施例中，于上述的图案化该第一金属层与该半导体层步骤中，更包括定义出一下电极，而此下电极位于预定形成扫描线的位置；图案化该保护层、该第二金属层与该门介电层步骤中，更包括保留位于下电极上方的门介电层、第二金属层与保护层，其中，门介电层是作为一电容介电层、保留的第二金属层即为扫描线且作为一上电极，并且下电极的侧边是暴露出来；图案化该透明导电层步骤中所定义出的像素电极在下电极的侧边与下电极电性连接。

在本发明的一实施例中，于上述的图案化该第一金属层与该半导体层步骤中，更包括定义出一下电极，而此下电极位于预定形成像素电极的位置；图案化该保护层、该第二金属层与该门介电层步骤中，更包括保留位于下电极上方的门介电层、第二金属层与保护层，其中，门介电层是作为一电容介电层，保留的第二金属层为一共用线且作为一上电极，并且下电极的侧边是暴露出来；图案化该透明导电层步骤中所定义出的像素电极在下电极的侧边与下电极电性连接。

在本发明的一实施例中，上述的半导体层包括一通道材质层与一欧姆接触材质层，此欧姆接触材质层位于通道材质层与第一金属层之间。

在本发明的一实施例中，上述的图案化该第一金属层与该半导体层步骤包括：首先，利用第一半调式光罩于第一金属层上形成第一图案化光刻胶层。之后，以第一图案化光刻胶层为罩幕，在定义出源极、漏极、通道层、数据线与第一焊垫的同时，移除位于源极与漏极之间的第一金属层。

在本发明的一实施例中，上述的图案化该保护层、该第二金属层与该门介电层步骤包括：首先，利用第二半调式光罩在保护层上形成第二图案化光刻胶层。之后，以第二图案化光刻胶层为罩幕，在定义出栅极、扫描线、与第二焊垫的同时，移除位于第一焊垫与第二焊垫上方的保护层。

在本发明的一实施例中，于上述的图案化该保护层、该第二金属层与该门介电层步骤中，更包括对第二金属层进行过蚀刻，以使所形成的栅极与扫描线的宽度小于图案化的保护层的宽度。

在本发明的一实施例中，于上述的图案化该透明导电层步骤中，更包括保留位于第一焊垫与第二焊垫上方的透明导电层。

在本发明的一实施例中，上述的在基板上形成遮光层的方法包括下列步骤。首先，在基板上形成黑矩阵。继之，在黑矩阵内形成多数个彩色滤光图案。这些彩色滤光图案包括多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案。

基于上述，本发明还提出一种像素结构，包括遮光层、平坦层、薄膜晶体管、保护层、像素电极与储存电容器。遮光层配置在一基板上。平坦层覆盖在遮光层上。薄膜晶体管配置在平坦层上，此薄膜晶体管是由通道层、部分覆盖于通道层上的源极与漏极、配置于源极及所述的通道层与漏极上的门介电层、以及配置于门介电层上的栅极所构成。保护层覆盖薄膜晶体管，并使部分源极与漏极暴露出来。像素电极配置于平坦层上，且像素电极覆盖源极与漏极，并与暴露出的漏极电性连接。储存电容器配置于平坦层上，且储存电容器是由下电极、上电极以及电容介电层所构成，其中，下电极位于预定形成扫描线的位置，且下电极的侧边是暴露出来，上电极即为扫描线，电容介电层位于下电极与扫描线之间，且像素电极在下电极的侧边与下电极电性连接。

在本发明的一实施例中，上述的像素结构更包括一欧姆接触材质层，其配置于源极/漏极与通道层之间。

在本发明的一实施例中，上述的栅极与扫描线的宽度小于保护层的宽度。

在本发明的一实施例中，上述的像素结构更包括一第一焊垫以及一第二焊垫，配置在基板的二边缘处。

在本发明的一实施例中，上述的像素结构更包括一透明导电层，位于第一焊垫与第二焊垫上方。

在本发明的一实施例中，上述的遮光层包括一黑矩阵以及配置于黑矩阵内的多数个彩色滤光图案。这些彩色滤光图案包括多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案。

基于上述，本发明再提出一种像素结构，包括遮光层、平坦层、薄膜晶体管、保护层、像素电极与储存电容器。遮光层配置在基板上。平坦层覆盖在遮光层上。薄膜晶体管配置在平坦层上，此薄膜晶体管是由通道层、部分覆盖于通道层上的源极与漏极、配置于源极及所述的通道层与漏极上的门介电层、以及配置于门介电层上的栅极所构成。保护层覆盖薄膜晶体管，并使部分源极与漏极暴露出来。像素电极配置于平坦层上，且像素电极覆盖源极与漏极，并与暴露出的漏极电性连接。储存电容器配置于平坦层上，且储存电容器是由下电极、上电极以及电容介电层所构成，其中，下电极位于预定形成像素电极的位置，且下电极的侧边是暴露出来，上电极即为一共用线，电容介电层位于下电极与共用线之间，且像素电极在下电极的侧边与下电极电性连接。

在本发明的一实施例中，上述的像素结构更包括一欧姆接触材质层，其配置于源极/漏极与通道层之间。

在本发明的一实施例中，上述的栅极与共用线的宽度小于保护层的宽度。

在本发明的一实施例中，上述的像素结构更包括一第一焊垫以及一第二焊垫，配置在基板的二边缘处。

在本发明的一实施例中，上述的像素结构更包括一透明导电层，位于第一焊垫与第二焊垫上方。

在本发明的一实施例中，上述的遮光层包括一黑矩阵以及配置于黑矩阵内的多数个彩色滤光图案。这些彩色滤光图案包括多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案。

本发明的像素结构的制造方法采用半调式光罩，而可利用三道光罩即完成像素结构的制作，所以，可减少光罩的使用数目，并降低制作成本。另外，在形成像素结构的同时可一并形成储存电容器，有利于提升像素结构的显示效能。再者，在储存电容器的下电极的侧向，使像素电极与下电极进行电性连接。所以，在对于像素电极进行充电时，同时可以对于储存电容器进行充电。另外，利用过蚀刻的方式使栅极与扫描线相较于其上方的保护层向内缩一距离，因此，所形成的像素电极不会与栅极、扫描线电性接触，可避免像素结构失效、进而提升像素结构的良率。再者，此像素结构为阵列位于彩色滤光基板上的结构(Array On Color Filter Substrate，AOC)，因此可有效地简化此像素结构的构造，并可避免通道层因照射到光线而产生漏电流。

附图说明

图1为本发明第一实施例的像素结构的俯视示意图。

图2A-图2F为本发明第一实施例的像素结构的制造方法的步骤示意图。

图3为本发明第二实施例的像素结构的俯视示意图。

图4A-图4F为本发明第二实施例的像素结构的制造方法的步骤示意图。

附图标号：

100、300：像素结构

110、310：基板

120、320：遮光层

122、322：黑矩阵

124、324：彩色滤光图案

130、330：平坦层

140、340：半导体层

142、342：通道材质层

144、344：欧姆接触材质层

140a、340a：通道层

150、350：第一金属层

152、352：源极

154、354：漏极

156、356：数据线

157、357：下电极

158、358：第一焊垫

160、360：第一图案化光刻胶层

162、362：第二图案化光刻胶层

170、370：门介电层(电容介电层)

180、380：第二金属层

180’、380’：上电极

182、382：栅极

184、384：扫描线

186、386：第二焊垫

190、390：保护层

192、392：透明导电层

192’、392’：像素电极

200、400：第一半调式光罩

202、402：第二半调式光罩

388：共用线

Cst：储存电容器

d1、d2：宽度

TFT：薄膜晶体管

A-A’、B-B’、C-C’、D-D’：剖面线

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

第一实施例

图1绘示为本发明第一实施例的像素结构的俯视示意图。图2A～图2F绘示为本发明第一实施例的像素结构的制造方法的步骤示意图。请共同参照图1与图2A～图2F，其中，图2A～图2F的A-A’区是沿着图1中的A-A’线的剖面，而B-B’区是沿着图1中的B-B’线的剖面。

首先，请同时参照图1与图2A，提供基板110，此基板110上已形成有遮光层120，且遮光层120上覆盖有一平坦层130。上述的在基板110上形成遮光层120的方法例如是如下所述。首先，在基板110上形成黑矩阵122。形成黑矩阵122的方法例如是转印法或喷墨法。继之，在黑矩阵122内形成多数个彩色滤光图案124，形成彩色滤光图案124的方法可以是喷墨法。这些彩色滤光图案124可以是多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案(图2A中仅绘示一个)。另外，形成平坦层130的方法例如是低温化学气相沉积法或旋转涂布法，而平坦层130的材质例如是氮化硅或透明树脂，在此并不限定平坦层130的形成方法与材质。

接着，请参照图2B，在平坦层130上依序形成半导体层140与第一金属层150。形成此半导体层140的方法例如是化学气相沉积法，形成第一金属层150的方法例如是溅镀法。在一实施例中，半导体层140可以包括一通道材质层142与一欧姆接触材质层144，此欧姆接触材质层144位于通道材质层142与第一金属层150之间。通道材质层142的材质例如是非晶硅或多晶硅，而欧姆接触材质层144的材质例如是经掺杂的非晶硅。当然，在另外的实施例中，也可以不形成欧姆接触材质层144。

再来，请同时参照图1、图2B与图2C，进行第一道光罩制造工艺，以图案化第一金属层150与半导体层140，而定义出源极152、漏极154、通道层140a、数据线156与第一焊垫158，其中通道层140a连结源极152与漏极154，数据线156连结源极152与第一焊垫158。在此，一道光罩制造工艺是统称使用一道光罩图案，进行微影制造工艺以及后续的蚀刻制造工艺。

如图2B所绘示，上述的第一道光罩制造工艺例如是利用第一半调式光罩200于第一金属层150上形成第一图案化光刻胶层160。之后，以第一图案化光刻胶层160为罩幕，在定义出源极152、漏极154、通道层140a、数据线156与第一焊垫158的同时，移除位于源极152与漏极154之间的第一金属层150。另外，在形成有欧姆接触材质层144的情形时，亦会图案化此欧姆接触材质层144。另外，于上述的第一道光罩制造工艺中，更包括定义出一下电极157，而此下电极157位于预定形成扫描线184(绘示于图1与图2E中)的位置。在蚀刻完成后，移除第一图案化光刻胶层160。

继之，请同时参照图1与图2D，在基板110上依序形成门介电层170、第二金属层180与保护层190。同样地，形成门介电层170与保护层190的方法例如是化学气相沉积法，而形成第二金属层180的方法例如是溅镀法。

接着，请继续参照图1、图2D与图2E，进行第二道光罩制造工艺，以图案化此保护层190、第二金属层180与门介电层170，而定义出栅极182、扫描线184与第二焊垫186，且暴露出部分漏极154，其中栅极182与通道层140a重叠，且扫描线184连结栅极182与第二焊垫186。

上述的第二道光罩制造工艺例如是利用第二半调式光罩202在保护层190上形成第二图案化光刻胶层162。之后，以第二图案化光刻胶层162为罩幕，在定义出栅极182、扫描线184、与第二焊垫186的同时，移除位于第一焊垫158与第二焊垫186上方的保护层190。值得注意的是，于上述的第二道光罩制造工艺中，更包括对第二金属层180进行过蚀刻，例如是湿式蚀刻，以使所形成的栅极182与扫描线184的宽度d1小于图案化的保护层190的宽度d2。

另外，于第二道光罩制造工艺中，更包括保留位于下电极157上方的门介电层170、第二金属层180与保护层190，其中，门介电层170是作为一电容介电层、保留的第二金属层180即为扫描线184且作为一上电极180’，并且下电极157的侧边是暴露出来。

继之，请参照图1与图2F，在基板110上形成透明导电层192。并且，进行第三道光罩制造工艺，图案化此透明导电层192，以定义出像素电极192’，其中像素电极192’与暴露出的漏极154电性连接。如图1与图2F所示，于上述的第三道光罩制造工艺中，更包括保留位于第一焊垫158与第二焊垫186上方的透明导电层192。特别是，于第三道光罩制造工艺中所定义出的像素电极192’在下电极157的侧边与下电极157电性连接。

综上所述，此像素结构的制造方法通过采用半调式光罩，进而可仅利用三道光罩即完成像素结构100的制作。因此，可减少光罩的使用数目，并降低制作成本。另外，在第一道光罩制造工艺所定义的下电极157、与第二道光罩制造工艺所定义的门介电层170、作为上电极180’的第二金属层180与保护层190的各膜层形成为像素结构100的储存电容器Cst，且此储存电容器Cst是设置在预定形成扫描线184的位置。再者，利用像素电极192’与漏极154电性连接，且像素电极192’与下电极157在侧向电性连接，藉此，在对于像素电极192’进行充电时，同时可以对于储存电容器Cst(如图2F所绘示的下电极157、门介电层170与上电极180’)进行充电。

请参照图1与图2F，经由上述的制作方法所制作像素结构100，其包括遮光层120、平坦层130、薄膜晶体管TFT、保护层190、像素电极192’与储存电容器Cst。遮光层120配置在基板110上。平坦层130覆盖在遮光层120上。薄膜晶体管TFT配置在平坦层130上，此薄膜晶体管TFT是由通道层140a、部分覆盖于通道层140a上的源极152与漏极154、配置于源极152与漏极154上的门介电层170、以及配置于门介电层170上的栅极182所构成。保护层190覆盖薄膜晶体管TFT，并使部分源极152与漏极154暴露出来。像素电极192’配置于平坦层130上，且像素电极192’覆盖源极152与漏极154，并与暴露出的漏极154电性连接。储存电容器Cst配置于平坦层130上，且储存电容器Cst是由下电极157、上电极180’以及电容介电层170所构成，其中，下电极157位于预定形成扫描线184的位置，且下电极157的侧边是暴露出来，上电极180’即为扫描线184，电容介电层170位于下电极157与扫描线184之间，且像素电极192’在下电极157的侧边与下电极157电性连接。

请继续参照图1与图2F，像素结构100可以更包括一欧姆接触材质层144，其配置于源极152/漏极154与通道层140a之间。因此，可以降低通道层140a与源极152、漏极154而之间的电性阻抗。

另外，如图2F所示，栅极182与扫描线184的宽度d1小于保护层190的宽度d2。亦即，利用过蚀刻(overetching)的方式，使栅极182与扫描线184相较于其上方的保护层190向内缩一距离。因此，所形成的像素电极192不会与栅极182、扫描线184电性接触，而可避免像素结构100失效，进而提升像素结构100的制作良率。

如图1所示，此像素结构100可具有一第一焊垫158以及一第二焊垫186，配置在基板110的二边缘处。特别是，透明导电层192可位于第一焊垫158与第二焊垫186上方，而有利于其它电路元件的电性连接。

另外，遮光层120可以包括一黑矩阵122以及配置于黑矩阵122内的多数个彩色滤光图案124。这些彩色滤光图案124包括多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案。藉此，可以利用遮光层120避免通道层140a受到光线照射，而可降低因光线所导致的漏电流。并且，此阵列位于彩色滤光基板上的结构(Array On Color Filter Substrate，AOC)可有效地简化此像素结构100。

第二实施例

图3绘示为本发明第二实施例的像素结构的俯视示意图。图4A～图4F绘示为本发明第二实施例的像素结构的制造方法的步骤示意图。请共同参照图3与图4A～图4F，其中，图4A～图4F的C-C’区是沿着图3中的C-C’线的剖面，而D-D’区是沿着图3中的D-D’线的剖面。

首先，请同时参照图3与图4A，提供基板310，此基板310上已形成有遮光层320，且遮光层320上覆盖有一平坦层330。上述的在基板310上形成遮光层320的方法例如是如下所述。首先，在基板310上形成黑矩阵322。形成黑矩阵322的方法例如是转印法或喷墨法。继之，在黑矩阵322内形成多数个彩色滤光图案324，形成彩色滤光图案324的方法可以是喷墨法。这些彩色滤光图案324可以是多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案(图4A中仅绘示一个)。另外，形成平坦层330的方法例如是低温化学气相沉积法或旋转涂布法等，而平坦层330的材质例如是氮化硅或透明树脂，本发明并不限定平坦层330的形成方法与材质。

接着，请参照图4B，在平坦层330上依序形成半导体层340与第一金属层350。形成此半导体层340的方法例如是化学气相沉积法，形成第一金属层350的方法例如是溅镀法。在一实施例中，半导体层340可以包括一通道材质层342与一欧姆接触材质层344，此欧姆接触材质层344位于通道材质层342与第一金属层350之间。通道材质层342的材质例如是非晶硅或多晶硅，而欧姆接触材质层344的材质例如是经掺杂的非晶硅。当然，在另外的实施例中，也可以不形成欧姆接触材质层344。

再来，请同时参照图3、图4B与图4C，进行第一道光罩制造工艺，以图案化第一金属层350与半导体层340，而定义出源极352、漏极354、通道层340a、数据线356与第一焊垫358，其中通道层340a连结源极352与漏极354，数据线356连结源极352与第一焊垫358。上述的第一道光罩制造工艺例如是利用第一半调式光罩400于第一金属层350上形成第一图案化光刻胶层360。之后，以第一图案化光刻胶层360为罩幕，在定义出源极352、漏极354、通道层340a、数据线356与第一焊垫358的同时，移除位于源极352与漏极354之间的第一金属层350。另外，在形成有欧姆接触材质层344的情形时，亦会图案化此欧姆接触材质层344。另外，于上述的第一道光罩制造工艺中，更包括定义出一下电极357，而此下电极357位于预定形成像素电极392(绘示于图4F中)的位置。并且，在蚀刻完成后，移除光刻胶图案360。

继之，请同时参照图3与图4D，在基板310上依序形成门介电层370、第二金属层380与保护层390。同样地，形成门介电层370与保护层390的方法例如是化学气相沉积法，而形成第二金属层380的方法例如是溅镀法。

接着，请继续参照图3、图4D与图4E，进行第二道光罩制造工艺，以图案化此保护层390、第二金属层380与门介电层370，而定义出栅极382、扫描线384与第二焊垫386，且暴露出部分漏极354，其中栅极382与通道层340a重叠，且扫描线384连结栅极382与第二焊垫386。

上述的第二道光罩制造工艺例如是利用第二半调式光罩402在保护层390上形成第二图案化光刻胶层362。之后，以第二图案化光刻胶层362为罩幕，在定义出栅极382、扫描线384、与第二焊垫386的同时，移除位于第一焊垫358与第二焊垫386上方的保护层390。值得注意的是，于上述的第二道光罩制造工艺中，更包括对第二金属层380进行过蚀刻，以使所形成的栅极382与扫描线384的宽度d1小于图案化的保护层390的宽度d2。

特别是，于第二道光罩制造工艺中，更包括保留位于下电极357上方的门介电层370、第二金属层380与保护层390，其中，门介电层370是作为一电容介电层，保留的第二金属层380为一共用线388且作为一上电极380’，并且下电极357的侧边是暴露出来。

继之，请参照图3与图4F，在基板310上形成透明导电层392。并且，进行第三道光罩制造工艺，图案化此透明导电层392，以定义出像素电极392’，其中像素电极392’与暴露出的漏极354电性连接。如图3所示，于上述的第三道光罩制造工艺中，更包括保留位于第一焊垫358与第二焊垫386上方的透明导电层392。特别是，于第三道光罩制造工艺中所定义出的像素电极392’在下电极357的侧边与下电极357电性连接。

综上所述，此像素结构的制造方法通过采用半调式光罩，进而可仅利用三道光罩即完成像素结构300的制作。因此，可减少光罩的使用数目，并降低制作成本。另外，在第一道光罩制造工艺所定义的下电极357、与第二道光罩制造工艺所定义的门介电层370、作为上电极380’的第二金属层380与保护层390的各膜层形成为像素结构300的储存电容器Cst，且此储存电容器Cst是设置在预定形成共用线386的位置。再者，利用像素电极392’与漏极354电性连接，且像素电极392’与下电极357在侧向电性连接，藉此，在对于像素电极392’进行充电时，同时可以对于储存电容器Cst(如图4F所绘示的下电极357、门介电层370与上电极380’)进行充电。

请参照图3与图4F，经由上述的制作方法所制作的像素结构300，其包括遮光层320、平坦层330、薄膜晶体管TFT、保护层390、像素电极392’与储存电容器Cst。遮光层320配置在基板310上。平坦层330覆盖在遮光层320上。薄膜晶体管TFT配置在平坦层330上，此薄膜晶体管TFT是由通道层340a、部分覆盖于通道层340a上的源极352与漏极354、配置于源极352与漏极354上的门介电层370、以及配置于门介电层370上的栅极382所构成。保护层390覆盖薄膜晶体管TFT，并使部分源极352与漏极354暴露出来。像素电极392’配置于平坦层330上，且像素电极392’覆盖源极352与漏极354，并与暴露出的漏极354电性连接。储存电容器Cst配置于平坦层330上，且储存电容器Cst是由下电极357、上电极380’以及电容介电层370所构成，其中，下电极357位于预定形成像素电极392’的位置，且下电极357的侧边是暴露出来，上电极380’即为一共用线388，电容介电层370位于下电极357与共用线388之间，且像素电极392’在下电极357的侧边与下电极357电性连接。

请继续参照图1与图2F，像素结构300可以更包括一欧姆接触材质层344，其配置于源极352/漏极354与通道层340a之间。因此，可以降低通道层340a与源极352、漏极354而之间的电性阻抗。

另外，如图4F所示，栅极382与扫描线384的宽度d1小于保护层390的宽度d2。亦即，利用过蚀刻(overetching)的方式，使栅极382与扫描线384相较于其上方的保护层390向内缩一距离。因此，所形成的像素电极392’不会与栅极382、扫描线384电性接触，而可避免像素结构300失效，进而提升像素结构300的制作良率。

如图3所示，此像素结构300可具有一第一焊垫358以及一第二焊垫386，配置在基板310的二边缘处。特别是，透明导电层392可位于第一焊垫358与第二焊垫386上方，而有利于其它电路元件的电性连接。

另外，遮光层320可以包括一黑矩阵322以及配置于黑矩阵322内的多数个彩色滤光图案324。这些彩色滤光图案324包括多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案。藉此，可以利用遮光层320避免通道层340a受到光线照射，而可降低因光线所导致的漏电流。并且，此阵列位于彩色滤光基板上的结构(Array On Color Filter Substrate，AOC)可有效地简化此像素结构300。

综上所述，本发明的像素结构及其制作方法具有以下优点：

(1)此像素结构的制造方法可利用三道光罩即完成像素结构的制作，所以，可减少光罩的使用数目，并降低制作成本。

(2)在形成像素结构的同时可一并形成储存电容器，而提升像素结构的显示效能。

(3)在储存电容器的下电极的侧向，使像素电极与下电极进行电性连接。所以，在对于像素电极进行充电时，同时可以对于储存电容器进行充电。

(4)使栅极与扫描线相较于其上方的保护层向内缩一距离。因此，所形成的像素电极不会与栅极、扫描线电性接触，而可避免像素结构失效。因此，可提升像素结构的良率。

(5)此像素结构为阵列位于彩色滤光基板上的结构(Array On ColorFilter Substrate，AOC)，因此可有效地简化此像素结构的构造，并可避免通道层因照射到光线而产生漏电流。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (22)

1.一种像素结构的制造方法，包括：

提供一基板，所述的基板上已形成有一遮光层，且所述的遮光层上覆盖有一平坦层；

在所述的平坦层上依序形成一半导体层与一第一金属层；

图案化所述的第一金属层与所述的半导体层，利用一第一半调式光罩于所述的第一金属层上形成一第一图案化光刻胶层；以及以所述的第一图案化光刻胶层为罩幕，而定义出一源极、一漏极、一通道层、一数据线与一第一焊垫，同时移除位于所述的源极与所述的漏极之间的所述的第一金属层，其中所述的通道层连结所述的源极与所述的漏极，所述的数据线连结所述的源极与所述的第一焊垫；

在所述的基板上依序形成一门介电层、一第二金属层与一保护层，覆盖所述的基板；

图案化所述的保护层、所述的第二金属层与所述的门介电层，利用一第二半调式光罩在所述的保护层上形成一第二图案化光刻胶层；以及以所述的第二图案化光刻胶层为罩幕，而定义出一栅极、一扫描线与一第二焊垫，且暴露出部分所述的漏极，同时移除位于所述的第一焊垫与所述的第二焊垫上方的所述的保护层，其中所述的栅极与所述的通道层重叠，且所述的扫描线连结所述的栅极与所述的第二焊垫；

在所述的基板上形成一透明导电层；以及

图案化所述的透明导电层，以定义出一像素电极，其中所述的像素电极与暴露出的所述的漏极电性连接。

2.如权利要求1所述的像素结构的制造方法，其中：

图案化所述的第一金属层与所述的半导体层步骤中，还包括定义出一下电极，而所述的下电极位于预定形成所述的扫描线的位置；

图案化所述的保护层、所述的第二金属层与所述的门介电层步骤中，还包括保留位于所述的下电极上方的所述的门介电层、所述的第二金属层与所述的保护层，其中，所述的门介电层是作为一电容介电层、保留的所述的第二金属层即为所述的扫描线且作为一上电极，并且所述的下电极的侧边是暴露出来；以及

图案化所述的透明导电层步骤中所定义出的所述的像素电极在所述的下电极的侧边与所述的下电极电性连接。

3.如权利要求1所述的像素结构的制造方法，其中：

图案化所述的第一金属层与所述的半导体层步骤中，还包括定义出一下电极，而所述的下电极位于预定形成所述的像素电极的位置；

图案化所述的保护层、所述的第二金属层与所述的门介电层步骤中，还包括保留位于所述的下电极上方的所述的门介电层、所述的第二金属层与所述的保护层，其中，所述的门介电层是作为一电容介电层，保留的所述的第二金属层为一共用线且作为一上电极，并且所述的下电极的侧边是暴露出来；以及

图案化所述的透明导电层步骤中所定义出的所述的像素电极在所述的下电极的侧边与所述的下电极电性连接。

4.如权利要求1所述的像素结构的制造方法，所述的半导体层包括一通道材质层与一欧姆接触材质层，所述的欧姆接触材质层位于所述的通道材质层与所述的第一金属层之间。

5.如权利要求1所述的像素结构的制造方法，其中，

图案化所述的保护层、所述的第二金属层与所述的门介电层步骤中，还包括对所述的第二金属层进行过蚀刻，以使所形成的所述的栅极与所述的扫描线的宽度小于图案化的所述的保护层的宽度。

6.如权利要求1所述的像素结构的制造方法，其中：

图案化所述的透明导电层步骤中，还包括保留位于所述的第一焊垫与所述的第二焊垫上方的所述的透明导电层。

7.如权利要求1所述的像素结构的制造方法，其中在所述的基板上形成所述的遮光层的方法包括：

在所述的基板上形成一黑矩阵；以及

在所述的黑矩阵内形成多数个彩色滤光图案。

8.如权利要求7所述的像素结构的制造方法，其中所述的些彩色滤光图案包括多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案。

9.一种像素结构，包括：

一遮光层，配置在一基板上；

一平坦层，覆盖在所述的遮光层上；

一薄膜晶体管，配置在所述的平坦层上，所述的薄膜晶体管是由一通道层、部分覆盖于所述的通道层上的一源极与一漏极、配置于所述的源极及所述的通道层与所述的漏极上的一门介电层、以及配置于所述的门介电层上的一栅极所构成；

一保护层，覆盖所述的薄膜晶体管，并使部分所述的源极与所述的漏极暴露出来；

一像素电极，配置于所述的平坦层上，且所述的像素电极覆盖所述的源极与所述的漏极，并与暴露出的所述的漏极电性连接；以及

一储存电容器，配置于所述的平坦层上，且所述的储存电容器是由一下电极、一上电极以及一电容介电层所构成，其中，所述的下电极位于预定形成一扫描线的位置，且所述的下电极的侧边是暴露出来，所述的上电极即为所述的扫描线，所述的电容介电层位于所述的下电极与所述的扫描线之间，且所述的像素电极在所述的下电极的侧边与所述的下电极电性连接。

10.如权利要求9所述的像素结构，还包括一欧姆接触材质层，其配置于所述的源极/漏极与所述的通道层之间。

11.如权利要求9所述的像素结构，其中，

所述的栅极与所述的扫描线的宽度小于所述的保护层的宽度。

12.如权利要求9所述的像素结构，还包括一第一焊垫以及一第二焊垫，配置在所述的基板的二边缘处。

13.如权利要求12所述的像素结构，还包括一透明导电层，位于所述的第一焊垫与所述的第二焊垫上方。

14.如权利要求9所述的像素结构，其中所述的遮光层包括一黑矩阵以及配置于所述的黑矩阵内的多数个彩色滤光图案。

15.如权利要求14所述的像素结构，其中所述的些彩色滤光图案包括多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案。

16.一种像素结构，包括：

一遮光层，配置在一基板上；

一平坦层，覆盖在所述的遮光层上；

一薄膜晶体管，配置在所述的平坦层上，所述的薄膜晶体管是由一通道层、部分覆盖于所述的通道层上的一源极与一漏极、配置于所述的源极及所述的通道层与所述的漏极上的一门介电层、以及配置于所述的门介电层上的一栅极所构成；

一保护层，覆盖所述的薄膜晶体管，并使部分所述的源极与所述的漏极暴露出来；

一像素电极，配置于所述的平坦层上，且所述的像素电极覆盖所述的源极与所述的漏极，并与暴露出的所述的漏极电性连接；以及

一储存电容器，配置于所述的平坦层上，且所述的储存电容器是由一下电极、一上电极以及一电容介电层所构成，其中，所述的下电极位于预定形成所述的像素电极的位置，且所述的下电极的侧边是暴露出来，所述的上电极即为一共用线，所述的电容介电层位于所述的下电极与所述的共用线之间，且所述的像素电极在所述的下电极的侧边与所述的下电极电性连接。

17.如权利要求16所述的像素结构，还包括一欧姆接触材质层，其配置于所述的源极/漏极与所述的通道层之间。

18.如权利要求16所述的像素结构，其中，

所述的栅极与所述的共用线的宽度小于所述的保护层的宽度。

19.如权利要求16所述的像素结构，还包括一第一焊垫以及一第二焊垫，配置在所述的基板的二边缘处。

20.如权利要求19所述的像素结构，还包括一透明导电层，位于所述的第一焊垫与所述的第二焊垫上方。

21.如权利要求16所述的像素结构，其中所述的遮光层包括一黑矩阵以及配置于所述的黑矩阵内的多数个彩色滤光图案。

22.如权利要求21所述的像素结构，其中所述的些彩色滤光图案包括多数个红色滤光图案、多数个绿色滤光图案以及多数个蓝色滤光图案。

Images