CN1540717A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1540717A
CN1540717A CNA2004100477110A CN200410047711A CN1540717A CN 1540717 A CN1540717 A CN 1540717A CN A2004100477110 A CNA2004100477110 A CN A2004100477110A CN 200410047711 A CN200410047711 A CN 200410047711A CN 1540717 A CN1540717 A CN 1540717A
Authority
CN
China
Prior art keywords
photoresist
layer
electrode
drain electrode
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100477110A
Other languages
English (en)
Other versions
CN100543927C (zh
Inventor
清 李
李清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1540717A publication Critical patent/CN1540717A/zh
Application granted granted Critical
Publication of CN100543927C publication Critical patent/CN100543927C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种薄膜晶体管阵列面板，其中包括：一基板；一栅电极；一形成在栅电极上的栅绝缘层；一形成在栅绝缘层上并且包括一对注入了杂质的欧姆接触区的多晶硅层；至少部分形成在欧姆接触区的源和漏极；一形成在源极和漏极上并且有至少部分地曝光漏极的接触孔的钝化层；一形成在钝化层上并且通过接触孔连接到漏极的像素电极。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
薄膜晶体管(TFT)阵列面板是用来驱动显示装置例如液晶显示器(LCD)或有机电致发光(EL)显示器的像素。TFT阵列面板包括多个传输扫描信号的栅极线、多个传输数据信号的数据线、多个连接到栅极线和数据线的TFT、多个连接到TFT的像素电极、一覆盖着栅极线的栅绝缘层、和一覆盖着数据线的钝化层。TFT阵列面板响应扫描信号有选择地传输数据信号到像素电极。TFT包括一由非晶硅或多晶硅组成的半导体层。
非晶硅TFT阵列面板的传统方法需要数个淀积和光刻步骤来形成上述部件。步骤数量的增加降低了生产率并增加了生产成本。而且非晶硅TFT在运行速度上可能不如多晶硅TFT。
发明内容
提供了一种薄膜晶体管阵列面板，它包括：一基板、一栅电极、一形成在栅电极上的栅绝缘层、一形成在栅绝缘层上并且包括一对掺入了导电杂质的欧姆接触区域的多晶硅层、至少部分地形成在欧姆接触区域上的源和漏极、一形成在源、漏并且具有至少部分地暴露漏极的接触孔极的钝化层、一形成在钝化层上并且通过接触孔连接到漏极上的像素电极。
导电杂质可以包括硼或者磷，并且杂质的浓度可以处于约1×1014到1×1016的范围。
薄膜晶体管阵列面板还包括：一设置在基板和栅绝缘层之间并且连接到栅极的栅极线，和一设置在栅绝缘层和钝化层之间并且连接到源极的数据线。
提供了一种薄膜晶体管阵列面板的制造方法，包括：形成一栅极、在栅极上依次淀积一栅绝缘层和一多晶硅层、在多晶硅层上形成具有第一部分和比第一部分薄的第二部分的一光刻胶、用光刻胶作为一掩模对多晶硅层构图以形成一半导体层、去除光刻胶的第二部分、用光刻胶的第一部分作为一掩模进行杂质注入以在半导体层上形成欧姆接触区域、去除光刻胶的第一部分、在欧姆接触区域形成源漏极、在漏极上形成具有一接触孔的一钝化层、在钝化层上形成一像素电极。
光刻胶的形成可以包括：在多晶硅层上涂覆一光刻胶膜、通过具有与光刻胶的第二部分相对的缝隙图案或透明部分的光掩模对光刻胶膜曝光、并显影光刻胶膜形成光刻胶。
杂质可以包括P型导电杂质。
附图说明
通过结合附图详细描述其实施例，本发明将更加明显，其中：
图1A是根据本发明实施例的TFT阵列面板的轮廓图；
图1B是图1A所示TFT阵列面板的沿线IB-IB′的剖视图；
图2A是根据本发明的实施例在其制造方法的最初步骤中图1A和1B所示的TFT阵列面板的轮廓图；
图2B是图2A所示TFT阵列面板的沿线IIB-IIB′的剖视图；
图3是在图2B所示的步骤之后的步骤中图2A所示TFT阵列面板的沿线IIB-IIB′的剖视图；
图4是在图3所示的步骤之后的步骤中图2A所示TFT阵列面板的沿线IIB-IIB′的剖视图；
图5A是在图4所示的步骤之后的步骤中图1A和1B所示的TFT阵列面板的轮廓图；
图5B是图5A所示TFT阵列面板的沿线VB-VB′的剖视图；
图6A是在图5A和5B所示的步骤之后的步骤中图1A和1B所示的TFT阵列面板的轮廓图；
图6B是图6A所示TFT阵列面板的沿线VIB-VIB′的剖视图；
图7A是在图6A和6B所示的步骤之后的步骤中图1A和1B所示的TFT阵列面板的轮廓图；
图7B是图所示TFT阵列面板5A的沿线VIIB-VIIB′的剖视图；
图8A是在图7A和7B所示的步骤之后的步骤中图1A和1B所示的TFT阵列面板的轮廓图；和
图8B是图8A所示的TFT阵列面板的沿线VIIIB-VIIIB′的剖视图。
具体实施方式
参考附图在下文将更详细的描述本发明，其中示出了本发明的实施例。然而，本发明可以表现为许多不同的形式，不应当仅局限于这里给出的实施例。
在附图中，为了清楚起见，扩大了层、膜和区域的厚度。同样的数字始终表示同样的元件。可以理解的是，当一元件例如层、膜、区域或者基板被称为在另一元件之“上”时，它可能直接在另一元件之“上”或者也可能存在被插入的元件。相反，当一元件被称为“直接在另一元件之上”，则不存在插入的元件。
现在，参考附图描述根据本发明的实施例的薄膜晶体管阵列。
参考图1A和1B详细描述根据本发明的实施例TFT的阵列面板。
图1A是根据本发明一个实施例的一TFT阵列面板的轮廓图以及图1B是图1A所示TFT阵列面板沿线IB-IB′的剖视图。
在绝缘层110上形成多个用于传输栅信号的栅极线121和大体上沿轴向延伸的栅短路汇流条124。每个栅极线121大致沿横向延伸以及每个栅极线121的多个部分形成多个栅电极123。每个栅极线121包括多个向下突出的凸起以及它还可以有用于和另一层或一外部设备接触的具有较宽宽度的一扩展部分。
栅极线121优选由含AI金属比如AI和AI合金、含Ag金属比如Ag和Ag合金、含Cu金属比如Cu和Cu合金、Cr、Mo、Mo合金、Ta和Ti构成。栅极线121可以包括具有不同物理特性的两层膜，下层膜和上层膜。上层膜优选由含AI金属比如AI或AI合金的低阻金属构成，用来减少栅极线121的信号延迟或电压降。另一方面，下层膜优选由比如Cr、Mo、Mo合金、Ta和Ti的材料构成，这些材料具有良好的物理、化学和与其他材料如氧化铟锡(ITO)和氧化铟锌(IZO)电接触特性。下层膜材料和上层膜材料的良好典型组合是Cr和AI-Nd合金。
此外，栅极线121的侧面是锥形的，侧面相对基板110表面的倾斜角度在大约30-80度范围变动。
优选由氮化硅(SiNx)制成的一栅绝缘层140形成在栅极线121上。
优选由多晶硅构成的多个半导体岛(island)154形成在与栅电极123相对的栅绝缘层140上。每个半导体岛154包括一对在顶表面掺入了比如硼(B)和磷(P)的n型或p型杂质的欧姆接触区163和165，并且彼此隔开。
半导体岛154的侧面是锥形的，并且其倾斜角度范围优选在大约30-80度之间。
在欧姆接触区161和165以及栅绝缘层140上形成多个数据线171、多个漏极175和多个存储电容器导体177。
用来传输数据电压的数据线171大体上沿纵向方向延伸并且与数据线121相交。每个数据线171可以包括用于和另一层或一外部器件接触的具有较宽宽度的一扩展部分。
每个数据线171的多个分支朝着漏极175凸起，形成多个源极173。每一对源极173和漏极175彼此分离并且关于栅极123彼此相对。、一栅极123、一源极173和一漏极175与半导体岛154一起形成带有沟道的TFT，该沟道形成在设置在源极173和漏极175之间的半导体岛154中。
存储电容器导体177与栅极线121的凸起重叠。
数据线171、漏极175和存储电容器导体177优选由高熔点金属比如Mo、Mo合金或Cr制成。然而，它们还可以进一步包括设置在其上的一附加膜，优选由含AI金属或含Ag金属构成。
就像栅极线121，数据线171、漏极175和存储电容器导体177也有锥形侧面，其倾斜角度在大约30-80度范围内。
欧姆接触区域163和165减少了下面半导体岛151和上面数据线171及上面漏极175之间的接触电阻。半导体带151包括多个没有被数据线171和漏极175覆盖的暴露部分，比如设置在源极173和漏极175之间的部分。
在数据线171、漏极175、存储半导体177和半导体岛154的暴露部分上形成一钝化层180。钝化层180优选由具有良好的平面特性的感光有机材料、介电常数低于4.0比如通过等离子增强化学汽相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F的低介电绝缘材料、或者无机材料比如氮化硅制成。
钝化层180具有多个露出漏极175和存储导体177的接触孔181和182。钝化层180可以进一步含有多个露出数据线171扩展部分的接触孔(未示出)。钝化层180和栅绝缘层140可以含有露出栅极线121扩展区的接触孔(未示出)。
优选在钝化层180上形成多个像素电极191和多个由ITO或IZO构成的接触辅助装置(未示出)。
像素电极190通过接触孔181物理地和电气地连接到漏极175上并通过接触孔182连接到存储电容器导体177上，这样像素电极190就能从漏极175收到数据电压并且将接收到的数据电压传送到存储电容器导体177。
被施加了数据电压的像素电极190与在另一面板上(未示出)的一公共电极(未示出)配合产生电场，他们对设置在其间的一液晶层的液晶分子重取向。
一像素电极190和一公共电极形成液晶电容器，该液晶电容器存储在TFT断电后被施加的电压。提供平行的连接到液晶电容器被称作“存储电容器”的一附加电容器用来提高电压存储容量。通过重叠像素电极190和其中邻近的栅极线121(称作在前栅极线)实现存储电容器。通过提供用于增加重叠面积的栅极121的凸起和提供连接到像素电极190并且与凸起重叠的存储电容器导体177增加了存储电容器的容量也就是存储容量，在像素电极190下面用于减少端子之间的距离。
像素电极190覆盖栅极线121和数据线171以增加孔径比但是这是可选择的。
接触辅助装置通过接触孔连接到栅极线121的露出的扩展部分和数据线的露出的扩展部分。接触辅助装置保护露出部分并且增加露出部分和外部装置的粘接性。
现在将参考图2A到8B以及图1A和1B详细描述图1-4所示的根据本发明实施例的TFT阵列面板的制造方法。
图2A、5A、6A、7A和8A是根据本发明实施例在其制造方法的中间步骤中图1A和1B所示的TFT阵列面板的轮廓图，以及图2B、5B、6B、7B和8B是图2A、5A、6A、7A和8A所示TFT阵列面板的分别沿线IIB-IIB′、VB-VB′、VIB-VIB′、VII-VIIB′和VIIIB-VIIIB′的剖面图。
参考图2A和2B，(多个)优选由AI、Cr或Mo构成的导体膜溅射在绝缘基板110上，例如半透明玻璃上。对导体膜构图形成多个包括多个栅极123的栅极线121。栅极线121的倾斜面使随后的膜和栅极线121更容易连接。
参考图3，栅绝缘层140 页序地淀积在栅极线和基板110上。栅绝缘层140优选由二氧化硅(SiO2)或者氮化硅(SiNx)构成。
其次，淀积非晶硅层并且用激光或者熔炉进行热处理形成多晶硅层150。也可以直接淀积多晶硅形成多晶硅层150。
参考图4，在多晶硅层150上涂覆光刻胶膜并且由光掩模曝光显影形成光刻胶PR，所述光刻胶PR具有随位置改变的厚度。图4所示的光刻胶PR包括多个第一和厚度减少的第二部分。建议第一部分放置在沟道区B上且第二部分放置在接触区A上。
可以通过几种手段获得光刻胶的随位置改变的厚度，例如，通过在曝光掩模300上提供半透明的区域以及透明区域和阻光不透明区域。半透明区域可以有狭缝的图案、格子图案、有中等透射率或中等厚度的薄膜。当使用狭缝图案时，狭缝的宽度或者狭缝之间的距离最好小于用于光刻工艺的曝光的曝光器的分辨率。另一个例子是使用可回流的光刻胶。详细地，一旦通过使用仅有透明区域和不透明区域通常的曝光掩模形成由可回流的材料构成的光刻胶图案，则容易进行流到没有光刻胶区域的回流过程，由此形成薄的部分。
参考图5A和5B，使用光刻胶PR作为一蚀刻掩模对多晶硅层150构图以形成多个半导体岛150A。通过抛光清除在接触区A的光刻胶PR的第二部分。此时，光刻胶PR的第一部分的厚度可以减小了。
参考图6A和6B，通过使用光刻胶PR的第一部分作为注入掩模往多晶硅层150A的暴露部分注入杂质形成多个欧姆接触区163和165。杂质的浓度优选为等于大约1×1014到大约1×1016。
参考图7A和7B，在清除掉光刻胶PR的第一部分后，溅射并构图优选由AI、Cr或Mo构成的(多个)导体膜以形成多个包括多个源极173、多个漏极和多个存储电容器导体177的数据线171。
参考图8A和8B，淀积优选由无机材料例如氮化硅或低介电有机绝缘材料构成的一钝化层180，并且沿着栅绝缘层140构图以形成多个接触孔181和182。钝化层180可以包括二层膜或更多。
最后正像图1A和1B所示的，通过溅射和光蚀刻ITO或IZO层在钝化层180上形成多个像素电极190和多个接触辅助装置(未示出)。
多晶硅沟道层改善了TFT的特性并且厚度随位置而变的光刻胶的使用简化了生产程序。
尽管参考优选实施例对本发明进行了详细描述，然而，本领域技术人员可以理解的是，不脱离本发明所要求的权利要求中确定的精神和范围可以对其作出多种变化和替换。

Claims (7)

1.一种薄膜晶体管阵列面板，包括：
一基板；
一栅极；
一形成在栅极上的栅绝缘层；
一形成在栅绝缘层上并且包括一对注入了导电杂质的欧姆接触区的多晶硅层；
至少部分地形成在欧姆接触区上的源和漏极；
一形成在源极和漏极上并且有至少部分地露出漏极的接触孔的钝化层；
一形成在钝化层上并且通过接触孔连接到漏极的像素电极。
2.根据权利要求1的薄膜晶体管阵列面板，其中导电杂质包含硼或磷。
3.根据权利要求1的薄膜晶体管阵列面板，其中杂质的浓度在大约1×1014到1×1016的范围内。
4.根据权利要求1的薄膜晶体管阵列面板，还包括：
一设置在基板和栅绝缘层之间并连接到栅电极的栅极线；和
设置在栅绝缘层和钝化层之间并连接到源极的数据线。
5.一种制造薄膜晶体管阵列面板的方法，所述方法包括：
形成一栅极；
在栅极上依次淀积一栅绝缘层和一多晶硅层；
在多晶硅层上形成具有第一部分和比第一部分薄的第二部分的一光刻胶；
用光刻胶作为掩模对多晶硅层构图以形成一半导体层；
去除光刻胶的第二部分；
用光刻胶的第一部分作为掩模进行杂质注入以在半导体层中形成欧姆接触区；
去除光刻胶的第一部分；
在欧姆接触区上形成源和漏极；
在漏极上形成具有一接触孔的一钝化层；以及
在钝化层上形成一像素电极。
6.根据权利要求5的方法，其中光刻胶的形成包括：
在多晶硅层上涂覆一光刻胶膜；
通过一光掩模对光刻胶膜曝光，该光掩模具有与光刻胶的第二部分相对的一狭缝图案或者半透明部分；以及
显影光刻胶膜形成光刻胶。
7.根据权利要求5的方法，其中杂质包括P型导电杂质。
CNB2004100477110A 2003-03-13 2004-03-15 薄膜晶体管阵列面板及其制造方法 Expired - Lifetime CN100543927C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR0015773/03 2003-03-13
KR0015773/2003 2003-03-13
KR1020030015773A KR100935671B1 (ko) 2003-03-13 2003-03-13 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN1540717A true CN1540717A (zh) 2004-10-27
CN100543927C CN100543927C (zh) 2009-09-23

Family

ID=32960219

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100477110A Expired - Lifetime CN100543927C (zh) 2003-03-13 2004-03-15 薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (1) US6870187B2 (zh)
JP (1) JP4326988B2 (zh)
KR (1) KR100935671B1 (zh)
CN (1) CN100543927C (zh)
TW (1) TWI352841B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369606B (zh) * 2005-10-20 2010-11-03 卡西欧计算机株式会社 具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法
CN105989350A (zh) * 2015-03-05 2016-10-05 上海箩箕技术有限公司 像素单元、结构、结构阵列、读出电路及控制方法
CN107221503A (zh) * 2017-06-02 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040084488A (ko) * 2003-03-28 2004-10-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7071045B2 (en) * 2004-05-06 2006-07-04 Chunghwa Picture Tubes, Ltd. Process of manufacturing thin film transistor
KR101230305B1 (ko) * 2005-12-08 2013-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080019398A (ko) 2006-08-28 2008-03-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102293595B1 (ko) 2015-03-24 2021-08-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN109643657B (zh) * 2017-06-22 2022-08-16 深圳市柔宇科技股份有限公司 阵列基板的制作设备及阵列基板的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
JP3410617B2 (ja) 1996-11-29 2003-05-26 シャープ株式会社 薄膜のパターニング方法
CN1163964C (zh) * 1999-11-05 2004-08-25 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列面板
JP2002141512A (ja) 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369606B (zh) * 2005-10-20 2010-11-03 卡西欧计算机株式会社 具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法
CN101699624B (zh) * 2005-10-20 2011-09-14 卡西欧计算机株式会社 具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法
US8089068B2 (en) 2005-10-20 2012-01-03 Casio Computer Co., Ltd. Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same
CN102163610B (zh) * 2005-10-20 2013-01-23 卡西欧计算机株式会社 具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法
CN105989350A (zh) * 2015-03-05 2016-10-05 上海箩箕技术有限公司 像素单元、结构、结构阵列、读出电路及控制方法
CN105989350B (zh) * 2015-03-05 2019-11-22 上海箩箕技术有限公司 像素单元、结构、结构阵列、读出电路及控制方法
CN107221503A (zh) * 2017-06-02 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板
WO2018218986A1 (zh) * 2017-06-02 2018-12-06 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板

Also Published As

Publication number Publication date
US20040180479A1 (en) 2004-09-16
KR100935671B1 (ko) 2010-01-07
JP2004282079A (ja) 2004-10-07
TW200502632A (en) 2005-01-16
CN100543927C (zh) 2009-09-23
KR20040080793A (ko) 2004-09-20
TWI352841B (en) 2011-11-21
US6870187B2 (en) 2005-03-22
JP4326988B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
US6383831B2 (en) Methods of forming thin-film transistor display devices
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
US7476900B2 (en) Thin film transistor, organic electroluminescence display device and manufacturing method of the same
CN1309034C (zh) 底栅控制型多晶硅薄膜晶体管的制造方法
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
CN101369588B (zh) Tft阵列电路板
CN1897285A (zh) 薄膜晶体管阵列面板及制造方法
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN1680861A (zh) 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
US6180438B1 (en) Thin film transistors and electronic devices comprising such
CN1375733A (zh) 具有双金属层源极和漏极的液晶显示器及其制造方法
CN102315166A (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN1767175A (zh) 薄膜晶体管阵列面板的制造方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
CN1841780A (zh) 薄膜晶体管、薄膜晶体管显示板及其制造方法
CN1893096A (zh) 薄膜晶体管阵列面板及其制造方法
CN1782832A (zh) 具静电放电保护的阵列基板与显示装置及其制造方法
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN1503373A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1540717A (zh) 薄膜晶体管阵列面板及其制造方法
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
CN101645423A (zh) 薄膜晶体管基板及其制造方法
CN1815321A (zh) 液晶显示装置用下基板的制造方法
EP0721213B1 (en) Array with metal scan lines controlling semiconductor gate lines

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090923