JP4326988B2 - 薄膜トランジスタ表示板の製造方法 - Google Patents
薄膜トランジスタ表示板の製造方法 Download PDFInfo
- Publication number
- JP4326988B2 JP4326988B2 JP2004073373A JP2004073373A JP4326988B2 JP 4326988 B2 JP4326988 B2 JP 4326988B2 JP 2004073373 A JP2004073373 A JP 2004073373A JP 2004073373 A JP2004073373 A JP 2004073373A JP 4326988 B2 JP4326988 B2 JP 4326988B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate
- region
- electrode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 30
- 238000003860 storage Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Description
本発明は薄膜トランジスタ表示板及びその製造方法に関する。
薄膜トランジスタ基板は、液晶表示装置や有機ＥＬ表示装置等で各画素を独立的に駆動するための回路基板として使用される。薄膜トランジスタ基板は、走査信号を伝達する走査信号配線、またはゲート配線と画像信号を伝達する画像信号線、またはデータ配線が形成されており、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆って絶縁するゲート絶縁膜及び薄膜トランジスタとデータ配線を覆って絶縁する保護膜などからなる。このような薄膜トランジスタは、ゲート配線を通じて伝達される走査信号によってデータ配線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
このような薄膜トランジスタ表示板は、半導体層を非晶質シリコンまたは多結晶シリコンで形成できるが、非晶質シリコンで薄膜トランジスタ表示板を形成する過程を概略的に説明する。
まず、絶縁基板上にゲート線を形成し、ゲート線上にゲート絶縁膜を形成する。その後、ゲート絶縁膜の所定領域に不純物がドーピングされない非晶質シリコンで半導体層を形成し、半導体層上に不純物がドーピングされた非晶質シリコンで抵抗性接触層を形成する。そして、抵抗性接触層と重なるデータ線を形成し、データ線を覆うように保護膜を形成する。最後に、保護膜上にデータ線と連結される画素電極を形成する。
前記説明のように、非晶質シリコンで薄膜トランジスタ表示板を形成するためには、数回の写真エッチング工程及び蒸着工程が繰り返される。このような工程が増える分生産性は低下し、生産コストも増加する問題がある。従って、生産コストを減少し、生産性を向上させるために薄膜トランジスタ表示板を形成する工程を最少化することが要求される。そして、非晶質シリコンの場合は、多結晶シリコンに比べて半導体層の動作速度が落ちる問題がある。
本発明の目的は、速い動作速度を有する薄膜トランジスタ表示板を製造するための製造工程を簡素化できる薄膜トランジスタ表示板の製造方法を提供することにある。
前記目的を達成するための本発明による薄膜トランジスタ表示板の製造方法は、絶縁基板上にゲート線及びゲート電極を形成する段階、ゲート線及びゲート電極上にゲート絶縁膜と多結晶シリコン層とを形成する段階、多結晶シリコン層上に第１の厚さ領域及び第１の厚さ領域より厚い第２の厚さ領域を有する感光膜パターンを形成する段階、感光膜パターンをマスクとして多結晶シリコン層をパターニングして半導体層を形成する段階、第１の厚さ領域の感光膜パターンを除去する段階、第２の厚さ領域の感光膜パターンをマスクとして導電型不純物をドーピングして半導体層の上部にソース部及びドレーン部抵抗性接触領域を形成する段階、第２の厚さ領域の感光膜パターンを除去する段階、ゲート線と交差するデータ線と連結されてソース部抵抗性接触領域と一部が重なるソース電極、及び、ソース電極と対向してドレーン部抵抗性接触領域上に形成されているドレーン電極を形成する段階、データ線、ソース電極及びドレーン電極上にドレーン電極を露出する接触孔を有する保護膜を形成する段階、保護膜上に接触孔を通じてドレーン電極と連結される画素電極を形成する段階を含む。
ここで、感光膜パターンを形成する段階は多結晶シリコン層上に感光膜を形成する段階、感光膜を光マスクによって露光及び現像する段階を含み、光マスクは第１厚さ領域と対応するスリットパターンまたは半透明膜を有するのが好ましい。そして、導電型不純物はＰ型不純物を用いるのが好ましい。
互いに異なる厚さを有する感光膜パターンを形成することによって製造工程を簡素化でき、薄膜トランジスタ表示板の生産性を向上させることができる。
添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
本発明の実施例を図面を参照して詳細に説明する。図１ａは本発明の実施例による薄膜トランジスタ表示板の配置図であり、図１ｂはIb-Ib’線に沿った断面図である。
薄膜トランジスタ表示板において透明な絶縁基板１１０上に一方向に長いゲート線１２１が形成されている。そして、ゲート線１２１の一部分または分枝形に形成された部分がゲート電極１２３として利用される。ゲート線１２１の端部は、ゲート駆動回路（図示せず）から伝達される信号を受けるためにゲート線１２１の幅より広く形成できる。
この時、画素領域の保持容量を増加させるために、ゲート線１２１の一部分を拡大形成し、他の層に形成されて画素電極１９０と連結されている維持蓄電器用導電体パターン１７７と重畳させる。保持容量が十分である場合には形成しないこともあり、保持容量が十分でない場合にはゲート線１２１と平行に形成されている維持電極線（図示せず）を追加できる。
ゲート線１２１及びゲート電極１２３上にはこれらを覆うようにゲート絶縁膜１４０が形成されている。ゲート電極１２３と対応するゲート絶縁膜１４０のすぐ上には多結晶シリコンからなる半導体層１５４が形成されている。そして、半導体層１５４上部にはソース部抵抗性接触領域１６３及びドレーン部抵抗性接触領域１６５が形成されている。ソース部及びドレーン部抵抗性接触領域１６３、１６５は半導体層１５４の所定領域を設け、一定距離離れて形成されている。所定領域は薄膜トランジスタのソース電極１７３とドレーン電極１７５との間のチャンネルを形成するチャンネル領域である。
ゲート絶縁膜１４０上にはゲート線１２１と交差するデータ線１７１が形成されている。データ線１７１の分枝で形成され、ソース部抵抗性接触領域１６３と一部分が重畳するソース電極１７３が形成されている。そして、ソース電極１７３と一定距離離れて対向されていて、ドレーン部抵抗性接触領域１６５と一部分が重畳するドレーン電極１７５が形成されている。また、ゲート線１２１の一部分と重畳して保持容量を増加させる維持蓄電器用導電体パターン１７７が形成されている。
これらのデータ線１７１、ソース電極１７３、ドレーン電極１７５及び維持蓄電器用導電体パターン１７７を含む基板全面に保護膜１８０が形成されている。保護膜１８０にはドレーン電極１７５を露出する第１接触孔１８１、維持蓄電器用導電体パターン１７７を露出する第２接触孔１８２が形成されている。そして、保護膜１８０上には第１接触孔１８１及び第２接触孔１８２を通じてドレーン電極１７５と連結される画素電極１９０が形成されている。
このような本発明の実施例による薄膜トランジスタ表示板を製造する方法を添付した図面を参照して説明する。
図２ａ及び２ｂに示すように、絶縁基板１１０上にアルミニウム、クロム、モリブデンなどの金属をスパッタリングなどの方法で蒸着して単層または多層の金属膜を形成する。次に、金属膜をパターニングしてゲート線１２１及びゲート電極１２３を形成する。ゲート線１２１、ゲート電極１２３はテーパ構造で形成し、後続工程で形成される上部層が下部層とよく密着できるようにする。
図３に示すように、ゲート線１２１及びゲート電極１２３を覆うようにゲート絶縁膜１４０及び多結晶シリコン層１５０を順次に形成する。ゲート絶縁膜１４０は酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮｘ）などで形成する。次いで、非晶質シリコン層を蒸着し、レーザ熱処理または炉熱処理を実施して多結晶シリコン層１５０を形成する。多結晶シリコン層１５０は多結晶シリコンを蒸着して形成することもできる。
次に、図４に示すように、多結晶シリコン層１５０上に感光膜を形成し、光マスクによって露光及び現像して互いに異なる厚さの感光膜パターン（ＰＲ：Photo Resist）を形成する。以後形成されるソース部及びドレーン部抵抗性接触領域１６３、１６５と対応する部分（第１領域:Ａ）は、他の部分（第２領域:Ｂ）に比べて感光膜パターン（ＰＲ）の厚さが薄くなるように形成する。
このように、位置によって感光膜パターン（ＰＲ）の厚さを異ならせて形成するためには、スリットや格子状のパターンを形成したり、半透明膜を使用して形成できる。また、リフローが可能な物質からなる感光膜を利用して感光膜の一部を流すことによって厚さが異なる感光膜パターン（ＰＲ）を形成することもできる。
図５ａ及び５ｂに示すように、感光膜パターン（ＰＲ）をマスクとして多結晶シリコン層１５０をパターニングしてゲート電極１２３と重畳する半導体パターン１５０Ａを形成する。次に、第１領域（Ａ）の感光膜パターンをアッシング工程によって除去する。この時、第２領域（Ｂ）の感光膜パターンも一部除去される。
図６ａ及び６ｂに示すように、第２領域（Ｂ）の感光膜パターン（ＰＲ）をマスクとして半導体パターン１５０Ａの露出されている領域にＮ型またはＰ型不純物であるホウ素（Ｂ）、リン（Ｐ）イオンなどをドーピングしてソース部及びドレーン部抵抗性接触領域１６３、１６５を形成する。この時ドーピングされる不純物イオンの濃度は１×１０14〜１×１０16（個/cm3）で設定するのが好ましい。
図７ａ及び７ｂに示すように、第２領域（Ｂ）の感光膜を除去し、半導体層１５４上にアルミニウム、クロム、モリブデンなどの金属をスパッタリングなどの方法で蒸着して単層または多層の金属膜を形成する。そして、金属膜を写真エッチング工程でパターニングし、データ線１７１、ソース電極１７３、ドレーン電極１７５及び維持蓄電器用導電体パターン１７７を形成する。この時、データ線、データ線１７１、ソース電極１７３、ドレーン電極１７５及び維持蓄電器用導電体パターン１７７もテーパ構造で形成する。
図８ａ及び８ｂに示すように、データ線１７１、ソース電極１７３、ドレーン電極１７５及び維持蓄電器用導電体パターン１７７を覆うように窒化ケイ素のような無機絶縁膜または低い誘電率を有する有機絶縁膜を単層または多層で積層して保護膜１８０を形成する。そして、保護膜１８０を写真エッチング工程でエッチングし、ドレーン電極１７５を露出する第１接触孔１８１、維持蓄電器用導電体パターン１７７を露出する第２接触孔１８２を形成する。
次に、保護膜１８０上にＩＴＯ（インジウム錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）などの透明な金属膜を形成した後、パターニングして接触孔１８１、１８２を通じてドレーン電極１７５及び維持蓄電器用導電体パターン１７７と連結される画素電極１９０を形成する（図１ａ及び図１ｂ参照）。
その後、ゲート線１２１及びデータ線１７１の一端部と連結される接触補助部材（図示せず）をさらに形成できる。接触補助部材は外部との接着性を補完するためのものであって、必須的ではなく必要によって選択できる。
上記のように、半導体層を多結晶シリコンで形成すると電子移動度が高いため、非晶質シリコンで形成する時に比べて動作速度が向上された高品質の薄膜トランジスタ表示板を提供できる。また、多結晶シリコンは、非晶質シリコンと比較してフォトリーク電流を低減することができるので、可視光に露出する場合で光特性を安定にすることができる。さらに、多結晶シリコンを用いると透過率を向上することができる。また、互いに異なる厚さを有する感光膜パターンを形成することによって製造工程を簡素化でき、薄膜トランジスタ表示板の生産性を向上させることができる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
１１０ 絶縁基板
１２１ ゲート線
１２３ ゲート電極
１４０ ゲート絶縁膜
１５４ 半導体層
１６３ ソース部抵抗性接触領域
１６５ ドレーン部抵抗性接触領域
１７１ データ線
１７３ ソース電極
１７５ ドレーン電極
１８０ 保護膜
１８１、１８２ 接触孔
１９０ 画素電極
１２１ ゲート線
１２３ ゲート電極
１４０ ゲート絶縁膜
１５４ 半導体層
１６３ ソース部抵抗性接触領域
１６５ ドレーン部抵抗性接触領域
１７１ データ線
１７３ ソース電極
１７５ ドレーン電極
１８０ 保護膜
１８１、１８２ 接触孔
１９０ 画素電極
Claims (3)
- 絶縁基板上にゲート線及びゲート電極を形成する段階と、
前記ゲート線及びゲート電極上に、ゲート絶縁膜と多結晶シリコン層とを形成する段階と、
前記多結晶シリコン層上に第１厚さ領域及び前記第１厚さ領域より厚い第２厚さ領域を有する感光膜パターンを形成する段階と、
前記感光膜パターンをマスクとして前記多結晶シリコン層をパターニングして半導体層を形成する段階と、
前記第１厚さ領域の感光膜パターンを除去する段階と、
前記第２厚さ領域の感光膜パターンをマスクとして導電型不純物をドーピングし、前記半導体層の上部にソース部及びドレーン部抵抗性接触領域を形成する段階と、
前記第２厚さ領域の感光膜パターンを除去する段階と、
前記ゲート線と交差するデータ線と連結されて前記ソース部抵抗性接触領域と一部分が重なるソース電極、及び、前記ソース電極と対向して前記ドレーン部抵抗性接触領域上に形成されているドレーン電極を形成する段階と、
前記データ線、ソース電極及びドレーン電極上に前記ドレーン電極を露出する接触孔を有する保護膜を形成する段階と、
前記保護膜上に前記接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階と、
を含む薄膜トランジスタ表示板の製造方法。 - 前記感光膜パターンを形成する段階は、
前記多結晶シリコン層上に感光膜を形成する段階と、
前記感光膜を光マスクを通じて露光及び現像する段階とを含み、
前記光マスクは前記第１厚さ領域と対応するスリットパターンまたは半透明膜を有する請求項１記載の薄膜トランジスタ表示板の製造方法。 - 前記導電型不純物はＰ型不純物を使用する請求項１に記載の薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030015773A KR100935671B1 (ko) | 2003-03-13 | 2003-03-13 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004282079A JP2004282079A (ja) | 2004-10-07 |
| JP4326988B2 true JP4326988B2 (ja) | 2009-09-09 |
Family
ID=32960219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004073373A Expired - Fee Related JP4326988B2 (ja) | 2003-03-13 | 2004-03-15 | 薄膜トランジスタ表示板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6870187B2 (ja) |
| JP (1) | JP4326988B2 (ja) |
| KR (1) | KR100935671B1 (ja) |
| CN (1) | CN100543927C (ja) |
| TW (1) | TWI352841B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040084488A (ko) * | 2003-03-28 | 2004-10-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| US7071045B2 (en) * | 2004-05-06 | 2006-07-04 | Chunghwa Picture Tubes, Ltd. | Process of manufacturing thin film transistor |
| JP5023465B2 (ja) * | 2005-10-20 | 2012-09-12 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| KR101230305B1 (ko) | 2005-12-08 | 2013-02-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20080019398A (ko) | 2006-08-28 | 2008-03-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101570482B1 (ko) * | 2009-10-15 | 2015-11-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN105989350B (zh) * | 2015-03-05 | 2019-11-22 | 上海箩箕技术有限公司 | 像素单元、结构、结构阵列、读出电路及控制方法 |
| KR102293595B1 (ko) * | 2015-03-24 | 2021-08-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN107221503A (zh) * | 2017-06-02 | 2017-09-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 |
| CN109643657B (zh) * | 2017-06-22 | 2022-08-16 | 深圳市柔宇科技股份有限公司 | 阵列基板的制作设备及阵列基板的制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
| JP3410617B2 (ja) | 1996-11-29 | 2003-05-26 | シャープ株式会社 | 薄膜のパターニング方法 |
| US6403980B1 (en) * | 1999-11-05 | 2002-06-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display |
| JP2002141512A (ja) | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| KR20030093519A (ko) * | 2002-06-03 | 2003-12-11 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
-
2003
- 2003-03-13 KR KR1020030015773A patent/KR100935671B1/ko not_active IP Right Cessation
-
2004
- 2004-03-12 US US10/800,180 patent/US6870187B2/en not_active Expired - Fee Related
- 2004-03-15 TW TW093106835A patent/TWI352841B/zh not_active IP Right Cessation
- 2004-03-15 CN CNB2004100477110A patent/CN100543927C/zh not_active Expired - Lifetime
- 2004-03-15 JP JP2004073373A patent/JP4326988B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6870187B2 (en) | 2005-03-22 |
| TW200502632A (en) | 2005-01-16 |
| CN100543927C (zh) | 2009-09-23 |
| KR100935671B1 (ko) | 2010-01-07 |
| CN1540717A (zh) | 2004-10-27 |
| TWI352841B (en) | 2011-11-21 |
| JP2004282079A (ja) | 2004-10-07 |
| US20040180479A1 (en) | 2004-09-16 |
| KR20040080793A (ko) | 2004-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4895102B2 (ja) | 薄膜トランジスタ表示板 | |
| JP2006108612A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| US7638375B2 (en) | Method of manufacturing thin film transistor substrate | |
| US20050287692A1 (en) | Method of manufacturing thin film transistor panel | |
| KR20100088017A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4326988B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR20070006070A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050080825A (ko) | 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 | |
| JP2005150736A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2005026690A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR101480007B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100796747B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100864494B1 (ko) | 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR20050081053A (ko) | 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR100848097B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100984356B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100980009B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100920349B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100992125B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20010097208A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR101018758B1 (ko) | 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법 | |
| KR20050063079A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050043409A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20060022496A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |