KR20050043409A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 채널 영역, 드레인 영역 및 저농도 도핑 영역을 가지는 다결정 규소층, 다결정 규소층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되며 각각 소스 영역 및 드레인 영역을 노출하는 접촉구를 가지는 층간 절연막, 층간 절연막 위에 형성되며 접촉구를 통해 드레인 영역과 연결되는 화소 전극, 화소 전극과 동일한 물질로 이루어진 하부층과 금속으로 이루어진 상부층을 포함하고 소스 영역과 연결되는 데이터선을 포함한다.

Description

박막 트랜지스터 표시판 및 그의 제조 방법{Thin film transistor array panel and Manufacturing method thereof}

본 발명은 박막 트랜지스터 표시판에 관한 것으로 특히 반도체층으로 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.

박막 트랜지스터 표시판(Thin Film Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.

박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 화상 신호를 제어하는 스위칭 소자이다.

이때, 데이터선과 드레인 전극 및 화소 전극 사이에는 데이터선과 화소 전극을 절연하는 층간 절연막이 위치하며, 화소 전극은 층간 절연막에 위치하는 접촉구를 통하여 드레인 전극과 연결한다.

그러나, 이러한 구조로 이루어진 박막 트랜지스터 표시판은 데이터선 및 드레인 전극을 제1 사진 식각 공정에 의하여 형성한 다음 그 위에 드레인 전극을 드러내는 접촉구를 가지는 층간 절연막을 형성하고, 제2 사진 식각 공정에 의하여 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 형성하여야 하는 번거로운 문제점이 있다. 또한, 그로 인하여 공정 시간이 길어지게 되어 제조 수율이 떨어지게 된다.

상기한 문제점을 해결하기 위한 본 발명은 데이터선 및 화소 전극을 형성하기 위한 공정을 간소화시킬 수 있는 박막 트랜지스터 표시판 및 그의 제조 방법을 제공하는 것이다.

이러한 과제를 달성하기 위해 본 발명에서는 다음과 같은 박막 트랜지스터 표시판 및 그의 제조 방법을 마련한다.

보다 상세하게는 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 채널 영역, 드레인 영역 및 저농도 도핑 영역을 가지는 다결정 규소층, 다결정 규소층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되며 각각 소스 영역 및 드레인 영역을 노출하는 접촉구를 가지는 층간 절연막, 층간 절연막 위에 형성되며 접촉구를 통해 드레인 영역과 연결되는 화소 전극, 화소 전극과 동일한 물질로 이루어진 하부층과 금속으로 이루어진 상부층을 포함하고 소스 영역과 연결되는 데이터선을 포함하는 박막 트랜지스터 표시판을 마련한다.

또한, 상기 데이터선은 상기 소스 영역과 연결되는 소스 전극 및 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 것이 바람직하다.

다르게는 절연 기판 위에 다결정 규소층을 형성하는 단계, 다결정 규소층 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 다결정 규소층에 도전형 불순물을 고농도로 도핑하여 소스 영역, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 다결정 규소층에 저농도 도핑 영역을 형성하는 단계, 게이트선을 덮으며 제1 및 제2 접촉구를 가지는 층간 절연막을 형성하는 단계, 층간 절연막 위에 제1 도전막 및 제2 도전막을 차례로 적층하는 단계, 제2 도전막 위에 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 제1 및 제2 도전막을 식각하여 제1 접촉구를 통해 소스 영역과 연결되는 데이터선 하부층과 데이터선 하부층을 통해 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 제2 접촉구를 통해 드레인 영역과 연결되는 화소 전극과 화소 전극 위에 도전막 패턴을 형성하는 단계, 제1 감광막 패턴을 애싱하여 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 도전막 패턴을 식각하여 화소 전극을 통해 드레인 영역과 연결되는 드레인 전극을 형성하는 단계를 포함한다.

여기서 상기 제1 감광막 패턴은 불투명 영역, 반투명 영역 및 투명 영역을 가지는 광마스크를 이용하여 형성하는 것이 바람직하다.

또한, 상기 제1 감광막 패턴을 애싱하여 제2 감광막 패턴을 형성하는 단계에 있어서, 애싱 공정은 광마스크의 반투명 영역에 대응하는 영역에 위치하는 제1 감광막 패턴을 제거하는 시점까지 진행하는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.

도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 포함된 다결정 규소층(150)이 형성되어 있다.

다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분(124)은 박막 트랜지스터의 게이트 전극을 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 저농도 도핑 영역(152)이 형성되어 있다.

또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선 (121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.

게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에 층간 절연막(601)이 형성되어 있다. 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.

층간 절연막(601) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.

층간 절연막(601) 위에는 화소 전극(190b)이 형성되어 있다. 화소 전극(190b)은 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있다.

그리고 화소 전극(190b) 위에 형성되어 있으며 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 드레인 전극(175)이 형성되어 있다. 드레인 전극(175)은 화소 전극(190b)을 통해 드레인 영역(155)과 연결된다.

이상 기술한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.

도 3, 도 5, 도 8 및 도 11은 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고, 도 7은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도로서 도 6 다음 단계에서의 도면이고, 도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX' 선을 따라 잘라 도시한 단면도이고, 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX' 선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고, 도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도이고, 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도로서 도 12 다음 단계에서의 도면이다.

먼저 도 3 및 도 4에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단층(111)을 형성한다. 이때 사용되는 투명 절연 기판(110)으로는 유리, 석영 또는 사파이어 등을 사용할 수 있으며, 차단층(111)은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 증착하여 형성한다. 그리고 차단층(111) 위에 비정질 규소를 증착하여 비정질 규소막을 형성한다.

이후 비정질 규소막을 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 고상 결정화 공정을 통하여 비정질 규소를 결정화한 후 사진 식각 방법으로 패터닝하여 다결정 규소층(150)을 형성한다.

도 5 및 도 6에 도시한 바와 같이, 다결정 규소층(150) 위에 질화 규소 또는 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.

이후 게이트 절연막(140) 위에 몰리브덴 텅스텐 등의 금속 물질을 증착하여 게이트 도전층(도시하지 않음)을 형성한 다음 사진 식각 공정을 진행하여 다결정 규소층(150)과 일부분 중첩하는 게이트 전극(124)을 가지는 게이트선(121) 및 유지 전극(133)을 가지는 유지 전극선(131)을 형성한다.

그리고 게이트선(121) 및 유지 전극선(131)을 마스크로 다결정 규소층(150)에 N형 도전형 불순물을 저농도로 주입하여 저농도 도핑 영역(152)을 형성한다.

도 7에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 감광막을 형성한 후 패터닝하여 감광막 패턴(PR)을 형성한다. 여기서 감광막 패턴(PR)은 감광막 패턴의 가장자리가 게이트선(121) 측벽을 덮는 형태로 형성한다. 따라서 게이트선(121) 및 유지 전극선(131)과 인접한 다결정 규소층(150)의 소정 부분이 노출되지 않도록 한다. 노광량은 형성한 감광막의 두께에 따라 노광 시간 및 광의 세기 등으로 조정한다.

이후 감광막 패턴(PR)을 마스크로 N형 불순물을 고농도로 도핑하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 게이트 전극(123) 아래에 위치한 다결정 규소층(150)으로 불순물이 도핑되지 않으며 소스 영역(153)과 드레인 영역(155)을 분리한다. 그리고 저농도 도핑 영역(152)은 감광막 패턴(PR)에 의해 보호된 다결정 규소층(150)의 소정 부분으로, 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이 및 유지 전극선(131, 133)과 인접한 부분으로 축소된다.

또한, 다결정 규소층(150)과 유지 전극선(131)의 길이 및 폭의 차이 때문에 유지 전극선(131) 바깥에 노출되는 다결정 규소층(150A)이 생길 수 있다. 이들 영역도 도핑되어 있으며 유지 전극 영역(157)에 인접하며 드레인 영역(155)과는 분리되어 있다.

이어 도 8 및 도 9에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 기판 전면에 절연 물질을 적층하여 층간 절연막(601)을 형성한다. 이후 층간 절연막(601)에 사진 식각 방법으로 소스 영역(153)과 드레인 영역(155)을 노출하는 제1 접촉구(141) 및 제2 접촉구(142)를 형성한다.

도 10에 도시한 바와 같이, 층간 절연막(601) 위에 두층의 도전막, 즉 제1 도전막(900)과 제2 도전막(700)을 스퍼터링(sputtering) 따위로 차례로 적층한다. 제1 도전막(900)은 투명한 물질인 ITO(indium tin oxide), IZO(indium zinc oxide) 등을 증착하여 이루어지며, 제2 도전막(700)은 알루미늄 또는 알루미늄 네오디뮴(AlND)과 같은 알루미늄 함유 금속의 단일층이나 알루미늄 합금층과 크롬(Cr)이나 몰리브덴(Mo) 합금층 등으로 이루어지는 복수층의 도전 물질을 증착하여 이루어진다.

그리고, 제2 도전막(700) 위에 감광막(50)을 도포하고 그 위에 광마스크(40)를 정렬한다. 광마스크(40)는 투명한 기판(41)과 그 위의 차광층(42)으로 이루어지며, 차광층(42)의 폭이 소정 값 이상인 불투명 영역(B)과 일정 폭 이상 차광층(42)이 없는 투명 영역(A), 그리고 차광층(42)의 폭 및/또는 간격이 소정 값 이하인 슬릿형의 반투명 영역(C)을 포함한다. 이 광마스크(40)의 정렬은 불투명 영역(B)은 데이터선(171)의 가운데, 반투명 영역(C)은 데이터선(171)의 가장자리 부분 및 유지 축전기용 도전체의 형성영역에 대응되도록 한다. 이러한 광마스크(40)를 통하여 감광막(50)에 빛을 조사한 후 현상하면, 두께가 두꺼운 제1 부분(52)과 얇은 제2 부분(54)이 남는다. 도면 부호 56(빗금친 부분)은 현상 후 없어지는 부분을 의미한다.

이어 도 11 및 도 12에 도시한 바와 같이, 감광막(50)을 현상한 다음, 남은 감광막 부분(52, 54)을 식각 마스크로 제2 도전막(700)과 제1 도전막(900)을 패터닝하여 제1 도전막(900)은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되는 데이터선 하부층(190a)과 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되는 화소 전극(190b)을 형성한다. 또한 제2 도전막(700)은 데이터선 하부층(190a)을 통해 소스 영역(153)과 연결되는 소스 전극(173)을 가지는 데이터선 상부층(171)과 화소 전극(190b) 위에 도전막 패턴(750)을 형성한다.

그리고 남은 감광막 부분(52, 54)에 애싱(ashing) 공정을 실시한다. 애싱 공정은 남은 감광막 부분(52, 54) 중 두께가 얇은 제2 부분(54)이 완전히 제거되는 시점을 애싱 종결 시점으로 하여 진행한다. 도 13은 애싱 공정을 진행 후의 단면을 나타낸 것으로 두꺼운 제1 부분의 두께가 제거된 제2 부분의 두께만큼 제거되고 제1 부분의 나머지 감광막 부분(57)이 잔류되어 있는 것을 도시하고 있다.

도 1 및 도 2에 도시한 바와 같이, 제1 부분의 나머지 부분(57)의 감광막 부분을 마스크로 하여 드러난 도전막 패턴(750)을 패터닝하여 드레인 전극(175)을 형성한다. 드레인 전극(175)은 화소 전극(190b)을 통해 드레인 영역(175)과 연결한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상 기술한 바와 같이, 데이터선과 드레인 전극 및 화소 전극을 동시에 형성함으로써 화소 전극을 형성하기 위한 별도의 사진 식각 공정을 생략하여 전체 공정을 간소화할 수 있다.

또한, 데이터선 및 화소 전극을 절연하는 층간절연막을 생략할 수 있어 박막 트랜지스터 표시판의 제조 수율을 향상시킬 수 있다.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,

도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,

도 3, 도 5, 도 8 및 도 11은 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고,

도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고,

도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고,

도 7은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도로서 도 6 다음 단계에서의 도면이고,

도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX' 선을 따라 잘라 도시한 단면도이고,

도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX' 선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고,

도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도이고,

도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도로서 도 12 다음 단계에서의 도면이다.

Claims (5)

1. 절연 기판,

   상기 절연 기판 위에 형성되어 있으며 소스 영역, 채널 영역, 드레인 영역 및 저농도 도핑 영역을 가지는 다결정 규소층,

   상기 다결정 규소층 위에 형성되어 있는 게이트 절연막,

   상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선,

   상기 게이트선 위에 형성되며 각각 소스 영역 및 드레인 영역을 노출하는 접촉구를 가지는 층간 절연막,

   상기 층간 절연막 위에 형성되며 상기 접촉구를 통해 상기 드레인 영역과 연결되는 화소 전극,

   상기 화소 전극과 동일한 물질로 이루어진 하부층과 금속으로 이루어진 상부층을 포함하고 상기 소스 영역과 연결되는 데이터선

   을 포함하는 박막 트랜지스터 표시판.
2. 제1항에서,

   상기 데이터선은 상기 소스 영역과 연결되는 소스 전극 및 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 박막 트랜지스터 표시판.
3. 절연 기판 위에 다결정 규소층을 형성하는 단계,

   상기 다결정 규소층 위에 게이트 절연막을 형성하는 단계,

   상기 게이트 절연막 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,

   상기 다결정 규소층에 도전형 불순물을 고농도로 도핑하여 소스 영역, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계,

   상기 다결정 규소층에 저농도 도핑 영역을 형성하는 단계,

   상기 게이트선을 덮으며 제1 및 제2 접촉구를 가지는 층간 절연막을 형성하는 단계,

   상기 층간 절연막 위에 제1 도전막 및 제2 도전막을 차례로 적층하는 단계,

   상기 제2 도전막 위에 제1 감광막 패턴을 형성하는 단계,

   상기 제1 감광막 패턴을 마스크로 상기 제1 및 제2 도전막을 식각하여 상기 제1 접촉구를 통해 상기 소스 영역과 연결되는 데이터선 하부층과 상기 데이터선 하부층을 통해 상기 소스 영역과 연결되는 소스 전극을 가지는 데이터선 상부층 및 상기 제2 접촉구를 통해 상기 드레인 영역과 연결되는 화소 전극과 상기 화소 전극 위에 도전막 패턴을 형성하는 단계,

   상기 제1 감광막 패턴을 애싱하여 제2 감광막 패턴을 형성하는 단계,

   상기 제2 감광막 패턴을 마스크로 상기 도전막 패턴을 식각하여 상기 화소 전극을 통해 상기 드레인 영역과 연결되는 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
4. 제3항에서,

   상기 제1 감광막 패턴은 불투명 영역, 반투명 영역 및 투명 영역을 가지는 광마스크를 이용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
5. 제4항에서,

   상기 제1 감광막 패턴을 애싱하여 제2 감광막 패턴을 형성하는 단계에 있어서, 애싱 공정은 광마스크의 반투명 영역에 대응하는 영역에 위치하는 제1 감광막 패턴을 제거하는 시점까지 진행하는 박막 트랜지스터 표시판의 제조 방법.