CN1794068A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN1794068A
CN1794068A CNA2005100814759A CN200510081475A CN1794068A CN 1794068 A CN1794068 A CN 1794068A CN A2005100814759 A CNA2005100814759 A CN A2005100814759A CN 200510081475 A CN200510081475 A CN 200510081475A CN 1794068 A CN1794068 A CN 1794068A
Authority
CN
China
Prior art keywords
region
electrode
display device
drain
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100814759A
Other languages
English (en)
Other versions
CN100504554C (zh
Inventor
朴容仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1794068A publication Critical patent/CN1794068A/zh
Application granted granted Critical
Publication of CN100504554C publication Critical patent/CN100504554C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

液晶显示器件及其制造方法。显示器件包括：具有显示区域和驱动器区域的基板；相互交叉以在显示区域中限定像素区域的选通线和数据线，所述像素区域具有像素电极；位于选通线和数据线之间的绝缘层；位于显示区域中的第一薄膜晶体管；以及位于所述驱动器区域中的具有第一极性的第二薄膜晶体管和具有第二极性的第三薄膜晶体管，其中，第一到第三薄膜晶体管的像素电极、选通线和栅极具有双层结构，在该双层结构中在透明导电层上形成有金属层，并且通过传递孔暴露像素电极的透明导电层，所述传递孔在像素区域中穿过绝缘层和金属层。

Description

液晶显示器件及其制造方法
技术领域
本发明涉及多晶硅显示器件，更具体地涉及一种多晶硅液晶显示器的薄膜晶体管基板及其简化制造方法。
背景技术
通常，液晶显示(LCD)器件通过根据视频信号控制透光率来显示图像，该液晶显示器件在液晶显示板中包括呈矩阵结构的多个液晶单元。在各个液晶单元中，薄膜晶体管(TFT)作为开关器件用于独立地提供视频信号。这种TFT的有源层通常以非晶硅或多晶硅(poly-silicon)来形成。因为多晶硅的载流子迁移率大约比非晶硅的载流子迁移率快百倍，所以，可以利用多晶硅技术将高速驱动电路一体地形成在LCD板上。
图1是一个示意图，示出了根据现有技术的集成有驱动电路的多晶硅液晶显示板的TFT基板。
参考图1，TFT基板包括：显示区域7，在由选通线2和数据线4的交叉所限定的各个像素区域中设有TFT 30和像素电极22；用于驱动数据线4的数据驱动器5；以及用于驱动选通线2的选通驱动器3。
TFT 30响应于来自扫描线2的扫描信号将来自数据线4的视频信号充到像素电极22中。充有视频信号的像素电极22相对于滤色器基板的公共电极产生电势差，该滤色器基板面对TFT基板，在它们之间具有液晶。由于液晶的介电各向异性，该电势差使液晶分子旋转。透光率根据液晶分子的旋转量而变化，从而实现灰度级。
选通驱动器3顺序地驱动选通线2，并且当其中一条选通线2被驱动时，数据驱动器5将视频信号施加到数据线4。
图2是一个像素区域的放大平面图，该像素区域包括在图1所示TFT基板的显示区域7中；图3是沿着图2中的I-I′线所截取的TFT基板的像素区域的剖视图。
参考图2和图3，TFT基板包括与选通线2和数据线4相连接的薄膜晶体管(TFT)30，以及与TFT 30相连接的像素电极22。虽然NMOS-TFT或PMOS-TFT都可用于TFT 30，但现在仅描述使用NMOS-TFT的TFT 30。
TFT 30具有与选通线2相连接的栅极6、与数据线4相连接的源极，以及经由穿过保护模18的像素接触孔20与像素电极22相连接的漏极10。栅极6与设置在缓冲膜12上的有源层14的沟道区14C交叠，其间具有栅极绝缘膜16。以这样的方式来形成源极和漏极10，即利用其间的夹层绝缘膜26使它们与栅极6绝缘。此外，源极和漏极10分别经由源极接触孔24S和漏极接触孔24D与掺杂有n+型杂质的有源层14的源区14S和漏区14D相连接，所述源极接触孔24S和漏极接触孔24D穿过夹层绝缘膜26和栅极绝缘膜16。
根据现有技术，形成TFT基板的显示区域7需要六道掩模工艺，现在将对其进行详细描述。
在下基板1上形成缓冲膜12，而后，通过第一掩模工艺在缓冲膜12上形成有源层14。通过在缓冲膜12上淀积非晶硅层，接着使用激光将其结晶为多晶硅层，此后利用光刻法对其构图并使用第一掩模对其进行刻蚀，来形成有源层14。
在设有有源层14的缓冲膜12上形成栅极绝缘膜16，而后，通过第二掩模工艺在其上形成选通线2和栅极6。此外，使用栅极6作为掩模将n+型杂质掺杂到有源层14的非交叠区域中，从而形成有源层14的源区14S和漏区14D。
在设有选通线2和栅极6的栅极绝缘膜16上形成夹层绝缘膜26，而后通过第三掩模工艺来形成穿过夹层绝缘膜26和栅极绝缘膜16的源极接触孔24S和漏极接触孔24D。
通过第四掩模工艺在夹层绝缘膜26上形成包括源极和漏极10的数据线4。
在设有数据线4和漏极10的夹层绝缘膜26上形成保护膜18，而后通过第五掩模工艺来形成穿过保护模18的像素接触孔20，以露出漏极10。
通过第六掩模工艺在保护膜18上形成透明像素电极22，其经由像素接触孔20与漏极10相连接。
如上所述，通过根据现有技术的六道掩模工艺来形成TFT基板的显示区域7。因为每道掩模工艺都包括诸如淀积、清洁、光刻、刻蚀、光刻胶剥离及检查等的多道子工艺，所以制造工艺复杂且制造成本高。此外，当利用CMOS-TFT技术将选通驱动器3和数据驱动器5与显示区域7一体形成时，通常需要九道掩模工艺，从而使其制造工艺更加复杂。
发明内容
因此，本发明旨在提供一种多晶硅显示器件的薄膜晶体管基板及制造该薄膜晶体管基板的方法，其基本上克服了由于现有技术的限制和缺点所引起的一个或多个问题。
本发明的优点是提供一种多晶硅显示器件的薄膜晶体管基板及其简化制造方法。
本发明的其它优点和特征将在下面的说明中部分地阐述，并且其对于本领域的普通技术人员来说部分地基于下面的分析将变得显而易见，或者可以通过实践本发明来获知。通过文字说明及其权利要求以及附图中具体指出的结构，可以实现并获得本发明的这些和其它优点。
为了实现这些和其它优点并根据本发明的目的，如所具体实现和广泛描述的，根据本发明的显示器件包括：具有显示区域和驱动器区域的基板；相互交叉以在显示区域中限定像素区域的选通线和数据线，所述像素区域具有像素电极；位于选通线和数据线之间的绝缘层；位于显示区域中的第一薄膜晶体管，所述第一薄膜晶体管与选通线、数据线及像素电极相连接；以及位于所述驱动器区域中的具有第一极性的第二薄膜晶体管和具有第二极性的第三薄膜晶体管，所述第一极性不同于所述第二极性，其中，第一到第三薄膜晶体管的像素电极、选通线和栅极具有双层结构，在该双层结构中在透明导电层上形成有金属层，并且通过传递孔(transmission hole)暴露像素电极的透明导电层，所述传递孔在像素区域中穿过绝缘层和金属层。
在本发明的另一方面中，一种制造显示器件的方法包括以下步骤：在基板上形成第一到第三有源层；在有源层上形成第一绝缘膜；在第一绝缘膜上形成第一导电图案，该第一导电图案包括第一、第二和第三栅极、与第一栅极相连接的选通线以及像素电极，其中第一导电图案具有在透明导电层上形成金属层的双层结构；在第一和第二有源层上形成掺杂有第一杂质的源区和漏区；在第三有源层上形成掺杂有第二杂质的源区和漏区；在第一导电图案上形成第二绝缘膜；形成用于暴露第一、第二和第三有源层的源区和漏区的源极接触孔和漏极接触孔，并且形成用于暴露像素电极的透明导电层的传递孔；以及形成第二导电图案，其包括数据线和与第一、第二和第三有源层的源区和漏区相连接的第一、第二和第三源极和漏极，其中所述第一漏极与像素电极的透明导电层相连接。
应当理解，本发明上面的概括性描述和下面的详细描述仅是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步理解。
附图说明
附图例示了本发明的实施例，并且与说明一起用于解释本发明的原理，这些附图被包括进来以提供对本发明的进一步理解，并且被并入且构成该说明书的一部分。
在附图中：
图1是一个示意图，示出了根据现有技术的集成有驱动电路的多晶硅液晶显示板的TFT基板；
图2是一个像素区域的放大平面图，该像素区域包括在图1所示TFT基板的显示区域7中；
图3是沿着图2中的I-I′线所截取的TFT基板的像素区域的剖视图；
图4是一个平面图，示出了根据本发明实施例的多晶硅显示器件的薄膜晶体管基板的一部分；
图5是沿着图4中的III-III′、IV-IV′、V-V′线所截取的薄膜晶体管基板的剖视图；以及
图6A到图6G是剖视图，示出了根据本发明实施例的多晶硅显示器件的薄膜晶体管基板的制造方法。
具体实施方式
现在将参考附图中示出的示例详细地描述本发明的实施例。
图4是一个平面图，示出了根据本发明实施例的多晶硅显示器件的薄膜晶体管基板的一部分；图5是沿着图4中的III-III′、IV-IV′、V-V′线所截取的薄膜晶体管基板的剖视图。
参考图4和图5，薄膜晶体管(TFT)基板包括显示区域196、用于驱动显示区域196的数据线104的数据驱动器192，以及用于驱动显示区域196的选通线102的选通驱动器194。
显示区域196包括与选通线102和数据线104相连接的第一TFT 130、与TFT 130相连接的像素电极122，以及存储电容器160。尽管第一TFT 130可以是NMOS-TFT或PMOS-TFT，但现在仅描述使用NMOS-TFT的第一TFT130。
数据线104与选通线102及存储线152相交叉，其间具有夹层绝缘膜118，从而限定具有像素电极122的像素区域。
第一NMOS-TFT130响应于来自选通线102的选通信号将数据线104上的视频信号施加到像素电极122。为此，第一NMOS-TFT 130包括与选通线102相连接的第一栅极106、与数据线104相连接的第一源极、与像素电极122相连接的第一漏极110，以及第一有源层114，该第一有源层114用于限定第一源极和第一漏极110之间的沟道。
选通线102和第一栅极106连同存储线152具有双层结构，其中在透明导电层101上形成有金属层103。
第一有源层114形成在下基板100上，其间具有缓冲膜112。第一有源层114具有沟道区114C以及掺杂有n+型杂质的源区114S和漏区114D，沟道区114C与栅极106交叠，其间具有栅极绝缘膜116。第一有源层114的源区114S和漏区114D分别经由第一源极接触孔124S和第一漏极接触孔124D与第一源极和第一漏极110相连接，所述第一源极接触孔124S和第一漏极接触孔124D穿过夹层绝缘膜118和栅极绝缘膜116。第一有源层114还可以包括轻掺杂漏区(LDD)(未示出)，该轻掺杂漏区在沟道区114C与源区114S及漏区114D之间掺杂有n-型杂质，以减小第一NMOS-TFT 130的截止电流。
像素电极122包括设置在像素区域中的栅极绝缘膜116上的透明导电层101、以及沿着透明导电层101周缘的位于透明导电层101上的金属层103。换句话说，像素电极122的透明导电层101通过传递孔120露出，该传递孔120穿过夹层绝缘膜118和金属层103。另选地，像素电极可以仅包括透明导电层101，而不包括金属层103。像素电极122与存储线152相交叉，并且与沿着传递孔120的侧面延伸的第一漏极110相连接。更具体地，第一漏极110与通过传递孔120露出的像素电极122的透明导电层101和金属层103相连接。
TFT 130将视频信号充到像素电极122中，以相对于滤色器基板(未示出)的公共电极产生电势差。由于液晶的介电各向异性，该电势差使设置在TFT基板和滤色器基板之间的液晶发生旋转，从而控制从光源(未示出)经由像素电极122向滤色器基板输入的透射光量。
存储电容器160包括并联连接在存储线152和TFT 130之间的第一存储电容器Cst1和第二存储电容器Cst2。第一存储电容器Cst1被设置为使存储线152与从有源层114延伸的下存储电极150交叠，并在其间设有栅极绝缘膜116。第二存储电容器Cst2被设置为使漏极110与存储线152相交叉，并在其间设有夹层绝缘膜118。因为存储电容器160包括并联连接的第一存储电容器Cst1和第二存储电容器Cst2，所以其具有高电容值。存储电容器160在预定时间段内稳定地保持充入像素电极122中的视频信号。
选通驱动器194和数据驱动器192具有包括第二NMOS-TFT 180和PMOS-TFT 190的CMOS结构。
第二NMOS-TFT 180包括：设置在缓冲膜112上的第二有源层144；第二栅极136，与第二有源层144的沟道区交叠，其间具有栅极绝缘膜116；以及第二源极138和第二漏极140，分别经由第二源极接触孔154S和第二漏极接触孔154D与第二有源层144的源区和漏区相连接。第二有源层还包括沟道区及轻掺杂漏区(LDD)(未示出)，该轻掺杂漏区在沟道区114C与源区及漏区之间掺杂有n-型杂质，以减小截止电流。第二NMOS-TFT 180具有与显示区域196中的第一NMOS-TFT 130相同的结构。
PMOS-TFT 190包括：设置在缓冲膜112上的第三有源层174；与第三有源层174的沟道区174C交叠的第三栅极166，其间具有栅极绝缘膜116；以及第三源极168和第三漏极170，分别经由第三源极接触孔184S和第三漏极接触孔184D与第三有源层174的源区174S和漏区174D相连接。第三有源层174的源区174S和漏区174D掺杂有p型杂质。
如上所述，在根据本发明实施例的多晶硅显示器件的TFT基板中，在栅极绝缘膜116上形成有像素电极122，以及选通线102、第一到第三栅极106、136和166以及存储线152等的双层结构，从而简化了制造工艺。结果，包括数据线104的源极/漏极金属图案具有暴露结构，该源极/漏极金属图案具有第一源极、第二和第三源极138和168，以及第一到第三漏极110、140和170。然而，根据本发明的原理，可以通过配向膜、或者通过对由密封剂所密封区域内的源极/漏极图案进行定位的液晶来保护源极/漏极图案。
图6A到图6G是剖视图，示出了根据本发明实施例的多晶硅显示器件的TFT基板的制造方法。图中，没有示出包括在选通驱动器194和数据驱动器192中的第二NMOS-TFT 180，因为该第二NMOS-TFT 180具有与显示区域196的第一NMOS-TFT 130相同的结构，而对此参考图4进行了描述。
参考图6A，在下基板100上形成缓冲膜112，而后在显示区域中，在缓冲膜112上形成第一有源层114和下存储电极150，并且通过第一掩模工艺在驱动器区域中形成第二有源层144和第三有源层174。
为了形成缓冲膜112，在下基板100上完全淀积诸如SiO2等的无机绝缘膜。接下来，通过低压化学气相淀积(LPCVD)技术或等离子体增强型化学气相淀积(PECVD)技术等在缓冲膜112上形成非晶硅薄膜，而后使其结晶以形成多晶硅薄膜。在非晶硅薄膜结晶之前可以进行脱氢工艺，以减少在非晶硅薄膜中存在的氢原子。可以使用诸如顺序侧向凝固(SLS)的激光退火(ELA)技术对非晶硅薄膜进行结晶，其中晶粒沿水平方向生长以增大晶粒的尺寸。使用第一掩模通过光刻法和刻蚀工艺对多晶硅薄膜进行构图，以形成显示区域中的第一有源层114和下存储电极150、以及驱动区域中的第二有源层144和第三有源层174。
参考图6B，通过第二掩模工艺将n+型杂质掺杂到下存储电极150中，以使其具有导电性。
更具体地，通过使用第二掩模的光刻工艺来形成暴露下存储电极150的光刻胶图案，并将n+型杂质掺杂到下存储电极150中，从而使得下存储电极150可以具有导电性。然后，通过剥离工艺来去除光刻胶图案。
参考图6C，在具有第一到第三有源层114、144和174以及下存储电极150的缓冲膜112上形成栅极绝缘膜116，并且通过第三掩模工艺在栅极绝缘膜116上形成像素电极122，以及选通线102、第一到第三栅极106、136和166以及存储线152的双层结构。
通过在设有第一到第三有源层114、144和174以及下存储电极150的缓冲膜112上完全淀积诸如SiO2等的无机绝缘膜来形成栅极绝缘膜116。然后，通过溅射等在栅极绝缘膜116上顺序地形成透明导电层101和金属层103。透明导电层101由铟锡氧化物(IT0)、锡氧化物(TO)或铟锌氧化物(IZO)等来形成，而栅金属层103至少具有由诸如Mo、Cu、AlNd、Al、Ti、Cr、Mo合金、Cu合金或Al合金等的金属材料形成的单层。接下来，使用第三掩模通过光刻法和蚀刻工艺对金属层103和透明导电层101进行构图，以形成像素电极122，以及选通线102、第一到第三栅极106、136和166以及存储线152的双层结构。
参考图6D，通过第四掩模工艺来限定第一和第二有源层114和144的源区114S和漏区114D、以及LDD区。
更具体地，将n-杂质掺杂到第一有源层114和第二有源层144的暴露部分中，以使用第一栅极106和第二栅极136作为掩模来限定LDD区。随后，通过使用第四掩模的光刻工艺来形成暴露第一有源层114和第二有源层144的源区114S和漏区114D的光刻胶图案，并且将n+型杂质掺杂到源区114S和漏区114D中。第一有源层114和第二有源层144的源区114S和漏区114D位于与栅极106和136交叠的沟道区114C与仅掺杂有n-杂质的LDD区之间。然后，通过剥离工艺来去除光刻胶图案。
参考图6E，通过第五掩模工艺将p+型杂质掺杂到第三有源层174中以形成第三有源层174的源区174S和漏区174D。
更具体地，通过使用第五掩模的光刻工艺来设置暴露第三有源层174的源区174S和漏区174D的光刻胶图案。将p+型杂质掺杂到暴露的第三有源层174的每一侧区域中，从而形成第三有源层174的源区174S和漏区174D。第三有源层174的源区174S和漏区174D彼此相对，其间具有与第三栅极166交叠的沟道区174C。然后，通过剥离工艺来去除光刻胶图案。
参考图6F，通过第六掩模工艺在栅极绝缘膜116上形成具有源极和漏极接触孔124S、124D、154S、154D、184S和184D和传递孔120的夹层绝缘膜118，该栅极绝缘膜116设有选通线102、栅极106、136和166、存储线152以及像素电极122。
通过将诸如SiOx或SiNx等的无机绝缘材料完全淀积到栅极绝缘膜116上来提供夹层绝缘膜118，该栅极绝缘膜116设有选通线102、栅极106、136和166、存储线152以及像素电极122。
然后，通过使用第六掩模的光刻和刻蚀工艺来形成穿过夹层绝缘膜118和栅极绝缘膜116的第一到第三源极接触孔124S、154S和184S及第一到第三漏极接触孔124D、154D和184D，以及穿过夹层绝缘膜118的传递孔120。第一到第三源极接触孔124S、154S和184S分别暴露第一到第三有源层114、144和174的源区114S、144S和174S。第一到第三漏极接触孔124D、154D和184D暴露第一到第三有源层114、144和174的漏区114D、144D和174D。传递孔120暴露作为像素电极122的上层的栅极金属层103。
随后，对通过传递孔120暴露的像素电极122的栅极金属层103进行刻蚀，以暴露透明导电层101。与夹层绝缘膜118交叠的栅极金属层103保持在透明导电层101的周缘处。
参考图6G，通过第七掩模工艺在夹层绝缘膜118上形成包括数据线104的源极/漏极金属图案，该源极/漏极金属图案具有第一源极、第二和第三源极138和168，以及第一到第三漏极110、140和170。
通过在夹层绝缘膜118上淀积源极/漏极金属层，然后通过使用第七掩模的光刻和刻蚀工艺对源极/漏极金属层进行构图，来形成源极/漏极金属图案。数据线104和第一漏极110经由第一源极和漏极接触孔124S和124D与第一有源层114的源区114S和漏区114D相连接。此外，第一漏极110按与存储线152相交叠的方式经由传递孔120与像素电极122相连接。第二源极和漏极138和140分别经由第二源极和漏极接触孔154S和154D与第二有源层144的源区和漏区相连接。第三源极和漏极168和170分别经由第三源极和漏极接触孔184S和184D与第三有源层174的源区和漏区174S和174D相连接。
如上所述，根据本发明实施例的多晶硅显示器件的TFT基板的制造方法被简化为七道掩模工艺。根据本发明实施例的TFT基板不包括保护层，因此源极/漏极金属图案得以暴露。然而，当所有的源极/漏极金属图案都位于由密封剂密封的区域内时，它们可以得到其上形成的配向膜以及密封区域中的液晶的充分保护。
如上所述，通过七道掩模工艺来制造根据本发明的集成有驱动电路的多晶硅显示器件的TFT基板，从而减少了制造成本，提高了生产率。
对于本领域的普通技术人员显而易见的是，可以对本发明作出各种修改和变型。所以，本发明旨在覆盖落入所附权利要求及其等同物的范围内的对本发明的修改和变型。

Claims (25)

1.一种显示器件，包括：
具有显示区域和驱动器区域的基板；
相互交叉以在显示区域中限定像素区域的选通线和数据线，所述像素区域具有像素电极；
位于选通线和数据线之间的绝缘层；
位于显示区域中的第一薄膜晶体管，所述第一薄膜晶体管与选通线、数据线及像素电极相连接；以及
位于所述驱动器区域中的具有第一极性的第二薄膜晶体管和具有第二极性的第三薄膜晶体管，所述第一极性不同于所述第二极性，
其中，第一到第三薄膜晶体管的像素电极、选通线和栅极具有双层结构，在该双层结构中在透明导电层上形成有金属层，并且通过传递孔暴露像素电极的透明导电层，所述传递孔在像素区域中穿过绝缘层和金属层。
2.根据权利要求1所述的显示器件，其中所述第一薄膜晶体管具有第一极性。
3.根据权利要求1所述的显示器件，还包括：
具有双层结构的存储线；
与所述第一薄膜晶体管的第一有源层相连接的下存储电极；以及
存储电容器，通过将所述下存储电极和存储线相交叠来形成，在所述下存储电极和存储线之间具有绝缘层。
4.根据权利要求3所述的显示器件，其中所述存储线与数据线相交叉。
5.根据权利要求3所述的显示器件，还包括：
第二存储电容器，通过将所述第一薄膜晶体管的第一漏极与所述存储线相交叠来形成，在所述第一薄膜晶体管的第一漏极与所述存储线之间具有绝缘层。
6.根据权利要求3所述的显示器件，其中所述下存储电极延伸自第一有源层并且具有杂质。
7.根据权利要求1所述的显示器件，其中所述第一薄膜晶体管的第一漏极与所述像素电极的透明导电层相连接。
8.根据权利要求1所述的显示器件，其中所述第一薄膜晶体管的第一漏极与所述像素电极的金属层相接触。
9.根据权利要求1所述的显示器件，其中所述金属层包围所述传递孔的周缘。
10.根据权利要求1所述的显示器件，其中所述第一和第二薄膜晶体管的有源层具有沟道区、源区和漏区、以及轻掺杂漏区。
11.根据权利要求10所述的显示器件，其中所述源区和漏区掺杂有n+型杂质。
12.根据权利要求10所述的显示器件，其中所述轻掺杂漏区形成在所述源区和漏区之间，并且掺杂有n-型杂质。
13.根据权利要求1所述的显示器件，其中所述显示器件是液晶显示器件，并且还包括所述基板上的液晶层。
14.一种制造显示器件的方法，包括以下步骤：
在基板上形成第一到第三有源层；
在有源层上形成第一绝缘膜；
在第一绝缘膜上形成第一导电图案，该第一导电图案包括第一、第二和第三栅极、与第一栅极相连接的选通线以及像素电极，其中第一导电图案具有在透明导电层上形成金属层的双层结构；
在第一和第二有源层上形成掺杂有第一杂质的源区和漏区；
在第三有源层上形成掺杂有第二杂质的源区和漏区；
在第一导电图案上形成第二绝缘膜；
形成用于暴露第一、第二和第三有源层的源区和漏区的源极接触孔和漏极接触孔，并且形成用于暴露像素电极的透明导电层的传递孔；以及
形成第二导电图案，其包括数据线和与第一、第二和第三有源层的源区和漏区相连接的第一、第二和第三源极和漏极，其中所述第一漏极与像素电极的透明导电层相连接。
15.根据权利要求14所述的方法，还包括以下步骤：
形成从所述第一有源层延伸的下存储电极；
通过对所述第一导电层进行构图来形成存储线；以及
通过交叠下存储电极与存储线来形成存储电容器。
16.根据权利要求15所述的方法，其中所述存储线与选通线平行。
17.根据权利要求15所述的方法，还包括以下步骤：通过交叠所述存储线与所述第一漏极来形成第二存储电容器。
18.根据权利要求15所述的方法，还包括以下步骤：将杂质掺杂到下存储电极中。
19.根据权利要求15所述的方法，还包括以下步骤：在在第一和第二有源层上，在与第一和第二栅极交叠的沟道区与源区和漏区之间形成轻掺杂漏区。
20.根据权利要求19所述的方法，其中通过使用第一和第二栅极作为掩模将n-型杂质掺杂到第一和第二有源层的每一侧中来形成所述轻掺杂漏区。
21.根据权利要求14所述的方法，其中形成传递孔的步骤包括以下步骤：
对第一绝缘膜进行构图以形成传递孔；以及
通过透过所述传递孔刻蚀像素电极的金属层，来暴露所述像素电极的透明导电层。
22.根据权利要求21所述的方法，其中所述传递孔穿过所述第一绝缘膜和金属层，以使所述金属层包围传递孔的周缘。
23.根据权利要求14所述的方法，还包括以下步骤：在所述基板与第一、第二和第三有源层之间形成缓冲膜。
24.根据权利要求14所述的方法，其中所述显示器件是液晶显示器件，并且还包括所述基板上的液晶层。
25.根据权利要求14所述的方法，其中所述第一漏极与所述像素电极的金属层相接触。
CNB2005100814759A 2004-12-24 2005-06-29 液晶显示器件及其制造方法 Active CN100504554C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040112575 2004-12-24
KR1020040112575A KR101086487B1 (ko) 2004-12-24 2004-12-24 폴리 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1794068A true CN1794068A (zh) 2006-06-28
CN100504554C CN100504554C (zh) 2009-06-24

Family

ID=36610353

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100814759A Active CN100504554C (zh) 2004-12-24 2005-06-29 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (2) US7632722B2 (zh)
JP (1) JP4403115B2 (zh)
KR (1) KR101086487B1 (zh)
CN (1) CN100504554C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426490C (zh) * 2006-07-25 2008-10-15 友达光电股份有限公司 有源元件基板的形成方法
CN100432811C (zh) * 2006-11-29 2008-11-12 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及其制造方法
CN102244037A (zh) * 2011-05-05 2011-11-16 友达光电股份有限公司 画素结构及其制作方法
CN102317995A (zh) * 2009-03-18 2012-01-11 夏普株式会社 有源矩阵基板和显示装置
CN102522410A (zh) * 2011-12-22 2012-06-27 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102646713A (zh) * 2011-05-13 2012-08-22 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器的像素结构及其制造方法
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
US8929332B2 (en) 2008-08-22 2015-01-06 Qualcomm Incorporated System and method for handoff from a macro access network to a femto access point
WO2017036110A1 (zh) * 2015-09-01 2017-03-09 京东方科技集团股份有限公司 阵列基板、其制作方法及显示装置
CN107390440A (zh) * 2017-07-18 2017-11-24 昆山龙腾光电有限公司 显示装置
CN109326611A (zh) * 2018-09-30 2019-02-12 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073403B1 (ko) * 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101242032B1 (ko) * 2006-06-30 2013-03-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
WO2008136270A1 (ja) * 2007-04-26 2008-11-13 Nec Corporation 表示素子及び電界効果型トランジスタ
TW200915572A (en) * 2007-09-27 2009-04-01 Au Optronics Corp Array substrate for liquid crystal display and method for fabricating thereof
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
KR101687227B1 (ko) * 2010-04-21 2016-12-16 엘지디스플레이 주식회사 씨오지 타입 어레이 기판
KR20140054465A (ko) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
KR101822120B1 (ko) 2010-09-28 2018-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
KR101808533B1 (ko) * 2011-08-02 2017-12-13 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그의 제조방법
CN103296030B (zh) * 2012-07-25 2015-12-09 上海天马微电子有限公司 Tft-lcd阵列基板
CN103489786B (zh) * 2013-09-18 2015-11-25 京东方科技集团股份有限公司 一种阵列基板的制作方法
CN104022128B (zh) * 2014-05-30 2017-02-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250217A (ja) * 1993-02-24 1994-09-09 Sanyo Electric Co Ltd 半導体装置の製造方法
KR970003717B1 (ko) 1993-07-16 1997-03-21 엘지반도체 주식회사 반도체 장치의 금속배선 형성방법
KR100297706B1 (ko) 1993-07-30 2001-10-24 윤종용 다결정실리콘박막트랜지스터
KR970008589B1 (ko) 1994-01-11 1997-05-27 주식회사 유공 글리콜에테르의 제조방법
KR970011966B1 (ko) 1994-10-12 1997-08-08 엘지전자 주식회사 브이씨알의 위상오차 검출에 의한 오토트랙킹 방법
KR100204071B1 (ko) * 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
KR0175408B1 (ko) 1995-10-17 1999-02-18 김광호 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR0161461B1 (ko) 1995-11-22 1999-01-15 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법
KR0177785B1 (ko) 1996-02-03 1999-03-20 김광호 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
KR100192593B1 (ko) 1996-02-21 1999-07-01 윤종용 폴리 실리콘 박막 트랜지스터의 제조방법
KR0184509B1 (ko) 1996-05-22 1999-04-15 김광호 박막 트랜지스터 및 그 제조 방법
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
CN1267781C (zh) 1998-03-19 2006-08-02 精工爱普生株式会社 采用开关元件的衬底、液晶和投影型显示装置及电子仪器
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
KR100330165B1 (ko) * 1998-11-12 2002-10-25 삼성전자 주식회사 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100538295B1 (ko) 1998-10-13 2006-03-07 삼성전자주식회사 폴리 실리콘 액정표시장치 구동장치
KR100541274B1 (ko) 1998-10-23 2006-03-09 삼성전자주식회사 박막트랜지스터
KR100500631B1 (ko) 1998-10-23 2005-11-25 삼성전자주식회사 박막트랜지스터의 제조방법_
KR100571037B1 (ko) 1998-11-06 2006-08-30 삼성전자주식회사 박막트랜지스터 소자 제조 방법
JP4583529B2 (ja) * 1998-11-09 2010-11-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100278606B1 (ko) 1998-12-22 2001-03-02 윤종용 박막트랜지스터
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
KR100355713B1 (ko) 1999-05-28 2002-10-12 삼성전자 주식회사 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR100697262B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
JP5020428B2 (ja) 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
KR100697263B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100307456B1 (ko) 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307457B1 (ko) 1999-12-09 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307459B1 (ko) 1999-12-14 2001-10-17 김순택 박막트랜지스터 제조방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100693246B1 (ko) 2000-06-09 2007-03-13 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR20020009188A (ko) 2000-07-25 2002-02-01 윤종용 반도체 제조에서의 식각 방법
KR100414225B1 (ko) 2000-09-19 2004-01-07 삼성전자주식회사 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치
KR100590264B1 (ko) 2001-03-02 2006-06-15 삼성에스디아이 주식회사 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100437473B1 (ko) 2001-03-02 2004-06-23 삼성에스디아이 주식회사 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100582724B1 (ko) 2001-03-22 2006-05-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
KR100686331B1 (ko) 2001-04-04 2007-02-22 삼성에스디아이 주식회사 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법
KR100600845B1 (ko) 2001-04-12 2006-07-14 삼성에스디아이 주식회사 평판 표시장치 제조 방법
KR100437475B1 (ko) 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
KR100806891B1 (ko) * 2001-07-10 2008-02-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100774561B1 (ko) 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스
KR100542982B1 (ko) 2001-10-09 2006-01-20 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
CN1229681C (zh) * 2002-09-11 2005-11-30 统宝光电股份有限公司 液晶显示器及周边电路结构及其制造方法
CN1259731C (zh) * 2003-02-26 2006-06-14 友达光电股份有限公司 低温多晶硅薄膜晶体管的制作方法
JP4522660B2 (ja) 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR20090073419A (ko) * 2007-12-31 2009-07-03 주식회사 동부하이텍 Ｍｏｓ 트랜지스터 제조 방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426490C (zh) * 2006-07-25 2008-10-15 友达光电股份有限公司 有源元件基板的形成方法
CN100432811C (zh) * 2006-11-29 2008-11-12 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及其制造方法
US8929332B2 (en) 2008-08-22 2015-01-06 Qualcomm Incorporated System and method for handoff from a macro access network to a femto access point
CN102317995A (zh) * 2009-03-18 2012-01-11 夏普株式会社 有源矩阵基板和显示装置
CN102317995B (zh) * 2009-03-18 2015-05-20 联合创新技术有限公司 有源矩阵基板和显示装置
CN102244037A (zh) * 2011-05-05 2011-11-16 友达光电股份有限公司 画素结构及其制作方法
CN102244037B (zh) * 2011-05-05 2013-09-25 友达光电股份有限公司 画素结构及其制作方法
CN102646713A (zh) * 2011-05-13 2012-08-22 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器的像素结构及其制造方法
CN102646713B (zh) * 2011-05-13 2014-11-12 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器的像素结构及其制造方法
CN102522410A (zh) * 2011-12-22 2012-06-27 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102522410B (zh) * 2011-12-22 2016-03-02 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103268047B (zh) * 2012-12-31 2015-12-09 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
WO2017036110A1 (zh) * 2015-09-01 2017-03-09 京东方科技集团股份有限公司 阵列基板、其制作方法及显示装置
US10002887B2 (en) 2015-09-01 2018-06-19 Boe Technology Group Co., Ltd. Array substrate, method for producing the same, and display apparatus
CN107390440A (zh) * 2017-07-18 2017-11-24 昆山龙腾光电有限公司 显示装置
CN107390440B (zh) * 2017-07-18 2020-12-01 昆山龙腾光电股份有限公司 显示装置
CN109326611A (zh) * 2018-09-30 2019-02-12 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
JP4403115B2 (ja) 2010-01-20
CN100504554C (zh) 2009-06-24
KR101086487B1 (ko) 2011-11-25
JP2006184853A (ja) 2006-07-13
US7632722B2 (en) 2009-12-15
KR20060073370A (ko) 2006-06-28
US7999267B2 (en) 2011-08-16
US20060138416A1 (en) 2006-06-29
US20100051953A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
CN1794068A (zh) 液晶显示器件及其制造方法
CN100335957C (zh) 共平面开关模式液晶显示装置及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN100419561C (zh) 多晶硅薄膜晶体管液晶显示面板及其制造方法
CN1797153A (zh) 液晶显示器件及其制造方法
CN1284036C (zh) 液晶显示装置的阵列基板及其制造方法
CN1707343A (zh) 液晶显示装置及其制造方法
CN1773354A (zh) 一种液晶显示器件及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1379482A (zh) 半导体装置及有源矩阵型显示装置
CN1614487A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1388405A (zh) 用喷墨系统形成液晶层的方法
CN1991556A (zh) 用于面内切换型液晶显示器件的阵列基板及其制造方法
CN1516533A (zh) 双板型有机电致发光装置及其制造方法
CN1892386A (zh) 能够减小漏电流的液晶显示装置及其制造方法
CN1873989A (zh) 薄膜晶体管以及制造薄膜晶体管基板的方法
CN1573485A (zh) 面内切换模式液晶显示器件及其制造方法
CN101075048A (zh) 用于液晶显示装置的阵列基板及其制造方法
CN1797152A (zh) 液晶显示器件及其制造方法
CN1862324A (zh) 薄膜晶体管及具有其的液晶显示器件及它们的制造方法
CN1637474A (zh) 液晶显示器件及其制造方法
CN1607443A (zh) 液晶显示面板器件及其制造方法
CN1278174C (zh) 薄膜晶体管液晶显示器的像素结构
CN1881051A (zh) 液晶显示器件及其制造方法
CN1652004A (zh) 液晶显示器的tft阵列基板、液晶显示面板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant