CN109326611A - 阵列基板及其制作方法、显示面板 - Google Patents
阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN109326611A CN109326611A CN201811158317.2A CN201811158317A CN109326611A CN 109326611 A CN109326611 A CN 109326611A CN 201811158317 A CN201811158317 A CN 201811158317A CN 109326611 A CN109326611 A CN 109326611A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- electrode
- predeterminable area
- channel structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 132
- 238000002360 preparation method Methods 0.000 title description 5
- 239000010409 thin film Substances 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000005554 pickling Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000011282 treatment Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000003851 corona treatment Methods 0.000 claims description 3
- 238000005984 hydrogenation reaction Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical group 0.000 claims 1
- 239000002253 acid Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000004140 cleaning Methods 0.000 abstract description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 16
- 229910052733 gallium Inorganic materials 0.000 description 16
- 229910052738 indium Inorganic materials 0.000 description 16
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 i.e. Chemical compound 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例公开了一种阵列基板的制作方法、阵列基板及显示面板，该制作方法中，作为所述多晶硅薄膜晶体管的源漏极的第一电极和作为所述氧化物薄膜晶体管的沟道的第二沟道结构同时形成，从而可以在所述氧化物薄膜晶体管的沟道形成之前，对所述第一通孔曝露的所述多晶硅薄膜晶体管的部分表面进行酸洗，从而在保证所述第一电极与所述多晶硅薄膜晶体管的沟道良好电接触的同时，还能该酸洗过程对所述氧化物薄膜晶体管的沟道造成腐蚀，降低所述氧化物薄膜晶体管发生接触不良的概率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法以及一种包括该阵列基板的显示面板。
背景技术
由于多晶硅薄膜晶体管具有迁移率大的特点，但漏电流较大，氧化物薄膜晶体管漏电流较小，但迁移率也相对较小，因此，现有显示面板中通常包括多晶硅薄膜晶体管和氧化物薄膜晶体管两种薄膜晶体管，通过在不同位置设置不同的薄膜晶体管，以满足其对迁移率和漏电流的需求。
但是，现有显示面板在工作时，其氧化物薄膜晶体管容易发生接触不良现象。
发明内容
为解决上述技术问题，本发明实施例提供了一种阵列基板及其制作方法，以解决包括该阵列基板的显示面板在工作时，其氧化物薄膜晶体管容易发生接触不良的问题。
为解决上述问题，本发明实施例提供了如下技术方案：
一种阵列基板的制作方法，该方法包括：
提供第一基板；
在所述第一基板的第一侧形成多晶硅薄膜晶体管的第一沟道结构；
在所述第一沟道结构背离所述第一基板的一侧形成第一绝缘层，并在所述第一绝缘层的第一预设区域形成第一过孔，所述第一过孔曝露所述第一沟道结构的第一表面；
对所述第一过孔曝露的所述第一表面进行酸洗；
在所述第一绝缘层背离所述第一沟道结构一侧的所述第一预设区域和第二预设区域形成氧化物半导体结构，所述氧化物半导体结构还填充所述第一过孔；
对所述氧化物半导体结构位于所述第一预设区域和第三预设区域部分进行预设处理，在所述第一预设区域形成第一电极，所述第一电极为多晶硅薄膜晶体管的源极和漏极，在所述第二预设区域形成氧化物薄膜晶体管的第二沟道结构，所述第二沟道结构包括位于所述第三预设区域的接触电极和位于第四预设区域的氧化物半导体层；
在所述第二沟道结构背离所述第一基板一侧形成第二绝缘层，并在所述第二绝缘层的所述第三预设区域形成第二过孔，所述第二过孔曝露所述接触电极；
对所述接触电极进行水洗；
在所述第二绝缘层背离所述第一基板一侧的所述第三预设区域形成第二电极，所述第二电极为所述氧化物薄膜晶体管的源漏极。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的技术方案，作为所述多晶硅薄膜晶体管的源漏极的第一电极和作为所述氧化物薄膜晶体管的沟道的第二沟道结构同时形成，从而可以在所述氧化物薄膜晶体管的沟道形成之前，对所述第一通孔曝露的所述多晶硅薄膜晶体管的部分表面进行酸洗，从而在保证所述第一电极与所述多晶硅薄膜晶体管的沟道良好电接触的同时，还能该酸洗过程对所述氧化物薄膜晶体管的沟道造成腐蚀，降低所述氧化物薄膜晶体管发生接触不良的概率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有显示面板中阵列基板的结构示意图；
图2为本发明一个实施例所提供的阵列基板的制作方法流程图；
图3-图21为本发明各实施例所提供的阵列基板的制作方法的制作过程中各结构的剖视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有显示面板在工作时，其氧化物薄膜晶体管容易发生接触不良现象。
具体的，如图1所示，现有显示面板在制作时，通常是先在第一基板1的第一侧形成多晶硅薄膜晶体管的沟道结构2，其次在所述多晶硅薄膜晶体管的沟道结构2背离所述第一基板1的一侧形成多晶硅薄膜晶体管的栅极3，然后在所述多晶硅薄膜晶体管的栅极3背离所述第一基板1的一侧形成氧化物薄膜晶体管的沟道结构4，再在所述氧化物薄膜晶体管的沟道结构4背离所述第一基板1的一侧形成氧化物薄膜晶体管的栅极5，最后同时形成与多晶硅薄膜晶体管的沟道结构3电连接的源漏极6以及与氧化物薄膜晶体管的沟道结构5电连接的源漏极7，其中，所述多晶体薄膜晶体管在所述第一基板上的正投影与所述氧化物薄膜晶体管在所述第一基板上的正投影不重叠。
需要说明的是，上述显示面板在制作过程中，所述多晶硅薄膜晶体管的沟道结构3表面容易形成氧化物，因此，在形成与所述多晶硅薄膜晶体管的沟道结构3电连接的源漏极6之前，需要对所述多晶硅薄膜晶体管的沟道结构3进行酸洗，而所述多晶硅薄膜晶体管的源漏极6与所述氧化物薄膜晶体管的源漏极7同时形成，在对所述多晶硅薄膜晶体管的沟道结构3进行酸洗时，该酸洗溶液也会对所述氧化物薄膜晶体管的沟道结构5进行清洗，从而对所述氧化物薄膜晶体管的沟道结构5造成腐蚀，容易导致所述氧化物薄膜晶体管发生接触不良现象。
有鉴于此，本发明实施例提供了一种阵列基板的制作方法，如图2所示，该方法包括：
S1：如图3所示，提供第一基板10。
在本发明的一个实施例中，所述第一基板10为玻璃基板，在本发明的另一个实施例中，所述第一基板10也可以为柔性基板或其它材料的基板，本发明对此并不做限定，具体视情况而定。
S2：如图4所示，在所述第一基板10的第一侧形成多晶硅薄膜晶体管的第一沟道结构20。
具体的，在本发明的一个实施例中，在所述第一基板10的第一侧形成多晶硅薄膜晶体管的第一沟道结构20包括：
在所述第一基板10的第一侧形成低温多晶硅层；
对所述低温多晶硅层进行刻蚀，形成第一沟道结构，作为多晶硅薄膜晶体管的沟道结构。
可选的，在上述实施例的基础上，在本发明的一个实施例中，所述第一基板10与所述第一沟道结构20之间还具有绝缘层，所述绝缘层可以为氧化硅层，也可以为氮化硅层，还可以为氧化铝层，本发明对此并不做限定，具体视情况而定。
S3：在所述第一沟道结构背离所述第一基板的一侧形成第一绝缘层，并在所述第一绝缘层的第一预设区域形成第一过孔，所述第一过孔曝露所述第一沟道结构的第一表面。
在本发明的一个实施例中，如图5所示，所述多晶硅薄膜晶体管为底栅薄膜晶体管，在所述第一基板10的第一侧形成多晶硅薄膜晶体管的第一沟道结构20之前，该方法还包括：
在所述第一基板10的第一侧形成所述多晶硅薄膜晶体管的第一栅极30；
在所述第一栅极30背离所述第一基板10的一侧形成第三绝缘层31；
在所述第三绝缘层31背离所述第一栅极30的一侧形成所述多晶硅薄膜晶体管的第一沟道结构20。
在本发明的另一个实施例中，所述多晶硅薄膜晶体管为顶栅薄膜晶体管，在该实施例中，如图6所示，在所述第一基板10的第一侧形成多晶硅薄膜晶体管的第一沟道结构20之后，该方法还包括：
在所述第一沟道结构20背离所述第一基板10的一侧形成第三绝缘层31；
在所述第三绝缘层31背离所述第一沟道结构20的一侧形成所述多晶硅薄膜晶体管的第一栅极30；
在所述第一栅极30背离所述第一沟道结构20的一侧形成所述第一绝缘层40。
可选的，在本发明的一个实施例中，所述第一栅极为金属电极，所述金属电极的材料可以为Mo、Al、Cu或Ti等，本发明对此并不做限定，具体视情况而定。
下面以所述多晶硅薄膜晶体管为顶栅薄膜晶体管，对本发明实施例所提供的制作方法进行描述。但本发明对此并不做限定，当所述多晶硅薄膜晶体管为底栅薄膜晶体管时，下述各实施例提供的制作方法同样适应。
具体的，在本发明的一个实施例中，在所述第一沟道结构背离所述第一基板的一侧形成第一绝缘层，并在所述第一绝缘层的第一预设区域形成第一过孔，所述第一过孔曝露所述第一沟道结构的第一表面包括：
继续图6所示，在所述第一沟道结构20背离所述第一基板10的一侧形成第一绝缘层40，所述第一绝缘层40不仅覆盖所述第一沟道结构20，还覆盖所述第一基板10第一侧未被所述第一沟道结构20覆盖的部分；
如图7所示，对所述第一绝缘层40的第一预设区域进行刻蚀，在所述第一绝缘层40的第一预设区域形成第一过孔41，所述第一过孔41曝露所述第一沟道结构20的第一表面；
其中，所述第一过孔41用于后续形成于所述第一沟道结构20电连接的源漏极。
在上述实施例的基础上，在本发明的一个实施例中，所述第一绝缘层40可以为氧化硅层，也可以为氮化硅层，还可以为氧化铝层，本发明对此并不做限定，具体视情况而定。
S4：对所述第一过孔曝露的所述第一表面进行酸洗，以去除所述第一过孔曝露的所述第一表面的氧化物，如氧化硅，以保证后续形成的所述多晶硅薄膜晶体管的源漏极与所述第一沟道结构良好电接触。
具体的，在上述实施例的基础上，在本发明的一个实施例中，所述对所述第一过孔曝露的所述第一表面进行酸洗包括：利用氢氟酸对所述第一过孔曝露的所述第一表面进行酸洗。但本发明对此并不做限定，在本发明的其他实施例中，还可以利用其他酸性溶液对所述第一过孔曝露的所述第一表面进行酸洗，具体视情况而定。
S5：如图8所示，在所述第一绝缘层40背离所述第一沟道结构20一侧的所述第一预设区域和第二预设区域形成氧化物半导体结构50，所述氧化物半导体结构50还填充所述第一过孔。
具体的，在所述第一绝缘层背离所述第一沟道结构一侧的所述第一预设区域和第二预设区域形成氧化物半导体结构，所述氧化物半导体结构还填充所述第一过孔包括：
在所述第一绝缘层背离所述第一沟道结构一侧形成氧化物半导体层，所述氧化物半导体层还填充所述第一过孔；
对所述氧化物半导体层进行刻蚀，保留所述氧化物半导体层位于所述第一预设区域和第二预设区域的部分，形成氧化物半导体结构，所述氧化物半导体结构还填充所述第一过孔；
其中，所述第一预设区域用于后续形成所述多晶硅薄膜晶体管的源漏极，所述第二预设区域用于后续形成氧化物薄膜晶体管的沟道结构。
可选的，在上述实施例的基础上，在本发明的一个实施例中，所述氧化物半导体结构为金属氧化物半导体结构，如IGZO(Indium Gallium Zinc Oxide，即铟镓锌氧化物)或IGZTO(Indium Gallium Zinc Tin Oxide，即铟镓锌锡氧化物)等。
S6：如图9所示，对所述氧化物半导体结构50位于所述第一预设区域和第三预设区域部分进行预设处理，在所述第一预设区域形成第一电极51，所述第一电极51为多晶硅薄膜晶体管的源极和漏极，在所述第二预设区域形成氧化物薄膜晶体管的第二沟道结构52，所述第二沟道结构52包括位于所述第三预设区域的接触电极和位于第四预设区域的氧化物半导体层。
具体的，在本发明的一个实施例中，对所述氧化物半导体结构位于所述第一预设区域和第三预设区域部分进行预设处理包括：
对所述氧化物半导体结构位于所述第一预设区域和第三预设区域部分进行离子掺杂处理或等离子体处理或氢化处理，增加所述氧化物半导体结构位于所述第一预设区域和第三预设区域的部分的导电性能，使所述氧化物半导体结构位于所述第一预设区域和第三预设区域的部分成为导体。
虽然上述实施例仅列举了离子掺杂处理、等离子体处理和氢化处理三种进行预设处理方式，但本发明对此并不做限定，在本发明的其他实施例中，还可以采用其他方式，增加所述氧化物半导体结构位于所述第一预设区域和第三预设区域的部分的导电性能，使所述氧化物半导体结构位于所述第一预设区域和第三预设区域的部分成为导体，具体视情况而定。
S7：在所述第二沟道结构背离所述第一基板一侧形成第二绝缘层，并在所述第二绝缘层的所述第三预设区域形成第二过孔，所述第二过孔曝露所述接触电极。
在本发明的一个实施例中，所述氧化物薄膜晶体管为顶栅薄膜晶体管，在本实施例中，在对所述第二沟道结构位于所述第一预设区域和第三预设区域部分进行预设处理之后，该方法还包括：
如图10所示，在所述第二沟道结构52背离所述第一基板10一侧形成第四绝缘层60；
如图11所示，在所述第四绝缘层60背离所述第二沟道结构52一侧的所述第四预设区域形成所述氧化物薄膜晶体管的第二栅极61；
如图12所示，在所述第二栅极61背离所述第四绝缘层60一侧形成所述第二绝缘层62。
在本发明的另一个实施例中，所述氧化物薄膜晶体管为底栅薄膜晶体管，在本发明实施例中，在所述第二沟道结构背离所述第一基板一侧形成第二绝缘层，并在所述第二绝缘层的所述第三预设区域形成第二过孔，所述第二过孔曝露所述接触电极该方法还包括：
在所述第一沟道结构背离所述第一基板的一侧形成第四绝缘层；
在所述第四绝缘层背离所述第一基板一侧的所述第四预设区域形成所述氧化物薄膜晶体管的第二栅极；
在所述第二栅极背离所述第四绝缘层的一侧形成所述第一绝缘层，并在所述第一绝缘层和所述第四绝缘层的第一预设区域形成第一过孔，所述第一过孔曝露所述第一沟道结构的第一表面。
可选的，在本发明的一个实施例中，所述第二栅极为金属电极，所述金属电极的材料可以为Mo、Al、Cu或Ti等，本发明对此并不做限定，具体视情况而定。
下面继续以所述氧化物薄膜晶体管为顶栅薄膜晶体管，对本发明实施例所提供的制作方法进行描述。但本发明对此并不做限定，当所述氧化物薄膜晶体管为底栅薄膜晶体管时，下述各实施例提供的制作方法同样适应。
具体的，在上述任一实施例的基础上，在本发明的一个实施例中，所述第二沟道结构背离所述第一基板一侧形成第二绝缘层，并在所述第二绝缘层的所述第三预设区域形成第二过孔包括：
继续如图12所示，在所述第二沟道结构52背离所述第一基板10一侧形成第二绝缘层62，所述第二绝缘层62不仅覆盖所述第二沟道结构52，还覆盖所述第一基板10第一侧未被所述第二沟道结构52覆盖的部分；
如图13所示，对所述第二绝缘层62的第三预设区域进行刻蚀，在所述第二绝缘层62的第三预设区域形成第二过孔63，所述第二过孔63曝露所述接触电极至少部分表面。
在本发明的另一个实施例中，如图14所示，所述第二过孔63不仅曝露所述接触电极至少部分表面，还曝露所述第一电极51部分表面，在本发明实施例中，在所述第二沟道结构背离所述第一基板一侧形成第二绝缘层，并在所述第二绝缘层的所述第三预设区域形成第二过孔，所述第二过孔曝露所述接触电极包括：
在所述第二沟道结构52背离所述第一基板10一侧形成第二绝缘层62，所述第二绝缘层62不仅覆盖所述第二沟道结构52，还覆盖所述第一基板10第一侧未被所述第二沟道结构52覆盖的部分；
对所述第二绝缘层62的第一预设区域和第三预设区域进行刻蚀，在所述第二绝缘层62的第一预设区域和第三预设区域形成第二过孔63，所述第二过孔63曝露所述接触电极至少部分表面和所述第一电极至少部分表面。
具体的，在上述实施例的基础上，在本发明的一个实施例中，所述第二绝缘层62可以为氧化硅层，也可以为氮化硅层，还可以为氧化铝层，本发明对此并不做限定，具体视情况而定。
S8：对所述接触电极进行水洗，去除所述接触电极表面的灰尘。
需要说明的是，当所述第二过孔还曝露所述第一电极时，该方法还包括：对所述第一电极进行水洗，去除所述第一电极表面的灰尘。
S9：在所述第二绝缘层背离所述第一基板一侧的所述第三预设区域形成第二电极，所述第二电极为所述氧化物薄膜晶体管的源漏极。
可选的，在本发明的一个实施例中，所述第二电极为金属电极，所述金属电极的材料可以为Mo、Al、Cu或Ti等，本发明对此并不做限定，具体视情况而定。
具体的，在本发明的一个实施例中，所述第二过孔仅曝露所述接触电极的至少部分表面，如图15所示，在所述第二绝缘层62背离所述第一基板10一侧的所述第三预设区域形成第二电极70包括：
在所述第二绝缘层背离所述第一基板的一侧形成电极层，该电极层还填充所述第二过孔；
对所述电极层进行刻蚀，保留该电极层位于所述第三预设区域的部分，形成第二电极，所述第二电极为所述氧化物薄膜晶体管的源极和漏极。
在本发明的另一个实施例中，所述第二过孔不仅曝露所述接触电极的至少部分表面，还曝露所述第一电极的至少部分表面时，如图16所示，该方法还包括：
在所述第二绝缘层62背离所述第一基板10一侧的所述第一预设区域形成第三电极80，所述第三电极80与所述第一电极51电连接，共同作为所述多晶硅薄膜晶体管的源漏极，以降低所述多晶硅薄膜晶体管的源漏极的电阻，从而降低利用该阵列基板制作的显示面板的负载，提高该显示面板的显示性能。
在上述任一实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第一栅极30形成的同时，形成与所述第一栅极30位于同层的第四电极31；
在所述第二栅极61形成的同时，形成与所述第二栅极61位于同层的第五电极63，其中，所述第四电极31与所述第五电极63在所述第一基板10上的投影重叠，且所述第四电极31与所述第五电极63之间具有绝缘层，从而使得所述第四电极31和所述第五电极63可以构成存储电容。
在上述任一实施例的基础上，在本发明的一个实施例中，该方法还包括：
如图18所示，在所述第二电极70背离所述第一基板10的一侧形成第五绝缘层80；
在所述第五绝缘层80中形成第三过孔81，所述第三过孔81曝露所述第二电极70中漏极的至少部分表面；
在所述第五绝缘层80背离所述第一基板10的一侧形成第六电极90，所述第六电极90与所述第二电极70中的漏极电连接，从而实现与所述氧化物薄膜晶体管的电连接。
可选的，在本发明的一个实施例中，所述第六电极为ITO电极或Ag电极，但本发明对此并不做限定，具体视情况而定。
由上可知，本发明实施例所提供的阵列基板的制作方法中，作为所述多晶硅薄膜晶体管的源漏极的第一电极和作为所述氧化物薄膜晶体管的沟道的第二沟道结构同时形成，从而可以在所述氧化物薄膜晶体管的沟道形成之前，对所述第一通孔曝露的所述多晶硅薄膜晶体管的部分表面进行酸洗，从而在保证所述第一电极与所述多晶硅薄膜晶体管的沟道良好电接触的同时，还能该酸洗过程对所述氧化物薄膜晶体管的沟道造成腐蚀，降低所述氧化物薄膜晶体管发生接触不良的概率。
相应的，本发明实施例还提供了一种阵列基板，如图20所示，该阵列基板包括：
第一基板10；
位于所述第一基板10的第一侧的多晶硅薄膜晶体管的第一沟道结构20；
位于所述第一沟道结构20背离所述第一基板10的一侧的第一绝缘层40，所述第一绝缘层40的第一预设区域具有第一过孔，所述第一过孔曝露所述第一沟道结构20的第一表面；
位于所述第一绝缘层40背离所述第一沟道结构20一侧所述第一预设区域的第一电极51，所述第一电极51为多晶硅薄膜晶体管的源极和漏极；
位于所述第一绝缘层40背离所述第一沟道结构20一侧的第二预设区域的氧化物薄膜晶体管的第二沟道结构52，所述第二沟道结构52包括位于第三预设区域的接触电极和位于第四预设区域的氧化物半导体层，所述接触电极52和所述第一电极51同时形成；
位于所述第二沟道结构52背离所述第一基板10一侧的第二绝缘层62，所述第二绝缘层62的所述第三预设区域具有第二过孔，所述第二过孔曝露所述接触电极；
位于所述第二绝缘层62背离所述第一基板10一侧的所述第三预设区域的第二电极70，所述第二电极70为所述氧化物薄膜晶体管的源漏极。
本发明实施例所提供的阵列基板中，作为所述多晶硅薄膜晶体管的源漏极的第一电极和作为所述氧化物薄膜晶体管的沟道的第二沟道结构同时形成，从而可以在所述氧化物薄膜晶体管的沟道形成之前，对所述第一通孔曝露的所述多晶硅薄膜晶体管的部分表面进行酸洗，从而在保证所述第一电极与所述多晶硅薄膜晶体管的沟道良好电接触的同时，还能避免该酸洗过程对所述氧化物薄膜晶体管的沟道造成腐蚀，降低所述氧化物薄膜晶体管发生接触不良的概率。
在上述实施例的基础上，在本发明的一个实施例中，所述第一基板10为玻璃基板，在本发明的另一个实施例中，所述第一基板10也可以为柔性基板或其它材料的基板，本发明对此并不做限定，具体视情况而定。
可选的，在上述实施例的基础上，在本发明的一个实施例中，所述第一基板10与所述第一沟道结构20之间还具有绝缘层，所述绝缘层可以为氧化硅层，也可以为氮化硅层，还可以为氧化铝层，本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述多晶硅薄膜晶体管为顶栅薄膜晶体管，在该实施例中，如图20所示，所述阵列基板还包括：
位于所述第一沟道结构20背离所述第一基板10的一侧的第三绝缘层31；
位于所述第三绝缘层31背离所述第一沟道结构20的一侧的所述多晶硅薄膜晶体管的第一栅极30；
所述第一绝缘层40位于所述第一栅极30背离所述第一沟道结构20的一侧。
在本发明的另一个实施例中，所述多晶硅薄膜晶体管为底栅薄膜晶体管，在本发明实施例中，所述阵列基板还包括：
位于所述第一基板的第一侧的第一栅极，所述第一栅极所述多晶硅薄膜晶体管的栅极；
位于所述第一栅极背离所述第一基板的一侧的第三绝缘层；
所述第一沟道结构位于所述第三绝缘层背离所述第一栅极的一侧。
可选的，在本发明的一个实施例中，所述第一栅极为金属电极，所述金属电极的材料可以为Mo、Al、Cu或Ti等；所述第一绝缘层40可以为氧化硅层，也可以为氮化硅层，还可以为氧化铝层，本发明对此并不做限定，具体视情况而定。
同理，在上述任一实施例的基础上，在本发明的一个实施例中，所述氧化物薄膜晶体管可以为顶栅薄膜晶体管，也可以为底栅薄膜晶体管，本发明对此并不做限定。当所述氧化物薄膜晶体管为顶栅薄膜晶体管时，如图20所示，所述阵列基板还包括：位于所述第二沟道结构52背离所述第一基板10一侧的第四绝缘层60；位于所述第四绝缘层60背离所述第二沟道结构52一侧的所述第四预设区域的第二栅极61，所述第二山脊61为所述氧化物薄膜晶体管的栅极；所述第二绝缘层62位于所述第二栅极61背离所述第四绝缘层60一侧。
当所述氧化物薄膜晶体管为底栅薄膜晶体管时，所述阵列基板还包括：位于所述第一沟道结构背离所述第一基板的一侧的第四绝缘层；位于所述第四绝缘层背离所述第一基板一侧的所述第四预设区域的第二栅极，所述第二栅极所述氧化物薄膜晶体管的栅极；所述第一绝缘层位于所述第二栅极背离所述第四绝缘层的一侧。
可选的，在本发明的一个实施例中，所述第二栅极为金属电极，所述金属电极的材料可以为Mo、Al、Cu或Ti等，本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述第一电极为IGZO(Indium Gallium Zinc Oxide，即铟镓锌氧化物)电极或IGZTO(Indium Gallium Zinc TinOxide，即铟镓锌锡氧化物)电极等；所述接触电极为IGZO(Indium Gallium Zinc Oxide，即铟镓锌氧化物)电极或IGZTO(Indium Gallium Zinc Tin Oxide，即铟镓锌锡氧化物)电极等；所述氧化物半导体层为IGZO(Indium Gallium Zinc Oxide，即铟镓锌氧化物)半导体层或IGZTO(Indium Gallium Zinc Tin Oxide，即铟镓锌锡氧化物)半导体层等。
可选的，在上述任一实施例的基础上，在本发明的一个实施例中，所述第二电极为金属电极，所述金属电极的材料可以为Mo、Al、Cu或Ti等，本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个实施例中，如图21所示，所述第二过孔还曝露所述第一电极，所述阵列基板还包括：位于所述第二绝缘层62背离所述第一基板10一侧所述第一预设区域的第三电极80，所述第三电极80与所述第一电极51电连接，共同作为所述多晶硅薄膜晶体管的源漏极，以降低所述多晶硅薄膜晶体管的源漏极的电阻，从而降低利用该阵列基板制作的显示面板的负载，提高该显示面板的显示性能。
在上述任一实施例的基础上，在本发明的一个实施例中，所述第三电极80与所述第二电极70同时形成，以简化所述阵列基板的工艺制程。
在上述任一实施例的基础上，在本发明的一个实施例中，如图20和图21所示，所述阵列基板还包括：与所述第一栅极30位于同层的第四电极31；与所述第二栅极61位于同层的第五电极63，其中，所述第四电极31与所述第五电极63在所述第一基板10上的投影重叠，且所述第四电极31与所述第五电极63之间具有绝缘层，从而使得所述第四电极31和所述第五电极63可以构成存储电容。
在上述任一实施例的基础上，在本发明的一个实施例中，如图20和图21所示，所述阵列基板还包括：
位于所述第二电极70背离所述第一基板10的一侧的第五绝缘层80，所述第五绝缘层80中具有第三过孔，所述第三过孔曝露所述第二电极70中漏极的至少部分表面；
位于所述第五绝缘层80背离所述第一基板10的一侧的第六电极90，所述第六电极90与所述第二电极70中的漏极电连接，从而实现与所述氧化物薄膜晶体管的电连接。
可选的，在本发明的一个实施例中，所述第六电极为ITO电极或Ag电极，但本发明对此并不做限定，具体视情况而定。
此外，本发明实施例还提供了一种显示面板，所述显示面板包括上述任一实施例所提供的阵列基板。
需要说明的是，在本发明的一个实施例中，所述显示面板可以为有机发光二极管显示面板，在本发明实施例中，所述显示面板包括上述任一实施例所提供的阵列基板，位于所述阵列基板中所述第六电极背离所述第一基板一侧的发光结构，位于所述发光结构背离所述阵列基板一侧的对置基板，其中，所述第六电极为所述显示面板的阳极；在本发明的另一个实施例中，所述显示面板也可以为液晶显示面板，在本发明实施例中，所述显示面板包括：上述任一实施例所提供的阵列基板，位于所述阵列基板中所述第六电极背离所述第一基板一侧的液晶层，位于所述液晶层背离所述阵列基板一侧的对置基板，其中，所述第六电极为所述显示面板的像素电极。
综上，本发明实施例所提供的阵列基板以及包括该阵列基板的显示面板在工作时，发生氧化物薄膜晶体管接触不良的概率较低。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (13)
1.一种阵列基板的制作方法，其特征在于，该方法包括：
提供第一基板；
在所述第一基板的第一侧形成多晶硅薄膜晶体管的第一沟道结构；
在所述第一沟道结构背离所述第一基板的一侧形成第一绝缘层，并在所述第一绝缘层的第一预设区域形成第一过孔，所述第一过孔曝露所述第一沟道结构的第一表面；
对所述第一过孔曝露的所述第一表面进行酸洗；
在所述第一绝缘层背离所述第一沟道结构一侧的所述第一预设区域和第二预设区域形成氧化物半导体结构，所述氧化物半导体结构还填充所述第一过孔；
对所述氧化物半导体结构位于所述第一预设区域和第三预设区域部分进行预设处理，在所述第一预设区域形成第一电极，所述第一电极为多晶硅薄膜晶体管的源极和漏极，在所述第二预设区域形成氧化物薄膜晶体管的第二沟道结构，所述第二沟道结构包括位于所述第三预设区域的接触电极和位于第四预设区域的氧化物半导体层；
在所述第二沟道结构背离所述第一基板一侧形成第二绝缘层，并在所述第二绝缘层的所述第三预设区域形成第二过孔，所述第二过孔曝露所述接触电极；
对所述接触电极进行水洗；
在所述第二绝缘层背离所述第一基板一侧的所述第三预设区域形成第二电极，所述第二电极为所述氧化物薄膜晶体管的源漏极。
2.根据权利要求1所述的制作方法，其特征在于，所述第二过孔还曝露所述第一电极，该方法还包括：
对所述第一电极进行水洗；
在所述第二绝缘层背离所述第一基板一侧的所述第一预设区域形成第三电极，所述第三电极与所述第一电极电连接，共同作为所述多晶硅薄膜晶体管的源漏极。
3.根据权利要求1所述的制作方法，其特征在于，所述对所述氧化物半导体结构位于所述第一预设区域和第三预设区域部分进行预设处理包括：
对所述氧化物半导体结构位于所述第一预设区域和第三预设区域部分进行离子掺杂处理或等离子体处理或氢化处理，增加所述氧化物半导体结构位于所述第一预设区域和第三预设区域的部分的导电性能，使所述氧化物半导体结构位于所述第一预设区域和第三预设区域的部分成为导体。
4.根据权利要求1所述的制作方法，其特征在于，所述氧化物半导体结构为金属氧化物半导体结构。
5.根据权利要求4所述的制作方法，其特征在于，所述对所述第一过孔曝露的所述第一表面进行酸洗包括：
利用氢氟酸对所述第一过孔曝露的所述第一表面进行酸洗。
6.根据权利要求1所述的制作方法，其特征在于，在所述第一基板的第一侧形成多晶硅薄膜晶体管的第一沟道结构之前，该方法还包括：
在所述第一基板的第一侧形成所述多晶硅薄膜晶体管的第一栅极；
在所述第一栅极背离所述第一基板的一侧形成第三绝缘层；
在所述第三绝缘层背离所述第一栅极的一侧形成所述多晶硅薄膜晶体管的第一沟道结构。
7.根据权利要求1所述的制作方法，其特征在于，在所述第一基板的第一侧形成多晶硅薄膜晶体管的第一沟道结构之后，该方法还包括：
在所述第一沟道结构背离所述第一基板的一侧形成第三绝缘层；
在所述第三绝缘层背离所述第一沟道结构的一侧形成所述多晶硅薄膜晶体管的第一栅极；
在所述第一栅极背离所述第一沟道结构的一侧形成所述第一绝缘层。
8.根据权利要求1所述的制作方法，其特征在于，在所述第一沟道结构背离所述第一基板的一侧形成第一绝缘层，并在所述第一绝缘层的第一预设区域形成第一过孔，所述第一过孔曝露所述第一沟道结构的第一表面之前，该方法还包括：
在所述第一沟道结构背离所述第一基板的一侧形成第四绝缘层；
在所述第四绝缘层背离所述第一基板一侧的所述第四预设区域形成所述氧化物薄膜晶体管的第二栅极；
在所述第二栅极背离所述第四绝缘层形成所述第一绝缘层，并在所述第一绝缘层和所述第四绝缘层的第一预设区域形成第一过孔，所述第一过孔曝露所述第一沟道结构的第一表面。
9.根据权利要求1所述的制作方法，其特征在于，在对所述氧化物半导体结构位于所述第一预设区域和第三预设区域部分进行预设处理之后，该方法还包括：
在所述第二沟道结构背离所述第一基板一侧形成第四绝缘层；
在所述第四绝缘层背离所述第二沟道结构一侧的所述第四预设区域形成所述氧化物薄膜晶体管的第二栅极；
在所述第二栅极背离所述第四绝缘层一侧形成所述第二绝缘层。
10.一种阵列基板，其特征在于，包括：
第一基板；
位于所述第一基板的第一侧的多晶硅薄膜晶体管的第一沟道结构；
位于所述第一沟道结构背离所述第一基板的一侧的第一绝缘层，所述第一绝缘层的第一预设区域具有第一过孔，所述第一过孔曝露所述第一沟道结构的第一表面；
位于所述第一绝缘层背离所述第一沟道结构一侧所述第一预设区域的第一电极，所述第一电极为多晶硅薄膜晶体管的源极和漏极；
位于所述第一绝缘层背离所述第一沟道结构一侧的第二预设区域的氧化物薄膜晶体管的第二沟道结构，所述第二沟道结构包括位于第三预设区域的接触电极和位于第四预设区域的氧化物半导体层，所述接触电极和所述第一电极同时形成；
位于所述第二沟道结构背离所述第一基板一侧的第二绝缘层，所述第二绝缘层的所述第三预设区域具有第二过孔，所述第二过孔曝露所述接触电极；
位于所述第二绝缘层背离所述第一基板一侧的所述第三预设区域的第二电极，所述第二电极为所述氧化物薄膜晶体管的源漏极。
11.根据权利要求10所述的阵列基板，其特征在于，所述第二过孔还曝露所述第一电极，所述阵列基板还包括：
位于所述第二绝缘层背离所述第一基板一侧所述第一预设区域的第三电极，所述第三电极与所述第一电极电连接，共同作为所述多晶硅薄膜晶体管的源漏极。
12.根据权利要求11所述的阵列基板，其特征在于，所述第三电极与所述第二电极同时形成。
13.一种显示面板，其特征在于，包括权利要求10-12任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811158317.2A CN109326611B (zh) | 2018-09-30 | 2018-09-30 | 阵列基板及其制作方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811158317.2A CN109326611B (zh) | 2018-09-30 | 2018-09-30 | 阵列基板及其制作方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326611A true CN109326611A (zh) | 2019-02-12 |
| CN109326611B CN109326611B (zh) | 2021-04-27 |
Family
ID=65266741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811158317.2A Active CN109326611B (zh) | 2018-09-30 | 2018-09-30 | 阵列基板及其制作方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109326611B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148600A (zh) * | 2019-05-05 | 2019-08-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法 |
| CN112309990A (zh) * | 2020-10-30 | 2021-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN113809097A (zh) * | 2020-06-11 | 2021-12-17 | 香港科技大学 | 混合型薄膜晶体管集成的电子器件及相应的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794068A (zh) * | 2004-12-24 | 2006-06-28 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN106067466A (zh) * | 2015-04-20 | 2016-11-02 | 乐金显示有限公司 | 薄膜晶体管基板及其制造方法 |
| CN106098699A (zh) * | 2016-06-23 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、显示面板及其制作方法 |
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
-
2018
- 2018-09-30 CN CN201811158317.2A patent/CN109326611B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794068A (zh) * | 2004-12-24 | 2006-06-28 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN106067466A (zh) * | 2015-04-20 | 2016-11-02 | 乐金显示有限公司 | 薄膜晶体管基板及其制造方法 |
| CN106098699A (zh) * | 2016-06-23 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、显示面板及其制作方法 |
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148600A (zh) * | 2019-05-05 | 2019-08-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法 |
| WO2020224095A1 (zh) * | 2019-05-05 | 2020-11-12 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法、显示装置 |
| US11355519B2 (en) | 2019-05-05 | 2022-06-07 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display device |
| CN113809097A (zh) * | 2020-06-11 | 2021-12-17 | 香港科技大学 | 混合型薄膜晶体管集成的电子器件及相应的制造方法 |
| CN112309990A (zh) * | 2020-10-30 | 2021-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326611B (zh) | 2021-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104253159B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN103325841B (zh) | 薄膜晶体管及其制作方法和显示器件 | |
| CN208848909U (zh) | 阵列基板及包括该阵列基板的显示装置 | |
| CN207216226U (zh) | 显示装置 | |
| CN108231795A (zh) | 阵列基板、制作方法、显示面板及显示装置 | |
| CN104966722A (zh) | Tft基板结构及其制作方法 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| JP2008010861A (ja) | 接合電界効果薄膜トランジスタ | |
| CN109326611A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN103022149A (zh) | 薄膜晶体管、阵列基板及制造方法和显示器件 | |
| WO2020215603A1 (zh) | Oled显示面板及其制备方法 | |
| CN103094354A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN106298815A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106601621B (zh) | 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管 | |
| CN108122759B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN107112365A (zh) | 半导体装置 | |
| CN105097557A (zh) | 一种tft基板、tft开关管及其制造方法 | |
| CN104701254A (zh) | 一种低温多晶硅薄膜晶体管阵列基板的制作方法 | |
| CN113611712B (zh) | 阵列基板、显示面板及其制作方法 | |
| CN113224172B (zh) | 薄膜晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |