CN113809097A - 混合型薄膜晶体管集成的电子器件及相应的制造方法 - Google Patents

混合型薄膜晶体管集成的电子器件及相应的制造方法 Download PDF

Info

Publication number
CN113809097A
CN113809097A CN202011413459.6A CN202011413459A CN113809097A CN 113809097 A CN113809097 A CN 113809097A CN 202011413459 A CN202011413459 A CN 202011413459A CN 113809097 A CN113809097 A CN 113809097A
Authority
CN
China
Prior art keywords
thin film
film transistor
layer
metal oxide
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011413459.6A
Other languages
English (en)
Inventor
王思思
王文
李佳鹏
夏之荷
陆磊
郭海成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong University of Science and Technology HKUST
Original Assignee
Hong Kong University of Science and Technology HKUST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong University of Science and Technology HKUST filed Critical Hong Kong University of Science and Technology HKUST
Publication of CN113809097A publication Critical patent/CN113809097A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种硅基薄膜晶体管和金属氧化物薄膜晶体管集成的电子器件及制造方法。电子器件包括基板、堆叠导体层、设置在基板上的硅基薄膜晶体管和金属氧化物薄膜晶体管。硅基薄膜晶体管和金属氧化物薄膜晶体管各包括栅极、源极、漏极和半导体层，半导体层包括源极接触面和漏极接触面。两种薄膜晶体管的源极和漏极分别由堆叠布置的第一导体层和第二导体层形成。第一导体层和第二导体层分别与两种类型的薄膜晶体管的半导体层的源极接触面和漏极接触面接触。利用本发明，可以解决半导体表面处理和电极材料选择的问题，并且适用于具有保护性蚀刻阻挡层的金属氧化物薄膜晶体管结构，从而实现更便捷、更低成本的混合型TFT的单片集成。

Description

混合型薄膜晶体管集成的电子器件及相应的制造方法
技术领域
本发明涉及电子器件，更具体而言，涉及一种混合型薄膜晶体管集成的电子器件及相应的制造方法。
背景技术
在基于液晶或有机发光二极管的平板显示领域中，作为驱动元件的薄膜晶体管(TFT)在技术上不断推陈出新。并且，TFT在平板显示的领域之外也被广泛地应用于新型的光电系统中。当前在工业体系中量产的TFT普遍是基于硅材料的，并且多以非晶硅或低温多晶硅(Low Temperature Poly-Silicon:LTPS)的形式存在，但硅基TFT技术也受到硅材料特性的限制。相对于硅基TFT，金属氧化物(MO)作为新型半导体的有源层材料近年来取得了可观的进展。基于上述LTPS的TFT拥有相对较高的场效应迁移率，而基于MO半导体的TFT则表现出相对较低的漏电流。
通常，在给定的系统和运用中，仅使用一种半导体材料来构建TFT。若能根据实际情况利用不同的半导体材料，就能结合不同类型TFT各自的优势来解决应用需求。然而，不同材料器件的单片集成通常受限于工艺不兼容的问题，LTPS和MO半导体TFT的单片集成也正是如此。一个TFT和其他TFT之间靠导体层的金属互连交换电信号。在一个TFT的构造中，在导电层的沉积和图案化之前，需要对接触通孔中暴露的源极接触面和漏极接触面内的半导体表面进行化学处理或清洗。一个问题是，当将不同类型的半导体TFT在单片上集成时，用于处理一种半导体的清洗方式可能会对另一种半导体造成损害。第二个问题是，考虑到制作欧姆接触，不同类型的半导体TFT所使用的电极通常需要由不同的导电材料制成。
针对工艺不兼容的问题，如图1A所示出的，现有技术中最直接的方案是通过增加额外的掩模步骤——即独立地完成对两种TFT类型的接触通孔和导电互连层的图案化步骤——来实现相互独立的导体层，从而实现不同类型的半导体TFT的电接触；这种金属化的实现需要至少四个掩模步骤，对于每种类型的TFT至少需要两个掩模步骤，因此增加了工艺的复杂性和工艺成本。如图1B所示出的，现有技术的另一种方案是在沉积和图案化共用的导电互连层之前，不对LTPS TFT的接触通孔进行化学处理或清洁，例如在稀氢氟酸中进行湿处理；这种金属化的实现虽然仅需要两个掩膜步骤，但是会降低LTPS TFT的电接触质量，并且无法使用不同的导电互连层来接触两种不同类型的TFT，从而导致接触电极与TFT的匹配度不能达到最佳。如图1C所示出的，现有技术的又一种方案是在MO半导体层进行图案化之前，设置一层导电材料在MO半导体层上作为MO半导体的保护层，以防止在对LTPS TFT的接触通孔进行化学处理或清洗时使用的化学品损害到MO半导体层；虽然这种金属化的实现仅需要两个掩膜步骤，但是该方案仅适用于背沟道蚀刻(BCE)MO TFT结构。
因此，需要一种能够解决上述问题至少一个或多个的混合型薄膜晶体管的单片集成的方案。
发明内容
本发明的目的在于提出一种混合型薄膜晶体管的单片集成的方案，以解决上述问题。
具体地，根据本发明的第一方面，提供一种硅基薄膜晶体管和金属氧化物薄膜晶体管集成的电子器件，所述电子器件包括基板、堆叠导体层、硅基薄膜晶体管和金属氧化物薄膜晶体管，其中，
所述堆叠导体层、所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管设置在所述基板上；
所述堆叠导体层包括堆叠布置的第一导体层和第二导体层；
所述硅基薄膜晶体管至少包括第一栅极和第一半导体层，其中，所述第一半导体层至少包括第一源极接触面和第一漏极接触面；
所述金属氧化物薄膜晶体管至少包括第二栅极和第二半导体层，其中，所述第二半导体层至少包括第二源极接触面和第二漏极接触面；
所述第一导体层和所述第二导体层中的一个导体层连接到所述硅基薄膜晶体管的所述第一半导体层的所述第一源极接触面和所述第一漏极接触面以分别形成所述硅基薄膜晶体管的第一源极和第一漏极，以及所述第一导体层和第二导体层中的另一个导体层连接到所述金属氧化物薄膜晶体管的所述第二半导体层的所述第二源极接触面和所述第二漏极接触面分别形成所述金属氧化物薄膜晶体管的第二源极和第二漏极。
在一个实施例中，所述第一导体层和所述第二导体层具有延伸穿过其中的开口，所述开口具有对准或不对准的内部侧壁。
在一个实施例中，所述第一导体层和所述第二导体层通过接触通孔或者直接与相应的所述硅基薄膜晶体管或者所述金属氧化物薄膜晶体管的相应半导体层的源极接触面和漏极接触面连接。
在一个实施例中，所述电子器件还包括：
缓冲层，所述缓冲层设置在所述基板的上方且设置在至少所述第一半导体层的下方；
栅极绝缘层，所述栅极绝缘层设置在至少所述第一半导体层的上方且设置在至少所述第一栅极的下方和所述第二栅极的下方或上方；以及
层间电介质层，所述层间电介质层的至少一部分设置在所述第一栅极和所述第二栅极的上方，并且所述层间电介质层位于所述第一导体层的下方。
在一个实施例中，所述硅基薄膜晶体管是顶栅结构的薄膜晶体管，所述金属氧化物薄膜晶体管是底栅结构或顶栅结构的薄膜晶体管，并且对于所述底栅结构的金属氧化物薄膜晶体管，在所述金属氧化物薄膜晶体管的所述第二半导体层的上方设置有刻蚀阻挡层。
在一个实施例中，所述金属氧化物薄膜晶体管的所述第二半导体层的半导体材料选自铟镓锌氧化物(IGZO)、氧化锌(ZnO)、铟锌氧化物(IZO)、镓锌氧化物(GZO)、氧化锌锡(ZTO)、氧化铟锡锌(ITZO)、氧化铟锡(ITO)或者其任意组合。
在一个实施例中，所述堆叠导体层的导电材料选自金属、金属氧化物、硅化物或者其任意组合，其中，
所述金属选自钼(Mo)、铝(Al)、钨(W)、钯(Pd)、铂(Pt)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、钨钛(TiW)、铬(Cr)或者其任意组合；
所述金属氧化物选自氧化铟锡(ITO)、铟锌氧化物(IZO)、氧化镍(NiO)、偏铝酸铜(CuAlO2)或者其任意组合；和/或
所述硅化物选自硅化镍、硅化钛、硅化钨、硅化钼或者其任意组合。
根据本发明的第二方面，提供一种制造硅基薄膜晶体管和金属氧化物薄膜晶体管集成的电子器件的方法，所述方法包括：
提供基板；
在所述基板上分别图案化形成硅基薄膜晶体管和金属氧化物薄膜晶体管的栅极和半导体层，其中，所述半导体层具有源极接触面和漏极接触面；
在所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管的栅极和半导体层的上方形成层间电介质层；
图案化至少所述层间电介质层，以暴露出所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管中的一薄膜晶体管的半导体层的源极接触面和漏极接触面；
在层间电介质层的上方沉积导电材料以形成第一导体层，所述第一导体层与所暴露的所述一薄膜晶体管的半导体层的源极接触面和漏极接触面连接；
图案化至少所述第一导体层，以暴露出所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管中的另一薄膜晶体管的半导体层的源极接触面和漏极接触面；以及
在第一导体层的上方沉积导电材料以形成第二导体层，所述第二导体层与所暴露的所述另一薄膜晶体管的半导体层的源极接触面和漏极接触面连接；
图案化第一导体层和第二导体层，分别形成所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管的源极和漏极。
在一个实施例中，所述第一导体层和所述第二导体层具有不同的导电材料。
在一个实施例中，所述方法还包括：形成延伸穿过所述第一导体层和所述第二导体层的开口，所述开口具有对准或不对准的内部侧壁。
在一个实施例中，所述方法还包括：
分别在所述硅基薄膜晶体管的栅极和半导体层的上方以及所述金属氧化物薄膜晶体管的栅极和半导体层的上方，形成延伸穿过所述第一导体层和所述第二导体层的开口，所述开口具有对准或不对准的内部侧壁。
在一个实施例中，所述第一导体层和所述第二导体层中的任一个或者二者通过接触通孔或者直接与相应的所述硅基薄膜晶体管或者所述金属氧化物薄膜晶体管的相应半导体层的源极接触面和漏极接触面连接，所述接触通孔是在图案化至少所述层间电介质层或者图案化至少所述第一导体层以暴露出相应薄膜晶体管的半导体层的源极接触面和漏极接触面期间形成的。
在一个实施例中，所述方法还包括在形成所述接触通孔之后，对所述接触通孔进行化学处理。
在一个实施例中，所述硅基薄膜晶体管是顶栅结构的薄膜晶体管，所述金属氧化物薄膜晶体管是底栅结构或顶栅结构的薄膜晶体管，其中对于所述底栅结构的金属氧化物薄膜晶体管，在所述金属氧化物薄膜晶体管的半导体层的上方设置有刻蚀阻挡层。
根据本发明的方案，将硅基薄膜晶体管和金属氧化物薄膜晶体管单片集成在同一基板上，其中，连接上述两种类型的薄膜晶体管的导体互连层为包括至少两种材料的堆叠导体层。堆叠导体层中的一个导体层与一种类型的薄膜晶体管的半导体层的源极接触面和漏极接触面连接，而另一个导体层与另一种类型的薄膜晶体管的半导体层的源极接触面和漏极接触面连接。因此，可以在使用相对少的掩膜数量的同时，实现不同导电材料与不同类型薄膜晶体管之间接触的最佳适配，允许对LTPS TFT的源极和漏极接触区域进行化学处理或清洗且不会损害到MO TFT，并且能够与使用具有保护性蚀刻阻挡层的MO TFT兼容。通过本发明的实施方案，可以同时解决半导体表面处理和电极材料选择的问题，从而实现一种更便捷、更低成本的LTPS和MO TFT的单片集成。另外，通过将LTPS和MO半导体结合，可以构建分别由LTPS和MO半导体组成的互补p型和n型TFT组成的电路。相较于单一极性TFT构建的电路，互补性的电路设计能提升电路的性能并能减少系统的功率耗散。
总体而言，相对于上述现有技术，本发明具有以下优势：能够减少掩模数量，同时允许对不同类型的薄膜晶体管的源极和漏极的接触区域进行单独的化学处理或清洁；并且可适用于包含具有保护性蚀刻阻挡(Etch Stop:ES)层的薄膜晶体管结构。此外，根据本发明的实施方案，可以实现不同导电材料与不同类型薄膜晶体管之间电接触的最佳适配。
附图说明
以示例的方式参考以下附图描述本发明的非限制性且非穷举性实施例，其中：
图1A-1C是示出根据现有技术的单片集成一个LTPS TFT和一个MO TFT的工艺过程的截面示意图。
图2A-2F是示出根据本发明的一实施方案的单片集成一个顶栅LTPS TFT和一个具备保护性ES层的底栅MO TFT的示例工艺过程的截面示意图，其中首先形成MO TFT的接触。
图3A-3E是示出根据本发明的一实施方案的单片集成一个顶栅LTPS TFT和一个具备保护性ES层的底栅MO TFT的示例工艺过程的截面示意图，其中首先形成LTPS TFT的接触。
图4A-4F是示出根据本发明的一实施方案的单片集成一个顶栅LTPS TFT和一个顶栅MO TFT的示例工艺过程的截面示意图，其中两种TFT共享栅电极层，并且首先形成MO TFT的接触。
图5A-5E是示出根据本发明的一实施方案的单片集成一个顶栅LTPS TFT和一个顶栅MO TFT的示例工艺过程的截面示意图，其中两种TFT共享栅电极层，并且首先形成LTPSTFT的接触。
图6A-6F是示出根据本发明的一实施方案的单片集成一个顶栅LTPS TFT和一个顶栅MO TFT的示例工艺过程的截面示意图，其中两种TFT不共享栅电极层，并且首先形成MOTFT的接触。
图7A-7E是示出根据本发明的一实施方案的单片集成一个顶栅LTPS TFT和一个顶栅MO TFT的示例工艺过程的截面示意图，其中两种TFT不共享栅电极层，并且首先形成LTPSTFT的接触。
具体实施方式
为了使本发明的上述以及其他特征和优点更加清楚，下面结合附图进一步描述本发明。应当理解，本文给出的具体实施例是出于向本领域技术人员解释的目的，仅是示例性的，而非限制性的。
在本文中描述的特征可以不同的形式体现，并且不应被解释为限于在本文中描述的实施例。而是，提供在本文中描述的实施例仅仅是为了例示实施在本文中描述的器件和/或方法的许多可能方式中的一些。在以下描述中，阐述了许多具体细节，以提供对本发明的透彻理解。然而，对于本领域的普通技术人员将明显的是，不必须采用具体细节来实践本发明。在一些情况下，未详细描述众所周知的材料或方法，以避免模糊本发明。
如在本文中使用的，术语“和/或”包括相关联的所列项中的任何一个以及相关联的所列项中的任何两个或更多个的任何组合。术语“一个或多个”指的是一个或者大于一个的指代项。
尽管在本文中可以使用诸如“第一”和“第二”之类的术语来描述各种构件、部件、部分或要素，但是这些构件、部件、部分或要素不受这些术语限制。而是，这些术语仅被用来将一个构件、部件、部分或要素与另一个构件、部件、部分或要素区分开。因此，在不偏离本发明的教导的前提下，在本文中提及的第一构件、部件、部分或要素也可以称为第二构件、部件、部分或要素。
在本文中可以使用诸如“上”、“下”、“左”、“右”、“上方”和“下方”之类的空间术语，以便于描述如在图中示出的一个构件、部件、部分或要素与另一个构件、部件、部分或要素的相对位置关系。另外，关于本文中提到的“源极接触面”和“漏极接触面”的位置不仅可以如下文所示例的那样布置，即，“源极接触面”位于左侧，“漏极接触面”位于右侧，而且所述“源极接触面”和“漏极接触面”的位置可以互换。
在本文中使用的术语仅用于描述各个实施例，并且不用来限制本公开内容。除非上下文另有明确指示，否则“一”、“一个”和“该”意在也可以包括复数形式。例如，术语“一”、“一个”、“另一”和“另一个”可以广义地理解为“一个”、“两个”以及“更多个”，也可以根据上下文相应地理解为“一种”或者“另一种”。术语“包括”、“包含”和“具有”指定所陈述的特征、操作、构件、元件和/或其组合的存在，但不排除存在或添加一个或多个其他特征、操作、构件、元件和/或其组合。
本发明的总体构思如下：通过使包括至少两种材料的堆叠导体层中的一个导体层与一种类型的薄膜晶体管的半导体层的源极接触面和漏极接触面接触以及其另一导体层与另一种类型的薄膜晶体管的半导体层的源极接触面和漏极接触面接触，能够在使用相对少的掩模数量的同时解决半导体表面处理和电极材料选择的问题，并且可适用于包含具有保护性蚀刻阻挡层的薄膜晶体管结构，从而实现更简单便捷、更低成本、电接触更佳的混合型薄膜晶体管的单片集成。
一方面，本发明提出一种硅基薄膜晶体管和金属氧化物薄膜晶体管集成的电子器件，所述电子器件可以包括基板、硅基薄膜晶体管和金属氧化物薄膜晶体管。具体地，所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管设置在所述基板上；所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管可以分别包括：栅极、源极、漏极和半导体层，其中，所述半导体层至少包括源极接触面和漏极接触面；以及所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管的源极和漏极分别由堆叠布置的第一导体层和第二导体层形成，第一导体层和第二导体层形成堆叠导体层。其中，所述第一导体层和所述第二导体层中的一个导体层接触所述硅基薄膜晶体管的半导体层的源极接触面和漏极接触面；以及所述第一导体层和所述第二导体层中的另一个导体层接触所述金属氧化物薄膜晶体管的半导体层的源极接触面和漏极接触面。
具体地，可以形成四种相应的源极接触面和漏极接触面与电导体层的连接类型：所述硅基薄膜晶体管的半导体层的源极接触面和漏极接触面连接到所述第一导体层，并且所述金属氧化物薄膜晶体管的半导体层的的源极接触面和漏极接触面连接到所述第二导体层；或者，所述硅基薄膜晶体管的半导体层的源极接触面和漏极接触面连接到所述第二导体层，并且所述金属氧化物薄膜晶体管的半导体层的源极接触面和漏极接触面连接到所述第一导体层。所述堆叠导体层的导电材料可以包括金属、金属氧化物、硅化物或者其任意组合，如将在下文中详细描述的。
在一个实施例中，所述第一导体层和所述第二导体层可以通过接触通孔或者直接与相应的所述硅基薄膜晶体管或者所述金属氧化物薄膜晶体管的半导体层的源极接触面和漏极接触面接触，从而形成相应薄膜晶体管的源极和漏极。
在一个实施例中，所述第一导体层和所述第二导体层可以具有延伸穿过其中的开口，所述开口具有对准或不对准的内部侧壁。
这里，硅基薄膜晶体管和金属氧化物薄膜晶体管可以称为混合型薄膜晶体管。硅基薄膜晶体管可以包括顶栅结构的薄膜晶体管；金属氧化物薄膜晶体管可以包括底栅结构或顶栅结构的薄膜晶体管，其中对于底栅结构的金属氧化物薄膜晶体管，在其半导体层的上方设置有刻蚀阻挡层以保护该半导体层。半导体层可以称为有源层，并且可以可选地包括沟道区域。半导体层可以包括各种合适的材料，不同的半导体材料制成的TFT具备不同的特性，如将在下文中详细描述的。
在一个实施例中，本发明的电子器件还可以包括：
缓冲层，所述缓冲层设置在所述基板的上方且设置在至少所述第一半导体层的下方；栅极绝缘层，所述栅极绝缘层设置在至少所述第一半导体层的上方且设置在至少所述第一栅极的下方；以及层间电介质层，所述层间电介质层的至少一部分设置在所述第一栅极和所述第二栅极的上方，并且所述层间电介质层位于所述第一导体层的下方。
另一方面，本发明提出一种制造上述电子器件的方法，所述方法至少可以包括：
提供基板；
在所述基板上分别图案化形成硅基薄膜晶体管和金属氧化物薄膜晶体管的栅极和半导体层，其中，所述半导体层具有源极接触面和漏极接触面；
在所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管的栅极和半导体层的上方形成层间电介质层；
图案化至少所述层间电介质层，以暴露出所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管中的一薄膜晶体管的半导体层的源极接触面和漏极接触面；
在层间电介质层的上方沉积导电材料以形成第一导体层，所述第一导体层与所暴露的所述一薄膜晶体管的半导体层的源极接触面和漏极接触面连接；
图案化至少所述第一导体层，以暴露出所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管中的另一薄膜晶体管的半导体层的源极接触面和漏极接触面；
在第一导体层的上方沉积导电材料以形成第二导体层，所述第二导体层与所暴露的所述另一薄膜晶体管的半导体层的源极接触面和漏极接触面连接；
图案化第一导体层和第二导体层，分别形成所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管的源极和漏极。
在一个实施例中，所述方法还可以包括：分别在所述硅基薄膜晶体管的栅极和半导体层的上方以及所述金属氧化物薄膜晶体管的栅极和半导体层的上方，形成延伸穿过所述第一导体层和所述第二导体层的开口，所述开口具有对准或不对准的内部侧壁。
在一个实施例中，所述第一导体层和所述第二导体层中的任一个或者二者通过接触通孔或者直接与相应的所述硅基薄膜晶体管或者所述金属氧化物薄膜晶体管的相应半导体层的源极接触面和漏极接触面连接，所述接触通孔是在图案化至少所述层间电介质层或者图案化至少所述第一导体层以暴露出相应薄膜晶体管的半导体层的源极接触面和漏极接触面期间形成的。
在一个实施例中，所述方法还包括在形成所述接触通孔之后，对所述接触通孔进行化学处理。
本发明的金属化过程需要三个掩膜步骤，其中两个掩膜步骤用于形成接触通孔，一个掩膜步骤用于限定导体互连层。另外，如上文结合本发明的电子器件所描述的各细节可被包括或体现在本发明的制造方法中。下面结合具体实施方案对上述方法进行示例性说明。
图2A-2F和图3A-3E是示出根据本发明的一实施方案的单片集成一个顶栅LTPSTFT和一个具备保护性ES层的底栅MO TFT的示例工艺过程的截面示意图，其中在图2B-2F中首先形成MO TFT的接触，而在图3A-3E中首先形成LTPS TFT的接触。
在该实施方案中，如图2A所示出的，首先在基板101上形成缓冲层102，其中缓冲层102是绝缘的。其次，通过沉积半导体材料并使其图案化形成岛(island)以形成LTPS TFT半导体层103，LTPS TFT半导体层103包括沟道区域103a、源极接触面103b(左侧)和漏极接触面103b(右侧)。然后，在LTPS TFT半导体层103上设置栅极绝缘层104。接着，在栅极绝缘层104上通过沉积导体材料并使其图案化以形成LTPS TFT的顶栅电极105a和MO TFT的底栅电极105b。接下来，在顶栅电极105a和底栅电极105b上形成绝缘层106，其中绝缘层106是MOTFT的栅极绝缘层(也称为栅极介电层)。再接下来，在绝缘层106上沉积MO TFT半导体材料并使其图案化形成岛以形成MO TFT半导体层107。然后，在MO TFT半导体层107上设置由绝缘材料形成的保护性刻蚀阻挡(ES)层108，其中绝缘层106和保护性刻蚀阻挡层108形成层间电介质层1001。该实施方案的后续工艺步骤可以包括以下两种实现方式：
根据该实施方案的如图2B-2F中所示的第一种实现方式，首先形成MO TFT的接触。
具体地，首先，通过使用掩膜对ES层108进行图案化以暴露出MO TFT半导体层107的一部分(该一部分对应于MO TFT半导体层107的源极接触面和漏极接触面)(图2B)。其次，沉积第一导体层110，其中，第一导体层110与不在ES层108覆盖下的MO TFT半导体层107的部分(即MO TFT半导体层107的源极接触面和漏极接触面)接触(图2C)。然后，通过使用掩膜以形成LTPS TFT的接触通孔111，其中，接触通孔111自上而下依次穿过第一导体层110、层间电介质层1001和栅极绝缘层104(图2D)。接着，对接触通孔111进行化学处理，之后沉积第二导体层112，第二导体层112通过LTPS TFT的接触通孔111与LTPS TFT半导体层的源极接触面103b(左侧)和漏极接触面103b(右侧)接触(图2E)。最后，通过使用掩膜对第一导体层110和第二导体层112的堆叠进行图案化，以分别在LTPS TFT和MO TFT的栅极(105a和105b)和半导体层(103和107)的上方形成具有延伸穿过第一导体层110和第二导体层112中的开口，该开口具有对准的内部侧壁1010，从而分别形成LTPS TFT和MO TFT的导体互连(图2F)，或者说分别形成所述LTPS TFT和所述MO TFT的源极和漏极。
根据该实施方案的如图3A-3E中所示的第二种实现方式，首先形成LTPS TFT的接触。
具体地，首先，通过使用掩膜对ES层108进行图案化以形成LTPS TFT的接触通孔113，以暴露出LTPS TFT半导体层103的一部分，该一部分对应于LTPS TFT半导体层103的源极接触面103b(左侧)和漏极接触面103b(右侧)，LTPS TFT的接触通孔113自上而下依次穿过层间电介质层1001和栅极绝缘层104(图3A)。其次，对接触通孔113进行化学处理，之后沉积第一导体层210，其中第一导体层210通过接触通孔113与LTPS TFT半导体层103的源极接触面103b(左侧)和漏极接触面103b(右侧)接触(图3B)。然后，通过使用掩膜对第一导体层210和ES层108进行图案化，以暴露出MO TFT半导体层107的一部分(该一部分对应于MO TFT半导体层107的源极接触面和漏极接触面)(图3C)。接着，沉积第二导体层211，第二导体层211与不在ES层108覆盖下的MO TFT半导体层107的部分(即MO TFT半导体层107的源极接触面和漏极接触面)接触(图3D)。最后，通过使用掩膜对第一导体层210和第二导体层211的堆叠进行图案化，以分别在LTPS TFT和MO TFT的栅极(105a和105b)和半导体层(103和107)的上方形成具有延伸穿过第一导体层210和第二导体层211中的开口，该开口具有对准的内部侧壁2010，从而分别形成LTPS TFT和MO TFT的导体互连(图3E)，或者说分别形成所述LTPSTFT和所述MO TFT的源极和漏极。
图4A-4F和图5A-5E是示出根据本发明的一实施方案的单片集成一个顶栅LTPSTFT和一个顶栅MO TFT的示例工艺过程的截面示意图，其中两种TFT共享栅电极层，在图4B-4F中首先形成MO TFT的接触，而在图5A-5E中首先形成LTPS TFT的接触。
在该实施方案中，如图4A所示出的，首先在基板301上形成缓冲层302，其中缓冲层302是绝缘的。其次，通过沉积半导体材料并使其图案化形成岛以形成LTPS TFT半导体层303，LTPS TFT半导体层303包括沟道区域303a、源极接触面303b(左侧)和漏极接触面303b(右侧)。然后，在LTPS TFT半导体层303上设置栅极绝缘层304。接着，在栅极绝缘层304上沉积MO TFT半导体材料并使其图案化形成岛以形成MO TFT半导体层305，MO TFT半导体层305包括沟道区域305a、源极接触面305b(左侧)和漏极接触面305b(右侧)。接下来，沉积绝缘层306。再接下来，在绝缘层306上通过沉积导体材料并使其图案化以形成LTPS TFT的顶栅电极307a和MO TFT的顶栅电极307b，其中LTPS TFT的栅极介电层由栅极绝缘层304和绝缘层306组成，MO TFT的栅极介质层为绝缘层306。然后，在顶栅电极307a和顶栅电极307b上形成层间电介质层308。该实施方案的后续工艺步骤可以包括以下两种实现方式：
根据该实施方案的如图4B-4F中所示的第一种实现方式，首先形成MO TFT的接触。
具体地，首先，通过使用掩膜对层间电介质层308进行图案化以形成MO TFT的接触通孔310b，其中接触通孔310b穿过层间电介质层308，以暴露出MO TFT半导体层305的一部分(该一部分对应于MO TFT半导体层305的源极接触面和漏极接触面)(图4B)。其次，沉积第一导体层311，其中，第一导体层311通过接触通孔310b与所暴露出的MO TFT半导体层305的源极接触面305b(左侧)和漏极接触面305b(右侧)接触(图4C)。然后，通过使用掩膜以形成LTPS TFT的接触通孔310a，其中，接触通孔310a自上而下依次穿过第一导体层311、层间电介质层308和栅极绝缘层304，以暴露出LTPS TFT半导体层303的源极接触面303b(左侧)和漏极接触面303b(右侧)(图4D)。接着，对接触通孔310a进行化学处理，之后沉积第二导体层312，第二导体层312通过LTPS TFT的接触通孔310a与LTPS TFT半导体层的源极接触面303b(左侧)和漏极接触面303b(右侧)接触(图4E)。最后，通过使用掩膜对第一导体层311和第二导体层312的堆叠进行图案化，以分别在LTPS TFT和MO TFT的栅极(307a和307b)和半导体层(303和305)的上方形成具有延伸穿过第一导体层311和第二导体层312中的开口，该开口具有对准的内部侧壁3010，从而分别形成LTPS TFT和MO TFT的导体互连，或者说，分别形成所述LTPS TFT和所述MO TFT的源极和漏极(图4F)。
根据该实施方案的如图5A-5E中所示的第二种实现方式，首先形成LTPS TFT的接触。
具体地，首先，通过使用掩膜对层间电介质层308进行图案化以形成LTPS TFT的接触通孔313a，其中接触通孔313a穿过层间电介质层308和栅极绝缘层304，以暴露出LTPSTFT半导体层303的一部分(该一部分对应于LTPS TFT半导体层303的源极接触面和漏极接触面)(图5A)。其次，对接触通孔313a进行化学处理，之后沉积第一导体层410，其中，第一导体层410通过接触通孔313a与所暴露出的LTPS TFT半导体层303的源极接触面303b(左侧)和漏极接触面303b(右侧)接触(图5B)。然后，通过使用掩膜以形成MO TFT的接触通孔313b，其中，接触通孔313b自上而下依次穿过第一导体层410和层间电介质层308，以暴露出MOTFT半导体层305的源极接触面305b(左侧)和漏极接触面305b(右侧)(图5C)。接着，沉积第二导体层411，第二导体层411通过MO TFT的接触通孔313b与MO TFT半导体层的源极接触面305b(左侧)和漏极接触面305b(右侧)接触(图5D)。最后，通过使用掩膜对第一导体层410和第二导体层411的堆叠进行图案化，以分别在LTPS TFT和MO TFT的栅极(307a和307b)和半导体层(303和305)的上方形成具有延伸穿过第一导体层410和第二导体层411中的开口，该开口具有对准的内部侧壁4010，从而分别形成LTPS TFT和MO TFT的导体互连(图5E)，或者说分别形成所述LTPS TFT和所述MO TFT的源极和漏极。
图6A-6F和图7A-7E是示出根据本发明的一实施方案的单片集成一个顶栅LTPSTFT和一个顶栅MO TFT的示例工艺过程的截面示意图，其中两种TFT不共享栅电极层，在图6B-6F中首先形成MO TFT的接触，而在图7A-7E中首先形成LTPS TFT的接触。
在该实施方案中，如图6A所示出的，首先在基板501上形成缓冲层502，其中缓冲层502是绝缘的。其次，通过沉积半导体材料并使其图案化形成岛以形成LTPS TFT半导体层503，LTPS TFT半导体层503包括沟道区域503a、源极接触面503b(左侧)和漏极接触面503b(右侧)。然后，在LTPS TFT半导体层503上设置栅极绝缘层504。接着，在栅极绝缘层504上通过沉积导体材料并使其图案化以形成LTPS TFT的顶栅电极505。接下来，沉积绝缘层506。在绝缘层506上沉积MO TFT半导体材料并使其图案化形成岛以形成MO TFT半导体层507，MOTFT半导体层507包括沟道区域507a、源极接触面507b(左侧)和漏极接触面507b(右侧)。再接下来，在MO TFT半导体层507上设置绝缘层和导体层并使其图案化以形成MO TFT栅极绝缘层508和MO TFT顶栅电极509。然后，形成绝缘层510。其中绝缘层506和绝缘层510形成层间电介质层5001。该实施方案的后续工艺步骤可以包括以下两种实现方式：
根据该实施方案的如图6B-6F中所示的第一种实现方式，首先形成MO TFT的接触。
具体地，首先，通过使用掩膜对绝缘层510进行图案化以形成MO TFT的接触通孔511b，其中接触通孔511b穿过绝缘层510，以暴露出MO TFT半导体层507的一部分(该一部分对应于MO TFT半导体层507的源极接触面和漏极接触面)(图6B)。其次，沉积第一导体层512，其中，第一导体层512通过接触通孔511b与所暴露出的MO TFT半导体层507的源极接触面507b(左侧)和漏极接触面507b(右侧)接触(图6C)。然后，通过使用掩膜以形成LTPS TFT的接触通孔511a，其中，接触通孔511a自上而下依次穿过第一导体层512、层间电介质层5001和栅极绝缘层504，以暴露出LTPS TFT半导体层503的源极接触面503b(左侧)和漏极接触面503b(右侧)(图6D)。接着，对接触通孔511a进行化学处理，之后沉积第二导体层513，第二导体层513通过LTPS TFT的接触通孔511a与LTPS TFT半导体层的源极接触面503b(左侧)和漏极接触面503b(右侧)接触(图6E)。最后，通过使用掩膜对第一导体层512和第二导体层513的堆叠进行图案化，以分别在LTPS TFT和MO TFT的栅极(505和509)和半导体层(503和507)的上方形成具有延伸穿过第一导体层512和第二导体层513中的开口，该开口具有对准的内部侧壁5010，从而分别形成LTPS TFT和MO TFT的导体互连(图6F)，或者说分别形成所述LTPS TFT和所述MO TFT的源极和漏极。
根据该实施方案的如图7A-7E中所示的第二种实现方式，首先形成LTPS TFT的接触。
具体地，首先，通过使用掩膜对层间电介质层5001进行图案化以形成LTPS TFT的接触通孔514a，其中接触通孔514a穿过层间电介质层5001和栅极绝缘层504，以暴露出LTPSTFT半导体层503的一部分(该一部分对应于LTPS TFT半导体层503的源极接触面和漏极接触面)(图7A)。其次，对接触通孔514a进行化学处理，之后沉积第一导体层610，其中，第一导体层610通过接触通孔514a与所暴露出的LTPS TFT半导体层503的源极接触面503b(左侧)和漏极接触面503b(右侧)接触(图7B)。然后，通过使用掩膜对第一导体层610和绝缘层510进行图案化以形成MO TFT的接触通孔514b，其中，接触通孔514b自上而下依次穿过第一导体层610和绝缘层510，以暴露出MO TFT半导体层507的源极接触面507b(左侧)和漏极接触面507b(右侧)(图7C)。接着，沉积第二导体层611，第二导体层611通过MO TFT的接触通孔514b与MO TFT半导体层的源极接触面507b(左侧)和漏极接触面507b(右侧)接触(图7D)。最后，通过使用掩膜对第一导体层610和第二导体层611的堆叠进行图案化，以分别在LTPSTFT和MO TFT的栅极(505和509)和半导体层(503和507)的上方形成具有延伸穿过第一导体层610和第二导体层611中的开口，该开口具有对准的内部侧壁6010，从而分别形成LTPSTFT和MO TFT的导体互连(图7E)，或者说分别形成所述LTPS TFT和所述MO TFT的源极和漏极。应理解，尽管上述图中示出了对准的内部侧壁，但是根据情况，内部侧壁也可以是不对准的。另外，尽管上述图中未描述对MO TFT的接触通孔或源极接触面和漏极接触面进行化学处理，但是根据情况，在第一导体层或第二导体层与MO TFT的半导体层的源极接触面和漏极接触面接触之前，也可以对MO TFT的接触通孔或源极接触面和漏极接触面进行化学处理。
根据需要，本文中所描述的堆叠导体层的导电材料可以例如但不限于选自金属、金属氧化物、硅化物或者其任意组合。其中，上述金属可以例如但不限于选自钼(Mo)、铝(Al)、钨(W)、钯(Pd)、铂(Pt)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、钨钛(TiW)、铬(Cr)或者其任意组合。上述金属氧化物可以例如但不限于选自氧化铟锡(ITO)、铟锌氧化物(IZO)、氧化镍(NiO)、偏铝酸铜(CuAlO2)或者其任意组合。上述硅化物可以例如但不限于选自硅化镍、硅化钛、硅化钨、硅化钼或者其任意组合。所述第一导体层和第二导体层可以根据相应的LTPSTFT和MO TFT由合适的不同或相同的导电材料制成。例如，第一导体层可以由钼形成，第二导体层可以由铝形成。例如，第一导体层和第二导体层本身可以由多种导电材料混合或叠层形成，比如，第一导体层为钼/铝叠层，第二导体层为铝/钼叠层。优选地，第一导体层和第二导体层可以具有不同种类的导电材料。
根据需要，本文中所描述的MO TFT的半导体层的金属氧化物半导体材料可以例如但不限于选自铟镓锌氧化物(IGZO)、氧化锌(ZnO)、铟锌氧化物(IZO)、镓锌氧化物(GZO)、氧化锌锡(ZTO)、氧化铟锡锌(ITZO)、氧化铟锡(ITO)以及其任意组合。
最后应当说明的是，尽管结合上述实施例和实施方案对本发明进行了描述，但其仅为本发明的优选实施例，而非对本发明保护范围的限制。本领域的普通技术人员应当理解，凡在本发明的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硅基薄膜晶体管和金属氧化物薄膜晶体管集成的电子器件，所述电子器件包括基板、堆叠导体层、硅基薄膜晶体管和金属氧化物薄膜晶体管，其中，
所述堆叠导体层、所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管设置在所述基板上；
所述堆叠导体层包括堆叠布置的第一导体层和第二导体层；
所述硅基薄膜晶体管至少包括第一栅极和第一半导体层，其中，所述第一半导体层至少包括第一源极接触面和第一漏极接触面；
所述金属氧化物薄膜晶体管至少包括第二栅极和第二半导体层，其中，所述第二半导体层至少包括第二源极接触面和第二漏极接触面；
所述第一导体层和所述第二导体层中的一个导体层连接到所述硅基薄膜晶体管的所述第一半导体层的所述第一源极接触面和所述第一漏极接触面，以及所述第一导体层和第二导体层中的另一个导体层连接到所述金属氧化物薄膜晶体管的所述第二半导体层的所述第二源极接触面和所述第二漏极接触面。
2.根据权利要求1所述的电子器件，其中，
所述第一导体层和所述第二导体层通过接触通孔或者直接与相应的所述硅基薄膜晶体管或者所述金属氧化物薄膜晶体管的相应半导体层的源极接触面和漏极接触面连接。
3.根据权利要求1所述的电子器件，所述电子器件还包括：
缓冲层，所述缓冲层设置在所述基板的上方且设置在至少所述第一半导体层的下方；
栅极绝缘层，所述栅极绝缘层设置在至少所述第一半导体层的上方且设置在至少所述第一栅极的下方；以及
层间电介质层，所述层间电介质层的至少一部分设置在所述第一栅极和所述第二栅极的上方，并且所述层间电介质层位于所述第一导体层的下方。
4.根据权利要求1至3中任一项所述的电子器件，其中，所述硅基薄膜晶体管是顶栅结构的薄膜晶体管，所述金属氧化物薄膜晶体管是底栅结构或顶栅结构的薄膜晶体管，并且对于所述底栅结构的金属氧化物薄膜晶体管，在所述金属氧化物薄膜晶体管的所述第二半导体层的上方设置有刻蚀阻挡层。
5.根据权利要求1至3中任一项所述的电子器件，其中，所述金属氧化物薄膜晶体管的所述第二半导体层的半导体材料选自铟镓锌氧化物(IGZO)、氧化锌(ZnO)、铟锌氧化物(IZO)、镓锌氧化物(GZO)、氧化锌锡(ZTO)、氧化铟锡锌(ITZO)、氧化铟锡(ITO)或者其任意组合。
6.根据权利要求1至3中任一项所述的电子器件，所述堆叠导体层的导电材料选自金属、金属氧化物、硅化物或者其任意组合，其中，
所述金属选自钼(Mo)、铝(Al)、钨(W)、钯(Pd)、铂(Pt)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、钨钛(TiW)、铬(Cr)或者其任意组合；
所述金属氧化物选自氧化铟锡(ITO)、铟锌氧化物(IZO)、氧化镍(NiO)、偏铝酸铜(CuAlO2)或者其任意组合；和/或
所述硅化物选自硅化镍、硅化钛、硅化钨、硅化钼或者其任意组合。
7.一种制造硅基薄膜晶体管和金属氧化物薄膜晶体管集成的电子器件的方法，所述方法包括：
提供基板；
在所述基板上分别图案化形成硅基薄膜晶体管和金属氧化物薄膜晶体管的栅极和半导体层，其中，所述半导体层具有源极接触面和漏极接触面；
在所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管的栅极和半导体层的上方形成层间电介质层；
图案化至少所述层间电介质层，以暴露出所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管中的一薄膜晶体管的半导体层的源极接触面和漏极接触面；
在层间电介质层的上方沉积导电材料以形成第一导体层，所述第一导体层与所暴露的所述一薄膜晶体管的半导体层的源极接触面和漏极接触面连接；
图案化至少所述第一导体层，以暴露出所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管中的另一薄膜晶体管的半导体层的源极接触面和漏极接触面；
在第一导体层的上方沉积导电材料以形成第二导体层，所述第二导体层与所暴露的所述另一薄膜晶体管的半导体层的源极接触面和漏极接触面连接；以及
图案化第一导体层和第二导体层，分别形成所述硅基薄膜晶体管和所述金属氧化物薄膜晶体管的源极和漏极。
8.根据权利要求7所述的方法，其中，
所述第一导体层和所述第二导体层中的任一个或者二者通过接触通孔或者直接与相应的所述硅基薄膜晶体管或者所述金属氧化物薄膜晶体管的相应半导体层的源极接触面和漏极接触面连接，所述接触通孔是在图案化至少所述层间电介质层或者图案化至少所述第一导体层以暴露出相应薄膜晶体管的半导体层的源极接触面和漏极接触面期间形成的。
9.根据权利要求8所述的方法，其中，所述方法还包括在形成所述接触通孔之后，对所述接触通孔进行化学处理。
10.根据权利要求7至9中任一项所述的方法，其中，所述硅基薄膜晶体管是顶栅结构的薄膜晶体管，所述金属氧化物薄膜晶体管是底栅结构或顶栅结构的薄膜晶体管，其中对于所述底栅结构的金属氧化物薄膜晶体管，在所述金属氧化物薄膜晶体管的半导体层的上方设置有刻蚀阻挡层。
CN202011413459.6A 2020-06-11 2020-12-03 混合型薄膜晶体管集成的电子器件及相应的制造方法 Pending CN113809097A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063102358P 2020-06-11 2020-06-11
US63/102,358 2020-06-11

Publications (1)

Publication Number Publication Date
CN113809097A true CN113809097A (zh) 2021-12-17

Family

ID=78943547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011413459.6A Pending CN113809097A (zh) 2020-06-11 2020-12-03 混合型薄膜晶体管集成的电子器件及相应的制造方法

Country Status (1)

Country Link
CN (1) CN113809097A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
KR20130113972A (ko) * 2012-04-06 2013-10-16 한국전자통신연구원 산화물 박막 트랜지스터의 제조 방법
CN106935549A (zh) * 2017-03-20 2017-07-07 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板
CN107799521A (zh) * 2017-10-10 2018-03-13 深圳市华星光电半导体显示技术有限公司 Cmos反相器及阵列基板
US20180374953A1 (en) * 2017-06-22 2018-12-27 Shenzhen China Star Optoelectronics Technology Co. Ltd. Metal oxide thin film transistor and method of manufacturing the same, and display panel
CN109326611A (zh) * 2018-09-30 2019-02-12 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
KR20130113972A (ko) * 2012-04-06 2013-10-16 한국전자통신연구원 산화물 박막 트랜지스터의 제조 방법
CN106935549A (zh) * 2017-03-20 2017-07-07 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板
US20180374953A1 (en) * 2017-06-22 2018-12-27 Shenzhen China Star Optoelectronics Technology Co. Ltd. Metal oxide thin film transistor and method of manufacturing the same, and display panel
CN107799521A (zh) * 2017-10-10 2018-03-13 深圳市华星光电半导体显示技术有限公司 Cmos反相器及阵列基板
CN109326611A (zh) * 2018-09-30 2019-02-12 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板

Similar Documents

Publication Publication Date Title
US11804495B2 (en) Thin film transistor array substrate and manufacturing method thereof
US20240038787A1 (en) Thin film transistor, array substrate, display panel, and method for fabricating array substrate
KR101314787B1 (ko) 어레이 기판
KR101968115B1 (ko) 어레이 기판 및 이의 제조방법
KR101790176B1 (ko) 어레이 기판의 제조방법
US10043679B2 (en) Method of fabricating array substrate
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101540341B1 (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
KR20110010275A (ko) 어레이 기판 및 이의 제조방법
WO2012002085A1 (ja) 半導体装置
CN113629072A (zh) 阵列基板及其制备方法、显示面板
US8900914B2 (en) TFT substrate and method for manufacturing same
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN112864173A (zh) 显示基板及其制备方法、显示装置
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
CN113809097A (zh) 混合型薄膜晶体管集成的电子器件及相应的制造方法
US12074221B2 (en) Array substrate and manufacturing method thereof, display panel
KR101475313B1 (ko) 어레이 기판의 제조방법
CN112309968A (zh) 显示面板制作方法及显示面板
KR101961724B1 (ko) 어레이 기판 및 이의 제조방법
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR101484965B1 (ko) 어레이 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination