CN106935549A - 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 - Google Patents
薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 Download PDFInfo
- Publication number
- CN106935549A CN106935549A CN201710165201.0A CN201710165201A CN106935549A CN 106935549 A CN106935549 A CN 106935549A CN 201710165201 A CN201710165201 A CN 201710165201A CN 106935549 A CN106935549 A CN 106935549A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin film
- layer
- array base
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 187
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 154
- 238000000059 patterning Methods 0.000 claims description 44
- 238000009413 insulation Methods 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 238000003851 corona treatment Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板，其中的制作方法为：在完成硅薄膜晶体管的部分制程及电容制程后，先形成顶栅结构的氧化物薄膜晶体管，再形成硅薄膜晶体管漏极、硅薄膜晶体管源极、氧化物薄膜晶体管漏极和氧化物薄膜晶体管源极，从而在缓冲层上的第一位置、第二位置及第三位置处形成硅薄膜晶体管、电容与氧化物薄膜晶体管，由于制得的薄膜晶体管阵列基板包括顶栅型的氧化物薄膜晶体管，且硅薄膜晶体管的栅极与源漏极之间间隔多层绝缘层而距离增大，从而有效降低了整体的寄生电容，有利于改善显示器件的高分辨显示效果。
Description
技术领域
本发明涉及显示技术领域，特别是关于一种薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板。
背景技术
随着显示技术的发展，基于低温多晶硅(Low Temperature Poly-Silicon，LTPS)的显示器件越来越多地运用到日常显示中。
采用低温多晶硅有许多优点，如薄膜电路可以做得更薄更小、功耗更低，但采用低温多晶硅也存在漏电流高、均一性差和显示屏斑点(mura)等缺陷。随着显示分辨率的增高，显示器件所需的驱动电流越来越小，由于LTPS提供的驱动电流较大，通常需要设计成U型沟道或者S型沟道，而采用氧化物半导体作为驱动薄膜晶体管，可以缩小器件面积，实现高分辨。因此，低温多晶硅和氧化物半导体相结合的技术越来越受到业内的关注。然而，现有采用低温多晶硅和氧化物薄膜晶体管混合结构的薄膜晶体管阵列基板仍存在寄生电容较大的问题，在制作高分辨显示屏体时RC延迟较为严重，不能很好的满足显示器件的高分辨显示要求，不利于该项技术的优势发挥。
发明内容
本发明的目的在于提供一种薄膜晶体管阵列基板的制作方法，可制得寄生电容较小的薄膜晶体管阵列基板。
本发明提供一种薄膜晶体管阵列基板的制作方法，包括：
提供一基板，在所述基板上依次形成缓冲层、图案化的多晶硅层、第一栅绝缘层、图案化的第一金属层、电容绝缘层、图案化的第二金属层及第一层间绝缘层，其中，所述图案化的多晶硅层包括位于所述缓冲层的第一位置处的硅薄膜晶体管有源层，所述图案化的第一金属层包括位于所述硅薄膜晶体管有源层上方的硅薄膜晶体管栅极和位于所述缓冲层的第二位置上方的电容下电极，所述图案化的第二金属层包括位于所述电容下电极上方的电容上电极；
刻蚀除去所述电容绝缘层和所述第一层间绝缘层的位于所述缓冲层的第三位置上方的部分以暴露出所述第一栅绝缘层的位于所述第三位置上方的部分；
依次形成图案化的氧化物半导体层、第二栅绝缘层、图案化的第三金属层、第二层间绝缘层，所述图案化的氧化物半导体层包括位于所述缓冲层的第三位置上方的氧化物薄膜晶体管有源层，所述图案化的第三金属层包括位于所述氧化物薄膜晶体管有源层上方的氧化物薄膜晶体管栅极；
形成第一过孔、第二过孔、第三过孔与第四过孔，所述第一过孔与所述第二过孔分别暴露出所述硅薄膜晶体管有源层的两端，所述第三过孔与所述第四过孔分别暴露出所述氧化物薄膜晶体管有源层的两端；
形成图案化的第四金属层，所述第四金属层包括硅薄膜晶体管漏极、硅薄膜晶体管源极、氧化物薄膜晶体管漏极和氧化物薄膜晶体管源极，其中，所述硅薄膜晶体管漏极和所述硅薄膜晶体管源极分别通过所述第一过孔和所述第二过孔与所述硅薄膜晶体管有源层的两端接触，所述氧化物薄膜晶体管漏极和所述氧化物薄膜晶体管源极分别通过所述第三过孔和所述第四过孔与所述氧化物薄膜晶体管有源层的两端接触。
进一步的，所述第二栅绝缘层为图案化的第二栅绝缘层，形成所述图案化的第二栅绝缘层的步骤包括：
沉积一栅绝缘层；
刻蚀除去所述栅绝缘层的位于所述第一位置与所述第二位置上方的部分以形成图案化的第二栅绝缘层。
进一步的，所述第二位置位于所述第一位置与所述第三位置之间。
进一步的，所述多晶硅层为低温多晶硅层，所述氧化物半导体层为铟镓锌氧化物层。
进一步的，采用湿刻工艺同时形成所述第一过孔、所述第二过孔、所述第三过孔与所述第四过孔。
进一步的，采用等离子干刻工艺同时形成所述第一过孔、所述第二过孔、所述第三过孔与所述第四过孔。
进一步的，所述形成第一过孔、第二过孔、第三过孔与第四过孔的步骤之后，还包括：
对所述第三过孔与所述第四过孔分别暴露出的所述氧化物薄膜晶体管有源层两端的表面进行等离子体处理。
进一步的，所述电容绝缘层、所述第一层间绝缘层和所述第二层间绝缘层为氮化硅层。
进一步的，所述形成图案化的第四金属层的步骤之后，还包括：
依次形成钝化层和平坦化层；
形成第五过孔，所述第五过孔暴露出所述氧化物薄膜晶体管源极；
形成铟锡氧化物半导体透明导电层，所述铟锡氧化物半导体透明导电层通过所述第五过孔与所述氧化物薄膜晶体管源极接触。
本发明还提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板采用如上所述的薄膜晶体管阵列基板的制作方法的制成。
本发明实施例的薄膜晶体管阵列基板的制作方法中，在完成硅薄膜晶体管的部分制程及电容制程后，先形成顶栅结构的氧化物薄膜晶体管，再形成硅薄膜晶体管漏极、硅薄膜晶体管源极、氧化物薄膜晶体管漏极和氧化物薄膜晶体管源极，从而在缓冲层上的第一位置、第二位置及第三位置处形成硅薄膜晶体管、电容与氧化物薄膜晶体管，由于制得的薄膜晶体管阵列基板包括顶栅型的氧化物薄膜晶体管，且硅薄膜晶体管的栅极与源漏极之间间隔多层绝缘层而距离增大，从而有效降低了整体的寄生电容，有利于改善显示器件的高分辨显示效果。
附图说明
图1为本发明一个实施例中薄膜晶体管阵列基板的制作方法的流程图。
图2为采用本发明实施例的制作方法制成的薄膜晶体管阵列基板的结构示意图。
图3为采用本发明实施例的制作方法制成的薄膜晶体管阵列基板的另一结构示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
图1为本发明一个实施例中薄膜晶体管阵列基板的制作方法的流程图。如图1所示，本发明实施例的薄膜晶体管阵列基板的制作方法可包括以下步骤：
步骤11，提供一基板，在基板上依次形成缓冲层、图案化的多晶硅层、第一栅绝缘层、图案化的第一金属层、电容绝缘层、图案化的第二金属层及第一层间绝缘层。
请结合图2，本发明实施例的薄膜晶体管阵列基板的制作方法用于制备同时具有硅薄膜晶体管210、电容220及氧化物薄膜晶体管230的薄膜晶体管阵列基板，步骤11可具体包括：
步骤111，提供一基板24。本实施例中，基板24为透明基板，优选为玻璃基板。
步骤112，在基板24上形成缓冲层25。本实施例中，缓冲层25为氧化硅(SiOX)。
步骤113，在缓冲层25上形成一多晶硅层(LTPS)，图案化所述多晶硅层，形成位于缓冲层25的第一位置处(即用于形成硅薄膜晶体管210的位置处)的硅薄膜晶体管有源层211。
步骤114，在图案化的多晶硅层上形成第一栅绝缘层212。本实施例中，第一栅绝缘层212采用氧化硅(SiOX)。
步骤115，在第一栅绝缘层212上形成第一金属层(M1层)，图案化所述第一金属层，形成位于硅薄膜晶体管有源层211上方的硅薄膜晶体管栅极213和位于缓冲层25的第二位置(即用于形成电容220的位置)上方的电容下电极221。
步骤116，在图案化的第一金属层上形成电容绝缘层214。本实施例中，电容绝缘层214采用氮化硅(SiNX)。
步骤117，在电容绝缘层214上形成第二金属层(M2)，图案化所述第二金属层，形成位于电容下电极221上方的电容上电极222。
步骤118，在图案化的第二金属层上形成第一层间绝缘层215。本实施例中，第一层间绝缘层215采用氮化硅(SiNX)。
步骤11中，在缓冲层25(或基板24)的第一位置处形成了硅薄膜晶体管210的部分结构，尤其是形成了硅薄膜晶体管有源层211，以及在缓冲层25(或基板24)的第二位置处形成了电容220，包括电容下电极221与电容上电极222，由于沉积低温多晶硅需要高温制程，通过先形成硅薄膜晶体管有源层211的方式可避免高温制程对氧化物薄膜晶体管230的性能产生不利影响，如破坏氧化物薄膜晶体管230中的半导体性能。
步骤12，刻蚀除去电容绝缘层和第一层间绝缘层的位于缓冲层的第三位置上方的部分以暴露出第一栅绝缘层的位于第三位置上方的部分。
请参图2，缓冲层25的第三位置也即用于形成氧化物薄膜晶体管230的位置，本实施例中，第二位置位于第一位置与第三位置之间。由于采用化学气相沉积形成的电容绝缘层214和第一层间绝缘层215通常具有较高的含氢量，在后续的氧化物薄膜晶体管制程中会对氧化物半导体的导电性产生不利影响，因此将电容绝缘层214和第一层间绝缘层215的位于缓冲层25的第三位置上方的部分刻蚀去除，后续再在第三位置上形成氧化物薄膜晶体管230。
步骤13，依次形成图案化的氧化物半导体层、第二栅绝缘层、图案化的第三金属层、第二层间绝缘层，图案化的氧化物半导体层包括位于缓冲层的第三位置上方的氧化物薄膜晶体管有源层，图案化的第三金属层包括位于氧化物半导体层上方的氧化物薄膜晶体管栅极。
请参图2，步骤13具体可包括：
步骤131，形成氧化物半导体层，图案化所述氧化物半导体层，形成位于缓冲层25的第三位置上方的氧化物薄膜晶体管有源层231。本实施例中，氧化物半导体层为铟镓锌氧化物(IGZO)。
步骤132，在图案化的氧化物半导体层上形成第二栅绝缘层232。本实施例中，第二栅绝缘层232采用氧化硅(SiOX)。
步骤133，在第二栅绝缘层232上形成第三金属层(M3)，图案化所述第三金属层，形成位于氧化物薄膜晶体管有源层231上方的氧化物薄膜晶体管栅极233。
步骤134，在图案化的第三金属层上形成第二层间绝缘层234。本实施例中，第二层间绝缘层234采用氮化硅(SiNX)。
步骤13中，在缓冲层25(或基板24)的第三位置处形成了顶栅型的氧化物薄膜晶体管230，可解决底栅型氧化物薄膜晶体管中栅极和源漏极之间因绝缘层结构导致的寄生电容较大的问题。并且，由于氧化物薄膜晶体管230的制程在硅薄膜晶体管有源层211的制程之后，且是在刻蚀掉第三位置处的电容绝缘层214和第一层间绝缘层215后形成的，使得制得的氧化物薄膜晶体管230具有优良的性能。
请参图3，在本发明的另一实施例中，步骤132中还可进一步对第二栅绝缘层232进行图案化。具体地，先在图案化的第三金属层上沉积第二栅绝缘层232，然后刻蚀除去第二栅绝缘层232的位于缓冲层25的第一位置与第二位置上方的部分以获得图案化的第二栅绝缘层232’，也即，仅保留位于缓冲层25的第三位置处的栅绝缘层，从而可降低后续在硅薄膜晶体管210处的刻孔深度。
步骤14，形成第一过孔、第二过孔、第三过孔与第四过孔，第一过孔与第二过孔分别暴露出硅薄膜晶体管有源层的两端，第三过孔与第四过孔分别暴露出氧化物薄膜晶体管有源层的两端。
具体地，图2中第一过孔、第二过孔、第三过孔与第四过孔各自对应为形成有硅薄膜晶体管漏极216、硅薄膜晶体管源极217、氧化物薄膜晶体管漏极235和氧化物薄膜晶体管源极236的过孔(图未标号)，其中第一过孔、第二过孔分别暴露出硅薄膜晶体管有源层211的两端，第三过孔与第四过孔分别暴露出氧化物薄膜晶体管有源层231的两端。
本实施例中，可采用湿刻工艺或等离子干刻工艺同时形成或分开形成所述第一过孔、第二过孔、第三过孔与第四过孔。特别的，如图3所示，在形成图案化的第二栅绝缘层232’后，可降低在硅薄膜晶体管210处的刻孔深度，如此，通过控制刻蚀速率可使硅薄膜晶体管210处的第一过孔、第二过孔和氧化物薄膜晶体管230处的第三过孔、第四过孔采用一步刻蚀的方法同时形成，节省一道光罩(Mask)。
进一步的，在本发明的另一实施例中，形成第三过孔与第四过孔之后，还可以对第三过孔与第四过孔分别暴露出的氧化物薄膜晶体管有源层231两端的表面进行等离子体(plasma)处理，优选为O2plasma，从而降低氧化物薄膜晶体管有源层231的自身电阻以及与氧化物薄膜晶体管漏极235和氧化物薄膜晶体管源极236之间的接触电阻，进一步提升顶栅型氧化物薄膜晶体管230的性能。
步骤15，形成图案化的第四金属层，第四金属层包括硅薄膜晶体管漏极、硅薄膜晶体管源极、氧化物薄膜晶体管漏极和氧化物薄膜晶体管源极。
请参图2，在第二层间绝缘层234上形成第四金属层(M4)，图案化所述第四金属层，形成硅薄膜晶体管漏极216、硅薄膜晶体管源极217、氧化物薄膜晶体管漏极235和氧化物薄膜晶体管源极236，其中，硅薄膜晶体管漏极216和硅薄膜晶体管源极217分别通过第一过孔和第二过孔与硅薄膜晶体管有源层211的两端接触，氧化物薄膜晶体管漏极235和氧化物薄膜晶体管源极236分别通过第三过孔和第四过孔与氧化物薄膜晶体管有源层231的两端接触。本实施例中，氧化物薄膜晶体管230的制程之后，第二栅绝缘层232和第二层间绝缘层234延伸至硅薄膜晶体管210和电容220处，由此使硅薄膜晶体管的栅极与源漏极之间间隔多层绝缘层而距离增大，进一步降低硅薄膜晶体管的寄生电容。
进一步的，请参图2，本发明实施例的薄膜晶体管阵列基板的制作方法还可进一步包括：
依次形成钝化层26和平坦化层27；形成第五过孔，该第五过孔暴露出氧化物薄膜晶体管源极236的部分表面；形成铟锡氧化物半导体透明导电层(ITO)28，铟锡氧化物半导体透明导电层28通过第五过孔与氧化物薄膜晶体管源极236的表面接触以作为阳极。
本发明实施例还提供一种薄膜晶体管阵列基板，薄膜晶体管阵列基板采用如上所述的薄膜晶体管阵列基板的制作方法的制成。如图2与图3所示，在基板24的第一位置、第二位置及第三位置处分别设有硅薄膜晶体管210、电容220及氧化物薄膜晶体管230，硅薄膜晶体管210与氧化物薄膜晶体管230均为顶栅结构，且硅薄膜晶体管的栅极与源漏极之间间隔多层绝缘层而距离增大，使得整体的寄生电容大大降低，有利于改善显示器件的高分辨显示效果。关于薄膜晶体管阵列基板的其它结构请参上述制作方法，在此不再赘述。
综上，本发明实施例的薄膜晶体管阵列基板的制作方法至少具有以下有益效果：
(1)先完成硅薄膜晶体管的部分制程及电容制程，再形成顶栅结构的氧化物薄膜晶体管，最后再形成硅薄膜晶体管漏极、硅薄膜晶体管源极、氧化物薄膜晶体管漏极和氧化物薄膜晶体管源极，可避免硅薄膜晶体管高温制程对氧化物薄膜晶体管的性能产生不利影响，制得了包括顶栅型的氧化物薄膜晶体管的薄膜晶体管阵列基板，且硅薄膜晶体管的栅极与源漏极之间间隔多层绝缘层而距离增大，有效降低了整体的寄生电容，有利于改善显示器件的高分辨显示效果；
(2)刻蚀除去第二栅绝缘层的位于缓冲层的第一位置与第二位置上方的部分以获得图案化的第二栅绝缘层，可降低后续在硅薄膜晶体管处的刻孔深度，使得硅薄膜晶体管处的第一过孔、第二过孔和氧化物薄膜晶体管处的第三过孔、第四过孔可通过控制蚀刻速率进行一步刻蚀以同时形成，节省一道光罩；
(3)对氧化物薄膜晶体管有源层两端的表面进行等离子体(plasma)处理，可降低氧化物薄膜晶体管有源层的自身电阻以及与氧化物薄膜晶体管漏极和氧化物薄膜晶体管源极之间的接触电阻，进一步提升顶栅型氧化物薄膜晶体管的性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
提供一基板，在所述基板上依次形成缓冲层、图案化的多晶硅层、第一栅绝缘层、图案化的第一金属层、电容绝缘层、图案化的第二金属层及第一层间绝缘层，其中，所述图案化的多晶硅层包括位于所述缓冲层的第一位置处的硅薄膜晶体管有源层，所述图案化的第一金属层包括位于所述硅薄膜晶体管有源层上方的硅薄膜晶体管栅极和位于所述缓冲层的第二位置上方的电容下电极，所述图案化的第二金属层包括位于所述电容下电极上方的电容上电极；
刻蚀除去所述电容绝缘层和所述第一层间绝缘层的位于所述缓冲层的第三位置上方的部分以暴露出所述第一栅绝缘层的位于所述第三位置上方的部分；
依次形成图案化的氧化物半导体层、第二栅绝缘层、图案化的第三金属层、第二层间绝缘层，所述图案化的氧化物半导体层包括位于所述缓冲层的第三位置上方的氧化物薄膜晶体管有源层，所述图案化的第三金属层包括位于所述氧化物薄源膜晶体管有源层上方的氧化物薄膜晶体管栅极；
形成第一过孔、第二过孔、第三过孔与第四过孔，所述第一过孔与所述第二过孔分别暴露出所述硅薄膜晶体管有源层的两端，所述第三过孔与所述第四过孔分别暴露出所述氧化物薄膜晶体管有源层的两端；
形成图案化的第四金属层，所述第四金属层包括硅薄膜晶体管漏极、硅薄膜晶体管源极、氧化物薄膜晶体管漏极和氧化物薄膜晶体管源极，其中，所述硅薄膜晶体管漏极和所述硅薄膜晶体管源极分别通过所述第一过孔和所述第二过孔与所述硅薄膜晶体管有源层的两端接触，所述氧化物薄膜晶体管漏极和所述氧化物薄膜晶体管源极分别通过所述第三过孔和所述第四过孔与所述氧化物薄膜晶体管有源层的两端接触。
2.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述第二栅绝缘层为图案化的第二栅绝缘层，形成所述图案化的第二栅绝缘层的步骤包括：
沉积一栅绝缘层；
刻蚀除去所述栅绝缘层的位于所述第一位置与所述第二位置上方的部分以形成图案化的第二栅绝缘层。
3.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述第二位置位于所述第一位置与所述第三位置之间。
4.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述多晶硅层为低温多晶硅层，所述氧化物半导体层为铟镓锌氧化物层。
5.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，采用湿刻工艺同时形成所述第一过孔、所述第二过孔、所述第三过孔与所述第四过孔。
6.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，采用等离子干刻工艺同时形成所述第一过孔、所述第二过孔、所述第三过孔与所述第四过孔。
7.如权利要求5或6所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述形成第一过孔、第二过孔、第三过孔与第四过孔的步骤之后，还包括：
对所述第三过孔与所述第四过孔分别暴露出的所述氧化物薄膜晶体管有源层两端的表面进行等离子体处理。
8.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述电容绝缘层、第一层间绝缘层和所述第二层间绝缘层为氮化硅层。
9.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述形成图案化的第四金属层的步骤之后，还包括：
依次形成钝化层和平坦化层；
形成第五过孔，所述第五过孔暴露出所述氧化物薄膜晶体管源极；
形成铟锡氧化物半导体透明导电层，所述铟锡氧化物半导体透明导电层通过所述第五过孔与所述氧化物薄膜晶体管源极接触。
10.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板采用如权利要求1-9中任一项所述的薄膜晶体管阵列基板的制作方法的制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710165201.0A CN106935549B (zh) | 2017-03-20 | 2017-03-20 | 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710165201.0A CN106935549B (zh) | 2017-03-20 | 2017-03-20 | 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106935549A true CN106935549A (zh) | 2017-07-07 |
| CN106935549B CN106935549B (zh) | 2019-11-29 |
Family
ID=59433668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710165201.0A Active CN106935549B (zh) | 2017-03-20 | 2017-03-20 | 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106935549B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN109427911A (zh) * | 2017-08-31 | 2019-03-05 | 昆山国显光电有限公司 | 一种柔性薄膜晶体管及其制备方法 |
| CN112713157A (zh) * | 2020-12-28 | 2021-04-27 | 合肥维信诺科技有限公司 | 阵列基板、显示面板以及阵列基板的制备方法 |
| CN113809097A (zh) * | 2020-06-11 | 2021-12-17 | 香港科技大学 | 混合型薄膜晶体管集成的电子器件及相应的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070038193A (ko) * | 2005-10-05 | 2007-04-10 | 삼성전자주식회사 | 폴리 실리콘형 박막트랜지스터 기판 및 그 제조 방법 |
| CN104681628A (zh) * | 2015-03-17 | 2015-06-03 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 |
| CN105529366A (zh) * | 2016-02-05 | 2016-04-27 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制造方法 |
| CN105931988A (zh) * | 2016-05-30 | 2016-09-07 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路的制作方法 |
| CN106024838A (zh) * | 2016-06-21 | 2016-10-12 | 武汉华星光电技术有限公司 | 基于混合tft结构的显示元件 |
-
2017
- 2017-03-20 CN CN201710165201.0A patent/CN106935549B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070038193A (ko) * | 2005-10-05 | 2007-04-10 | 삼성전자주식회사 | 폴리 실리콘형 박막트랜지스터 기판 및 그 제조 방법 |
| CN104681628A (zh) * | 2015-03-17 | 2015-06-03 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 |
| CN105529366A (zh) * | 2016-02-05 | 2016-04-27 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制造方法 |
| CN105931988A (zh) * | 2016-05-30 | 2016-09-07 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路的制作方法 |
| CN106024838A (zh) * | 2016-06-21 | 2016-10-12 | 武汉华星光电技术有限公司 | 基于混合tft结构的显示元件 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427911A (zh) * | 2017-08-31 | 2019-03-05 | 昆山国显光电有限公司 | 一种柔性薄膜晶体管及其制备方法 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN108231795B (zh) * | 2018-01-02 | 2020-06-30 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| US10895774B2 (en) | 2018-01-02 | 2021-01-19 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method, display panel and display device |
| CN113809097A (zh) * | 2020-06-11 | 2021-12-17 | 香港科技大学 | 混合型薄膜晶体管集成的电子器件及相应的制造方法 |
| CN112713157A (zh) * | 2020-12-28 | 2021-04-27 | 合肥维信诺科技有限公司 | 阵列基板、显示面板以及阵列基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106935549B (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| CN107507841B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104282769B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| US6294799B1 (en) | Semiconductor device and method of fabricating same | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN105097841B (zh) | Tft基板的制作方法及tft基板 | |
| CN105849878A (zh) | 具有未图案化的蚀刻停止的motft | |
| CN106935549B (zh) | 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| WO2019205440A1 (zh) | Tft基板的制作方法及tft基板 | |
| CN103872142A (zh) | 像素结构及其制作方法 | |
| WO2020114485A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103928399B (zh) | Tft阵列基板的制作方法、tft阵列基板以及显示装置 | |
| CN105762195B (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN109585367A (zh) | 显示装置、显示面板、阵列基板及其制造方法 | |
| WO2017202057A1 (zh) | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 | |
| WO2019148579A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN104576682A (zh) | 一种有机发光显示装置及其制备方法 | |
| CN108231595A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN105428313A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106129086A (zh) | Tft基板及其制作方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN108010850A (zh) | 薄膜晶体管及其制作方法、tft基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |