KR20020047535A - 액정 디스플레이 패널 및 그 제조방법 - Google Patents
액정 디스플레이 패널 및 그 제조방법 Download PDFInfo
- Publication number
- KR20020047535A KR20020047535A KR1020000076006A KR20000076006A KR20020047535A KR 20020047535 A KR20020047535 A KR 20020047535A KR 1020000076006 A KR1020000076006 A KR 1020000076006A KR 20000076006 A KR20000076006 A KR 20000076006A KR 20020047535 A KR20020047535 A KR 20020047535A
- Authority
- KR
- South Korea
- Prior art keywords
- pads
- data
- liquid crystal
- crystal display
- display panel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 픽셀 피치를 감소시켜 고해상도를 만족하는 대면적의 액정 디스플레이 패널 및 그 제조방법을 제공하기 위한 것으로, 본 발명의 액정 디스플레이 패널은 셀 영역 및 패드 영역으로 정의된 절연기판과, 상기 셀 영역에 교차 배치되어 화소영역을 정의하는 복수의 게이트 배선 및 데이터 배선들과, 상기 패드 영역에 형성되며 상기 데이터 배선들 중 홀수 번째 데이터 배선들로부터 연장되는 제 1 패드들과, 짝수 번째 데이터 배선들과 각각 연결되며 상기 데이터 배선들의 길이방향을 따라 상기 제 1 패드들과 나란하게 배치된 제 2 패드들을 포함하여 구성되고, 상기와 같은 액정 디스플레이 패널 제조방법은 셀 영역의 제 1 기판 상에 게이트 배선을 그리고 패드 영역에는 복수의 도전성 패턴들을 형성하는 단계와, 상기 도전성 패턴들을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 셀 영역의 게이트 절연막 상에 복수의 데이터 배선들을 형성하고, 상기 도전성 패턴 상부의 게이트 절연막 상에는 상기 데이터 배선들 중 홀수 번째 데이터 배선들로부터 연장되는 제 1 패드들과, 상기 도전성 패턴과 연결되며 상기 제 1 패드들과 나란하게 제 2 패드들을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 디스플레이 장치에 관한 것으로 특히, 액정디스플레이 패널 및 그 제조방법에 관한 것이다.
정보통신 분야의 급속한 발전으로 말미암아, 원하는 정보를 표시해 주는 디스플레이 산업의 중요성이 날로 증가하고 있으며, 현재까지 정보 디스플레이 장치 중 CRT(cathod ray tube)는 다양한 색을 표시할 수 있고, 화면의 밝기도 우수하다는 장점 때문에 지금까지 꾸준한 인기를 누려왔다. 하지만 대형, 휴대용, 고해상도 디스플레이에 대한 욕구 때문에 무게와 부피가 큰 CRT 대신에 평판 디스플레이(flat panel display) 개발이 절실히 요구되고 있다. 이러한 평판 디스플레이는 컴퓨터 모니터에서 항공기 및 우주선 등에 사용되는 디스플레이에 이르기까지 응용분야가 넓고 다양하다.
현재 생산 혹은 개발된 평판 디스플레이는 액정 디스플레이(liquid crystal display : LCD), 전계 발광 디스플레이(electro luminescent display : ELD), 전계 방출 디스플레이(field emission display : FED), 플라즈마 디스플레이(plasma display panel : PDP) 등이 있으며, 이상적인 평판 디스플레이가 되기 위해서는 경중량, 고휘도, 고효율, 고해상도, 고속응답특성, 저구동전압, 저소비전력, 저코스트(cost) 및 천연색 디스플레이 특성 등이 요구된다.
일반적으로 CRT는 외부에서 인가되는 디스플레이 타이밍과 데이터 신호를 기준으로 아날로그적으로 CRT 표면의 형광물질을 발광시켜 전자빔의 트레이스(trace)를 제어함으로써 디스플레이 하는 반면, 액정 디스플레이 장치(LCD)는 각 디스플레이 위치에 있는 LCD에 인가되는 전계를 제어하여 빛의 투과율을 조정하는 것에 의해 디스플레이 한다.
현재, TFT-LCD 산업의 급속한 발전과 그 응용은 크기의 증가, 해상도의 증가를 필연적으로 요구하게 되었으며, 그에 따른 생산성의 증가를 위해서 제조공정의 단순화 및 수율 향상의 관점에서 많은 노력이 계속되고 있다.
또한, 상기 각 패드간의 피치는 고해상도의 액정 디스플레이 패널을 구현하는데 중요한 파라미터(parameter)로 작용하므로 패드간의 피치를 어느 정도 감소시킬 수 있느냐에 따라 고해상도의 액정 디스플레이 패널의 구현여부가 결정된다고 할 수 있다.
이하, 첨부된 도면을 참조하여 종래 액정 디스플레이 패널을 설명하기로 한다.
도 1은 종래 기술에 따른 액정 디스플레이 패널의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 종래 액정 디스플레이 패널은 크게 셀 영역(C)과 패드 영역(P)으로 구분되는 두 장의 유리 기판과 그 사이에 봉입된 액정으로 구성된다.
상기 셀 영역(C)의 제 1 유리 기판(1)에는 복수개의 게이트 배선(G1,G2,...,Gn)과 데이터 배선(D1,D2,...,Dn)이 교차 배치되어 복수개의 화소영역을 정의하고, 상기 각 화소영역에는 화소전극(3)이 배치되며, 상기 게이트 배선(G1,G2,...,Gn)과 데이터 배선(D1,D2,...,Dn)의 교차 부위에는 박막트랜지스터(도시하지 않음)가 배치된다.
상기 패드 영역(P)에는 게이트 구동 IC에서 출력되는 게이트 신호를 상기 게이트 배선(G1,G2,...,Gn )으로 전달하는 복수개의 게이트 패드(Gp1,Gp2,...,Gpn)들과, 데이터 구동 IC에서 출력되는 데이터 신호를 상기 데이터 배선(D1,D2,...,Dn)으로 전달하는 복수개의 데이터 패드(Dp1,Dp2,...,Dpn)들이 배치된다.
도면에 도시되지는 않았지만, 상기 셀 영역의 제 2 유리 기판에는 화소전극 및 박막트랜지스터로의 빛의 투과를 방지하기 위한 블랙매트릭스층과, 색상을 표현하기 위한 R(적), G(녹), B(청) 칼라필터층이 배치되고, 상기 칼라필터층 상부에는 화소전극(3)으로 공통전압을 인가하기 위한 공통전극이 배치된다.
여기서, 상기 데이터 패드를 도 2를 참조하여 설명하면 다음과 같다.
도 2에 도시된 바와 같이, 패드 영역(P)의 제 1 기판(1) 상에는 셀 영역(C)의 데이터 배선(D1,D2,D3)들로부터 연장되는 데이터 패드(Dp1,Dp2,Dp3)가 게이트 절연막(2)의 상부에서 서로 일정 간격을 갖고 형성되고, 상기 데이터 패드(Dp1,Dp2,Dp3)들의 상부에는 보호막(4)을 통해 상기 데이터 패드(Dp1,Dp2,Dp3)와 전기적으로 연결되는 투명도전막(6)이 형성되어 외부의 구동IC로부터 전달되는구동신호를 TCP나 COF를 통해 각각의 데이터 배선으로 전달한다.
상기 각각의 데이터 배선(D1,D2,D3)간의 간격(예로 D1의 중앙에서 D2의 중앙까지의 간격)을 피치(Pitch)라고 할 때, 상기 피치(P)는 약50㎛정도가 되고, 상기 각 투명도전막(6)은 구동회로와의 전기적 연결 수단인 TCP(Tape Carrier Package)와의 접속에 필요한 최소한의 폭("W")이 요구된다.
그러나 고해상도의 액정 디스플레이 패널 즉, 200PPI(Pixel Per Inch)급 이상의 액정 디스플레이 패널을 구현하기 위해서는 상기 피치가 50㎛보다도 적은 대략 42㎛정도가 요구되기 때문에 도 2와 같은 구조에서는 200PPI급 이상의 고해상도 액정 디스플레이 패널을 구현할 수가 없었다.
따라서, 인접한 패드간의 피치를 확보하기 위한 여러 방안들이 제안되었는데 그 중 하나가 패드를 패널을 중심으로 양쪽으로 분리하여 배치하는 이른바, 더블 뱅크(Double Bank) 구조이다.
즉, 도 3은 상기 더블 뱅크 구조의 패드를 설명하기 위한 평면도로서, 홀수 번째 패드(Dp1,Dp3,...,Dpn-1 ;n=2,4,6,...)들은 액정 패널의 하단 또는 상단에 배치하고, 짝수 번째 패드(Dp2,Dp4,...,Dpn)들은 패널의 상단(또는 하단)에 배치하여 이웃하는 패드간의 피치(P)를 확보하고자 하였다.
즉, 셀 영역에는 서로 교차 배치되는 복수개의 게이트 배선(G1,G2,...,Gn) 및 데이터 배선(D1,D2,...,Dn)이 형성되고, 패드 영역에는 상기 데이터 배선(D1,D2,...,Dn)과 연장선상에 있는 데이터 패드(Dp1,Dp2,Dp3,...,Dpn-1,Dpn)들이 서로 교번하도록 액정 패널의 상단 및 하단에 배치된다.
그러나 상기와 같은 종래 액정 디스플레이 패널은 다음과 같은 문제점이 있었다.
첫째, 도 1과 같은 싱글 뱅크(Single Bank) 구조의 경우, 구동회로와의 전기적인 접속을 위해 필요한 최소한의 패드 폭을 확보하여야 하는 상태에서 이웃하는 패드간의 간격인 피치(Pitch)를 감소시키는 데에는 한계가 있어 200PPI급 이상의 고해상도 액정 디스플레이 패널을 구현할 수가 없다.
둘째, 도 3과 같은 더블 뱅크(Double Bank) 구조의 경우에는 피치를 감소시키더라도 구동회로와의 전기적인 접속을 위해 필요한 최소한의 패드 폭을 확보할 수는 있으나, 패드를 패널의 양쪽에 분리하여 배치하여야 하므로 모듈(Module) 공정 및 구동이 복잡해진다.
뿐만 아니라, 더블 뱅크 구조로 인하여 패널의 컴팩트(Compact)화를 실현할 수 없으며 제조 단가가 증가하는 문제점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 픽셀 피치를 감소시켜 고해상도를 만족하는 대면적의 액정 디스플레이 패널 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 액정 디스플레이 패널의 평면도
도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 단면도
도 3은 종래 다른 실시예에 따른 액정 디스플레이 패널의 평면도
도 4a는 본 발명의 제 1 실시예에 따른 액정 디스플레이 패널의 평면도
도 4b는 도 4a의 부분적 확대도
도 5a는 도 4b의 Ⅰ-Ⅰ'선에 따른 액정 디스플레이 패널의 단면도
도 5b는 도 4b의 Ⅱ-Ⅱ'선에 따른 액정 디스플레이 패널의 단면도
도 5c는 도 4b의 Ⅲ-Ⅲ'선에 따른 액정 디스플레이 패널의 단면도
도 6a 내지 6c는 본 발명의 제 1 실시예에 따른 액정 디스플레이 패널의 제조방법을 설명하기 위한 공정도
도 7은 본 발명의 제 2 실시예에 따른 액정 디스플레이 패널의 평면도
도 8a는 도 7의 Ⅰ-Ⅰ'선에 따른 액정 디스플레이 패널의 단면도
도 8b는 도 7의 Ⅱ-Ⅱ'선에 따른 액정 디스플레이 패널의 단면도
도 9는 본 발명의 제 3 실시예에 따른 액정 디스플레이 패널의 평면도
도면의 주요부분에 대한 부호의 설명
41 : 기판 42 : 게이트 절연층
45 : 보호막 47 : 화소전극
100 : 홀수 번째 데이터 배선의 단부 100a : 짝수 번째 데이터 배선의 단부
상기의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정 디스플레이 패널은 셀 영역 및 패드 영역으로 정의된 절연기판과, 상기 셀 영역에 교차 배치되어 화소영역을 정의하는 복수의 게이트 배선 및 데이터 배선들과, 상기 패드 영역에 형성되며 상기 데이터 배선들 중 홀수 번째 데이터 배선들로부터 연장되는 제 1 패드들과, 짝수 번째 데이터 배선들과 각각 연결되며 상기 데이터 배선들의 길이방향을 따라 상기 제 1 패드들과 나란하게 배치된 제 2 패드들을 포함하여 구성되고, 상기와 같은 액정 디스플레이 패널 제조방법은 셀 영역의 제 1 기판 상에 게이트 배선을 그리고 패드 영역에는 복수의 도전성 패턴들을 형성하는 단계와, 상기 도전성 패턴들을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 셀 영역의 게이트 절연막 상에 복수의 데이터 배선들을 형성하고, 상기 도전성 패턴 상부의 게이트 절연막 상에는 상기 데이터 배선들 중 홀수 번째 데이터 배선들로부터 연장되는 제 1 패드들과, 상기 도전성 패턴과 연결되며 상기 제 1 패드들과 나란하게 제 2 패드들을 형성하는 단계를 포함하여 이루어진다.
본 발명의 다른 실시예에 따른 액정 디스플레이 패널은 셀 영역 및 패드 영역으로 정의된 절연 기판과, 상기 셀 영역에 형성된 복수의 게이트 배선들과, 상기 게이트 배선들과 교차하며, 상기 패드 영역까지의 연장길이가 교번하여 달리하는 복수의 데이터 배선들 및 상기 데이터 배선들로 전기적인 신호를 인가하는 데이터 패드들을 포함하여 구성되고, 상기와 같은 액정 디스플레이 패널의 제조방법은 셀 영역 및 패드 영역으로 정의된 제 1 기판 상에 복수의 게이트 배선들을 형성하는 단계와, 상기 게이트 배선들과 교차하며 상기 패드 영역까지의 연장 길이가 교번하여 달리하는 복수개의 데이터 배선들 및 각 데이터 배선들로 전기적 신호를 인가하기 위한 데이터 패드들을 형성하는 단계와, 상기 데이터 배선들 및 데이터 패드들을 포함한 전면에 보호막을 형성하는 단계와, 상기 각각의 데이터 패드들과 연결되는 투명도전막을 형성하는 단계를 포함하여 이루어진다.
이와 같은 본 발명의 액정 디스플레이 패널은 게이트 배선 패터닝시 짝수 번째 데이터 배선과 연결될 도전성 패턴들을 상기 게이트 배선과 동일 공정에서 동일 물질로 형성한 다음, 게이트 절연층, 데이터 배선, 보호막을 차례로 형성한다.
이때, 상기 게이트 절연막 형성 후, 박막트랜지스터의 채널로 사용될 반도체층을 형성하고, 상기 데이터 배선 형성시 박막트랜지스터의 소스/드레인 전극을 형성한다.
상기 보호막 및 게이트 절연막을 동시에 패터닝하여 상기 데이터 배선들 중 홀수 번째 데이터 배선들의 단부(패드 영역), 상기 도전성 패턴의 일측 단부(셀 영역) 및 그와 인접하는 상기 짝수 번째 데이터 배선의 단부(셀 영역), 그리고 상기 도전성 패턴의 반대쪽 단부(패드 영역)가 노출되도록 콘택홀을 형성한다.
이후, 화소영역에 화소전극을 형성함과 동시에 상기 콘택홀을 통해 홀수 번째 데이터 배선과 연결되는 투명도전막을 형성하여 제 1 패드들을 형성하고, 동시에 상기 도전성 패턴의 일측 단부와 그와 접하는 짝수 번째 데이터 배선의 단부를 전기적으로 연결하는 투명도전막 및 상기 도전성 패턴의 반대쪽 단부와 연결되는 투명도전막을 형성하여 제 2 패드들을 형성한다.
이때, 상기 도전성 패턴은 패드 영역에서 상기 홀수 번째 데이터 배선들의 하부를 지나거나 또는 그 일측을 지나도록 패터닝한다. 상기 홀수 번째 데이터 배선들의 하부를 지나도록 패터닝할 경우에는 셀 영역에까지 형성된 짝수 번째 데이터 배선들과 연결되어 상기 홀수 번째 데이터 배선쪽으로 굴절되는 형태의 도전성패턴을 형성한다.
이와 같은 본 발명의 액정 디스플레이 패널은 짝수 번째 데이터 배선들과 연결되도록 도전성 패턴을 굴절되게 패터닝하여 상기 도전성 패턴이 홀수 번째 데이터 배선들과 연장된 제 1 패드들의 하부를 지나도록 형성하였다.
본 발명의 다른 실시예에 따른 액정 디스플레이 패널은 별도의 도전성 패턴을 형성하지 않고 홀수 번째 데이터 배선들과 연장되는 제 1 패드들의 연장길이보다 짝수 번째 데이터 배선들과 연장되는 제 2 패드들의 연장길이를 더 길게 하여 제 1 패드들과 제 2 패드들이 이웃하여 배치되지 않고 평면상에서 위쪽과 아랫쪽에서 번갈아 가면서 배치되도록 하였다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정 디스플레이 패널 및 그 제조방법을 설명하기로 한다.
- 제 1 실시예 -
도 4a는 본 발명의 제 1 실시예에 따른 액정 디스플레이 패널의 평면도로서, 하판을 도시한 것이고, 도 4b는 도 4a의 데이터 패드 영역의 일부("A" 영역)를 확대하여 도시한 평면도이다. 그리고 도 5a는 도 4b의 Ⅰ-Ⅰ'선에 따른 단면이고, 도 5b는 도 4b의 Ⅱ-Ⅱ'선에 따른 단면도이며, 도 5c는 도 4b의 Ⅲ-Ⅲ'선에 따른 단면도이다.
먼저, 도 4a에 도시한 바와 같이, 본 발명의 액정 디스플레이 패널은 크게 셀 영역(C)과 패드 영역(P)으로 정의된 제 1 기판(41)과, 상기 셀 영역(C)에 일방향으로 형성되는 복수개의 게이트 배선(G1,G2,...,Gn; n=2,4,6,...)들과, 상기 각게이트 배선(G1,G2,...,Gn)들로부터 연장되어 게이트 패드 영역에 형성된 복수개의 게이트 패드(Gp1,Gp2,...,Gpn)들과, 상기 게이트 배선(G1,G2,...,Gn)들과 교차하는 방향으로 형성된 복수개의 데이터 배선(D1,D2,...,Dn)들과, 상기 데이터 배선(D1,D2,...,Dn)들 중 홀수 번째 데이터 배선(D1,D3,...,Dn-1)로부터 연장되어 데이터 패드 영역에 형성된 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)들과, 각각 짝수 번째 데이터 배선(D2,D4,...,Dn)과 연결되며 상기 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)들의 하부를 지나 상기 데이터 배선(D1,D2,...,Dn)의 연장선상을 따라 상기 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)들과 나란하게 형성되는 제 2 데이터 패드(Dp2,Dp4,...,Dpn)들로 구성된다. 여기서, 상기 각각의 게이트 패드 및 데이터 패드들을 TCP(Tape Carrier Package) 및 COF(Chip On Film)와의 전기적 연결을 위한 투명도전막(51)이 연결되는데, 본 발명에서는 설명의 편이를 위해 홀수 번째 데이터 패드와 연결되는 투명도전막의 도면부호를 "51a"로 부여하여 이를 제 1 투명도전막이라 칭하고, 짝수 번째 데이터 배선들과 도전성 패턴(61)을 전기적으로 연결하는 투명도전막의 도면부호를 "51b"로 부여하여 이를 제 2 투명도전막이라 칭하고, 상기 도전성 패턴(61)의 단부에 연결된 투명도전막의 도면부호를 "51c"로 부여하여 이를 제 3 투명도전막이라 칭한다.
도 4b에 자세하게 나타난 바와 같이, 짝수 번째 데이터 배선(D2)은 셀 영역(C)까지만 형성되고, 상기 짝수 번째 데이터 배선(D2)과 연결된 도전성 패턴(61)이 전단의 홀수 번째 데이터 배선(D1)쪽으로 굴절되어 패드 영역(P)에까지 연장되며, 상기 굴절된 도전성 패턴(61)은 제 1 데이터 패드(Dp1)의 하부를 지난다.
도 4a로부터 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)들과 제 2 데이터 패드(Dp2,Dp4,...,Dpn)들이 상,하측으로 배치되어 있음을 알 수 있으며, 상측에 배치된 이웃하는 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)들간의 간격은 적어도 이웃하는 데이터 배선(D1,D2,...,Dn)들 간의 간격에 비해 2배 이상이 된다. 이는 패드에 의해 데이터 배선간의 피치(Pitch)를 감소시킬 수 없었던 종래에 비해 데이터 배선간의 피치를 현저하게 감소시킬 수 있어 고정세화가 가능한 패널을 제작할 수 있음을 의미한다.
여기서, 상기 제 1 데이터 패드(Dp1,Dp3,Dpn-1)들은 홀수 번째 데이터 라인(D1,D3,...,Dn-1)과 일체형으로 형성되고, 상기 데이터 라인(D1,D3,...,Dn-1)의 단부(100)에서 제 1 투명도전막(51a)이 연결된 구조를 가지나, 제 2 데이터 패드(Dp2,Dp4,...,Dpn)들은 짝수 번째 데이터 배선(D2,D4,...,Dn)이 셀 영역(C)에까지 형성되고, 도전성 패턴(61)이 상기 짝수 번째 데이터 배선(D2,D4,...,Dn)의 단부(100a)와 오버랩(overlap)된 채로 연장되어 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)쪽으로 굴절된 후 상기 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)들의 하부를 지나는 구조를 갖는다.
이때, 짝수 번째 데이터 배선(D2,D4,...,Dn)들의 단부(100a)와 도전성 패턴(61)은 제 2 투명도전막(51b)에 의해 전기적으로 연결되며, 상기 도전성 패턴(61)의 반대쪽 단부도 제 3 투명도전막(51c)과 콘택홀을 통해 연결된다.
여기서, 상기 제 1, 제 2, 제 3 투명도전막(51a,51b,51c)은 셀 영역에 화소전극(47)을 형성할 때 동시에 형성된다.
이와 같은 데이터 패드들의 구조에 대해 도 5a 내지 도 5c를 참조하여 상세하게 설명하면 다음과 같다.
도 5a 내지 도 5c에 도시한 바와 같이, 제 1 기판(41) 상에 형성된 게이트 배선(Gn) 및 짝수 번째 데이터 배선과 연결될 도전성 패턴(61)과, 상기 도전성 패턴(61)을 포함한 제 1 기판(41) 상의 전면에 형성된 게이트 절연층(43)과, 상기 게이트 절연층(43) 상에 상기 게이트 배선(Gn)과 교차하는 방향으로 형성된 데이터 배선(D2) 및 상기 데이터 배선(D2)의 전단에 형성된 데이터 배선(D1)으로부터 연장된 데이터 패드(Dp1)을 포함하여 구성된다.
상기 데이터 배선(D2) 및 데이터 패드(Dp1)들을 포함한 전면에는 보호막(45)이 형성되며, 상기 보호막(45)의 상부에는 홀수 번째 데이터 패드(Dp1)의 단부(100)와 연결되는 제 1 투명도전막(51a)과, 상기 짝수 번째 데이터 배선(D2)의 단부(100a) 및 그와 인접하는 도전성 패턴(61)의 단부를 연결하는 제 2 투명도전막(51b) 및 상기 도전성 패턴(61)의 반대쪽 단부와 연결되는 제 3 투명도전막(51c)이 형성된다.
이와 같은 본 발명의 제 1 실시예에 따른 액정 디스플레이 패널 제조공정을 도 6a 내지 6c에 도시된 레이아웃 공정도를 참조하여 설명하기로 한다.
도 6a에 도시한 바와 같이, 제 1 기판(41) 상에 게이트 배선(G1,G2,...,Gn)들 및 게이트 전극(71), 그리고 짝수 번째 데이터 배선들과 연결될 도전성 패턴(61)들을 형성한다.
이때, 상기 도전성 패턴(61)들은 패드 영역(P)에서부터 상기 패드 영역(P)과 인접하는 셀 영역(C)의 소정부위에까지 형성되며, 이후에 형성될 홀수 번째 데이터 배선쪽으로 굴절되는 형태를 갖는다.
이어, 도 6b에 도시한 바와 같이, 상기 게이트 배선(G1,G2,...,Gn)들 및 도전성 패턴(61)들을 포함한 전면에 게이트 절연층(도시되지 않음)을 형성한 후, 상기 게이트 전극(71) 상부의 게이트 절연층 상에 반도체층(72)을 형성하고, 상기 게이트 배선(G1,G2,...,Gn)과 교차하는 방향으로 데이터 배선(D1,D2,D3,...,Dn) 및 소스/드레인 전극(S/D)들을 형성한다.
이어, 도면에는 도시되지 않았지만, 상기 데이터 배선(D1,D2,D3,...,Dn), 소스/드레인 전극(S/D)을 포함한 전면에 보호막을 형성한 후, 상기 홀수 번째 데이터 배선(D1,D3,...,Dn-1)의 단부(100)와, 상기 짝수 번째 데이터 배선의 단부(100a) 및 그와 인접하는 도전성 패턴(61)의 단부, 그리고 상기 도전성 패턴(61)의 반대쪽 단부가 노출되도록 상기 보호막을 패터닝한다.
마지막으로, 도6c에 도시한 바와 같이, 상기 게이트 배선(G1,G2,...,Gn)과 데이터 배선(D1,D2,...,Dn)에 의해 정의되는 화소영역에 화소전극(47)을 형성하고, 상기 홀수 번째 데이터 배선(D1,D3,...,Dn-1)의 단부(100)와 연결되는 제 1 투명도전막(51a)과, 상기 짝수 번째 데이터 배선(D2,D4,...,Dn)의 단부(100a) 및 그와 인접하는 도전성 패턴(61)의 단부를 전기적으로 연결하는 제 2 투명도전막(51b)과, 상기 도전성 패턴(61)의 반대쪽 단부와 연결되는 제 3 투명도전막(51c)을 형성하면 본 발명 제 1 실시예에 따른 액정 디스플레이 패널 제조공정이 완료된다.
- 제 2 실시예 -
도 7은 본 발명의 제 2 실시예에 따른 액정 디스플레이 패널의 평면도로서, 본 발명의 제 1 실시예와 비교하여 설명하면 다음과 같다.
먼저, 본 발명의 제 1 실시예에서는 짝수 번째 데이터 배선들이 셀 영역까지만 형성되고, 도전성 패턴(61)에 의해 패드 영역에 까지 연장되며, 상기 도전성 패턴(61)이 전단의 홀수 번째 데이터 배선(D1,D3,...,Dn-1)과 연장되는 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)의 하부를 지나는 구조를 가지나, 본 발명의 제 2 실시예는 도전성 패턴(61)이 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)의 하부를 지나지 않고 그 일측을 지나도록 하였다.
이때, 상기 도전성 패턴(61)의 연장 길이는 상기 홀수 번째 데이터 배선의 연장 길이에 비해 더 길게 하고, 홀수 번째 데이터 배선으로부터 연장되는 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)을 지나는 지점에서 홀수 번째 데이터 배선쪽으로 굴절되어 상기 도전성 패턴(61)으로부터 연장되는 제 2 데이터 패드(Dp2,Dp4,...,Dpn)들이 제 1 데이터 패드(Dp1,Dp3,...,Dpn-1)와 나란하게 배치되도록 하였다.
이와 같은 본 발명의 제 2 실시예는 전술한 제 1 실시예에 비해 파인 피치(Fine Pitch)에는 약간 비효율적이나 도전성 패턴(61)이 홀수 번째 데이터 배선의 하부를 지나지 않으므로 제 1 데이터 패드와 제 2 데이터 패드간의 신호간섭을 없앨 수 있다.
참고로, 도 8a는 도 7의 Ⅰ-Ⅰ'선에 따른 단면도이고, 도 8b는 도 7의 Ⅱ-Ⅱ'선에 따른 단면도이다.
도 8a 및 도 8b에 도시한 바와 같이, 제 1 기판(41) 상의 셀 영역(C)에는 서로 일정 간격을 두고 복수개의 게이트 배선(g1,G2,...,Gn)이 형성되고, 패드 영역(P)에는 도전성 패턴(61)이 형성된다.
상기 도전성 패턴(61) 및 게이트 배선들을 포함한 전면에 게이트 절연층(42)이 형성되고, 상기 게이트 절연층(42) 상에는 상기 게이트 배선들과 교차하는 방향으로 데이터 배선들이 형성된다.
이후, 상기 데이터 배선(D1)을 포함한 전면에 보호막(45)을 형성하고, 상기 데이터 배선(D1)의 단부(100)와 연결되는 제 1 투명도전막(51a) 및 상기 도전성 패턴(61)과 상기 데이터 배선(D2)을 전기적으로 연결하는 제 2 투명도전막(51b) 및 도전성 패턴(61)의 단부와 연결되는 제 3 투명도전막(51c)이 형성된다.
- 제 3 실시예 -
도 9는 본 발명의 제 3 실시예를 설명하기 위한 액정 디스플레이 패널의 평면도이다.
먼저, 본 발명의 제 1, 제 2 실시예에서는 게이트 배선 형성시 별도의 도전성 패턴을 배치하여 짝수 번째 데이터 배선으로부터 연장되는 짝수 번째 데이터 패드들이 홀수 번째 데이터 패드들과 나란하게(데이터 배선의 연장선상을 따라) 배치되나, 본 발명의 제 3 실시예에서는 상기 도전성 패턴을 형성하지 않고, 짝수 번째 데이터 배선의 연장 길이를 홀수 번째 데이터 배선들의 연장 길이보다 더 길게 하고 짝수 번째 데이터 패드들을 홀수 번째 데이터 패드들과 홀수 번째 데이터 배선의 연장선상을 따라 나란히 배치하여 이웃하는 데이터 배선간의 간격을 최대한 확보하고 모듈 공정의 편의성 및 정밀도를 확보하게 되었다.
전술한 바와 같이, 데이터 배선의 폭에 비해 TCP(Tape Carrier Package)와 COF(Chip On Film)와의 전기적 연결을 위한 투명도전막의 폭이 더 넓으므로 투명도전막을 게이트 배선의 연장선상을 따라 나란하게 배치하는 종래에 비해 본 발명의 제 3 실시예에서는 데이터 배선의 연장선상을 따라 상, 하로 분리 배치함으로써, 데이터 배선간의 피치를 감소시키더라도 이웃하는 투명도전막간의 간격을 확보할 수 있다.
이상의 실시예에서는 짝수 번째 데이터 배선과 연결되는 데이터 패드들의 위치를 변화시켜 파인 피치(Fine Pitch)를 구현하였으나, 반대로 상기 홀수 번째 데이터 패드들의 위치를 변화시켜 파인 피치를 구현하는 것이 가능하다.
이상 상술한 바와 같이, 본 발명의 액정 디스플레이 패널 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 초고정세의 액정 디스플레이 패널을 만족시킬 수 있는 충분한 파인 피치(Fine Pitch)의 설계가 가능하다.
둘째, 패널의 한쪽에 패드를 배치하므로 양쪽에 배치하는 더블 뱅크 구조에 비해 모듈 공정 및 구동이 간단하고 싱글 뱅크 구조를 가지므로 패널의 컴팩트(Compact)화를 실현할 수 있으며 제조 단가를 감소시킬 수 있다.
Claims (27)
- 셀 영역 및 패드 영역으로 정의된 절연 기판;상기 셀 영역에 교차 배치되어 화소영역을 정의하는 복수의 게이트 배선 및 데이터 배선들;상기 패드 영역에 형성되며 상기 데이터 배선들 중 홀수 번째 데이터 배선들로부터 연장되는 제 1 패드들;짝수 번째 데이터 배선들과 각각 연결되며 상기 데이터 배선들의 길이방향을 따라 상기 제 1 패드들과 나란하게 배치된 제 2 패드들을 포함하여 구성되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 1 항에 있어서, 상기 제 2 패드들은,각각 상기 제 1 패드들의 하부를 지나 상기 짝수 번째 데이터 배선들과 연결된 도전성 패턴들과,상기 도전성 패턴들과 각각 연결된 투명도전막들로 구성되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 1 항에 있어서, 상기 제 2 패드들은,각각 상기 제 1 패드들의 일측을 지나 상기 짝수 번째 데이터 배선들과 연결된 도전성 패턴들과,상기 도전성 패턴들과 각각 연결된 투명도전막들로 구성되는 것을 포함함을 특징으로 하는 액정 디스플레이 패널.
- 제 3 항에 있어서, 상기 투명도전막과 연결되는 부위의 상기 도전성 패턴들은 상기 제 1 패드쪽으로 굴절되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 3 항에 있어서, 상기 도전성 패턴은 상기 데이터 배선과 일체형으로 구성되는 것을 포함함을 특징으로 하는 액정 디스플레이 패널.
- 제 2 항 또는 제 3 항에 있어서, 상기 도전성 패턴은 상기 게이트 배선과 동일 평면상에 형성된 것을 특징으로 하는 액정 디스플레이 패널.
- 제 2 항 또는 제 3 항에 있어서, 상기 도전성 패턴은 상기 게이트 배선과 동일물질인 것을 특징으로 하는 액정 디스플레이 패널.
- 제 2 항에 있어서, 상기 각각의 제 1 패드와 상기 도전성 패턴들 사이에는 절연층이 개재되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 2 항에 있어서, 상기 짝수 번째 데이터 배선들과 상기 도전성 패턴은 투명도전막에 의해 전기적으로연결되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 1 항에 있어서, 이웃하는 제 1 패드들간의 간격은 이웃하는 데이터 배선의 간격에 비해 적어도 2배 이상인 것을 특징으로 하는 액정 디스플레이 패널.
- 제 1 항에 있어서, 상기 각 게이트 배선과 데이터 배선의 교차부위에 박막트랜지스터가 더 구비되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 1 항에 있어서, 상기 각 화소영역에 화소전극이 더 구비됨을 특징으로 하는 액정 디스플레이 패널.
- 셀 영역 및 패드 영역으로 정의된 절연 기판;상기 셀 영역에 형성된 복수의 게이트 배선들;상기 게이트 배선들과 교차하며, 상기 패드 영역까지의 연장길이가 교번하여 달리하는 복수의 데이터 배선들 및 상기 데이터 배선들로 전기적인 신호를 인가하는 데이터 패드들을 포함하여 구성되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 13 항에 있어서, 상기 데이터 패드들은 해당 데이터 배선들과 일체형으로 구성되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 13 항에 있어서, 이웃하는 제 1 패드들간의 간격은 이웃하는 데이터 배선의 간격에 비해 적어도 2배 이상인 것을 특징으로 하는 액정 디스플레이 패널.
- 제 13 항에 있어서, 상기 연장길이가 더 긴 데이터 배선들의 단부는 연장길이가 더 짧은 데이터 배선으로 전기적인 신호를 인가하는 데이터 패드쪽으로 굴절된 것을 포함함을 특징으로 하는 액정 디스플레이 패널.
- 제 13 항에 있어서, 상기 각 게이트 배선과 데이터 배선의 교차 부위에 박막트랜지스터가 더 구비되는 것을 특징으로 하는 액정 디스플레이 패널.
- 제 17 항에 있어서, 상기 게이트 배선과 데이터 배선의 교차에 의해 정의되는 화소영역에 화소전극이 더 구비됨을 특징으로 하는 액정 디스플레이 패널.
- 셀 영역의 제 1 기판 상에 게이트 배선을 그리고 게이트 패드 영역에는 복수의 도전성 패턴들을 형성하는 단계;상기 도전성 패턴들을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;상기 셀 영역의 게이트 절연막 상에 복수의 데이터 배선들을 형성하고, 상기 도전성 패턴 상부의 게이트 절연막 상에는 상기 데이터 배선들 중 홀수 번째 데이터 배선들과 연장되는 제 1 패드들과, 상기 도전성 패턴과 연결되며 상기 제 1 패드들과 나란하게 제 2 패드들을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 19 항에 있어서, 상기 데이터 배선들을 형성한 후, 제 1 기판 전면에 보호막을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 19 항에 있어서, 상기 제 1 패드들 및 제 2 패드들을 형성하는 단계는,상기 보호막을 형성한 후, 패터닝하여 홀수 번째 데이터 배선의 단부가 노출되는 제 1 콘택홀과, 상기 짝수 번째 데이터 배선의 단부 및 그와 접하는 도전성 패턴의 단부가 노출되는 제 2 콘택홀과, 상기 도전성 패턴의 반대쪽 단부가 노출되는 제 3 콘택홀을 형성하는 단계와,상기 제 1, 제 2, 제 3 콘택홀을 통해 상기 홀수 번째 데이터 배선과 연결되는 제 1 투명도전막, 상기 짝수 번째 데이터 배선과 그와 접하는 도전성 패턴의 단부를 연결하는 제 2 투명도전막, 그리고 상기 도전성 패턴의 반대쪽 단부와 연결되는 제 3 투명도전막을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 19 항에 있어서, 상기 데이터 배선 형성시 박막트랜지스터의 소스전극과 드레인 전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 20 항에 있어서, 상기 보호막을 형성한 후, 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 21 항에 있어서, 상기 제 1, 제 2 투명도전막 및 제 3 투명도전막은 상기 화소전극과 동시에 형성하는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 셀 영역 및 패드 영역으로 정의된 제 1 기판 상에 복수의 게이트 배선들을 형성하는 단계;상기 게이트 배선들과 교차하며 상기 패드 영역까지의 연장 길이가 교번하여 달리하는 복수개의 데이터 배선들 및 각 데이터 배선들로 전기적 신호를 인가하기 위한 데이터 패드들을 형성하는 단계;상기 데이터 배선들 및 데이터 패드들을 포함한 전면에 보호막을 형성하는 단계;상기 각각의 데이터 패드들과 연결되는 투명도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 25 항에 있어서, 상기 데이터 배선들 중 연장 길이가 더 긴 데이터 배선의 단부는 연장 길이가 더 짧은 데이터 배선과 연결된 데이터 패드쪽으로 굴절되도록 형성하는 것을 포함함을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 25 항에 있어서, 상기 각 게이트 배선 형성시 박막트랜지스터의 게이트 전극을 형성하고, 상기 게이트 절연층 상부에 반도체층을 형성하고, 상기 데이터 배선 형성시 박막트랜지스터의 소스/드레인 전극을 형성하는 것을 포함함을 특징으로 하는 액정 디스플레이 패널 제조방법.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0076006A KR100390456B1 (ko) | 2000-12-13 | 2000-12-13 | 액정 디스플레이 패널 및 그 제조방법 |
GB0128179A GB2373623B (en) | 2000-12-13 | 2001-11-23 | Liquid crystal display panel and method for manufacturing the same |
DE10159444A DE10159444B9 (de) | 2000-12-13 | 2001-12-04 | Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben |
CNB011402482A CN1236352C (zh) | 2000-12-13 | 2001-12-07 | 液晶显示器面板和制造这种面板的方法 |
JP2001378229A JP4394855B2 (ja) | 2000-12-13 | 2001-12-12 | 液晶ディスプレイパネル及びその製造方法 |
US10/012,395 US6700636B2 (en) | 2000-12-13 | 2001-12-12 | Liquid crystal display panel and method for manufacturing the same |
US10/688,920 US7414692B2 (en) | 2000-12-13 | 2003-10-21 | Liquid crystal display panel comprising data lines having alternately different extended lengths to data pads at respectively different levels above the substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0076006A KR100390456B1 (ko) | 2000-12-13 | 2000-12-13 | 액정 디스플레이 패널 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020047535A true KR20020047535A (ko) | 2002-06-22 |
KR100390456B1 KR100390456B1 (ko) | 2003-07-07 |
Family
ID=19703020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0076006A KR100390456B1 (ko) | 2000-12-13 | 2000-12-13 | 액정 디스플레이 패널 및 그 제조방법 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6700636B2 (ko) |
JP (1) | JP4394855B2 (ko) |
KR (1) | KR100390456B1 (ko) |
CN (1) | CN1236352C (ko) |
DE (1) | DE10159444B9 (ko) |
GB (1) | GB2373623B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140116583A (ko) * | 2013-03-25 | 2014-10-06 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
KR101868902B1 (ko) * | 2010-06-04 | 2018-06-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100806808B1 (ko) * | 2000-10-17 | 2008-02-22 | 엘지.필립스 엘시디 주식회사 | 등저항 배선을 위한 액정표시장치 |
US6833900B2 (en) * | 2001-02-16 | 2004-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2002296609A (ja) * | 2001-03-29 | 2002-10-09 | Nec Corp | 液晶表示装置及びその製造方法 |
JPWO2003054621A1 (ja) * | 2001-12-11 | 2005-04-28 | ソニー株式会社 | 液晶表示装置 |
KR100800318B1 (ko) * | 2001-12-20 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 액정표시패널 및 그 제조방법 |
US8629958B2 (en) * | 2002-02-14 | 2014-01-14 | Japan Display West, Inc. | Liquid crystal display device |
KR100923056B1 (ko) * | 2002-09-16 | 2009-10-22 | 삼성전자주식회사 | 표시 장치 및 이의 제조방법 |
JP3767559B2 (ja) * | 2003-01-31 | 2006-04-19 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
JP3726905B2 (ja) * | 2003-01-31 | 2005-12-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
CN1303467C (zh) * | 2003-04-11 | 2007-03-07 | 广辉电子股份有限公司 | 液晶显示面板的制作方法 |
US7592239B2 (en) * | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
US20040218133A1 (en) * | 2003-04-30 | 2004-11-04 | Park Jong-Wan | Flexible electro-optical apparatus and method for manufacturing the same |
KR100913303B1 (ko) * | 2003-05-06 | 2009-08-26 | 삼성전자주식회사 | 액정표시장치 |
US8035599B2 (en) * | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
JP4429779B2 (ja) * | 2004-03-31 | 2010-03-10 | 株式会社 日立ディスプレイズ | 表示装置 |
JP2006030627A (ja) * | 2004-07-16 | 2006-02-02 | Sharp Corp | 表示装置用基板及びそれを用いた液晶表示装置 |
JP2006071861A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP4277777B2 (ja) * | 2004-09-28 | 2009-06-10 | セイコーエプソン株式会社 | 実装構造体、実装用基板、電気光学装置及び電子機器 |
KR101147261B1 (ko) * | 2004-12-04 | 2012-05-18 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
JP4747572B2 (ja) * | 2004-12-16 | 2011-08-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR101147830B1 (ko) * | 2004-12-23 | 2012-05-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
US20060139551A1 (en) * | 2004-12-27 | 2006-06-29 | Yohei Kimura | Display device |
KR101167304B1 (ko) * | 2004-12-31 | 2012-07-19 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
KR101136298B1 (ko) * | 2005-05-13 | 2012-04-19 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR101127218B1 (ko) * | 2005-05-19 | 2012-03-30 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
KR101082893B1 (ko) * | 2005-08-24 | 2011-11-11 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
US7663728B2 (en) * | 2006-03-28 | 2010-02-16 | Tpo Displays Corp. | Systems for providing conducting pad and fabrication method thereof |
US7589703B2 (en) * | 2006-04-17 | 2009-09-15 | Au Optronics Corporation | Liquid crystal display with sub-pixel structure |
JP4851255B2 (ja) * | 2006-07-14 | 2012-01-11 | 株式会社 日立ディスプレイズ | 表示装置 |
KR101282401B1 (ko) | 2006-09-26 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101395282B1 (ko) * | 2006-12-04 | 2014-05-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조방법 |
TWI363210B (en) * | 2007-04-04 | 2012-05-01 | Au Optronics Corp | Layout structure for chip coupling |
CN101779526A (zh) * | 2007-08-10 | 2010-07-14 | 夏普株式会社 | 配线基板和液晶显示装置 |
CN101779525B (zh) * | 2007-08-10 | 2012-06-27 | 夏普株式会社 | 配线基板和液晶显示装置 |
JP4448535B2 (ja) * | 2007-12-18 | 2010-04-14 | 株式会社 日立ディスプレイズ | 表示装置 |
CN101226902B (zh) * | 2008-02-01 | 2010-06-23 | 友达光电股份有限公司 | 液晶显示面板的像素结构及其制造方法 |
CN102057482B (zh) | 2008-06-25 | 2013-05-29 | 夏普株式会社 | 配线基板和液晶显示装置 |
KR20100055709A (ko) * | 2008-11-18 | 2010-05-27 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
US20110222001A1 (en) * | 2008-11-21 | 2011-09-15 | Sharp Kabushiki Kaisha | Display panel substrate and display panel |
RU2474006C1 (ru) * | 2008-11-21 | 2013-01-27 | Шарп Кабусики Кайся | Подложка панели отображения и панель отображения |
US8780310B2 (en) * | 2008-11-26 | 2014-07-15 | Sharp Kabushiki Kaisha | Display device having higher-layer wiring that does not overlap connection portion |
CN102216971B (zh) | 2008-12-05 | 2014-09-03 | 夏普株式会社 | 显示装置用基板和显示装置 |
TW201022779A (en) * | 2008-12-12 | 2010-06-16 | Au Optronics Corp | Pixel array and manufacturing method thereof |
JP5730062B2 (ja) * | 2011-02-21 | 2015-06-03 | 株式会社ジャパンディスプレイ | 表示装置 |
TWI484641B (zh) * | 2011-03-03 | 2015-05-11 | E Ink Holdings Inc | 主動元件陣列基板 |
WO2012157724A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | アレイ基板、表示装置、液晶パネルおよび液晶表示装置 |
US20140078185A1 (en) * | 2012-09-14 | 2014-03-20 | Chuan Pu | Systems, devices, and methods for improving image quality of a display |
TWI478327B (zh) * | 2012-11-01 | 2015-03-21 | Sipix Technology Inc | 顯示裝置 |
WO2015092945A1 (ja) * | 2013-12-20 | 2015-06-25 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
CN103956365B (zh) | 2014-04-30 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
US9933812B2 (en) * | 2014-09-05 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, input/output device, and data processor |
US20160247879A1 (en) * | 2015-02-23 | 2016-08-25 | Polar Semiconductor, Llc | Trench semiconductor device layout configurations |
JP6627447B2 (ja) * | 2015-11-19 | 2020-01-08 | 三菱電機株式会社 | 液晶表示装置 |
WO2018003795A1 (ja) * | 2016-06-27 | 2018-01-04 | シャープ株式会社 | 表示装置 |
KR102555729B1 (ko) | 2016-07-15 | 2023-07-17 | 삼성디스플레이 주식회사 | 연성 필름, 회로기판 조립체 및 표시장치 |
US10353254B2 (en) * | 2016-07-26 | 2019-07-16 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
KR102593485B1 (ko) | 2016-12-02 | 2023-10-24 | 삼성디스플레이 주식회사 | 표시 장치 |
TWI634467B (zh) * | 2017-02-22 | 2018-09-01 | 敦泰電子有限公司 | 觸控顯示整合驅動電路以及使用其之觸控顯示裝置 |
JP2019086628A (ja) * | 2017-11-06 | 2019-06-06 | 株式会社ジャパンディスプレイ | 表示装置 |
CN110095889B (zh) * | 2018-01-30 | 2022-06-17 | 瀚宇彩晶股份有限公司 | 显示面板及其制作方法 |
KR102592957B1 (ko) * | 2018-10-31 | 2023-10-24 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
CN110647070A (zh) * | 2019-09-05 | 2020-01-03 | 国家计算机网络与信息安全管理中心 | 一种用于超大规模数据中心的动力环境监控系统 |
KR20210131508A (ko) | 2020-04-23 | 2021-11-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
CN111613634B (zh) * | 2020-05-26 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5965825A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | 液晶表示素子 |
JPS60111226A (ja) * | 1983-11-21 | 1985-06-17 | Hitachi Ltd | 液晶表示素子の端子構造 |
JPS61126226A (ja) | 1984-11-22 | 1986-06-13 | Eniwa Kensetsu Kk | 浚渫設備 |
JP2610328B2 (ja) * | 1988-12-21 | 1997-05-14 | 株式会社東芝 | 液晶表示素子の製造方法 |
JPH05150263A (ja) | 1991-11-29 | 1993-06-18 | Toshiba Corp | アクテイブマトリツクス型液晶表示素子 |
JPH06250197A (ja) | 1993-02-23 | 1994-09-09 | Fujitsu Ltd | アクティブマトリクス型液晶表示パネル |
JP3281167B2 (ja) | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
JP2595484B2 (ja) * | 1995-07-13 | 1997-04-02 | セイコープレシジョン株式会社 | 液晶パネルとその駆動用集積回路との接続構造 |
KR0149309B1 (ko) * | 1995-09-06 | 1998-10-15 | 김광호 | 수리선을 가지고 있는 액정 표시 장치 |
JPH09258249A (ja) * | 1996-03-26 | 1997-10-03 | Citizen Watch Co Ltd | 半導体集積回路 |
KR100244181B1 (ko) | 1996-07-11 | 2000-02-01 | 구본준 | 액정표시장치의리페어구조및그를이용한리페어방법 |
KR100255592B1 (ko) * | 1997-03-19 | 2000-05-01 | 구본준 | 액정 표시 장치 구조 및 그 제조 방법 |
JP3386977B2 (ja) * | 1997-06-05 | 2003-03-17 | 新光電気工業株式会社 | 多層回路基板 |
KR100280889B1 (ko) * | 1998-06-30 | 2001-02-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치 |
JP3718355B2 (ja) * | 1998-11-26 | 2005-11-24 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP2000321591A (ja) * | 1999-05-14 | 2000-11-24 | Nec Corp | 液晶表示装置 |
JP4132580B2 (ja) * | 1999-08-06 | 2008-08-13 | シャープ株式会社 | 配線構造および基板の製造方法ならびに液晶表示装置およびその製造方法 |
-
2000
- 2000-12-13 KR KR10-2000-0076006A patent/KR100390456B1/ko active IP Right Grant
-
2001
- 2001-11-23 GB GB0128179A patent/GB2373623B/en not_active Expired - Lifetime
- 2001-12-04 DE DE10159444A patent/DE10159444B9/de not_active Expired - Lifetime
- 2001-12-07 CN CNB011402482A patent/CN1236352C/zh not_active Expired - Lifetime
- 2001-12-12 JP JP2001378229A patent/JP4394855B2/ja not_active Expired - Fee Related
- 2001-12-12 US US10/012,395 patent/US6700636B2/en not_active Expired - Lifetime
-
2003
- 2003-10-21 US US10/688,920 patent/US7414692B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101868902B1 (ko) * | 2010-06-04 | 2018-06-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
KR20140116583A (ko) * | 2013-03-25 | 2014-10-06 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
GB2373623A (en) | 2002-09-25 |
DE10159444A1 (de) | 2002-07-04 |
KR100390456B1 (ko) | 2003-07-07 |
US6700636B2 (en) | 2004-03-02 |
JP2002202522A (ja) | 2002-07-19 |
CN1359097A (zh) | 2002-07-17 |
DE10159444B9 (de) | 2008-09-25 |
US20040085504A1 (en) | 2004-05-06 |
CN1236352C (zh) | 2006-01-11 |
JP4394855B2 (ja) | 2010-01-06 |
GB0128179D0 (en) | 2002-01-16 |
US20020071086A1 (en) | 2002-06-13 |
GB2373623B (en) | 2003-07-30 |
US7414692B2 (en) | 2008-08-19 |
DE10159444B4 (de) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100390456B1 (ko) | 액정 디스플레이 패널 및 그 제조방법 | |
JP3643640B2 (ja) | 表示装置及びこれに使用されるicチップ | |
CA2054935C (en) | Method of manufacturing flat panel backplanes including redundant gate lines and displays made thereby | |
CN103383512B (zh) | 液晶显示装置及其制造方法 | |
US5488498A (en) | Liquid crystal display with particular contacts for supplying counter electrode potential | |
KR20030091571A (ko) | 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법 | |
KR101644055B1 (ko) | 외곽영역이 최소화된 액정표시장치 | |
JPH10198285A (ja) | 平面表示装置 | |
KR100685916B1 (ko) | 액정 디스플레이 패널 | |
US11493815B2 (en) | Display device | |
CN100385324C (zh) | 液晶显示器件及其制造方法 | |
JPS59210419A (ja) | 液晶表示体装置 | |
KR101182302B1 (ko) | 액정표시장치 및 이의 제조방법 | |
KR101048710B1 (ko) | 액정 표시 장치 | |
KR101021747B1 (ko) | 액정표시장치 | |
KR100652037B1 (ko) | 액정 디스플레이 패널 제조방법 | |
CN217506872U (zh) | 一种显示面板、显示屏及电子设备 | |
WO2024168949A1 (zh) | 显示面板及显示装置 | |
KR100825097B1 (ko) | 액정 표시 장치 | |
TWI699586B (zh) | 陣列基板與其製造方法 | |
KR100254873B1 (ko) | 액정표시장치 | |
KR100995638B1 (ko) | 액정 표시 장치 | |
JP2001330854A (ja) | 液晶表示装置 | |
WO2023115485A1 (zh) | 显示面板及显示终端 | |
JPH11183924A (ja) | 液晶表示素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 17 |