DE10159444A1 - Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben - Google Patents
Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselbenInfo
- Publication number
- DE10159444A1 DE10159444A1 DE10159444A DE10159444A DE10159444A1 DE 10159444 A1 DE10159444 A1 DE 10159444A1 DE 10159444 A DE10159444 A DE 10159444A DE 10159444 A DE10159444 A DE 10159444A DE 10159444 A1 DE10159444 A1 DE 10159444A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- data lines
- pad
- lines
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Ein LCD-Bildschirm mit hoher Auflösung mit vermindertem Pixelabstand und ein Verfahren zum Herstellen desselben. Bei dem LCD-Bildschirm sind die geradzahligen Datenleitungen (D2, D4, ..., Dn) nur bis zu dem Zellen-Bereich (C) eines Substrats (41) ausgebildet und dann bis zu dem Pad-Bereich (P) mittels leitfähiger Strukturen (61) verlängert. Mittels versetzter leitfähiger Strukturen (61) können die geradzahligen Daten-Pads (Dp1, Dp2, ..., Dpn) entlang der Längsrichtung der ungeradzahligen Datenleitungen (D1, D3, ..., Dn-1) von den geradzahligen Datenleitungen (D2, D4, ..., Dn) verlängert und parallel zu den ungeradzahligen Daten-Pads (Dp1, Dp3, ..., Dpn-1) angeordnet werden, wodurch der Pitch vermindert wird. Anstatt die leitfähigen Strukturen (61) zu verwenden, können die geradzahligen Datenleitungen (D2, D4, ..., Dn) in dem Pad-Bereich (P) länger als die ungeradzahligen Datenleitungen (D1, D3, ..., Dn1) ausgeführt werden, und können passend versetzt werden, um die geradzahligen Daten-Pads (Dp2, Dp4, ..., Dpn) parallel zu den ungeradzahligen Daten-Pads (Dp1, Dp3, ..., Dpn-1) entlang der Längsrichtung der ungeradzahligen Datenleitungen (D1, D3, ..., Dn) anzuordnen.
Description
Die Erfindung beansprucht die Priorität der koreanischen
Patentanmeldung mit dem Aktenzeichen P 2000-0076006, das in
Korea am 13. Dezember 2000 hinterlegt worden ist und die
hiermit durch Bezugnahme in die Beschreibung aufgenommen ist.
Die Erfindung betrifft eine Anzeigevorrichtung und
insbesondere einen Flüssigkristallanzeige- (LCD-Anzeige-)
Bildschirm mit hoher Auflösung und ein Verfahren zum
Herstellen desselben.
Die schnellen Entwicklungen auf dem Gebiet der
Informationsübertragung haben ein erhöhtes Bedürfnis nach
schmalen, leichten und kostengünstigen Anzeigevorrichtungen
für die Informationsdarstellung verursacht. Die Industrien,
die Anzeigevorrichtungen (oder einfach gesagt: Bildschirme)
entwickeln, reagieren auf diese Bedürfnisse mit einem hohen
Aufwand für die Entwicklung von Flachbildschirmen. Historisch
war die Elektronenstrahlröhre als Anzeigevorrichtung für
Fernseher, Computermonitore und dergleichen weit verbreitet,
da die Elektronenstrahlröhren-Bildschirme verschiedene Farben
mit hoher Helligkeit anzeigen können. Jedoch kann die
Elektronenstrahlröhre nicht adäquat die gegenwärtigen
Forderungen für Anzeigeanwendungen, die Anzeigevorrichtungen
mit weniger Platzbedarf und Gewicht, Tragbarkeit, niedrigerem
Stromverbrauch, großer Bildschirmgröße und hoher Auflösung
benötigen, erfüllen. Wegen dieser Anforderungen hat die
Bildschirmindustrie begonnen, einen höheren Aufwand zu
betreiben, Flachbildschirme zu entwickeln, um die
Elektronenstrahlröhre zu ersetzen. Über die Jahre haben
Flachbildschirme eine breite Anwendung in Monitoren gefunden,
die für Computer, Raumfahrzeuge, Flugzeuge usw. hergestellt
werden.
Einige Beispiele der Typen von Flachbildschirmen, die
derzeit in Benutzung sind, enthalten die
Flüssigkristallanzeige (LCD), die Elektrolumineszensanzeige
(ELD), die Feldemissionsanzeige (FED) und die Plasmaanzeige
(PDP). Einige Merkmale, die von einem idealen Flachbildschirm
gefordert werden, beinhalten ein geringes Gewicht, eine große
Helligkeit, eine hohe Effizienz, eine hohe Auflösung, eine
sehr kurze Ansprechzeit, eine niedrige Betriebsspannung, einen
niedrigen Stromverbrauch, niedrige Kosten und eine natürliche
Farbwiedergabe.
Im Allgemeinen emittiert ein sich auf einer Oberfläche der
Elektronenstrahlröhre befindliches Phosphormaterial Licht auf
Basis eines von außen angelegten Anzeige-Timingsignals und
eines von außen angelegten Datensignals, das die Spur eines
Elektronenstrahls steuert. Andererseits wird bei einem
LCD-Bildschirm das elektrische Feld, das an die Flüssigkristalle
angelegt wird, gesteuert, so dass die Lichtdurchlässigkeit
jedes Kristalls gesteuert wird.
Entwicklung und Anwendungen von Dünn-Schicht-Transistor
(TFT)-basierten LCD-Anzeigen, die größere Ausmaße und höhere
Auflösungen besitzen, werden gefordert. Um die Produktivität
bei der Herstellung solcher Anzeigen zu erhöhen, ist es
wünschenswert, die Anstrengungen zum Vereinfachen der Schritte
des Herstellungsprozesses und zur Verbesserung der Ausbeute
fortzusetzen.
Es ist zu bemerken, dass der Abstand (Pitch) zwischen zwei
Pads in einem LCD-Bildschirm ein Parameter ist, der zum
Realisieren eines LCD-Bildschirms mit hoher Auflösung
optimiert werden kann. Mit anderen Worten hängt die
Realisierung eines LCD-Bildschirms mit hoher Auflösung davon
ab, um wieviel der Abstand zwischen zwei Pads vermindert wird.
Einige relevante Konstruktionsdetails eines LCD-Bildschirms
gemäß dem Stand der Technik werden im Weiteren
unter Bezugnahme auf die Fig. 1 bis 3 erläutert. Fig. 1 ist
eine Draufsicht, die architektonische Details eines
LCD-Bildschirms gemäß dem Stand der Technik erläutert, und Fig. 2
ist eine Schnittansicht des Abschnittes des LCD-Bildschirms in
Fig. 1, wobei der Schnitt entlang der Schnittlinie I-I' in
Fig. 1 verläuft. Unter Bezugnahme auf Fig. 1 und Fig. 2 weist
der LCD-Bildschirm gemäß dem Stand der Technik zwei
Glassubstrate auf, die in einen Zellen-Bereich (C), einen
Pad-Bereich (P) und einen zwischen ihnen eingebrachten
Flüssigkristall aufgeteilt sind. Eine Vielzahl von
Gate-Leitungen G1, G2, . . ., Gn ist derart angeordnet, dass sie eine
Vielzahl von Datenleitungen D1, D2, . . ., Dn auf einem ersten
Glassubstrat 1 in dem Zellen-Bereich (C) kreuzen, wodurch eine
Vielzahl von Pixelbereichen 3 in einer Matrixform definiert
wird. Eine Pixelelektrode ist in jedem Pixelbereich 3
ausgebildet. Ein TFT (Dünn-Schicht-Transistor) ist an jedem
Kreuzungspunkt zwischen einer Gate-Leitung und einer
Datenleitung ausgebildet.
Der Pad-Bereich P' weist eine Vielzahl von Gate-Pads Gp1,
Gp2, . . ., Gpn und eine Vielzahl von Daten-Pads Dp1, Dp2, . . .,
Dpn auf. Die Gate-Pads übertragen ein Gate-Signal, welches von
einem Gate-Treiberschaltkreis (nicht gezeigt) ausgegeben
worden ist, zu den Gate-Leitungen G1, G2, . . ., Gn. Die Daten-
Pads übertragen ein von einem Gate-Treiberschaltkreis (nicht
gezeigt) ausgegebenes Datensignal zu den Datenleitungen D1,
D2, . . ., Dn.
Obwohl nicht in den Fig. 1 und 2 gezeigt, sind eine
Schwarzmatrixschicht und eine Farbfilterschicht zum Anzeigen
der Farben Rot (R), Grün (G) und Blau (B) auf einem zweiten
Glassubstrat des Zellen-Bereichs angeordnet. Die
Schwarzmatrixschicht verhindert, dass das Licht von einer
Pixelelektrode und einem TFT durchgelassen wird. Eine
gemeinsame Elektrode ist über der Farbfilterschicht
angeordnet, so dass eine gemeinsame Spannung an jede
Pixelelektrode angelegt wird.
Die Daten-Pads werden nun unter Bezugnahme auf Fig. 2
erläutert. Wie in Fig. 2 gezeigt, erstrecken sich die Daten-
Pads Dp1, Dp2, und Dp3 von den entsprechenden Datenleitungen
D1, D2 und D3 in dem Zellen-Bereich C. Die Daten-Pads Dp1,
Dp2, und Dp3 sind über der Gate-isolierenden Schicht 2 auf dem
ersten Substrat 1 in dem Pad-Bereich P' mit einem festen
Abstand P' zwischen zwei von ihnen ausgebildet. Danach wird
eine transparente leitfähige Schicht 6, die mit jedem Daten-
Pads Dp1, Dp2 und Dp3 durch eine auf den Daten-Pads Dp1, Dp2,
und Dp3 aufgebrachte Passivierungsschicht 4 hindurch
elektrisch gekoppelt ist, ausgebildet. Die transparente
leitfähige Schicht 6 überträgt ein Treibersignal, das von
einem externen Treiberschaltkreis (nicht gezeigt) mittels
eines TCP (Tape Carrier Package) oder COF (Chip on Film)
empfangen wird, an jede Datenleitung.
Der Abstand zwischen zwei einander benachbarten
Datenleitungen D1, D2 und D3 wird "Pitch" genannt. Der Pitch
P' ist beispielsweise in den Fig. 1 und 2 ein Abstand von der
Mitte der Leitung D1 zu der Mitte der Leitung D2. Bei einem
LCD-Bildschirm gemäß dem Stand der Technik hat der Pitch P'
einen Wert von etwa 50 µm, und bei den entsprechenden
transparenten leitfähigen Schichten 6 ist eine Minimalbreite W
erforderlich, um gemäß einem Tape Carrier Package (TCP)
verbunden zu werden, das die transparenten leitfähigen
Schichten 6 elektrisch mit einem Treiberschaltkreis koppelt.
Um einen LCD-Bildschirm mit hoher Auflösung zu erhalten,
das heißt einen LCD-Bildschirm mit mehr als 200 Pixeln pro
Zoll (PPI), sollte jedoch der Pitch kleiner als 50 µm sein
(beispielsweise etwa 42 µm). Dementsprechend kann ein
LCD-Bildschirm mit einer Auflösung von mehr als 200 PPI nicht mit
der Konfiguration, wie in den Fig. 1 und 2 dargestellt,
erhalten werden.
Es werden viele Verfahren zum Erreichen eines größeren
Pitches zwischen einander benachbarten Daten-Pads
vorgeschlagen. Beispielsweise werden gemäß einer Doppel-Bank-Struktur
die Pads gesondert auf beiden Seiten des LCD-
Bildschirms angeordnet. Fig. 3 zeigt eine Draufsicht, die
einen LCD-Bildschirm gemäß dem Stand der Technik mit Doppel-
Bank-Struktur darstellt. In Fig. 3 sind die ungeradzahligen
Daten-Pads, wie Dp1, Dp3, . . ., Dpn-1, auf einem unteren
Abschnitt (oder einem oberen Abschnitt) eines Bildschirms
angeordnet, und die geradzahligen Daten-Pads, wie Dp2, Dp4, . . .,
Dpn, auf einem oberen Abschnitt (oder einem unteren
Abschnitt) eines LCD-Bildschirms angeordnet, wodurch ein
größerer Pitch erzielt wird als bei der Einzel-Bank-Struktur,
wie in Fig. 1 gezeigt. In dem Zellen-Bereich des ersten
Substrats 1 in Fig. 3 ist eine Vielzahl von Gate-Leitungen G1,
G2, . . ., Gn ausgebildet, um eine Vielzahl an Datenleitungen
D1, D2, . . ., Dn zu kreuzen. Ferner sind die Daten-Pads Dp1,
Dp2, . . ., Dpn auf den entsprechenden Datenleitungen
abwechselnd auf einem oberen oder einem unteren Abschnitt des
LCD-Bildschirms angeordnet, wie in Fig. 3 gezeigt.
Jedoch hat ein LCD-Bildschirm gemäß dem Stand der Technik
die folgenden Probleme. Erstens kann man gemäß der Einzel-
Bank-Struktur (wie die in Fig. 1 gezeigte) keinen LCD-
Bildschirm erhalten, der eine Auflösung von mehr als 200 PPI
besitzt, da eine Einzel-Bank-Struktur eine Grenze für die
Verringerung des Pitches setzt, der einen Abstand zwischen
einander benachbarten Daten-Pads darstellt, da eine Minimal-
Pad-Breite für den elektrischen Kontakt mit einem
Treiberschaltkreis erforderlich ist. Zweitens ist, obwohl die
für den elektrischen Kontakt mit dem Treiberschaltkreis
erforderliche Minimalbreite bei der Doppel-Bank-Struktur trotz
eines verminderten Pitches erreicht wird, eine separate
Anordnung von Daten-Pads auf beiden Seiten des LCD-Bildschirms
erforderlich. Solch eine Doppel-Bank-Architektur
verkompliziert daher den Modulherstellungsprozess und die
Treiberschaltkreisanordnung. Ferner macht die Doppel-Bank-
Struktur die Herstellung von kompakten Bildschirmen unmöglich
und steigert außerdem die Produktionskosten für den
LCD-Bildschirm.
Somit liegt der Erfindung das Problem zugrunde, einen
LCD-Bildschirm und ein Verfahren zum Herstellen desselben
bereitzustellen, die im Wesentlichen ein oder mehrere der
Probleme, die sich aufgrund der Grenzen und Nachteile des
Standes der Technik ergeben, vermeidet.
Insbesondere liegt der Erfindung das Problem zugrunde,
einen LCD-Bildschirm mit einem großem Anzeigebereich und ein
Verfahren zum Herstellen desselben bereitzustellen, bei dem
ein Pixelabstand vermindert wird und somit ein LCD-Bildschirm
mit hoher Auflösung erreicht werden kann.
Zusätzliche Vorteile, Ziele und Merkmale der Erfindung
werden zum Teil in der folgenden Beschreibung ausgeführt, und
werden zum Teil einem Fachmann offenbar, wenn er die folgenden
Ausführungen überprüft, oder können bei der Ausführung der
Erfindung gelernt werden. Die Ziele und anderen Vorteile der
Erfindung können mittels der Struktur realisiert und erlangt
werden, auf die insbesondere in der Beschreibung und den
Ansprüchen hingewiesen wird, ebenso wie auch in den
angehängten Figuren.
Um die Ziele und andere Vorteile gemäß dem Ziel der
Erfindung zu erreichen, wie hier ausgeführt und ausführlich
beschrieben, weist ein LCD-Bildschirm gemäß einem
Ausführungsbeispiel der Erfindung auf ein als ein Zellen-
Bereich und ein Pad-Bereich definiertes isolierendes Substrat;
eine Vielzahl von Gate-Leitungen, die eine Vielzahl von
Datenleitungen kreuzt, wodurch eine Vielzahl von
Pixelbereichen in dem Zellen-Bereich definiert wird; einen
ersten Satz von Daten-Pads, der in dem Pad-Bereich ausgebildet
ist und sich von den ungeradzahligen Datenleitungen aus
erstreckt; und einen zweiten Satz von Daten-Pads, der in dem
Pad-Bereich in einer Einzel-Bank-Struktur mit dem ersten Satz
von Daten-Pads ausgebildet ist. Jedes Daten-Pad im zweiten
Satz von Daten-Pads ist elektrisch mit einer entsprechenden
geradzahligen Datenleitung verbunden und in einer Richtung
parallel zu denen des ersten Satzes von Daten-Pads angeordnet.
Ferner ist jedes Daten-Pad in dem zweiten Satz von Daten-Pads
in dem Pad-Bereich an einem Ort platziert, dessen
längslaufende Achse kollinear mit einer der benachbarten
ungeradzahligen Leitungen ist.
Bei einem anderen Ausführungsbeispiel der Erfindung wird
ein Verfahren zum Herstellen eines LCD-Bildschirms
beschrieben. Das Verfahren weist auf das Ausbilden einer
Vielzahl von Gate-Leitungen in einem Zellen-Bereich eines
Substrats und das Ausbilden einer Vielzahl von leitfähigen
Strukturen auf dem Substrat, wobei jede leitfähige Struktur
ein erstes Ende in dem Zellen-Bereich und ein zweites Ende in
dem Pad-Bereich aufweist; das Ausbilden einer
Gate-isolierenden Schicht auf dem Substrat, die die Vielzahl von
Gate-Leitungen und die Vielzahl von leitfähigen Strukturen
überdeckt; das Ausbilden von ungeradzahligen und geradzahligen
Datenleitungen in dem Zellen-Bereich auf der Gate-isolierenden
Schicht, wobei die längslaufende Achse jeder der
ungeradzahligen Datenleitungen kollinear mit dem zweiten Ende
einer benachbarten Struktur aus der Vielzahl von leitfähigen
Strukturen auf dem Substrat ist; das Ausbilden eines ersten
Satzes von Daten-Pads in dem Pad-Bereich, der sich von den
ungeradzahligen Datenleitungen auf der Gate-isolierenden
Schicht über die Vielzahl von leitfähigen Strukturen
erstreckt; und das Ausbilden eines zweiten Satzes von Daten-
Pads in dem Pad-Bereich in einer Einzel-Bank-Struktur mit dem
ersten Satz von Daten-Pads, wobei jedes Daten-Pad im zweiten
Satz von Daten-Pads zumindest mit dem zweiten Ende einer
entsprechenden Struktur aus der Vielzahl von leitfähigen
Strukturen verbunden ist und in einer Richtung parallel zu der
des ersten Satzes von Daten-Pads angeordnet ist.
Bei einem erfindungsgemäßen LCD-Bildschirm werden
leitfähige Strukturen zu der Zeit, zu der die Gate-Leitungen
strukturiert werden, mit den geradzahligen Datenleitungen
verbunden. Diese leitfähigen Strukturen können ebenfalls aus
demselben Material wie dem der Gate-Leitungen ausgebildet
werden und in dem gleichen Prozess, wie der Prozess, der für
das Ausbilden der Gate-Leitungen verwendet wird, ausgebildet
werden. Danach werden nacheinander eine Gate-isolierende
Schicht, Datenleitungen und eine Passivierungsschicht
ausgebildet. Dann wird eine Halbleiterschicht, die als Kanal
eines Dünn-Schicht-Transistors verwendet werden soll,
ausgebildet. Die Source- und Drainelektroden werden ebenfalls
zu der Zeit ausgebildet, zu der die Datenleitungen ausgebildet
werden.
Die Passivierungsschicht und die Gate-isolierende Schicht
können zur gleichen Zeit strukturiert werden. Dann werden
geeignete Kontaktlöcher ausgebildet, so dass ein Endabschnitt
(in dem Pad-Bereich) der ungeradzahligen Datenleitungen, ein
Endabschnitt (in dem Zellen-Bereich) der leitfähigen
Strukturen, ein Endabschnitt von geradzahligen Datenleitungen,
die an dem Endabschnitt der leitfähigen Strukturen in dem
Zellen-Bereich angrenzen, und ein gegenüberliegender
Endabschnitt (in dem Pad-Bereich) der leitfähigen Strukturen
freigelegt werden. Anschließend werden Pixelelektroden in
Pixelbereichen ausgebildet, und eine mit den ungeradzahligen
Datenleitungen verbundene transparente leitfähige Schicht wird
durch ein entsprechendes Kontaktloch hindurch ausgebildet, so
dass die ersten Daten-Pads (d. h. die ungeradzahligen Daten-
Pads) ausgebildet werden. Zur gleichen Zeit wird eine
transparente leitfähige Schicht ausgebildet, die den
Endabschnitt der leitfähigen Strukturen mit dem Endabschnitt
der dazu benachbarten, geradzahligen Datenleitungen verbindet.
Eine mit dem gegenüberliegenden Endabschnitt der leitfähigen
Strukturen verbundene transparente leitfähige Schicht wird
ebenfalls ausgebildet, wodurch die zweiten Daten-Pads (d. h.
die geradzahligen Daten-Pads) ausgebildet werden.
Gemäß einem Ausführungsbeispiel der Erfindung sind die
geradzahligen Datenleitungen nur bis zu dem Zellen-Bereich hin
ausgebildet und sind dann mittels der leitfähigen Strukturen
bis zum Pad-Bereich verlängert. Die leitfähigen
Strukturverlängerungen der geradzahligen Datenleitungen
erstrecken sich durch einen unteren Abschnitt der ersten
Daten-Pads. Andererseits sind bei einem anderen
Ausführungsbeispiel der Erfindung die leitfähigen Strukturen
auf einer Seite der ersten Daten-Pads angeordnet, und kein
Abschnitt der leitfähigen Strukturen ist senkrecht unterhalb
des ersten Satzes von Daten-Pads angeordnet. Diese leitfähigen
Strukturen können mit Gate-Leitungen ausgebildet sein und
passend versetzt werden, so dass die geradzahligen Daten-Pads
von den geradzahligen Datenleitungen verlängert und parallel
zu den ungeraden Daten-Pads entlang der längslaufenden
Richtung der ungeradzahligen Datenleitungen angeordnet sein
können.
Bei einem anderen Ausführungsbeispiel der Erfindung werden
die leitfähigen Strukturen nicht ausgebildet, aber stattdessen
sind die geradzahligen Datenleitungen länger als die
ungeradzahligen Datenleitungen in dem Pad-Bereich des
Substrats ausgeführt. Die geradzahligen Datenleitungen können
passend versetzt werden, so dass die geradzahligen Daten-Pads
parallel zu den ungeradzahligen Daten-Pads entlang der
Längsrichtung der ungeradzahligen Datenleitungen angeordnet
werden. Deshalb sind die ersten und zweiten Sätze von Daten-
Pads nicht benachbart angeordnet, aber abwechselnd oben und
unten auf einer Ebene.
Es soll so verstanden werden, dass sowohl die
vorhergehende allgemeine Beschreibung als auch die folgende
ausführliche Beschreibung der Erfindung exemplarisch und
erläuternd sind, und vorgesehen sind, eine weitere Erklärung
der Erfindung gemäß der Ansprüche bereitzustellen.
Ausführungsbeispiele der Erfindung sind in den Figuren
dargestellt und werden im Weiteren näher erläutert.
Es zeigen
Fig. 1 eine Draufsicht, die architektonische Details von
einem LCD-Bildschirm gemäß dem Stand der Technik darstellt;
Fig. 2 eine Schnittansicht des LCD-Bildschirms in Fig. 1
entlang der Schnittlinie I-I' in Fig. 1;
Fig. 3 eine Draufsicht, die einen LCD-Bildschirm gemäß dem
Stand der Technik mit Doppel-Bank-Struktur darstellt;
Fig. 4A eine Draufsicht auf einen LCD-Bildschirm gemäß
einem ersten Ausführungsbeispiel der Erfindung;
Fig. 4B eine vergrößerte Ansicht des gestrichelten Teils A
in Fig. 4A;
Fig. 5A eine Schnittansicht des LCD-Bildschirms in Fig. 4A
entlang der Schnittlinie I-I' in Fig. 4B;
Fig. 5B eine Schnittansicht des LCD-Bildschirms in Fig. 4A
entlang der Schnittlinie II-II' in Fig. 4B;
Fig. 5C eine Schnittansicht des LCD-Bildschirms in Fig. 4A
entlang der Schnittlinie III-III' in Fig. 4B;
Fig. 6A bis 6C Schnittansichten, die ein Verfahren zum
Herstellen eines LCD-Bildschirms gemäß einem ersten
Ausführungsbeispiel der Erfindung darstellen;
Fig. 7 eine Draufsicht auf einen LCD-Bildschirms gemäß
einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 8A eine Schnittansicht des LCD-Bildschirms in Fig. 7
entlang der Schnittlinie I-I' in Fig. 7;
Fig. 8B eine Schnittansicht des LCD-Bildschirms in Fig. 7
entlang der Schnittlinie II-II' in Fig. 7;
Fig. 9 eine Draufsicht auf einen LCD-Bildschirm gemäß
einem dritten Ausführungsbeispiel der Erfindung.
Es wird nun im Detail ein Bezug auf die bevorzugten
Ausführungsbeispiele der Erfindung genommen, von denen
Beispiele in den beiliegenden Figuren dargestellt sind.
Ein erstes Ausführungsbeispiel der Erfindung wird im
Weiteren unter Bezugnahme auf die Fig. 4A, 4B, 5A bis 5C und
6A bis 6C erläutert. Fig. 4A stellt eine Draufsicht auf einen
LCD-Bildschirm gemäß dem ersten Ausführungsbeispiel der
Erfindung dar. Fig. 4B stellt eine vergrößerte Ansicht des
gestrichelten Teils A (d. h. einen Teil eines Daten-Pad-Bereichs)
in Fig. 4A dar. Fig. 5A ist eine Schnittansicht des
LCD-Bildschirms in Fig. 4A entlang der Schnittlinie I-I' in
Fig. 4B. Fig. 5B ist eine Schnittansicht des LCD-Bildschirms
in Fig. 4 entlang der Schnittlinie II-II' in Fig. 4B. Fig. 5C
ist eine Schnittansicht des LCD-Bildschirms in Fig. 4A entlang
der Schnittlinie III-III' in Fig. 4B. Die Fig. 6A bis 6C sind
Schnittansichten, die ein Verfahren zum Herstellen eines LCD-
Bildschirms gemäß dem ersten Ausführungsbeispiel der Erfindung
darstellen.
Wie in Fig. 4A gezeigt, weist ein LCD-Bildschirm bei dem
ersten Ausführungsbeispiel ein erstes Substrat (d. h. das
Substrat 41) auf, das bestimmt wird durch einen Zellen-Bereich
C und einen Pad-Bereich P; eine Vielzahl von Gate-Leitungen
G1, G2, . . ., Gn (wobei n eine gerade Zahl ist) auf dem Zellen-
Bereich C, die in einer gleichen Richtung angeordnet sind;
eine Vielzahl von Gate-Pads Gp1, Gp2, . . ., Gpn, sich
erstreckend von den jeweiligen Gate-Leitungen G1, G2, . . ., Gn
und ausgebildet auf einem Gate-Pad-Bereich; eine Vielzahl von
Datenleitungen D1, D2, . . ., Dn, die die Gate-Leitungen G1, G2, . . ., Gn
kreuzen; einen ersten Satz von Daten-Pads (oder "erste
Daten-Pads") Dp1, Dp3, Dp5, . . ., Dpn-1, die sich von den
ungeradzahligen Datenleitungen D1, D3, . . ., Dn-1 aus
erstrecken und in einem Daten-Pad-Bereich ausgebildet sind;
und einen zweiten Satz von Daten-Pads (oder "zweite Daten-
Pads") Dp2, Dp4, . . ., Dpn, die mit den geradzahligen
Datenleitungen D2, D4, . . ., Dn verbunden sind. Die Daten-Pads
in dem zweiten Satz von Daten-Pads sind auf einer Ebene
unterhalb des ersten Satzes von Daten-Pads Dp1, Dp3, . . ., Dpn-1
entlang der Richtung der jeweiligen Datenleitungen D1, D3, . . .,
Dn-1 und parallel zu den ersten Daten-Pads Dp1, Dp3, . . .,
Dpn-1 ausgebildet, wie in Fig. 4A dargestellt.
Eine transparente leitfähige Schicht 51 kann ausgebildet
werden, so dass die jeweiligen Gate-Pads und Daten-Pads gemäß
einem TCP (nicht gezeigt) oder einem COF (nicht gezeigt)
elektrisch verbunden werden. In der hier gegebenen Erläuterung
bezeichnet das Bezugszeichen "51a" zum besseren Verständnis
eine transparente leitfähige Schicht, die mit den
ungeradzahligen Daten-Pads verbunden ist, und das gleiche
Bezugszeichen wird verwendet, um eine erste transparente
leitfähige Schicht zu bezeichnen. In gleicher Weise bezeichnet
ein Bezugszeichen "51b" eine transparente leitfähige Schicht,
die die leitfähigen Strukturen 61 (weiter unten ausführlicher
beschrieben) mit den geradzahligen Datenleitungen in Fig. 4B
elektrisch verbindet, und dasselbe Bezugszeichen wird
verwendet, eine zweite transparente leitfähige Schicht zu
bezeichnen. Schließlich bezeichnet ein Bezugszeichen "51c"
eine mit einem Endabschnitt der leitfähigen Strukturen 61
verbundene transparente leitfähige Schicht in Fig. 4B, und
dasselbe Bezugszeichen wird verwendet, eine dritte
transparente leitfähige Schicht zu bezeichnen.
Wie in Fig. 4B gezeigt, erstrecken sich die geradzahligen
Datenleitungen D2, D4, . . ., Dn lediglich bis zu dem Zellen-
Bereich C, und die leitfähigen Strukturen 61 (siehe Fig. 4B),
die mit den geradzahligen Datenleitungen D2, D4, . . ., Dn
verbunden sind, sind zu den ungeradzahligen Datenleitungen D1,
D3, . . ., Dn-1 versetzt, so dass sich jede leitfähige Struktur
61 bis zu dem Pad-Bereich P erstreckt. Die versetzten
leitfähigen Strukturen 61 erstrecken sich durch einen unteren
Abschnitt der ersten Daten-Pads Dp1, Dp3, . . ., Dpn-1 hindurch.
Wie in Fig. 4A gezeigt, sind die ersten Daten-Pads Dp1,
Dp3, . . ., Dpn-1, und die zweiten Daten-Pads Dp2, Dp4, . . ., Dpn
jeweils an den oberen und unteren Abschnitten des Substrats 41
angeordnet. Der Abstand zwischen einander benachbarten ersten
Daten-Pads Dp1, Dp3, . . ., Dpn-1, die in einem oberen Abschnitt
des Substrats 41 angeordnet sind, ist zumindest doppelt so
groß wie der Abstand zwischen den einander benachbarten
Datenleitungen D1, D2, . . ., Dn. Dies bedeutet, dass der
Abstand zwischen den Datenleitungen beträchtlich vermindert
und somit ein LCD-Bildschirms mit hoher Auflösung erzielt
werden kann. Dies steht im Gegensatz zu den LCD-Anzeigen gemäß
dem Stand der Technik, die den Abstand zwischen den
Datenleitungen mittels Pads nicht vermindern können.
Die ersten Daten-Pads sind einstückig mit den
ungeradzahligen Datenleitungen D1, D3, . . ., Dn-1 ausgebildet,
und ein Endabschnitt 100 der ungeradzahligen Datenleitungen
D1, D3, . . ., Dn-1 ist mit einer ersten transparenten
leitfähigen Schicht 51a verbunden. Andererseits erstrecken
sich die geradzahligen Datenleitungen D2, D4, . . ., Dn in dem
Fall der zweiten Daten-Pads Dp2, Dp4, . . .., Dpn lediglich bis
zum Zellen-Bereich C, und die leitfähigen Strukturen 61 werden
dann mit einem Endabschnitt 100a der geradzahligen
Datenleitungen D2, D4, . . ., Dn überlappt. Die leitfähigen
Strukturen 61 erstrecken sich dann, wie in Fig. 4B
dargestellt, so dass sie zu den ersten Daten-Pads Dp1, Dp3, . . .,
Dpn-1 versetzt sind und sich dann durch einen unteren
Abschnitt der ersten Daten-Pads Dp1, Dp3, . . ., Dpn-1
erstrecken.
Ein Endabschnitt 100a jeder geradzahligen Datenleitung D2,
D4, . . ., Dn ist mit der entsprechenden leitfähigen Struktur 61
mittels der zweiten transparenten leitfähigen Schicht 51b
elektrisch verbunden, und ein gegenüberliegender Endabschnitt
jeder leitfähigen Struktur 61 ist mit einer dritten
transparenten leitfähigen Schicht 51c durch ein Kontaktloch
hindurch verbunden, wie in Fig. 4B gezeigt.
Die erste, zweite und dritte transparente leitfähige
Schicht (entsprechend 51a, 51b und 51c) können zur selben Zeit
gebildet werden, zu der die Pixelelektroden 47 in Fig. 4A in
dem Zellen-Bereich C gebildet werden.
Nun wird eine erfindungsgemäße Anordnung von Daten-Pads im
Detail unter Bezugnahme auf die Fig. 5A bis 5C erläutert. Wie
in den Fig. 5A bis 5C gezeigt, weist ein erfindungsgemäßer
LCD-Bildschirm eine Gate-Leitung Gn und eine leitfähige
Struktur 61 auf (die später mit einer entsprechenden
geradzahligen Datenleitung verbunden wird), die auf dem ersten
Substrat 41 ausgebildet ist. Danach kann eine Gate-isolierende
Schicht 43 auf der Substratoberfläche ausgebildet werden, die
die leitfähige Struktur 61 beinhaltet. Dann wird eine
Datenleitung D2 auf der Gate-isolierenden Schicht 43 gebildet,
so dass sie die Gate-Leitung Gn kreuzt, und ein Daten-Pad Dp1
ist von einer Datenleitung D1 in Fig. 5B verlängert, die
benachbart zu der Datenleitung D2 ausgebildet ist (oder "vor
ihr", wenn die Fig. 5A bis 5C dreidimensional betrachtet
werden).
Eine Passivierungsschicht 45 kann dann auf der gesamten
Substratoberfläche ausgebildet werden, die die Datenleitung D2
und das Daten-Pad Dp1 beinhaltet. Die erste, zweite und dritte
transparente leitfähige Schicht (entsprechend 51a, 51b und
51c) können ebenfalls über der Passivierungsschicht 45
ausgebildet werden, wie in den Fig. 5A bis 5C dargestellt. Die
erste transparente leitfähige Schicht 51a ist mit einem
Endabschnitt 100 des ungeradzahligen Daten-Pads Dp1 verbunden,
und die zweite transparente leitfähige Schicht 51b verbindet
einen Endabschnitt 100a der geradzahligen Datenleitung D2 mit
einem Endabschnitt der zu ihr benachbarten leitfähigen
Struktur 61, wie in Fig. 4B gezeigt. Die dritte transparente
leitfähige Schicht 51c ist ebenfalls mit einem
gegenüberliegenden Endabschnitt der leitfähigen Struktur 61
verbunden, wie in Fig. 4B gezeigt.
Ein Verfahren zum Herstellen eines LCD-Bildschirms
entsprechend diesem ersten Ausführungsbeispiel der Erfindung
wird nun unter Bezugnahme auf die in den Fig. 6A bis 6C
gezeigten Fertigungslayouts erläutert. Wie in Fig. 6A gezeigt,
werden die Gate-Leitungen G1, G2, . . ., Gn, die Gate-Elektroden
71 und die leitfähigen Strukturen 61 (die später mit den
geradzahligen Datenleitungen verbunden werden) zu Beginn auf
dem Substrat 41 ausgebildet. Zu dieser Zeit sind die
leitfähigen Strukturen 61 von dem Pad-Bereich P mit einer
vorbestimmten Länge in den ihm benachbarten Zellen-Bereich C
ausgebildet. Ein Abschnitt der leitfähigen Strukturen 61 wird
zu den ungeradzahligen Datenleitungen versetzt, wie in Fig. 6A
gezeigt.
Anschließend wird eine Gate-isolierende Schicht (nicht
gezeigt), wie in Fig. 6B gezeigt, auf der Substratoberfläche,
die die Gate-Leitungen G1, G2, . . ., Gn, die Gate-Elektroden 71
und die leitfähigen Strukturen 61 aufweist, ausgebildet. Eine
Halbleiterschicht 72 wird dann auf der Gate-isolierenden
Schicht ausgebildet, und die Datenleitungen D1, D2, Dn (die
die Gate-Leitungen G1, G2, . . ., Gn kreuzen) und Source-/Drain-Elektroden
(S/D) werden auf der Halbleiterschicht 72
ausgebildet.
Danach wird eine Passivierungsschicht, obwohl nicht in
Fig. 6B gezeigt, auf der Substratoberfläche ausgebildet, die
die Datenleitungen D1, D2, . . ., Dn und Source-/Drain-Elektroden
(S/D) aufweist. Die Passivierungsschicht wird dann
strukturiert, so dass die Endabschnitte 100 der
ungeradzahligen Datenleitungen D1, D3, . . ., Dn-1, die
Endabschnitte 100a der geradzahligen Datenleitungen D2, D4, . . .,
Dn, die Endabschnitte (benachbart zu den Endabschnitten
100a) der leitfähigen Strukturen 61 und die gegenüberliegenden
Endabschnitte (die mit den ungeradzahligen Datenleitungen D1,
D3, . . ., Dn-1 kollinear sind) der leitfähigen Strukturen 61
freigelegt werden.
Schließlich werden, wie in Fig. 6C gezeigt, die
Pixelelektroden 47 in einem Pixelbereich gebildet, der von den
Gate-Leitungen G1, G2, . . ., Gn und den Datenleitungen D1, D2, . . .,
Dn bestimmt wird. Danach werden die erste, zweite und
dritte transparente leitfähige Schicht (entsprechend 51a, 51b
und 51c) gebildet. Die erste transparente leitfähige Schicht
51a wird mit den Endabschnitten 100 der ungeradzahligen
Datenleitungen D1, Dt. . ., Dn-1 verbunden. Die zweite
transparente leitfähige Schicht 51b verbindet die
Endabschnitte 100a der geradzahligen Datenleitungen D2, D4, . . .,
Dn mit dem jeweiligen Endabschnitt der benachbarten
leitfähigen Strukturen 61 elektrisch, wie in Fig. 6C gezeigt.
Die dritte transparente leitfähige Schicht 51c wird ebenfalls
mit den gegenüberliegenden Endabschnitten der leitfähigen
Strukturen 61 verbunden.
Fig. 7 ist eine Draufsicht auf einen LCD-Bildschirm gemäß
einem zweiten Ausführungsbeispiel der Erfindung, das weiter
unten mit dem ersten Ausführungsbeispiel der Erfindung
verglichen wird. Wie bereits diskutiert, sind bei dem ersten
Ausführungsbeispiel der Erfindung die geradzahligen
Datenleitungen lediglich bis zum Zellen-Bereich C ausgebildet
und dann bis zum Pad-Bereich P mittels der leitfähigen
Strukturen 61 verlängert. Ebenfalls bei dem ersten
Ausführungsbeispiel der Erfindung erstrecken sich die
Verlängerungen der geradzahligen Datenleitungen mittels der
leitfähigen Strukturen 61 durch die unteren Abschnitte des
ersten Satzes von Daten-Pads Dp1, Dp3, . . ., Dpn-1 hindurch.
Andererseits sind bei dem zweiten Ausführungsbeispiel der
Erfindung die leitfähigen Strukturen 61 auf einer Seite der
ersten Daten-Pads Dp1, Dp3, . . ., Dpn-1 platziert, und kein
Abschnitt der leitfähigen Strukturen 61 ist senkrecht
unterhalb des ersten Satzes von Daten-Pads platziert (wie bei
dem ersten Ausführungsbeispiel).
Wie in Fig. 7 gezeigt, enden die leitfähigen Strukturen 61
mit einem größeren Abstand in dem Pad-Bereich P, als die
ungeradzahligen Datenleitungen. Die leitfähigen Strukturen 61
können zu den ungeradzahligen Datenleitungen versetzt sein.
Der versetzte Abschnitt der leitfähigen Strukturen 61 kann
sich ausgehend von einem Ort in dem Pad-Bereich P erstrecken,
dessen Ausrichtung parallel zu der Ausrichtung der
Endabschnitte der ersten Daten-Pads Dp1, Dp2, . . ., Dpn-1 ist,
und endet an einem Ort, der an der Längsrichtung der
entsprechenden ungeradzahligen Datenleitungen ausgerichtet
ist, wie in Fig. 7 gezeigt. Auf diese Weise werden die zweiten
Daten-Pads Dp2, Dp4, . . ., Dpn, welche sich erstrecken von den
leitfähigen Strukturen 61, parallel zu den ersten Daten-Pads
Dp1, Dp3, . . ., Dpn-1 angeordnet. Der Pitch-Wert für dieses
zweite Ausführungsbeispiel der Erfindung kann nicht so gut
sein, wie der im ersten Ausführungsbeispiel erzielte. Jedoch
sind die Signalinterferenzen zwischen den ersten und den
zweiten Sätzen von Daten-Pads beseitigt, da sich bei diesem
zweiten Ausführungsbeispiel kein Abschnitt der leitfähigen
Strukturen 61 senkrecht unterhalb der ungeradzahligen
Datenleitungen erstreckt.
Fig. 8A stellt eine Schnittansicht des LCD-Bildschirms in
Fig. 7 entlang der Schnittlinie I-I' in Fig. 7 dar, und Fig.
8B stellt eine Schnittansicht des LCD-Bildschirms in Fig. 7
entlang der Schnittlinie II-II' in Fig. 7 dar. Wie in den Fig.
8A und 8B gezeigt, ist eine Vielzahl von Gate-Leitungen G1,
G2, . . ., Gn in dem Zellen-Bereich C des ersten Substrats 41
mit einem vorbestimmten festen Abstand zwischen zwei
Gate-Leitungen ausgebildet, und eine Vielzahl von leitfähigen
Strukturen 61 ist in dem Pad-Bereich P ausgebildet. Eine Gate
isolierende Schicht 42 wird dann auf der Substratoberfläche
ausgebildet, die die leitfähigen Strukturen 61 und
Gate-Leitungen aufweist. Die Datenleitungen D1, D2, . . ., Dn, die
die Gate-Leitungen G1, G2, . . ., Gn kreuzen, sind ebenfalls auf
der Gate-isolierenden Schicht 42 ausgebildet.
Anschließend wird eine Passivierungsschicht 45 auf der
Substratoberfläche, die die Datenleitungen D1 (Fig. 8A) und D2
(Fig. 8B) aufweist, ausgebildet. Danach können die erste,
zweite und dritte transparente leitfähige Schicht
(entsprechend 51a, 51b und 51c) ausgebildet werden, wie in den
Fig. 8A und 8B dargestellt. Die erste transparente leitfähige
Schicht 51a ist mit einem Endabschnitt 100 der Datenleitung D1
verbunden, und die zweite transparente leitfähige Schicht 51b
verbindet die leitfähige Struktur 61 elektrisch mit der
Datenleitung D2. Die dritte transparente leitfähige Schicht
51c ist mit einem Endabschnitt der leitfähigen Struktur 61
verbunden, wie in Fig. 8A gezeigt.
Fig. 9 ist eine Draufsicht auf einen LCD-Bildschirm gemäß
einem dritten Ausführungsbeispiel der Erfindung. Wie bereits
bei dem ersten und zweiten Ausführungsbeispiel diskutiert,
sind separate leitfähige Strukturen 61 mit Gate-Leitungen G1,
G2, . . ., Gn ausgebildet, und die geradzahligen Daten-Pads Dp2,
Dp4, . . ., Dpn können mittels dieser leitfähigen Strukturen 61
von den geradzahligen Datenleitungen D2, D4, . . ., Dn erstreckt
und parallel zu den ungeradzahligen Datenleitungen D1, D3, . . .,
Dn-1 entlang der Längsrichtung der ungeradzahligen
Datenleitungen D1, D3, . . ., Dn-1 angeordnet werden.
Andererseits sind, wie in Fig. 9 gezeigt, bei dem dritten
Ausführungsbeispiel der Erfindung die leitfähigen Strukturen
61 nicht ausgebildet, aber stattdessen werden die
geradzahligen Datenleitungen D2, D4, . . ., Dn in dem
Pad-Bereich P des Substrats 41 länger ausgeführt als die
ungeradzahligen Datenleitungen D1, D3, . . ., Dn-1. Ferner sind
die geradzahligen Daten-Pads Dp2, Dp4, . . ., Dpn parallel zu
den ungeradzahligen Daten-Pads Dp1, Dp3, . . ., Dpn-1 entlang
der Längsrichtung der ungeradzahligen Datenleitungen D1, D3, . . .,
Dn-1 angeordnet, wodurch ein Maximalabstand oder eine
maximale Trennung zwischen benachbarten Datenleitungen erzielt
wird, ohne den Pitch zu erhöhen. Ferner berücksichtigt die in
Fig. 9 dargestellte Anordnung einen praktischen und
fehlerfreien modularen Substratherstellungsprozess.
Gemäß der hier geführten Diskussion wird bemerkt, dass die
jeweilige transparente leitfähige Schicht 51a oder 51b, die
sich mit dem Tape Carrier Package (TCP) oder Chip on Film
(COF) verbindet, breiter als die entsprechende Datenleitung
ist. Beim Stand der Technik sind transparente leitfähige
Schichten parallel entlang der Längsrichtung der
Gate-Leitungen G1, G2, . . ., Gn angeordnet. Jedoch werden bei diesem
dritten Ausführungsbeispiel der Erfindung die transparenten
leitfähigen Schichten 51a oder 51b separat oben und unten
entlang der Längsrichtung der Datenleitungen angeordnet,
wodurch ein passender Abstand oder eine passende Trennung
zwischen benachbarten transparenten leitfähigen Schichten
erzielt wird, selbst wenn der Pitch zwischen zwei
Datenleitungen vermindert wird.
Bei den oben genannten Ausführungsbeispielen wird ein
verminderter Pitch mittels Wechselns der Lagepositionen der
Daten-Pads Dp1, Dp2, . . ., Dpn erreicht, die mit den
geradzahligen Datenleitungen D2, D4, . . ., Dn verbunden sind.
Jedoch wird festgestellt, dass derselbe Pitch ebenfalls
mittels Wechselns der Lagepositionen der ungeradzahligen
Daten-Pads Dp1, Dp3, . . ., Dpn-1 anstelle der geradzahligen
Daten-Pads Dp2, Dp4, . . ., Dpn in gleicher Weise wie die
diskutierte unter Bezugnahme auf geradzahlige Daten-Pads Dp2,
Dp4, . . ., Dpn erzielt werden kann.
Der erfindungsgemäße LCD-Bildschirm und das Verfahren zum
Herstellen desselben haben folgende Vorteile: Erstens ist es
möglich, einen reduzierten Pitch zu erzielen, der ausreicht,
einen LCD-Bildschirm mit hoher Auflösung zu erzielen. Zweitens
wird eine Einzel-Bank-Struktur erzielt, da die Daten-Pads Dp1,
Dp2, . . ., Dpn entlang nur einer Seite des Bildschirms
angeordnet sind. Die Einzel-Bank-Struktur kann in einem
einfachen Modulprozess hergestellt werden und kann eine
einfache Anordnung von Treiberschaltkreisen ermöglichen,
während demgegenüber bei der Doppel-Bank-Struktur die Daten-
Pads Dp1, Dp2, . . ., Dpn auf beiden Seiten des Bildschirms
angeordnet sind. Daher ist es bei der erfindungsgemäßen
Einzel-Bank-Struktur möglich, kompakte LCD-Bildschirme mit
reduzierten Produktionskosten zu erhalten.
Claims (25)
1. Flüssigkristallanzeigen- (LCD-) Bildschirm, aufweisend:
ein Substrat (41), das einen Zellen-Bereich (C) und einen Pad-Bereich (P) aufweist;
eine Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) und Datenleitungen (D1, D2, . . ., Dn), wobei die Vielzahl von Datenleitungen (D1, D2, . . .. Dn) einen ersten Satz von Datenleitungen und einen zweiten Satz von Datenleitungen aufweist, wobei die Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) derart angeordnet ist, dass sie die Vielzahl von Datenleitungen (D1, D2, . . ., Dn) kreuzen, so dass eine Vielzahl von Pixelbereichen (47) innerhalb des Zellen- Bereichs (C) gebildet wird;
einen ersten Satz von Daten-Pads, der in dem Pad-Bereich (P) ausgebildet ist, wobei sich jedes Daten-Pad im ersten Satz von Daten-Pads von einer entsprechenden Leitung des ersten Satzes von Datenleitungen erstreckt;
einen zweiten Satz von Daten-Pads, der in der Pad-Region (P) ausgebildet ist, wobei der erste und der zweite Satz von Daten-Pads in einer Einzel-Bank-Struktur in der Pad-Region (P) angeordnet sind, wobei jedes Daten-Pad im zweiten Satz von Daten-Pads mit einer entsprechenden Leitung des zweiten Satzes von Datenleitungen elektrisch verbunden ist und in einer Richtung parallel zu dem des ersten Satzes von Daten-Pads angeordnet ist, und wobei jedes Daten-Pad in dem zweiten Satz von Daten-Pads in der Pad-Region (P) an der Stelle platziert ist, deren Längsachse kollinear mit der einer benachbarten Leitung des ersten Satzes von Datenleitungen ist.
ein Substrat (41), das einen Zellen-Bereich (C) und einen Pad-Bereich (P) aufweist;
eine Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) und Datenleitungen (D1, D2, . . ., Dn), wobei die Vielzahl von Datenleitungen (D1, D2, . . .. Dn) einen ersten Satz von Datenleitungen und einen zweiten Satz von Datenleitungen aufweist, wobei die Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) derart angeordnet ist, dass sie die Vielzahl von Datenleitungen (D1, D2, . . ., Dn) kreuzen, so dass eine Vielzahl von Pixelbereichen (47) innerhalb des Zellen- Bereichs (C) gebildet wird;
einen ersten Satz von Daten-Pads, der in dem Pad-Bereich (P) ausgebildet ist, wobei sich jedes Daten-Pad im ersten Satz von Daten-Pads von einer entsprechenden Leitung des ersten Satzes von Datenleitungen erstreckt;
einen zweiten Satz von Daten-Pads, der in der Pad-Region (P) ausgebildet ist, wobei der erste und der zweite Satz von Daten-Pads in einer Einzel-Bank-Struktur in der Pad-Region (P) angeordnet sind, wobei jedes Daten-Pad im zweiten Satz von Daten-Pads mit einer entsprechenden Leitung des zweiten Satzes von Datenleitungen elektrisch verbunden ist und in einer Richtung parallel zu dem des ersten Satzes von Daten-Pads angeordnet ist, und wobei jedes Daten-Pad in dem zweiten Satz von Daten-Pads in der Pad-Region (P) an der Stelle platziert ist, deren Längsachse kollinear mit der einer benachbarten Leitung des ersten Satzes von Datenleitungen ist.
2. LCD-Bildschirm gemäß Anspruch 1, wobei der erste Satz von
Datenleitungen alle ungeradzahligen Datenleitungen (D1, D3, . . .,
Dn-1) der Vielzahl an Datenleitungen aufweist, und
wobei der zweite Satz von Datenleitungen alle geradzahligen
Datenleitungen (D2, D4, . . ., Dn) der Vielzahl an
Datenleitungen aufweist.
3. LCD-Bildschirm gemäß Anspruch 1, wobei jedes der Daten-Pads
im zweiten Satz von Daten-Pads aufweist:
eine leitfähige Struktur (61), die ein erstes Ende in dem Zellen-Bereich (C) und ein zweites Ende in dem Pad-Bereich (P) aufweist, wobei die Längsachse des zweiten Ende kollinear mit dem des benachbarten ersten Satzes von Datenleitungen ist, wobei die leitfähige Struktur (61) auf dem Substrat (41) auf einer Ebene unterhalb eines ihm benachbarten Pads aus dem ersten Satz von Daten-Pads ausgebildet ist, und wobei das erste Ende mit der entsprechenden Leitung des zweiten Satzes von Datenleitungen verbunden ist; und
eine erste leitfähige Schicht, die mit dem zweiten Ende der leitfähigen Struktur (61) verbunden ist.
eine leitfähige Struktur (61), die ein erstes Ende in dem Zellen-Bereich (C) und ein zweites Ende in dem Pad-Bereich (P) aufweist, wobei die Längsachse des zweiten Ende kollinear mit dem des benachbarten ersten Satzes von Datenleitungen ist, wobei die leitfähige Struktur (61) auf dem Substrat (41) auf einer Ebene unterhalb eines ihm benachbarten Pads aus dem ersten Satz von Daten-Pads ausgebildet ist, und wobei das erste Ende mit der entsprechenden Leitung des zweiten Satzes von Datenleitungen verbunden ist; und
eine erste leitfähige Schicht, die mit dem zweiten Ende der leitfähigen Struktur (61) verbunden ist.
4. LCD-Bildschirm gemäß Anspruch 3, wobei die leitfähige
Struktur (61) in einem der folgenden Abschnitte auf dem
Substrat (41) ausgebildet ist:
einem ersten Abschnitt, in dem zumindest ein Abschnitt der leitfähigen Struktur (61) senkrecht unterhalb des ihr benachbarten Daten-Pads des ersten Satzes von Daten-Pads abfällt; und
einem zweiter Abschnitt, in dem kein Abschnitt der leitfähigen Struktur (61) senkrecht unterhalb des ihr benachbarten Daten-Pads des ersten Satzes von Daten-Pads (Dp1, Dp2, . . ., Dpn) abfällt.
einem ersten Abschnitt, in dem zumindest ein Abschnitt der leitfähigen Struktur (61) senkrecht unterhalb des ihr benachbarten Daten-Pads des ersten Satzes von Daten-Pads abfällt; und
einem zweiter Abschnitt, in dem kein Abschnitt der leitfähigen Struktur (61) senkrecht unterhalb des ihr benachbarten Daten-Pads des ersten Satzes von Daten-Pads (Dp1, Dp2, . . ., Dpn) abfällt.
5. LCD-Bildschirm gemäß Anspruch 4, wobei die leitfähige
Struktur (61) im zweiten Abschnitt auf einer oder mehreren
Seiten des ihr benachbarten Daten-Pads des ersten Satzes von
Daten-Pads (Dp1, Dp2, . . ., Dpn) ausgebildet ist.
6. LCD-Bildschirm gemäß Anspruch 3, wobei die leitfähige
Struktur (61) einen versetzten Abschnitt aufweist, der deren
erstes und zweites Ende miteinander verbindet.
7. LCD-Bildschirm gemäß Anspruch 3, wobei die leitfähige
Struktur (61) aus dem gleichen Material hergestellt ist wie
die Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn).
8. LCD-Bildschirm gemäß Anspruch 3, ferner aufweisend eine
isolierende Schicht (43), die zwischen der leitfähigen
Struktur und dem ihr benachbarten Daten-Pad des ersten
Satzes Daten-Pads eingebracht ist, die über der leitfähigen
Struktur (61) angeordnet ist.
9. LCD-Bildschirm gemäß Anspruch 3, ferner aufweisend eine
zweite leitfähige Schicht (51b), die das erste Ende der
leitfähigen Struktur (61) mit der entsprechenden Leitung des
zweiten Satzes von Datenleitungen verbindet.
10. LCD-Bildschirm gemäß Anspruch 3, wobei die leitfähige
Struktur (61) die gleiche Breite aufweist wie die
entsprechende Leitung des zweiten Satzes von Datenleitungen.
11. LCD-Bildschirm gemäß Anspruch 1, wobei ein Zwischenraum
zwischen zwei aufeinanderfolgenden Daten-Pads beim ersten
Satz von Daten-Pads zumindest doppelt so groß ist wie der
Zwischenraum zwischen zwei aufeinanderfolgenden
Datenleitungen in der Vielzahl von Datenleitungen (D1, D2, . . .,
Dn).
12. LCD-Bildschirm gemäß Anspruch 1, ferner aufweisend eine
Vielzahl von Dünn-Schicht-Transistoren, wobei jeder Dünn-
Schicht-Transistor an einem Kreuzungspunkt zwischen einer
entsprechenden Gate-Leitung von der Vielzahl von
Gate-Leitungen (G1, G2, . . ., Gn) und einer entsprechenden
Datenleitung von der Vielzahl von Datenleitungen (D1, D2, . . ., Dn)
ausgebildet ist.
13. LCD-Bildschirm gemäß Anspruch 1, ferner aufweisend eine
Vielzahl von Pixelelektroden, wobei jede Pixelelektrode in
einem entsprechenden Pixelbereich der Vielzahl von
Pixelbereichen ausgebildet ist.
14. LCD-Bildschirm gemäß Anspruch 1, wobei jede Datenleitung
im zweiten Satz von Datenleitungen das Folgende aufweist:
einen Verlängerungsabschnitt, der mit einem vorbestimmten Abstand zum Pad-Bereich (P) in dem Pad-Bereich (P) ausgebildet ist; und
einen in dem Pad-Bereich (P) ausgebildeten versetzten Abschnitt, wobei der versetzte Abschnitt an einem Ende des Erweiterungsabschnitts in dem Pad-Bereich (P) beginnt und als ein entsprechendes Daten-Pad im zweiten Satz von Daten-Pads endet.
einen Verlängerungsabschnitt, der mit einem vorbestimmten Abstand zum Pad-Bereich (P) in dem Pad-Bereich (P) ausgebildet ist; und
einen in dem Pad-Bereich (P) ausgebildeten versetzten Abschnitt, wobei der versetzte Abschnitt an einem Ende des Erweiterungsabschnitts in dem Pad-Bereich (P) beginnt und als ein entsprechendes Daten-Pad im zweiten Satz von Daten-Pads endet.
15. LCD-Bildschirm gemäß Anspruch 14, wobei das Ende des
Verlängerungsabschnitts in dem Pad-Bereich (P) flächengleich
mit einem benachbarten Daten-Pad vom ersten Satz von Daten-
Pads ist.
16. Verfahren zum Herstellen eines LCD-Bildschirms,
aufweisend:
Ausbilden einer Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) in einem Zellen-Bereich (C) eines Substrats (41) und Ausbilden einer Vielzahl von leitfähigen Strukturen (61) auf dem Substrat (41), wobei jede leitfähige Struktur (61) ein erstes Ende in dem Zellen- Bereich (C) und ein zweites Ende in einem Pad-Bereich (P) aufweist;
Ausbilden einer Gate-isolierenden Schicht (43) auf dem Substrat (41), die die Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) und die Vielzahl von leitfähigen Strukturen (61) abdeckt;
Ausbilden einer Vielzahl von Datenleitungen (D1, D2, . . ., Dn) in dem Zellen-Bereich (C) auf der Gate isolierenden Schicht (43), wobei die Vielzahl von Datenleitungen (D1, D2, . . ., Dn) ungeradzahlige Datenleitungen (D1, D3, . . ., Dn-1) und geradzahlige Datenleitungen (D2, D4, . . ., Dn) aufweist, wobei die Längsachse jeder der ungeradzahligen Datenleitungen (D1, D3, . . ., Dn-1) kollinear mit dem zweiten Ende einer ihr benachbarten Struktur (61) aus der Vielzahl von leitfähigen Strukturen (61) auf dem Substrat (41) ist;
Ausbilden eines ersten Satzes von Daten-Pads in dem Pad-Bereich (P), wobei sich jedes Daten-Pad im ersten Satz von Daten-Pads von einer entsprechenden Leitung der ungeradzahligen Datenleitungen (D1, D3, . . ., Dn-1) auf der Gate-isolierenden Schicht (43) über die Vielzahl von leitfähigen Strukturen (61) erstreckt; und
Ausbilden eines zweiten Satzes von Daten-Pads in dem Pad-Bereich (P) in einer Einzel-Bank-Struktur mit dem ersten Satz von Daten-Pads, wobei jedes Daten-Pad in dem zweiten Satz von Daten-Pads zumindest mit dem zweiten Ende einer entsprechenden Struktur (61) aus der Vielzahl von leitfähigen Strukturen (61) verbunden ist und in einer Richtung parallel zu den Daten-Pads des ersten Satzes von Daten-Pads angeordnet ist.
Ausbilden einer Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) in einem Zellen-Bereich (C) eines Substrats (41) und Ausbilden einer Vielzahl von leitfähigen Strukturen (61) auf dem Substrat (41), wobei jede leitfähige Struktur (61) ein erstes Ende in dem Zellen- Bereich (C) und ein zweites Ende in einem Pad-Bereich (P) aufweist;
Ausbilden einer Gate-isolierenden Schicht (43) auf dem Substrat (41), die die Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) und die Vielzahl von leitfähigen Strukturen (61) abdeckt;
Ausbilden einer Vielzahl von Datenleitungen (D1, D2, . . ., Dn) in dem Zellen-Bereich (C) auf der Gate isolierenden Schicht (43), wobei die Vielzahl von Datenleitungen (D1, D2, . . ., Dn) ungeradzahlige Datenleitungen (D1, D3, . . ., Dn-1) und geradzahlige Datenleitungen (D2, D4, . . ., Dn) aufweist, wobei die Längsachse jeder der ungeradzahligen Datenleitungen (D1, D3, . . ., Dn-1) kollinear mit dem zweiten Ende einer ihr benachbarten Struktur (61) aus der Vielzahl von leitfähigen Strukturen (61) auf dem Substrat (41) ist;
Ausbilden eines ersten Satzes von Daten-Pads in dem Pad-Bereich (P), wobei sich jedes Daten-Pad im ersten Satz von Daten-Pads von einer entsprechenden Leitung der ungeradzahligen Datenleitungen (D1, D3, . . ., Dn-1) auf der Gate-isolierenden Schicht (43) über die Vielzahl von leitfähigen Strukturen (61) erstreckt; und
Ausbilden eines zweiten Satzes von Daten-Pads in dem Pad-Bereich (P) in einer Einzel-Bank-Struktur mit dem ersten Satz von Daten-Pads, wobei jedes Daten-Pad in dem zweiten Satz von Daten-Pads zumindest mit dem zweiten Ende einer entsprechenden Struktur (61) aus der Vielzahl von leitfähigen Strukturen (61) verbunden ist und in einer Richtung parallel zu den Daten-Pads des ersten Satzes von Daten-Pads angeordnet ist.
17. Verfahren gemäß Anspruch 16, das ferner das Ausbilden und
Strukturieren einer Passivierungsschicht (45) auf einer
gesamten Oberfläche des Substrats (41) nach dem Ausbilden
der Vielzahl von Datenleitungen (D1, D2, . . ., Dn) aufweist.
18. Verfahren gemäß Anspruch 17, wobei das Ausbilden des
ersten und des zweiten Satzes von Daten-Pads nach dem
Ausbilden und Strukturieren der Passivierungsschicht (45)
ferner das Durchführen des Folgenden beinhaltet:
Ausbilden einer Vielzahl von ersten Kontaktlöchern, wobei jedes erste Kontaktloch einen Endabschnitt einer entsprechenden ungeradzahligen Datenleitung (D1, D3, . . ., Dn-1) freilegt;
Ausbilden einer Vielzahl von zweiten Kontaktlöchern, wobei jedes zweite Kontaktloch einen Endabschnitt einer entsprechenden geradzahligen Datenleitung (D2, D4, . . ., Dn) und das erste Ende einer dazu benachbarten leitfähigen Struktur (61) freilegt;
Ausbilden einer Vielzahl von dritten Kontaktlöchern, wobei jedes dritte Kontaktloch das zweite Ende der dazu benachbarten leitfähigen Struktur (61) freilegt;
Ausbilden einer ersten transparenten leitfähigen Schicht (51a), mit der jede ungeradzahligen Datenleitung (D1, D3, . . ., Dn-1) durch ein entsprechendes erstes Kontaktloch hindurch verbunden ist;
Ausbilden einer zweiten transparenten leitfähigen Schicht (51b), die mit jeder geradzahligen Datenleitung (D2, D4, . . ., Dn) und jedem ersten Ende der dazu benachbarten leitfähigen Struktur (61) durch ein entsprechendes zweites Kontaktloch hindurch verbunden ist; und
Ausbilden einer dritten transparenten leitfähigen Schicht (51c), die mit jedem zweiten Ende der dazu benachbarten leitfähigen Struktur (61) durch ein entsprechendes drittes Kontaktloch hindurch verbunden ist.
Ausbilden einer Vielzahl von ersten Kontaktlöchern, wobei jedes erste Kontaktloch einen Endabschnitt einer entsprechenden ungeradzahligen Datenleitung (D1, D3, . . ., Dn-1) freilegt;
Ausbilden einer Vielzahl von zweiten Kontaktlöchern, wobei jedes zweite Kontaktloch einen Endabschnitt einer entsprechenden geradzahligen Datenleitung (D2, D4, . . ., Dn) und das erste Ende einer dazu benachbarten leitfähigen Struktur (61) freilegt;
Ausbilden einer Vielzahl von dritten Kontaktlöchern, wobei jedes dritte Kontaktloch das zweite Ende der dazu benachbarten leitfähigen Struktur (61) freilegt;
Ausbilden einer ersten transparenten leitfähigen Schicht (51a), mit der jede ungeradzahligen Datenleitung (D1, D3, . . ., Dn-1) durch ein entsprechendes erstes Kontaktloch hindurch verbunden ist;
Ausbilden einer zweiten transparenten leitfähigen Schicht (51b), die mit jeder geradzahligen Datenleitung (D2, D4, . . ., Dn) und jedem ersten Ende der dazu benachbarten leitfähigen Struktur (61) durch ein entsprechendes zweites Kontaktloch hindurch verbunden ist; und
Ausbilden einer dritten transparenten leitfähigen Schicht (51c), die mit jedem zweiten Ende der dazu benachbarten leitfähigen Struktur (61) durch ein entsprechendes drittes Kontaktloch hindurch verbunden ist.
19. Verfahren gemäß Anspruch 18, das ferner das Ausbilden
einer Vielzahl von Source-Elektroden (5) und
Drain-Elektroden (D) in dem Zellen-Bereich (C) für eine
entsprechende Vielzahl von Dünn-Schicht-Transistoren
aufweist, wobei die Vielzahl von Source-Elektroden (5) und
Drain-Elektroden (D) gleichzeitig mit der Vielzahl von
Datenleitungen (D1, D2, . . ., Dn) ausgebildet wird.
20. Verfahren gemäß Anspruch 19, das ferner das Ausbilden
einer Vielzahl von Pixelelektroden (47) nach dem Ausbilden
der Passivierungsschicht (45) aufweist, wobei jede Elektrode
(47) von der Vielzahl von Pixelelektroden mit einer
entsprechenden Vielzahl von Drain-Elektroden (D) verbunden
ist.
21. Verfahren gemäß Anspruch 20, wobei die erste, zweite und
dritte transparente leitfähige Schicht zur gleichen Zeit
ausgebildet werden, zu der die Vielzahl von Pixelelektroden
(47) ausgebildet wird.
22. Verfahren zum Herstellen eines LCD-Bildschirms,
aufweisend:
Ausbilden einer Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) in einem Zellen-Bereich (C) eines Substrats (41);
Ausbilden einer Vielzahl von Datenleitungen (D1, D2, . . ., Dn), die die Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) in dem Zellen-Bereich (C) des Substrats (41) kreuzt, wobei die Vielzahl von Datenleitungen (D1, D2, . . ., Dn) in einen ersten Satz von Datenleitungen und einen zweiten Satz von Datenleitungen aufgeteilt ist, wobei jede Datenleitung im ersten Satz von Datenleitungen eine erste Länge besitzt und sich in einen Daten-Pad-Bereich des Substrats (41) erstreckt, wobei jede Datenleitung in dem zweiten Satz von Datenleitungen eine zweite Länge besitzt und sich in die Daten-Pad-Region des Substrats (41) erstreckt, und wobei die erste Länge größer als die zweite Länge ist;
Ausbilden einer Vielzahl von Daten-Pads auf dem Substrat (41), wobei jedes Daten-Pad aus der Vielzahl von Daten-Pads (Dp1, Dp2, . . ., Dpn) mit der entsprechenden Leitung aus der Vielzahl von Datenleitungen (D1, D2, . . ., Dn) verbunden ist und konfiguriert ist, darüber hinaus ein elektrisches Signal anzulegen;
Ausbilden einer Passivierungsschicht (45) auf der Vielzahl von Datenleitungen (D1, D2, . . ., Dn) und auf der Vielzahl von Daten-Pads (Dp1, Dp2, . . ., Dpn); und
Ausbilden einer transparenten leitfähigen Schicht (51a), die mit jedem Daten-Pad aus der Vielzahl von Daten- Pads (Dp1, Dp2, . . ., Dpn) verbunden ist.
Ausbilden einer Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) in einem Zellen-Bereich (C) eines Substrats (41);
Ausbilden einer Vielzahl von Datenleitungen (D1, D2, . . ., Dn), die die Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn) in dem Zellen-Bereich (C) des Substrats (41) kreuzt, wobei die Vielzahl von Datenleitungen (D1, D2, . . ., Dn) in einen ersten Satz von Datenleitungen und einen zweiten Satz von Datenleitungen aufgeteilt ist, wobei jede Datenleitung im ersten Satz von Datenleitungen eine erste Länge besitzt und sich in einen Daten-Pad-Bereich des Substrats (41) erstreckt, wobei jede Datenleitung in dem zweiten Satz von Datenleitungen eine zweite Länge besitzt und sich in die Daten-Pad-Region des Substrats (41) erstreckt, und wobei die erste Länge größer als die zweite Länge ist;
Ausbilden einer Vielzahl von Daten-Pads auf dem Substrat (41), wobei jedes Daten-Pad aus der Vielzahl von Daten-Pads (Dp1, Dp2, . . ., Dpn) mit der entsprechenden Leitung aus der Vielzahl von Datenleitungen (D1, D2, . . ., Dn) verbunden ist und konfiguriert ist, darüber hinaus ein elektrisches Signal anzulegen;
Ausbilden einer Passivierungsschicht (45) auf der Vielzahl von Datenleitungen (D1, D2, . . ., Dn) und auf der Vielzahl von Daten-Pads (Dp1, Dp2, . . ., Dpn); und
Ausbilden einer transparenten leitfähigen Schicht (51a), die mit jedem Daten-Pad aus der Vielzahl von Daten- Pads (Dp1, Dp2, . . ., Dpn) verbunden ist.
23. Verfahren gemäß Anspruch 22, wobei ein Abschnitt jeder
ersten Länge in Richtung eines entsprechenden Daten-Pads
versetzt ist, das mit einer benachbarten Datenleitung des
zweiten Satzes von Datenleitungen verbunden ist.
24. Verfahren gemäß Anspruch 22, ferner aufweisend:
gleichzeitiges Ausbilden einer Vielzahl von Gate-Elektroden (71) in dem Zellen-Bereich (C) mit der Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn); und
gleichzeitiges Ausbilden einer Vielzahl von Source-Elektroden (S) und Drain-Elektroden (D) in dem Zellen- Bereich (C) mit der Vielzahl von Datenleitungen (D1, D2, . . ., Dn).
gleichzeitiges Ausbilden einer Vielzahl von Gate-Elektroden (71) in dem Zellen-Bereich (C) mit der Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn); und
gleichzeitiges Ausbilden einer Vielzahl von Source-Elektroden (S) und Drain-Elektroden (D) in dem Zellen- Bereich (C) mit der Vielzahl von Datenleitungen (D1, D2, . . ., Dn).
25. LCD-Bildschirm, aufweisend:
ein isolierendes Substrat (41), das als ein Zellen- Bereich (C) und ein Pad-Bereich (P) definiert ist;
eine Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn), die in dem Zellen-Bereich (C) ausgebildet ist;
eine Vielzahl von Datenleitungen (D1, D2, . . ., Dn), die die Gate-Leitungen (G1, G2, . . ., Gn) kreuzen und sich abwechselnd mit verschiedenen Längen zum Pad-Bereich (P) erstrecken; und
Daten-Pads (Dp1, Dp2, . . ., Dpn), die ein elektrisches Signal an die Datenleitungen (D1, D2, . . ., Dn) anlegen.
ein isolierendes Substrat (41), das als ein Zellen- Bereich (C) und ein Pad-Bereich (P) definiert ist;
eine Vielzahl von Gate-Leitungen (G1, G2, . . ., Gn), die in dem Zellen-Bereich (C) ausgebildet ist;
eine Vielzahl von Datenleitungen (D1, D2, . . ., Dn), die die Gate-Leitungen (G1, G2, . . ., Gn) kreuzen und sich abwechselnd mit verschiedenen Längen zum Pad-Bereich (P) erstrecken; und
Daten-Pads (Dp1, Dp2, . . ., Dpn), die ein elektrisches Signal an die Datenleitungen (D1, D2, . . ., Dn) anlegen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0076006A KR100390456B1 (ko) | 2000-12-13 | 2000-12-13 | 액정 디스플레이 패널 및 그 제조방법 |
KR2000-0076006 | 2000-12-13 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE10159444A1 true DE10159444A1 (de) | 2002-07-04 |
DE10159444B4 DE10159444B4 (de) | 2008-04-10 |
DE10159444B9 DE10159444B9 (de) | 2008-09-25 |
Family
ID=19703020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10159444A Expired - Lifetime DE10159444B9 (de) | 2000-12-13 | 2001-12-04 | Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben |
Country Status (6)
Country | Link |
---|---|
US (2) | US6700636B2 (de) |
JP (1) | JP4394855B2 (de) |
KR (1) | KR100390456B1 (de) |
CN (1) | CN1236352C (de) |
DE (1) | DE10159444B9 (de) |
GB (1) | GB2373623B (de) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100806808B1 (ko) * | 2000-10-17 | 2008-02-22 | 엘지.필립스 엘시디 주식회사 | 등저항 배선을 위한 액정표시장치 |
US6833900B2 (en) * | 2001-02-16 | 2004-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2002296609A (ja) * | 2001-03-29 | 2002-10-09 | Nec Corp | 液晶表示装置及びその製造方法 |
TWI336794B (en) * | 2001-12-11 | 2011-02-01 | Sony Corp | Liquid crystal display apparatus |
KR100800318B1 (ko) * | 2001-12-20 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 액정표시패널 및 그 제조방법 |
US8629958B2 (en) * | 2002-02-14 | 2014-01-14 | Japan Display West, Inc. | Liquid crystal display device |
KR100923056B1 (ko) * | 2002-09-16 | 2009-10-22 | 삼성전자주식회사 | 표시 장치 및 이의 제조방법 |
JP3726905B2 (ja) * | 2003-01-31 | 2005-12-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
JP3767559B2 (ja) * | 2003-01-31 | 2006-04-19 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
CN1303467C (zh) * | 2003-04-11 | 2007-03-07 | 广辉电子股份有限公司 | 液晶显示面板的制作方法 |
US20040218133A1 (en) * | 2003-04-30 | 2004-11-04 | Park Jong-Wan | Flexible electro-optical apparatus and method for manufacturing the same |
US7592239B2 (en) * | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
KR100913303B1 (ko) * | 2003-05-06 | 2009-08-26 | 삼성전자주식회사 | 액정표시장치 |
US8035599B2 (en) * | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
JP4429779B2 (ja) * | 2004-03-31 | 2010-03-10 | 株式会社 日立ディスプレイズ | 表示装置 |
JP2006030627A (ja) * | 2004-07-16 | 2006-02-02 | Sharp Corp | 表示装置用基板及びそれを用いた液晶表示装置 |
JP2006071861A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP4277777B2 (ja) * | 2004-09-28 | 2009-06-10 | セイコーエプソン株式会社 | 実装構造体、実装用基板、電気光学装置及び電子機器 |
KR101147261B1 (ko) * | 2004-12-04 | 2012-05-18 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
JP4747572B2 (ja) * | 2004-12-16 | 2011-08-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR101147830B1 (ko) * | 2004-12-23 | 2012-05-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
US20060139551A1 (en) * | 2004-12-27 | 2006-06-29 | Yohei Kimura | Display device |
KR101167304B1 (ko) * | 2004-12-31 | 2012-07-19 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
KR101136298B1 (ko) * | 2005-05-13 | 2012-04-19 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR101127218B1 (ko) * | 2005-05-19 | 2012-03-30 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
KR101082893B1 (ko) * | 2005-08-24 | 2011-11-11 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
US7663728B2 (en) * | 2006-03-28 | 2010-02-16 | Tpo Displays Corp. | Systems for providing conducting pad and fabrication method thereof |
US7589703B2 (en) * | 2006-04-17 | 2009-09-15 | Au Optronics Corporation | Liquid crystal display with sub-pixel structure |
JP4851255B2 (ja) * | 2006-07-14 | 2012-01-11 | 株式会社 日立ディスプレイズ | 表示装置 |
KR101282401B1 (ko) | 2006-09-26 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101395282B1 (ko) * | 2006-12-04 | 2014-05-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조방법 |
TWI363210B (en) * | 2007-04-04 | 2012-05-01 | Au Optronics Corp | Layout structure for chip coupling |
US20120006584A1 (en) * | 2007-08-10 | 2012-01-12 | Takashi Matsui | Wiring board and liquid crystal display device |
CN101779525B (zh) * | 2007-08-10 | 2012-06-27 | 夏普株式会社 | 配线基板和液晶显示装置 |
JP4448535B2 (ja) * | 2007-12-18 | 2010-04-14 | 株式会社 日立ディスプレイズ | 表示装置 |
CN101226902B (zh) * | 2008-02-01 | 2010-06-23 | 友达光电股份有限公司 | 液晶显示面板的像素结构及其制造方法 |
WO2009157247A1 (ja) | 2008-06-25 | 2009-12-30 | シャープ株式会社 | 配線基板、及び、液晶表示装置 |
KR20100055709A (ko) * | 2008-11-18 | 2010-05-27 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
WO2010058739A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 表示パネル用の基板、表示パネル |
WO2010058738A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 表示パネル用の基板、表示パネル |
BRPI0920935A2 (pt) | 2008-11-26 | 2019-09-24 | Sharp Kk | dispositivo de video |
EP2355074A4 (de) * | 2008-12-05 | 2012-05-30 | Sharp Kk | Substrat für eine anzeigevorrichtung und anzeigevorrichtung |
TW201022779A (en) * | 2008-12-12 | 2010-06-16 | Au Optronics Corp | Pixel array and manufacturing method thereof |
KR101758297B1 (ko) * | 2010-06-04 | 2017-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
JP5730062B2 (ja) | 2011-02-21 | 2015-06-03 | 株式会社ジャパンディスプレイ | 表示装置 |
TWI484641B (zh) * | 2011-03-03 | 2015-05-11 | E Ink Holdings Inc | 主動元件陣列基板 |
US9275587B2 (en) * | 2011-05-18 | 2016-03-01 | Sharp Kabushiki Kaisha | Array substrate, display device, liquid crystal panel, and liquid crystal display device |
US20140078185A1 (en) * | 2012-09-14 | 2014-03-20 | Chuan Pu | Systems, devices, and methods for improving image quality of a display |
TWI478327B (zh) * | 2012-11-01 | 2015-03-21 | Sipix Technology Inc | 顯示裝置 |
KR101656307B1 (ko) * | 2013-03-25 | 2016-09-12 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
WO2015092945A1 (ja) * | 2013-12-20 | 2015-06-25 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
CN103956365B (zh) * | 2014-04-30 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
JP2016057616A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社半導体エネルギー研究所 | 表示パネル、入出力装置、情報処理装置 |
US20160247879A1 (en) * | 2015-02-23 | 2016-08-25 | Polar Semiconductor, Llc | Trench semiconductor device layout configurations |
JP6627447B2 (ja) * | 2015-11-19 | 2020-01-08 | 三菱電機株式会社 | 液晶表示装置 |
WO2018003795A1 (ja) * | 2016-06-27 | 2018-01-04 | シャープ株式会社 | 表示装置 |
KR102555729B1 (ko) | 2016-07-15 | 2023-07-17 | 삼성디스플레이 주식회사 | 연성 필름, 회로기판 조립체 및 표시장치 |
US10353254B2 (en) * | 2016-07-26 | 2019-07-16 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
KR102593485B1 (ko) | 2016-12-02 | 2023-10-24 | 삼성디스플레이 주식회사 | 표시 장치 |
TWI634467B (zh) * | 2017-02-22 | 2018-09-01 | 敦泰電子有限公司 | 觸控顯示整合驅動電路以及使用其之觸控顯示裝置 |
JP2019086628A (ja) * | 2017-11-06 | 2019-06-06 | 株式会社ジャパンディスプレイ | 表示装置 |
CN110095889B (zh) * | 2018-01-30 | 2022-06-17 | 瀚宇彩晶股份有限公司 | 显示面板及其制作方法 |
KR102592957B1 (ko) * | 2018-10-31 | 2023-10-24 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
CN110647070A (zh) * | 2019-09-05 | 2020-01-03 | 国家计算机网络与信息安全管理中心 | 一种用于超大规模数据中心的动力环境监控系统 |
KR20210131508A (ko) | 2020-04-23 | 2021-11-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
CN111613634B (zh) * | 2020-05-26 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5965825A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | 液晶表示素子 |
JPS60111226A (ja) * | 1983-11-21 | 1985-06-17 | Hitachi Ltd | 液晶表示素子の端子構造 |
JPS61126226A (ja) | 1984-11-22 | 1986-06-13 | Eniwa Kensetsu Kk | 浚渫設備 |
JP2610328B2 (ja) * | 1988-12-21 | 1997-05-14 | 株式会社東芝 | 液晶表示素子の製造方法 |
JPH05150263A (ja) | 1991-11-29 | 1993-06-18 | Toshiba Corp | アクテイブマトリツクス型液晶表示素子 |
JPH06250197A (ja) | 1993-02-23 | 1994-09-09 | Fujitsu Ltd | アクティブマトリクス型液晶表示パネル |
JP3281167B2 (ja) | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
JP2595484B2 (ja) * | 1995-07-13 | 1997-04-02 | セイコープレシジョン株式会社 | 液晶パネルとその駆動用集積回路との接続構造 |
KR0149309B1 (ko) * | 1995-09-06 | 1998-10-15 | 김광호 | 수리선을 가지고 있는 액정 표시 장치 |
JPH09258249A (ja) * | 1996-03-26 | 1997-10-03 | Citizen Watch Co Ltd | 半導体集積回路 |
KR100244181B1 (ko) | 1996-07-11 | 2000-02-01 | 구본준 | 액정표시장치의리페어구조및그를이용한리페어방법 |
KR100255592B1 (ko) * | 1997-03-19 | 2000-05-01 | 구본준 | 액정 표시 장치 구조 및 그 제조 방법 |
JP3386977B2 (ja) * | 1997-06-05 | 2003-03-17 | 新光電気工業株式会社 | 多層回路基板 |
KR100280889B1 (ko) * | 1998-06-30 | 2001-02-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치 |
JP3718355B2 (ja) * | 1998-11-26 | 2005-11-24 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP2000321591A (ja) * | 1999-05-14 | 2000-11-24 | Nec Corp | 液晶表示装置 |
JP4132580B2 (ja) * | 1999-08-06 | 2008-08-13 | シャープ株式会社 | 配線構造および基板の製造方法ならびに液晶表示装置およびその製造方法 |
-
2000
- 2000-12-13 KR KR10-2000-0076006A patent/KR100390456B1/ko active IP Right Grant
-
2001
- 2001-11-23 GB GB0128179A patent/GB2373623B/en not_active Expired - Lifetime
- 2001-12-04 DE DE10159444A patent/DE10159444B9/de not_active Expired - Lifetime
- 2001-12-07 CN CNB011402482A patent/CN1236352C/zh not_active Expired - Lifetime
- 2001-12-12 US US10/012,395 patent/US6700636B2/en not_active Expired - Lifetime
- 2001-12-12 JP JP2001378229A patent/JP4394855B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-21 US US10/688,920 patent/US7414692B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020071086A1 (en) | 2002-06-13 |
DE10159444B4 (de) | 2008-04-10 |
JP2002202522A (ja) | 2002-07-19 |
GB2373623A (en) | 2002-09-25 |
US7414692B2 (en) | 2008-08-19 |
US6700636B2 (en) | 2004-03-02 |
JP4394855B2 (ja) | 2010-01-06 |
CN1236352C (zh) | 2006-01-11 |
GB0128179D0 (en) | 2002-01-16 |
US20040085504A1 (en) | 2004-05-06 |
DE10159444B9 (de) | 2008-09-25 |
KR20020047535A (ko) | 2002-06-22 |
KR100390456B1 (ko) | 2003-07-07 |
CN1359097A (zh) | 2002-07-17 |
GB2373623B (en) | 2003-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10159444B9 (de) | Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben | |
DE102016111982B4 (de) | Organische Leuchtdiodenanzeigevorrichtung | |
DE10117874B4 (de) | Flüssigkristallanzeige | |
DE102016102102B4 (de) | Berührungsgesteuerte Anzeigevorrichtung und Herstellverfahren derselben | |
DE19841760B4 (de) | Flüssigkristallanzeigevorrichtung mit einem verbesserten leitenden Bereich | |
DE4318028B4 (de) | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung | |
DE69636380T2 (de) | Displayvorrichtung in Aktivmatrixbauart | |
DE60215528T2 (de) | Schutz gegen elektrostatische entladungen für eine elektronische vorrichtung mit pixeln | |
DE19811624B4 (de) | Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD | |
DE102015226690B4 (de) | Matrixsubstrat und Anzeigefeld | |
DE60118594T2 (de) | Anzeige und verfahren zu ihrer ansteuerung | |
DE102004031670A1 (de) | Organo-Elektrolumineszenzvorrichtung vom Dual-Paneel-Typ und Herstellungsverfahren derselben | |
DE102005051818A1 (de) | Activmatrix-Bauteil mit organischen Leuchtdioden sowie Herstellverfahren für ein solches | |
DE10228517A1 (de) | Schutzschaltung und -verfahren gegen elektrostatische Entladung in einem TFT-LCD | |
DE4342066C2 (de) | Aktivmatrix-Flüssigkristall-Anzeigetafel | |
DE102018202462B4 (de) | Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung | |
DE102015112489B4 (de) | Arraysubstrat, anzeigetafel und anzeigevorrichtung | |
DE102006024448A1 (de) | Organisches Elektrolumineszenz-Bauteil und Verfahren zu dessen Herstellung | |
DE10228519A1 (de) | Flüssigkristalldisplay-Vorrichtung | |
DE102015218247A1 (de) | Arraysubstrat, Bildungsverfahren für dasselbe und Anzeigevorrichtung | |
DE102017126977B4 (de) | Anzeigevorrichtung | |
DE102016201554A1 (de) | Berührungsbedienfeld und verfahren zum treiben desselben, sowie berührungsanzeigevorrichtung | |
DE69534459T2 (de) | Flüssigkristallanzeigevorrichtung mit abgeschirmter Pixelstruktur | |
DE10150836B4 (de) | Organisches Farb-EL-Display | |
DE69817597T2 (de) | Verfahren zur Herstellung einer Farbfilterstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8397 | Reprint of erroneous patent document | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R071 | Expiry of right |