CN107895727B - 显示基板及其制造方法 - Google Patents
显示基板及其制造方法 Download PDFInfo
- Publication number
- CN107895727B CN107895727B CN201711247881.7A CN201711247881A CN107895727B CN 107895727 B CN107895727 B CN 107895727B CN 201711247881 A CN201711247881 A CN 201711247881A CN 107895727 B CN107895727 B CN 107895727B
- Authority
- CN
- China
- Prior art keywords
- terminal
- main body
- pattern
- body part
- body portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示基板及其制造方法，包括端子部和显示部；所述端子部包括靠近显示基板边缘的端子主体部和靠近显示部的端子非主体部，所述端子主体部和端子非主体部的连接处呈台阶状。本发明通过端子主体部和端子非主体部设计呈不等宽度，即使是导电性图案之间存在导电残余物的情况下，也能可靠的切断电流泄露路径；本发明不需要增加制造成本，且无繁琐工艺制程，能有效的减少产品不良，提高良率，提高面板质量，提高生产效率和生产精度。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种显示基板及其制造方法。
背景技术
在显示基板的制造中，一般来说，会在数据配线或端子部配线上覆盖较厚的绝缘膜(绝缘膜一般为有机树脂膜)，然后在绝缘性保护膜上形成由ITO制成的导电性膜图案。
图1(a)为显示基板的数据配线或端子部配线俯视图，图1(b)为数据配线或端子部配线靠近绝缘膜边缘的剖面图，图1(c)为接触孔10(栅绝缘层和刻蚀阻挡层)处的剖面图。
显示基板包括底层基板00、由第一金属形成在底层基板00上的栅线1、覆盖栅线1的栅极绝缘层2、位于栅极绝缘层2上的半导体层(图未示)、位于半导体层上的刻蚀阻挡层3、形成位于数据配线或端子部配线100上的接触孔10、由第二金属形成位于刻蚀阻挡层3上且与半导体层电性连接的源极和漏极4、覆盖源极和漏极4的无机绝缘膜51和有机绝缘膜52、以及由ITO材料形成在无机绝缘膜51和有机绝缘膜52的导电膜图案6；其中，接触孔10位于数据配线或端子部配线100所在区域，以便通过第二金属通过接触孔10与第一金属接触，形成数据配线或端子部配线100。在理想的状态下，相邻的数据配线或端子部配线100之间是电绝缘的。
在实际制造，如图2(a)所示，导电膜图案6由光阻7进行光刻的过程中，如图2(b)和图2(c)所示，涂布的光阻7和ITO材料6沿着有机绝缘膜52的台阶斜面521变厚，且光阻在有机绝缘膜52的台阶斜面521底部(如图2(a)所示的J-K线上)，尤其是图2(a)中图层交叠底部角落处(J/K点)，曝光会不充分，显影后会有光阻残留7，在导电膜图案6刻蚀后会有导电残余物61，导致ITO间(如图2(d))或者与ITO直接接触的金属层之间(图2(e))电性连接，产生电流泄露路径。因此，实际制造的出来的阵列基板如图2(d)和图2(e)所示，在有机绝缘膜52的台阶斜面底部，有残留导电残余物的倾向。
发明内容
本发明的目的在于提供一种切断导电残余物导致的导电性图案之间短路的显示基板及其制造方法。
本发明提供一种显示基板，包括端子部和显示部；所述端子部包括靠近显示基板边缘的端子主体部和靠近显示部的端子非主体部，所述端子主体部和端子非主体部的连接处呈台阶状。
优选地，所述端子主体部和端子非主体部均包括两个金属图层和一个导电层，所述端子主体部的两个金属图层之间电性连接；所述端子非主体部的两个金属图层相互绝缘。
优选地，所述端子主体部和端子非主体部均包括由第一金属形成的第一图形、由第二金属形成的第二图形、以及由导电材料形成的第三图形；端子主体部的第一图形的宽度大于端子非主体部的第一图形的宽度，端子主体部的第二图形的宽度大于端子非主体部的第二图形的宽度，端子主体部的第三图形的宽度大于端子非主体部的第三图形的宽度。
优选地，显示部上覆盖有有机绝缘膜，部分所述端子非主体部和所述有机绝缘膜重叠。
优选地，所述端子非主体部还包括位于第一图形和第二图形之间的至少一个绝缘层。
优选地，所述绝缘层为栅极绝缘层。
优选地，所述绝缘层为栅极绝缘层、和位于栅极绝缘层上的刻蚀阻挡层。
优选地，相邻两个端子主体部的间距为S1，相邻两个端子非主体部的间距为S2，S1和S2之间的关系为：S1＜S2≤2.5×S1。
本发明还提供一种显示基板的制造方法，包括如下步骤：
由第一金属形成栅线、位于端子主体部的第一图形、以及位于端子非主体部的第一图形，端子主体部的第一图形的宽度不小于端子非主体部的第一图形的宽度；
在栅线上覆盖栅极绝缘层；
形成刻蚀阻挡层；在刻蚀阻挡层的形成过程中，在端子主体部的第一图形上形成接触孔；
由第二金属形成源极和漏极、与栅极纵横交错的数据线、位于端子主体部的第二图形、以及位于端子非主体部的第二图形，端子主体部的第二图形的宽度不小于端子非主体部的第二图形的宽度；
在第二金属上覆盖有机绝缘膜，同时刻蚀掉位于端子主体部上的有机绝缘膜、刻蚀掉部分位于端子非主体部上的有机绝缘膜、以及形成位于漏极上方的漏极孔；
由导电材料形成在有机绝缘膜上的导电膜图案、位于端子主体部的第三图形、以及位于端子非主体部的第三图形，同时导电材料通过漏极孔与漏极电性连接；端子主体部的第三图形的宽度不小于端子非主体部的第三图形的宽度。
本发明又提供一种显示基板的制造方法，包括如下步骤：
由第一金属形成栅线、位于端子主体部的第一图形、以及位于端子非主体部的第一图形，端子主体部的第一图形的宽度不小于端子非主体部的第一图形的宽度；
在栅线上覆盖栅极绝缘层；
刻蚀栅绝缘层，在端子主体部的第一图形上形成接触孔；
由第二金属形成栅极和漏极、与栅极纵横交错的数据线、位于端子主体部的第二图形、以及位于端子非主体部的第二图形，端子主体部的第二图形的宽度不小于端子非主体部的第二图形的宽度；
在第二金属上覆盖有机绝缘膜，同时刻蚀掉位于端子主体部上的有机绝缘膜、刻蚀掉部分位于端子非主体部上的有机绝缘膜、以及形成位于漏极上方的漏极孔；
由导电材料形成在有机绝缘膜上的导电膜图案、位于端子主体部的第三图形、以及位于端子非主体部的第三图形，同时导电材料通过漏极孔与漏极电性连接；端子主体部的第三图形的宽度不小于端子非主体部的第三图形的宽度。
本发明通过端子主体部和端子非主体部设计呈不等宽度，即呈台阶状，即使是导电性图案之间存在导电残余物的情况下，也能可靠的切断电流泄露路径；本发明不需要增加制造成本，且无繁琐工艺制程，能有效的减少产品不良，提高良率，提高面板质量，提高生产效率和生产精度。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1(a)为现有理想状态下的显示基板的数据配线或端子部配线俯视图；
图1(b)为图1(a)在A-A处的剖视图；
图1(c)为图1(a)在B-B处的剖视图；
图2(a)为现有实际制造中的显示基板的数据配线或端子部配线俯视图；
图2(b)为图2(a)所示导电图案光刻过程的示意图；
图2(c)为图2(b)所示光刻导电图案的过程中残留导电残余物的示意图；
图2(d)为图2(a)在A-A处导电图案存在电流漏电路径示意图
图2(e)为图2(d)在A-A处第二金属层存在电流漏电路径示意图；
图3(a)为本发明显示基板的数据配线或端子部配线俯视图；
图3(b)为图3(a)在A-A处的剖视图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
在本发明的一方式所涉及的显示基板，其包括TFT开关，TFT开关的种类可以是非晶硅(a-Si：amorphous Silicon)TFT，也可以是低温多晶硅(LPS：Low temperature PolySilicon)TFT。本发明显示基板为垂直排列型(VA：Vertical Alignment)方式，也可以是水平排列型(IPS：In Plane Switching)方式。
如图3(a)和图3(b)所示，本发明显示基板以垂直排列型(VA：VerticalAlignment)方式为例，半导体材料为氧化物半导体时，显示基板包括纵横交错的栅线1和数据线4、由栅线1和数据线交叉限定的像素单元、位于像素单元内的导电膜图案6、位于栅线1和数据线交叉处的TFT开关、覆盖栅线1的栅极绝缘层2、半导体层、保护半导体层被刻蚀的刻蚀阻挡层3、以及位于数据线和导电膜图案6之间的至少一层绝缘膜。
在本实施例中，绝缘膜包括无机绝缘膜51和有机绝缘膜52；栅线1由第一金属200形成，数据线由第二金属300形成，导电膜图案6由导电材料400形成，导电材料400为ITO材料。
本发明显示基板包括位于显示基板边缘的端子部100、以及显示部。端子部100由多个配线形成，在本实施例中，多个配线包括由第一金属200形成的第一图形、由第二金属300形成的第二图形和由导电材料400形成的第三图形。
实际生产过程中，显示基板在有机绝缘膜52的台阶斜面底部存在导电残余物的可能，通过实验观察，由图层交叠底部处向两端子部间距的中心逐渐减少，当两端子部间距大到足够值时，中间的光阻能充分曝光，导电材料400能完全刻蚀，这样导电残余物能在中间断开，切断电路泄露路径。
第一金属200和第二金属300一般由铜或铜合金制成，由于有机绝缘膜52在刻蚀的过程中，会腐蚀金属Cu；无机绝缘膜51刻蚀时会腐蚀刻蚀阻挡层3和栅绝缘层2；导电材料400退火会破坏铜，故需要覆盖第二金属300和导电材料400以保护栅线1，所以本发明以含有电性连接的第一金属200、第二金属300和导电材料400三个图层构成端子部的配线为例。
端子部100的部分区域设有无机绝缘膜51和有机绝缘膜52。
本发明通过将端子部100分成两个部分，端子部100包括靠近显示基板边缘的端子主体部101和靠近显示部的端子非主体部102，其中，接触孔10位于端子主体部101内。
端子主体部101和端子非主体部102均包括由第一金属200形成的第一图形、由第二金属300形成的第二图形、以及由导电材料400形成的第三图形。端子主体部101的第一图形的宽度不小于端子非主体部102的第一图形的宽度，端子主体部101的第二图形的宽度不小于端子非主体部102的第二图形的宽度，端子主体部101的第三图形的宽度不小于端子非主体部102的第三图形的宽度。
即：端子主体部101和端子非主体部102的连接处呈台阶状。
部分端子非主体部102与无机绝缘膜51和有机绝缘膜52重叠，端子非主体部102的第一图形和第二图形之间包括绝缘膜，即第一图形和第二图形之间具有栅绝缘层2和刻蚀阻挡层3。
本发明通过增加有机绝缘膜52的台阶处端子非主体部102的第三图形的间距，保持端子主体部101的各层图形宽度不变，缩小端子非主体部102的各层线宽，同时各图形边缘间距离与端子主体部一致。
实际制造出的端子部的配线如图3所示，端子部的各配线间无导电残余物，有效的切断了电流漏电路径。如图3(a)所示，增大了相邻两个端子非主体部102的间距，能使两端子非主体部102的导电残余物的中间部分被刻蚀掉，使导电残余物从中间断开，切断电流漏电路径。
本发明通过实验推算出S1和S2之间满足以下关系，即使是导电性图案之间存在导电残余物的情况下，也能可靠的切断电流泄露路径：
当S2＝2.5×S1，其中S1≤10um；
当S2＝1.5×S1，其中10um<S1<15um；
当S2＝1.2×S1，其中15um≤S1≤20um；
当S2＝S1，其中S1>20um。
即：S1≤S2≤2.5×S1。
实际产品中，S1大于20um的情况基本不可能，如果S1大于20um，也不存在现有技术的导电残余物。
故S1＜S2≤2.5×S1。
如图3(a)和图3(b)所示，本发明显示基板以垂直排列型(VA：VerticalAlignment)方式为例，半导体材料为氧化物半导体时，其包括如下制造步骤：
第一步：由第一金属200在底层基板00形成栅线1、位于端子主体部101的第一图形、以及位于端子非主体部102的第一图形，端子主体部101的第一图形的宽度不小于端子非主体部102的第一图形的宽度；
第二步：在栅线1上覆盖栅极绝缘层2；
第三步：在栅极绝缘层2上形成半导体层(图未示)；
第四步：在半导体层上形成刻蚀阻挡层3；在刻蚀阻挡层3的形成过程中，在端子主体部101的第一图形上形成接触孔10；
第五步：由第二金属300形成均与半导体层电性连接的栅极和漏极4、与栅极1纵横交错的数据线、位于端子主体部101的第二图形、以及位于端子非主体部102的第二图形，端子主体部101的第二图形的宽度不小于端子非主体部102的第二图形的宽度；
第六步：在第二金属上覆盖无机绝缘膜51和有机绝缘膜52，同时刻蚀掉位于端子主体部101上的无机绝缘膜51和有机绝缘膜52、刻蚀掉部分位于端子非主体部102上的无机绝缘膜51和有机绝缘膜52、以及形成位于漏极上方的漏极孔；
第七步：由导电材料400形成在有机绝缘膜52上的导电膜图案6、位于端子主体部101的第三图形、以及位于端子非主体部102的第三图形，同时导电材料400通过漏极孔与漏极电性连接；端子主体部101的第三图形的宽度不小于端子非主体部102的第三图形的宽度。
当半导体材料为非晶硅或低温多晶硅时，显示基板不需要刻蚀阻挡层，显示基板包括如下制造步骤：
第一步：由第一金属200在底层基板00形成栅线1、位于端子主体部101的第一图形、以及位于端子非主体部102的第一图形，端子主体部101的第一图形的宽度不小于端子非主体部102的第一图形的宽度；
第二步：在栅线1上覆盖栅极绝缘层2；
第三步：在栅极绝缘层2上形成半导体层(图未示)；
第四步：刻蚀栅绝缘层2，在端子主体部101的第一图形上形成接触孔10；
第五步：由第二金属300形成均与半导体层电性连接的栅极和漏极4、与栅极1纵横交错的数据线、位于端子主体部101的第二图形、以及位于端子非主体部102的第二图形，端子主体部101的第二图形的宽度不小于端子非主体部102的第二图形的宽度；
第六步：在第二金属上覆盖无机绝缘膜51和有机绝缘膜52，同时刻蚀掉位于端子主体部101上的无机绝缘膜51和有机绝缘膜52、刻蚀掉部分位于端子非主体部102上的无机绝缘膜51和有机绝缘膜52、以及形成位于漏极上方的漏极孔；
第七步：由导电材料400形成在有机绝缘膜52上的导电膜图案6、位于端子主体部101的第三图形、以及位于端子非主体部102的第三图形，同时导电材料400通过漏极孔与漏极电性连接；端子主体部101的第三图形的宽度不小于端子非主体部102的第三图形的宽度。
在实际制造过程中，也可以不需要无机绝缘膜，在此不重复叙述。
本发明保持端子主体部各层图形宽度不变，通过缩小靠近有机绝缘膜的台阶处端子非主体部的各图层线宽来增加导电材料的间距，同时各图层边缘间距离与端子主体部一致，实际制造出的端子部配线间无导电残余物，有效的切断了电流漏电路径。本发明不需要增加制造成本，且无繁琐工艺制程，能有效的减少产品不良，提高良率，提高面板质量，提高生产效率和生产精度。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种显示基板，包括端子部和显示部；其特征在于：所述端子部包括靠近显示基板边缘的端子主体部和靠近显示部的端子非主体部，所述端子主体部和端子非主体部的连接处呈台阶状；
所述端子主体部和端子非主体部均包括两个金属图层和一个导电层，所述端子主体部的两个金属图层之间电性连接；所述端子非主体部的两个金属图层相互绝缘。
2.根据权利要求1所述的显示基板，其特征在于：所述端子主体部和端子非主体部均包括由第一金属形成的第一图形、由第二金属形成的第二图形、以及由导电材料形成的第三图形；端子主体部的第一图形的宽度大于端子非主体部的第一图形的宽度，端子主体部的第二图形的宽度大于端子非主体部的第二图形的宽度，端子主体部的第三图形的宽度大于端子非主体部的第三图形的宽度。
3.根据权利要求1所述的显示基板，其特征在于：显示部上覆盖有有机绝缘膜，部分所述端子非主体部和所述有机绝缘膜重叠。
4.根据权利要求2所述的显示基板，其特征在于：所述端子非主体部还包括位于第一图形和第二图形之间的至少一个绝缘层。
5.根据权利要求4所述的显示基板，其特征在于：所述绝缘层为栅极绝缘层。
6.根据权利要求4所述的显示基板，其特征在于：所述绝缘层为栅极绝缘层、和位于栅极绝缘层上的刻蚀阻挡层。
7.根据权利要求1所述的显示基板，其特征在于：相邻两个端子主体部的间距为S1，相邻两个端子非主体部的间距为S2，S1和S2之间的关系为：S1＜S2≤2.5×S1。
8.一种显示基板的制造方法，其特征在于，包括如下步骤：
由第一金属形成栅线、位于端子主体部的第一图形、以及位于端子非主体部的第一图形，端子主体部的第一图形的宽度不小于端子非主体部的第一图形的宽度；
在栅线上覆盖栅极绝缘层；
形成刻蚀阻挡层；在刻蚀阻挡层的形成过程中，在端子主体部的第一图形上形成接触孔；
由第二金属形成源极和漏极、与栅极纵横交错的数据线、位于端子主体部的第二图形、以及位于端子非主体部的第二图形，端子主体部的第二图形的宽度不小于端子非主体部的第二图形的宽度；
在第二金属上覆盖有机绝缘膜，同时刻蚀掉位于端子主体部上的有机绝缘膜、刻蚀掉部分位于端子非主体部上的有机绝缘膜、以及形成位于漏极上方的漏极孔；
由导电材料形成在有机绝缘膜上的导电膜图案、位于端子主体部的第三图形、以及位于端子非主体部的第三图形，同时导电材料通过漏极孔与漏极电性连接；端子主体部的第三图形的宽度不小于端子非主体部的第三图形的宽度。
9.一种显示基板的制造方法，其特征在于，包括如下步骤：
由第一金属形成栅线、位于端子主体部的第一图形、以及位于端子非主体部的第一图形，端子主体部的第一图形的宽度不小于端子非主体部的第一图形的宽度；
在栅线上覆盖栅极绝缘层；
刻蚀栅绝缘层，在端子主体部的第一图形上形成接触孔；
由第二金属形成栅极和漏极、与栅极纵横交错的数据线、位于端子主体部的第二图形、以及位于端子非主体部的第二图形，端子主体部的第二图形的宽度不小于端子非主体部的第二图形的宽度；
在第二金属上覆盖有机绝缘膜，同时刻蚀掉位于端子主体部上的有机绝缘膜、刻蚀掉部分位于端子非主体部上的有机绝缘膜、以及形成位于漏极上方的漏极孔；
由导电材料形成在有机绝缘膜上的导电膜图案、位于端子主体部的第三图形、以及位于端子非主体部的第三图形，同时导电材料通过漏极孔与漏极电性连接；端子主体部的第三图形的宽度不小于端子非主体部的第三图形的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711247881.7A CN107895727B (zh) | 2017-12-01 | 2017-12-01 | 显示基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711247881.7A CN107895727B (zh) | 2017-12-01 | 2017-12-01 | 显示基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107895727A CN107895727A (zh) | 2018-04-10 |
| CN107895727B true CN107895727B (zh) | 2020-01-21 |
Family
ID=61807104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711247881.7A Active CN107895727B (zh) | 2017-12-01 | 2017-12-01 | 显示基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107895727B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN210954556U (zh) * | 2020-01-02 | 2020-07-07 | 京东方科技集团股份有限公司 | 一种基板及显示面板 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1339824A (zh) * | 2000-08-17 | 2002-03-13 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN101325829A (zh) * | 2007-06-13 | 2008-12-17 | 索尼株式会社 | 显示设备及其制造方法 |
| CN101498852A (zh) * | 2009-03-17 | 2009-08-05 | 华映光电股份有限公司 | 配线结构及其应用的显示面板 |
| WO2010058739A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 表示パネル用の基板、表示パネル |
| CN102033377A (zh) * | 2009-09-28 | 2011-04-27 | 卡西欧计算机株式会社 | 显示装置 |
| CN102737569A (zh) * | 2011-04-06 | 2012-10-17 | 元太科技工业股份有限公司 | 信号线结构 |
| CN102798994A (zh) * | 2011-05-25 | 2012-11-28 | 上海中航光电子有限公司 | 液晶显示器阵列基板配线结构 |
| CN104160327A (zh) * | 2012-03-12 | 2014-11-19 | 夏普株式会社 | 显示面板 |
| CN105529351A (zh) * | 2014-10-20 | 2016-04-27 | 三星显示有限公司 | 有机发光显示装置 |
| CN106653796A (zh) * | 2015-10-30 | 2017-05-10 | 三星显示有限公司 | 有机发光显示装置 |
-
2017
- 2017-12-01 CN CN201711247881.7A patent/CN107895727B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1339824A (zh) * | 2000-08-17 | 2002-03-13 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN101325829A (zh) * | 2007-06-13 | 2008-12-17 | 索尼株式会社 | 显示设备及其制造方法 |
| WO2010058739A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 表示パネル用の基板、表示パネル |
| CN101498852A (zh) * | 2009-03-17 | 2009-08-05 | 华映光电股份有限公司 | 配线结构及其应用的显示面板 |
| CN102033377A (zh) * | 2009-09-28 | 2011-04-27 | 卡西欧计算机株式会社 | 显示装置 |
| CN102737569A (zh) * | 2011-04-06 | 2012-10-17 | 元太科技工业股份有限公司 | 信号线结构 |
| CN102798994A (zh) * | 2011-05-25 | 2012-11-28 | 上海中航光电子有限公司 | 液晶显示器阵列基板配线结构 |
| CN104160327A (zh) * | 2012-03-12 | 2014-11-19 | 夏普株式会社 | 显示面板 |
| CN105529351A (zh) * | 2014-10-20 | 2016-04-27 | 三星显示有限公司 | 有机发光显示装置 |
| CN106653796A (zh) * | 2015-10-30 | 2017-05-10 | 三星显示有限公司 | 有机发光显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107895727A (zh) | 2018-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101097928B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN108538897B (zh) | 具有微盖层的显示装置及其制造方法 | |
| US9201095B2 (en) | Structure of bridging electrode | |
| KR101098498B1 (ko) | 박막 트랜지스터 액정 디스플레이의 화소 구조 | |
| CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| CN102540524B (zh) | 防止静电击穿的方法、阵列基板的制造方法和显示背板 | |
| TW200403508A (en) | Display device and repairing method for broken line of the device | |
| CN103681690A (zh) | 薄膜晶体管基底及其制造方法 | |
| CN102495502B (zh) | 液晶显示装置及其像素修补方法 | |
| CN100490124C (zh) | 制造显示设备的方法和形成图案的方法 | |
| US8778710B2 (en) | Display substrate and method of fabricating the same | |
| CN103413810A (zh) | 像素结构、显示面板与像素结构的制作方法 | |
| TWI512582B (zh) | 觸控面板與觸控顯示面板 | |
| CN106876260B (zh) | 一种闸电极结构及其制造方法和显示装置 | |
| CN105529274B (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| CN109613772B (zh) | 显示基板及其制造方法、修复方法、显示装置 | |
| CN101645423A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN107895727B (zh) | 显示基板及其制造方法 | |
| CN102569293A (zh) | 薄膜晶体管阵列及其线路结构 | |
| KR101087398B1 (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| US8471993B2 (en) | Common line structure and display panel and method of making the same | |
| US20170139298A1 (en) | Active matrix substrate and method for manufacturing the same | |
| JP2011191425A (ja) | 表示装置用アレイ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200911 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Patentee after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Co-patentee before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Patentee before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Co-patentee before: Nanjing East China Electronic Information Technology Co.,Ltd. |