TWI437335B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI437335B
TWI437335B TW099132519A TW99132519A TWI437335B TW I437335 B TWI437335 B TW I437335B TW 099132519 A TW099132519 A TW 099132519A TW 99132519 A TW99132519 A TW 99132519A TW I437335 B TWI437335 B TW I437335B
Authority
TW
Taiwan
Prior art keywords
gate
winding
electrostatic protection
line
protection ring
Prior art date
Application number
TW099132519A
Other languages
English (en)
Other versions
TW201124785A (en
Inventor
Hitoshi Watanabe
Hiromitsu Ishii
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW201124785A publication Critical patent/TW201124785A/zh
Application granted granted Critical
Publication of TWI437335B publication Critical patent/TWI437335B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

顯示裝置
本發明有關於將向薄膜電晶體傳送掃描信號的閘極線與既定連接端子予以電性連接之連接配線的配線長度係依各閘極線而異的顯示裝置。
作為顯示裝置之主動矩陣方式的液晶顯示裝置係將薄膜電晶體(Thin Film Transistor：以下記為TFT)及與該TFT連接的像素電極配置於閘極線與源極線的交點附近。
又，在像素電極及與此像素電極配置成相對向的相對向電極(共用電極)之間，形成有液晶層。
藉由根據經由閘極線輸入之掃描信號被設定成選擇狀態的TFT對像素電極施加對應於灰階位準的電壓，藉此，液晶的配向狀態變成對應於灰階位準的配向狀態。
在這種液晶顯示裝置中，有在顯示面板上的既定區域對驅動電路進行COG(Chip On Glass)安裝者。例如在日本特開2006-71814號公報中，提案於顯示面板的各邊中與閘極線之延伸方向平行的一邊側，設置另一基板從一基板突出的突出區域，並將由驅動閘極線的閘極驅動器或驅動源極線的源極驅動器所構成之作為IC晶片的半導體元件安裝於此突出區域者。
可是，在依此方式將閘極驅動器安裝於與閘極線之延伸方向平行的顯示面板之一邊側的情況，將閘極線與閘極驅動器加以電性連接之繞線的配線長度係依各閘極線而異。因此，閘極驅動器與閘極線之間的時間常數依各閘極線而異，閘極驅動器以作為掃描信號之導通信號的執行電壓在各閘極線間變成相等的方式向該閘極驅動器的輸出端輸出掃描信號時，施加於TFT之導通電壓的執行電壓依各閘極線而異。因而，即使是將對應於彼此相等之灰階位準的電壓寫入各像素電極的情況，像素電極所保持的電壓依各列而異，例如即使是想對畫面整個面進行單一灰階之顯示的情況，亦會有在畫面面內發生亮度差，而導致顯示品質降低的問題產生。
因此，本發明係目的在於提供一種顯示裝置，其即使將閘極線與閘極驅動器之間進行電性連接之配線的配線長度依各閘極線而異，亦可抑制顯示品質的降低。
本發明之顯示裝置的形態之一係一種顯示裝置，其係具備：延伸於預定方向的第1閘極線；與該第1閘極線平行地延伸的第2閘極線；對應於該第1閘極線的第1閘極輸出端子；對應於該第2閘極線的第2閘極輸出端子；第1閘極繞線，係將該第1閘極線與該第1閘極輸出端子電性連接；第2閘極繞線，係將該第2閘極線與該第2閘極輸出端子以電性連接，並且配線長度形成為比該第1閘極繞線更長；及靜電保護環，係配置成在其與該第1閘極繞線之間及其與該第2閘極繞線之間存在有絕緣層，並與該第1閘極繞線及該第2閘極繞線重疊；該第1閘極繞線與該靜電保護環重疊的面積係比該第2閘極繞線與該靜電保護環重疊的面積更寬。
本發明的顯示裝置之其他的形態之一係一種顯示裝置，其具備：複數條閘極線，係向形成於顯示像素的薄膜電晶體傳送掃描信號；複數條閘極繞線，係將該閘極線與預定的閘極輸出端子之間以電性連接；及靜電保護環，係與該複數條閘極繞線立體交叉；該複數條閘極繞線係配線長度彼此相異，同時與該靜電保護環立體交叉之區域的面積彼此相異。
本發明的顯示裝置之其他的形態之一係一種顯示裝置，其具備：複數個像素電極；共用電極；液晶層，係設置於該複數個像素電極與該共用電極之間；複數個薄膜電晶體，係源極電極與對應之該像素電極連接；複數條閘極線，係與對應之該薄膜電晶體的閘極連接；複數個閘極輸出端子；複數條閘極繞線，係將對應之該閘極線與對應之該閘極輸出端子電性連接，同時彼此的配線長度相異；及共用線，係被設定成與該共用電極相等的電壓，同時與該複數條閘極繞線呈立體交叉；該複數條閘極繞線與該共用線呈立體交叉之區域的面積彼此相異。
依據本發明，即使將閘極線與閘極驅動器之間予以電性連接之配線的配線長度係依各閘極線而相異，亦可抑制顯示品質的降低。
本發明之優點將於以下說明中闡明，且部分優點將由以下說明中顯然得知、或將透過本發明之實施習得。本發明之優點可由以下特別指出之手段及組合實現並獲得。
插入且構成本說明書之一部分的附圖圖解本發明之實施例，且連同以上一般說明與以下實施例詳細說明，用以闡明本發明之要素。
以下，說明本發明的實施形態。
關於本發明的顯示裝置方面，第1圖表示主動矩陣方式之液晶顯示裝置的示意平面圖，第2圖表示其剖面圖。液晶顯示裝置1具備顯示面板2、驅動此顯示面板2的驅動電路3及用以將驅動電路3進一步與外部電路連接的FPC(Flexible Printed Circuits)60。驅動電路3係由閘極驅動器3a與資料驅動器3b構成。閘極驅動器3a與資料驅動器3b係分別由作為半導體元件的IC晶片構成，藉由在顯示面板2的預定區域進行COG(Chip On Glass)安裝，而裝載於顯示面板2。
顯示面板2係利用大致方形框狀的密封材料6將主動基板4黏貼於與該主動基板4呈相對向配置的相對向基板5。而且，在由該框狀密封材料6包圍之區域的兩基板4、5之間，形成有液晶層7。又，藉由主動基板4的下邊部從相對向基板5突出而設有突出部4a。於此突出部4a裝載有驅動電路3，並且接合有FPC60。在此，在第1圖中將二點鏈線所包圍之方形區域作為顯示區域8來表示。而密封材料6係設置成包圍此顯示區域8。此外，主動基板4與相對向基板5係分別藉由玻璃等透明性材料形成。
第3圖係顯示面板2之主要部分之等效電路的平面圖。在顯示區域8，矩陣狀地排列顯示像素。在主動基板4上，按各顯示像素形成由ITO等所構成之透明性的像素電極9、源極電極S與此像素電極9連接之nMOS型切換用薄膜電晶體10。切換用薄膜電晶體10的閘極電極G與閘極線11連接，同時汲極電極D與資料線12連接。在此，閘極線11是向切換用薄膜電晶體11傳送從資料驅動器3a輸出之掃描信號，以對應於像素列並延伸於列方向的方式於主動基板4上形成複數條。又，資料線12是經由切換用薄膜電晶體10向像素電極9傳送從資料驅動器3b輸出之灰階信號，以對應於像素行並延伸於行方向的方式於主動基板4上形成複數條。
此外，突出部4a設置於顯示面板2之各邊中與閘極線11所延伸之方向平行的一邊側。又，裝載閘極驅動器3a之閘極驅動器裝載區域13與裝載資料驅動器3b的資料驅動器裝載區域14設置於突出部4a。
在此，在第3圖中，僅少量地圖示5個×3個像素電極9，這是為了使圖面明確化的緣故，實際上排列數百個×數百個或更多的數量。作為方形框狀之靜電保護環的共用線15及與共用線15連接的連接墊16係設置於主動基板4上之顯示區域8的周圍。連接墊16經由基板間導通材料與由ITO等所構成之透明性共用電極17連接，該透明性共用電極17係設置於相對向基板5中與主動基板4相對向的面。即，共用線15與共用電極17被設定成相等的電壓。
閘極線11係以迂回於顯示區域8的方式從該閘極線11之一端部朝向突出部4a的閘極繞線18連接。而且，閘極線11係經由閘極繞線18與排列於突出部4a之閘極驅動器裝載區域13的閘極輸出端子19電性連接。
又，資料線12係與從該資料線12之一端部朝向突出部4a的資料繞線20連接。而且，資料線12係經由資料繞線20與排列於突出部4a之資料驅動器裝載區域14的資料輸出端子21電性連接。
此外，閘極輸出端子19是用以將閘極線11與裝載於閘極驅動器裝載區域13之閘極驅動器3a經由閘極繞線18進行電性連接的連接端子，閘極驅動器3a輸出掃描信號之該閘極驅動器3a中的既定連接端子係在進行COG安裝時與此閘極輸出端子19連接。又，資料輸出端子21是用以將資料線12與裝載於資料驅動器裝載區域14之資料驅動器3b經由資料繞線20進行電性連接的連接端子，資料驅動器3b輸出灰階信號之該資料驅動器3b中的既定連接端子係在進行COG安裝時與此資料輸出端子21連接。
閘極輸入端子22係以與閘極輸出端子19之排列方向平行的方式設置於閘極驅動器裝載區域13。閘極輸入端子22是用以使閘極驅動器3a輸入從外部電路經由FPC60所傳來之信號的連接端子，並與閘極驅動器3a中之既定連接端子連接。又，閘極輸入端子22係經由以朝向主動基板4之端之方式延伸的第1輸入線23與閘極用外部連接端子24連接。而且，閘極用外部連接端子24係與形成於FPC60的既定連接端子連接。
資料輸入端子25係以與資料輸出端子21之排列方向平行的方式設置於資料驅動器裝載區域14。資料輸入端子25是用以使資料驅動器3b輸入從外部電路經由FPC60所傳來之信號的連接端子，並與資料驅動器3b中之既定連接端子連接。又，資料輸入端子25係經由以朝向主動基板4之端之方式延伸的第2輸入線26與資料用外部連接端子27連接。而且，資料用外部連接端子27係與形成於FPC60的既定連接端子連接。
第4圖係設置於閘極驅動器裝載區域13之閘極線用靜電保護電路28之等效電路的平面圖。閘極線用靜電保護電路28具有閘極線用靜電保護線29、二極體連接式薄膜電晶體30及第1浮動閘極式薄膜電晶體31。
二極體連接式薄膜電晶體30，為閘極電極G及汲極電極D在閘極輸出端子19彼此連接，同時亦與該閘極輸出端子19連接，且源極電極S與閘極線用靜電保護線29連接。又，第1浮動閘極式薄膜電晶體31，為閘極電極G與周圍絕緣而成為浮動閘極，且汲極電極D與閘極輸出端子19連接，源極電極S與閘極線用靜電保護線29連接。即，二極體連接式薄膜電晶體30與第1浮動閘極式薄膜電晶體31係在閘極輸出端子19與閘極線用靜電保護線29之間並列地連接。
閘極線用靜電保護線29的一端部係經由連接用薄膜電晶體32及連接用繞線33與共用線15連接。在此情況下，連接用薄膜電晶體32，為閘極電極G及汲極電極D與閘極線用靜電保護線29連接，而源極電極S經由第1連接用繞線33與共用線15連接。
第5圖係設置於資料驅動器裝載區域14之資料線用靜電保護電路34之等效電路的平面圖。資料線用靜電保護電路34具有資料線用靜電保護線35及第2浮動閘極式薄膜電晶體36。
第2浮動閘極式薄膜電晶體36，為閘極電極G與周圍絕緣而成為浮動閘極，汲極電極D與資料輸出端子21連接，源極電極S與資料線用靜電保護線35連接。
資料線用靜電保護線35的一端部係經由並列地設置之第1、第2連接用薄膜電晶體37、38及第2連接用繞線39，而與共用線15連接。在此情況，第1連接用薄膜電晶體37，為閘極電極G及汲極電極D與資料線用靜電保護線35連接，而源極電極S經由第2連接用繞線39與共用線15連接。又，第2連接用薄膜電晶體38，為閘極電極G及汲極電極D經由第2連接用繞線39與共用線15連接，而源極電極S與資料線用靜電保護線35連接。
其次，說明此顯示面板2中之顯示像素的具體層構成。第6圖係切換用薄膜電晶體10及像素電極9的剖面圖。在由玻璃等所構成之主動基板4中與相對向基板5相對向的面的既定位置，設置由鉬或鉻等所構成之閘極電極G、與該閘極電極G連接的閘極線11作為第1導電層。在此，閘極繞線18係與該閘極繞線18所連接的閘極線11同樣，形成為第1導電層。
由氮化矽所構成之閘極絕緣膜40係設置於第1導電層的上層。由本質非晶形矽所構成之半導體薄膜41係設置於閘極絕緣膜40的上層。由氮化矽所構成之通道保護膜42係設置於對應於半導體薄膜41之區域的上層中央部。
由n型非晶形矽所構成之歐姆接觸層43、44係設置於對應於通道保護膜42之區域的上層兩側及在該兩側之對應於半導體薄膜41的區域。由鉬或鉻等所構成之源極電極S係設置於一歐姆接觸層43的上層及其附近之閘極絕緣膜40的上層之既定位置。由鉬或鉻等所構成之汲極電極D、與該汲極電極D連接的資料線12係設置於另一歐姆接觸層44的上層及閘極絕緣膜40之上層的既定位置。
在此，切換用薄膜電晶體10係由閘極電極G、閘極絕緣膜40、半導體薄膜41、通道保護膜42、歐姆接觸層43、44、源極電極S及汲極電極D所構成。又，源極電極S、汲極電極D及資料線12形成為第2導電層。在此，資料繞線20係與該資料繞線20所連接的資料線12同樣，形成為第2導電層。
由氮化矽所構成之外敷膜45係設置於切換用薄膜電晶體10及資料線12的上層。由ITO等透明導電材料所構成的像素電極9係設置於外敷膜45之上層的既定位置。像素電極9係經由設置於外敷膜45之既定位置的接觸孔46與源極電極S連接。
其次，說明閘極驅動器裝載區域13之具體的層構成。第7圖係設置於閘極驅動器裝載區域13之閘極線用靜電保護線29、二極體連接式薄膜電晶體30、第1浮動閘極式薄膜電晶體31及閘極輸出端子19的剖面圖。二極體連接式薄膜電晶體30及第1浮動閘極式薄膜電晶體31具有與切換用薄膜電晶體10大致相同的層構成，並由作為上述第1導電層的閘極電極G、閘極絕緣膜40、半導體薄膜41、通道保護膜42、歐姆接觸層43、44、作為上述第2導電層的源極電極S及汲極電極D所構成。
閘極輸出端子19係層積有下層金屬層19a與上層金屬層19b的雙層構造，而下層金屬層19a係由作為上述第1導電層的鉬或鉻等所構成，該上述第1導電層係被設置在主動基板4與相對向基板5相對向之面上，上層金屬層19b係由作為上述第2導電層的鉬或鉻等所構成，該上述第2導電層係被設置在經由設置於閘極絕緣膜40的接觸孔47而從該閘極絕緣膜40露出之區域的下層金屬層19a及其周圍之閘極絕緣膜40的上層。而且，下層金屬層19a係與同樣被設置作為第1導電層之閘極繞線18連接。又，上層金屬層19b的一部分係經由設置於外敷膜45的開口部48從該外敷膜45露出。閘極線用靜電保護線29係由在閘極絕緣膜40的上層被設置作為上述第2導電層的鉬或鉻等的金屬層所構成。
二極體連接式薄膜電晶體30之作為第1導電層的閘極電極G，係透過由同樣被形成作為第1導電層的鉬或鉻等所構成之繞線49，與閘極輸出端子19中的下層金屬層19a連接。又，汲極電極D與閘極輸出端子19中的上層金屬層19b連接，源極電極S與閘極線用靜電保護線29連接。第1浮動閘極式薄膜電晶體31係閘極電極G與周圍絕緣而成為浮動閘極。又，汲極電極D與閘極輸出端子19中的上層金屬層19b連接，源極電極S與閘極線用靜電保護線29連接。
第8圖係設置於閘極驅動器裝載區域13之連接用薄膜電晶體32、閘極線用靜電保護線29及第1連接用繞線33的剖面圖。連接用薄膜電晶體32具有與切換用薄膜電晶體10大致相同的層構成，並由作為上述第1導電層的閘極電極G、閘極絕緣膜40、半導體薄膜41、通道保護膜42、歐姆接觸層43、44、作為上述第2導電層的源極電極S及汲極電極D所構成。第1連接用繞線33係由被設置作為上述第1導電層的鉬或鉻等金屬層所構成。
設置於閘極絕緣膜40上層之閘極線用靜電保護線29的一端部係與連接用薄膜電晶體32的汲極電極D連接，同時經由設置於閘極絕緣膜40的接觸孔49與連接用薄膜電晶體32的閘極電極G連接。而且，連接用薄膜電晶體32的源極電極S係經由設置於閘極絕緣膜40的接觸孔50與第1連接用繞線33連接。
其次，說明資料驅動器裝載區域14的具體層構成。第9圖係第2浮動閘極式薄膜電晶體36、資料輸出端子21及資料線用靜電保護線35的剖面圖。第2浮動閘極式薄膜電晶體36具有與切換用薄膜電晶體10大致相同的層構成，並由作為上述第1導電層的閘極電極G、閘極絕緣膜40、半導體薄膜41、通道保護膜42、歐姆接觸層43、44、作為上述第2導電層的源極電極S及汲極電極D所構成。
資料輸出端子21係由在閘極絕緣膜40的上層被設置作為上述第2導電層的鉬或鉻等金屬層所構成，與同樣被設置作為第2導電層之資料繞線20連接。又，此金屬層的一部分係經由設置於外敷膜45的開口部51從該外敷膜45露出。資料線用靜電保護線35係由在閘極絕緣膜40的上層被設置作為上述第2導電層的鉬或鉻等金屬層所構成，並與資料輸出端子21連接。第2浮動閘極式薄膜電晶體36係閘極電極G與周圍絕緣而成為浮動閘極。又，汲極電極D係與資料輸出端子15連接，源極電極S係經由設置於閘極絕緣膜40的接觸孔52與資料線用靜電保護線35連接。
第10圖係設置於資料驅動器裝載區域14之第1、第2連接用薄膜電晶體37、38、資料線用靜電保護線35及第2連接用繞線39的剖面圖。第1、第2連接用薄膜電晶體37、38具有與切換用薄膜電晶體10大致相同的層構成，並由作為上述第1導電層的閘極電極G、閘極絕緣膜40、半導體薄膜41、通道保護膜42、歐姆接觸層43、44、作為上述第2導電層的源極電極S及汲極電極D所構成。第2連接用繞線39係由被設置作為上述第1導電層的鉬或鉻等金屬層所構成。
第1連接用薄膜電晶體37的閘極電極G係與資料線用靜電保護線35連接。又，第2連接用薄膜電晶體44的閘極電極G係與第2連接用繞線39連接。第1連接用薄膜電晶體43的源極電極S與第2連接用薄膜電晶體44的汲極電極D係經由設置於閘極絕緣膜51的接觸孔53與第2連接用繞線39連接。又，第1連接用薄膜電晶體43的汲極電極D與第2連接用薄膜電晶體44的源極電極S係經由設置於閘極絕緣膜40之同一接觸孔54(在第10圖為了便於圖示而分開)與資料線用靜電保護線35連接。
回到第3圖，作為靜電保護環的共用線15係在主動基板4與相對向基板5重疊的區域，具有和資料線12平行地延伸之第1線區域15a與第2線區域15b、以及與閘極線11平行地延伸之第3線區域15c與第4線區域15d。
第1線區域15a與第2線區域15b係由被設置作為上述第2導電層的鉬或鉻等金屬層所構成。又，第3線區域15c與第4線區域15d係由被設置作為上述第1導電層的鉬或鉻等金屬層所構成。而且，第1線區域15a係在與第3線區域15c交叉的位置P1經由設置於閘極絕緣膜40的接觸孔與該第3線區域15c連接，同時在與第4線區域15d交叉的位置P2經由設置於閘極絕緣膜40的接觸孔與該第4線區域15d連接。又，第2線區域15b係在與第3線區域15c交叉的位置P3經由設置於閘極絕緣膜40的接觸孔與該第3線區域15c連接，同時在與第4線區域15d交叉的位置P4經由設置於閘極絕緣膜40的接觸孔與該第4線區域15d連接。
即，第1線區域15a與第2線區域15b係構成為可在閘極線11所延伸之方向的前面與被設置作為第1導電層的閘極繞線18呈立體交叉。又，第3線區域15c與第4線區域15d係構成為可在資料線12所延伸之方向的前面與被設置作為第2導電層的資料繞線20呈立體交叉。此外，在第3圖中，表示第1線區域15a與閘極繞線18呈立體交叉，而第3線區域15c與資料繞線20呈立體交叉的例子。
在第1線區域15a與閘極繞線18呈立體交叉的區域15R，閘極繞線18經由閘極絕緣膜40與第1線區域15a的重疊面積，係被設定為因應從對應於該閘極繞線18的閘極線11至對應於該閘極繞線18之閘極輸出端子19的距離之面積。
例如，如第11圖、第12圖所示，在閘極繞線18的長度按照閘極繞線18a>閘極繞線18b>閘極繞線18c>閘極繞線18d>閘極繞線18e的順序變長的情況，經由閘極絕緣膜40與第1線區域15a的重疊面積係被設定成按照閘極繞線18e>閘極繞線18d>閘極繞線18c>閘極繞線18b>閘極繞線18a的順序變大。
更具體而言，在與第1線區域15a重疊的區域之閘極繞線18的配線寬度，係以按照閘極繞線18e>閘極繞線18d>閘極繞線18c>閘極繞線18b>閘極繞線18a的順序變大的方式形成。
在此，在與第1線區域15a和閘極繞線18呈立體交叉之區域15R相異的區域，各閘極繞線18的配線寬度係相等地形成。
又，共用線15係以固定的配線寬度形成。
即，以從閘極線11至對應於該閘極線的閘極輸出端子19之間之閘極繞線18的時間常數RC，即，閘極繞線18的電阻R與對該閘極繞線18之寄生電容C的乘積RC在各閘極線11間變成相等的方式，在閘極繞線18與共用線15重疊的區域15R調整閘極繞線18的配線寬度。藉此，可使輸入TFT10之作為掃描信號之導通信號的執行電壓在各閘極線11間變成相等，即使將閘極線11與閘極驅動器3a之間電性連接之閘極繞線18的配線長度依各列而相異，亦可抑制顯示品質的降低。
又，因為在閘極繞線18必定交叉之與作為靜電保護環之共用線15的重疊區域調整對應於各閘極線11的時間常數，所以不必新設置時間常數的調整區域，而可防止裝置的尺寸變大。又，因為是調整閘極繞線18的配線寬度本身，所以不必用以調整時間常數之新的層，亦可防止製程數增加。
此外，在上述的實施形態中，雖然說明在共用線15與閘極繞線18呈立體交叉的區域15R調整閘極繞線18之配線寬度的情況，但是如第13圖、第14圖所示，亦可作成調整共用線15之配線寬度的構成。
即，在閘極繞線18的長度按照閘極繞線18a>閘極繞線18b>閘極繞線18c>閘極繞線18d>閘極繞線18e的順序變長的情況，第1線區域15a的配線寬度係以按照與閘極繞線18e重疊之區域>與閘極繞線18d重疊之區域>與閘極繞線18c重疊之區域>與閘極繞線18b重疊之區域>與閘極繞線18a重疊之區域的順序變大的方式形成。
此外，此時，各閘極繞線18的配線寬度係形成為彼此相等。
又，在上述的實施形態中，雖然說明藉由局部使用第1導電層與第2導電層而形成作為靜電保護線之共用線15的情況，但是亦可以其他層的導電層形成。例如，亦可將第3導電層形成於第2導電層與像素電極9之間，並形成第3導電層作為共用線15。
又，在上述的實施形態中，雖然說明對應於閘極繞線18的配線長度，而依各閘極線使區域15R中之閘極繞線18的配線寬度相異的情況，但是亦可構成以將閘極繞線18根據其配線長度按各既定長度範圍加以群組化，且在各群組間配線寬度彼此相異而且在同一群組內配線寬度彼此相等的方式，來調整區域15R中之閘極繞線18之配線寬度。雖然未達到使各第1閘極繞線之時間常數RC必定一致的程度，但是可使配線設計變容易，且可使各第1閘極繞線之時間常數RC彼此接近，所以是較佳的。
又，在上述的實施形態中，雖然說明以完全包圍顯示區域8的方式形成共用線15的情況，但是如第15圖、第16圖、第17圖及第18圖所示，共用線15亦可為使配線長度對應於最長的閘極繞線18的配置區域，而形成斷線區域15x之構成。，總之，只要配線長度短的第1閘極繞線與共用線重疊的面積是形成比配線長度長的第1閘極繞線與共用線重疊的面積還大，就可使配線長度長之第1閘極繞線與配線長度短的第1閘極繞線之間的時間常數接近，藉此，可在彼此對應的閘極線間使作為掃描信號之導通信號中的執行電壓接近。
1．．．液晶顯示裝置
2．．．顯示面板
3．．．驅動電路
3a．．．閘極驅動器
3b．．．資料驅動器
4．．．主動基板
4a．．．突出部
5．．．相對向基板
6．．．密封材料
7．．．液晶層
8．．．顯示區域
9．．．像素電極
10．．．切換用薄膜電晶體
11．．．閘極線
12．．．資料線
13．．．閘極驅動器裝載區域
14．．．資料驅動器裝載區域
15．．．共用線
15R．．．區域
16．．．連接墊
17．．．共用電極
18、18a、18b、18c、18d、18e．．．閘極繞線
19．．．閘極輸出端子
20．．．資料繞線
21．．．資料輸出端子
22．．．閘極輸入端子
23．．．第1輸入線
24．．．閘極用外部連接端子
25．．．資料輸入端子
26．．．第2輸入線
27．．．資料用外部連接端子
28．．．閘極線用靜電保護電路
29．．．閘極線用靜電保護線
30．．．二極體連接式薄膜電晶體
31．．．第1浮動閘極式薄膜電晶體
32．．．連接用薄膜電晶體
33．．．第1連接用繞線
34．．．資料線用靜電保護電路
35．．．資料線用靜電保護線
36．．．第2浮動閘極式薄膜電晶體
37．．．第1連接用薄膜電晶體
38．．．第2連接用薄膜電晶體
39．．．第2連接用繞線
40．．．閘極絕緣膜
41．．．半導體薄膜
42．．．通道保護膜
43、44．．．歐姆接觸層
45．．．外敷膜
46、47、50、52、53、54．．．接觸孔
48、51．．．開口部
49．．．繞線
60．．．FPC
第1圖係液晶顯示裝置的示意平面圖。
第2圖係液晶顯示裝置的示意剖面圖。
第3圖係顯示面板等效電路的平面圖。
第4圖係閘極線用靜電保護電路之等效電路的平面圖。
第5圖係資料線用靜電保護電路之等效電路的平面圖。
第6圖係切換用薄膜電晶體的剖面圖。
第7圖係閘極驅動器裝載區域的剖面圖。
第8圖係閘極驅動器裝載區域的剖面圖。
第9圖係資料驅動器裝載區域的剖面圖。
第10圖係資料驅動器裝載區域的剖面圖。
第11圖係繞線與作為靜電保護線之共用線之重疊區域的平面圖。
第12圖係沿著第11圖所示B-B’的剖面圖。
第13圖係變形例的繞線與作為靜電保護線之共用線之重疊區域的平面圖。
第14圖係沿著第13圖所示C-C’的剖面圖。
第15圖係變形例之繞線與作為靜電保護線之共用線之重疊區域的平面圖。
第16圖係沿著第15圖所示D-D’的剖面圖。
第17圖係變形例之繞線與作為靜電保護線之共用線之重疊區域的平面圖。
第18圖係沿著第17圖所示E-E’的剖面圖。
15a．．．第1線區域
15R．．．區域
18、18a～e．．．閘極繞線

Claims (18)

  1. 一種顯示裝置，其具備：延伸於預定方向的第1閘極線；與該第1閘極線平行地延伸的第2閘極線；對應於該第1閘極線的第1閘極輸出端子；對應於該第2閘極線的第2閘極輸出端子；第1閘極繞線，係將該第1閘極線與該第1閘極輸出端子電性連接；第2閘極繞線，係將該第2閘極線與該第2閘極輸出端子電性連接，並且配線長度形成為比該第1閘極繞線更長；及靜電保護環，係配置成在其與該第1閘極繞線之間及其與該第2閘極繞線之間存在有絕緣層，並與該第1閘極繞線及該第2閘極繞線重疊；在該第1閘極繞線與該靜電保護環重疊的區域之該第1閘極繞線的配線寬度係設定為比在該第2閘極繞線與該靜電保護環重疊的區域之該第2閘極繞線的配線寬度更寬；該第1閘極繞線與該靜電保護環重疊的面積係比該第2閘極繞線與該靜電保護環重疊的面積更寬。
  2. 如申請專利範圍第1項之顯示裝置，其中該靜電保護環的配線寬度是固定的。
  3. 如申請專利範圍第2項之顯示裝置，其中在該第1閘極繞線未與該靜電保護環重疊的區域之該第1閘極繞線的配線寬度係與在該第2閘極繞線未與該靜電保護環重疊的區域之該第2閘極繞線的配線寬度相等。
  4. 如申請專利範圍第1項之顯示裝置，其中對該第1閘極繞線的時間常數與對該第2閘極繞線的時間常數係設定成相等。
  5. 如申請專利範圍第1項之顯示裝置，其中該靜電保護環係以包圍顯示區域的方式形成。
  6. 如申請專利範圍第1項之顯示裝置，其中該靜電保護環係被設定成與共用電極相同的電壓。
  7. 如申請專利範圍第1項之顯示裝置，其中該第1閘極繞線與該第2閘極繞線係以迂回於顯示區域的方式被引繞。
  8. 如申請專利範圍第1項之顯示裝置，其中該靜電保護環係經由靜電保護電路與該第1閘極線及該第2閘極線連接。
  9. 如申請專利範圍第1項之顯示裝置，其中該靜電保護環係具有與資料線形成為同一層的線區域；該第1閘極繞線及該第2閘極繞線係在該線區域與該靜電保護環重疊。
  10. 一種顯示裝置，其具備： 複數條閘極線，係向形成於顯示像素的薄膜電晶體傳送掃描信號；複數條閘極繞線，係將該閘極線與預定的閘極輸出端子之間電性連接；及靜電保護環，係與該複數條閘極繞線呈立體交叉；該複數條閘極繞線的配線長度彼此相異，並且與該靜電保護環呈立體交叉之區域的面積彼此相異；在該配線長度短的閘極繞線與該靜電保護環重疊的區域中之配線長度短的閘極繞線的配線寬度，係設定成比在該配線長度長的閘極繞線與該靜電保護環重疊的區域中之配線長度長的閘極繞線的配線寬度更寬；配線長度短的閘極繞線與該靜電保護環呈立體交叉之區域的面積，係比配線長度長的閘極繞線與該靜電保護環呈立體交叉之區域的面積還寬。
  11. 如申請專利範圍第10項之顯示裝置，其中該靜電保護環的配線寬度是固定的。
  12. 如申請專利範圍第11項之顯示裝置，其中該複數條閘極繞線在未與該靜電保護環重疊的區域之該複數條閘極繞線的配線寬度係分別相等。
  13. 如申請專利範圍第10項之顯示裝置，其中對該複數條閘極繞線的時間常數係分別設定成相等。
  14. 如申請專利範圍第10項之顯示裝置，其中該靜電保護環係以包圍顯示區域的方式形成。
  15. 如申請專利範圍第10項之顯示裝置，其中該靜電保護環係被設定成與共用電極相同的電壓。
  16. 如申請專利範圍第10項之顯示裝置，其中該複數條閘極繞線係以迂回於顯示區域的方式被引繞。
  17. 如申請專利範圍第10項之顯示裝置，其中該靜電保護環係經由靜電保護電路與該複數條閘極線連接。
  18. 如申請專利範圍第10項之顯示裝置，其中該靜電保護環係具有與資料線形成為同一層的線區域；該複數條閘極繞線係在該線區域與該靜電保護環重疊。
TW099132519A 2009-09-28 2010-09-27 顯示裝置 TWI437335B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009223022A JP5029670B2 (ja) 2009-09-28 2009-09-28 表示装置

Publications (2)

Publication Number Publication Date
TW201124785A TW201124785A (en) 2011-07-16
TWI437335B true TWI437335B (zh) 2014-05-11

Family

ID=43886470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132519A TWI437335B (zh) 2009-09-28 2010-09-27 顯示裝置

Country Status (5)

Country Link
US (1) US8477252B2 (zh)
JP (1) JP5029670B2 (zh)
KR (1) KR101143705B1 (zh)
CN (1) CN102033377B (zh)
TW (1) TWI437335B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5759813B2 (ja) * 2011-07-13 2015-08-05 株式会社ジャパンディスプレイ 液晶表示装置
JP6028332B2 (ja) * 2012-01-12 2016-11-16 セイコーエプソン株式会社 液晶装置、及び電子機器
JP2013222124A (ja) * 2012-04-18 2013-10-28 Sony Corp 信号伝達装置、表示装置および電子機器
JP5991709B2 (ja) * 2012-05-01 2016-09-14 株式会社ジャパンディスプレイ タッチパネル内蔵型液晶表示装置
TWI505003B (zh) * 2013-06-07 2015-10-21 E Ink Holdings Inc 顯示面板及其製造方法
CN103345914B (zh) * 2013-07-19 2016-04-13 深圳市华星光电技术有限公司 一种用于显示面板的检测电路
US9564455B2 (en) * 2014-04-10 2017-02-07 Innolux Corporation Display panel
KR102448611B1 (ko) * 2015-10-30 2022-09-27 엘지디스플레이 주식회사 유기 발광 표시 장치
US9972271B2 (en) 2016-05-12 2018-05-15 Novatek Microelectronics Corp. Display panel
CN105911786A (zh) * 2016-06-30 2016-08-31 南京中电熊猫液晶显示科技有限公司 水平电场型液晶显示装置及阵列基板
US10157572B2 (en) 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
CN106802522B (zh) * 2017-03-10 2019-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
CN107564414B (zh) * 2017-08-14 2020-09-11 武汉天马微电子有限公司 一种显示面板及显示装置
CN107895727B (zh) * 2017-12-01 2020-01-21 南京中电熊猫液晶显示科技有限公司 显示基板及其制造方法
KR102467465B1 (ko) * 2018-01-04 2022-11-16 삼성디스플레이 주식회사 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법
CN111971730B (zh) * 2018-03-30 2022-05-17 夏普株式会社 显示设备
CN110364117B (zh) * 2019-07-17 2021-10-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
WO2022259416A1 (ja) * 2021-06-09 2022-12-15 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW207570B (en) * 1991-10-04 1993-06-11 Toshiba Co Ltd Method for automatically detecting drill blade of the drill bit specified for drilling hole on PC board
JPH09265110A (ja) * 1996-03-28 1997-10-07 Toshiba Corp アクティブマトリックスパネル
JP3656179B2 (ja) * 1997-09-08 2005-06-08 松下電器産業株式会社 アクティブマトリックス型液晶表示素子及びその駆動方法
JPH1185058A (ja) * 1997-09-11 1999-03-30 Sharp Corp 表示用信号伝達路および表示装置
JPH11218782A (ja) * 1998-02-03 1999-08-10 Casio Comput Co Ltd アクティブマトリックス型液晶表示装置
JP3964546B2 (ja) * 1998-08-04 2007-08-22 シャープ株式会社 表示装置
JP2000267137A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 液晶表示装置
US7088323B2 (en) 2000-12-21 2006-08-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
KR100447229B1 (ko) 2001-11-28 2004-09-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 제조 방법
KR100831235B1 (ko) 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP2004086093A (ja) 2002-08-29 2004-03-18 Sharp Corp 液晶駆動装置
JP2006071814A (ja) 2004-08-31 2006-03-16 Optrex Corp 表示装置
JP2007316104A (ja) 2006-05-23 2007-12-06 Casio Comput Co Ltd 表示装置
KR100847640B1 (ko) 2006-05-23 2008-07-21 가시오게산키 가부시키가이샤 표시장치
JP4211805B2 (ja) * 2006-06-01 2009-01-21 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
KR101359915B1 (ko) * 2006-09-08 2014-02-07 삼성디스플레이 주식회사 액정표시장치
JP4400605B2 (ja) 2006-09-25 2010-01-20 カシオ計算機株式会社 表示駆動装置及び表示装置
JP5140999B2 (ja) 2006-11-22 2013-02-13 カシオ計算機株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR101143705B1 (ko) 2012-05-09
CN102033377B (zh) 2013-03-20
TW201124785A (en) 2011-07-16
KR20110034564A (ko) 2011-04-05
US8477252B2 (en) 2013-07-02
US20110234957A1 (en) 2011-09-29
JP2011070104A (ja) 2011-04-07
JP5029670B2 (ja) 2012-09-19
CN102033377A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
TWI437335B (zh) 顯示裝置
US11983349B2 (en) Display device with sensor
JP6004560B2 (ja) 表示装置
JP5239368B2 (ja) アレイ基板および表示装置
TWI585728B (zh) Active matrix substrate and display device
JP5690916B2 (ja) ディスプレイ装置用アレイ基板
US6774414B2 (en) Thin film transistor array panel for a liquid crystal display
WO2015033840A1 (ja) アクティブマトリクス基板及び表示装置
US20070273802A1 (en) Display device with static electricity protecting circuit
JP2007316104A (ja) 表示装置
US8767161B2 (en) Display device
JP6536187B2 (ja) アレイ基板及び当該アレイ基板を備えた液晶表示装置
JP6415271B2 (ja) 液晶表示装置
JP2008064961A (ja) 配線構造、及び表示装置
JP2016114680A (ja) アレイ基板およびそれを用いた表示装置
US11209705B2 (en) Notched display panel
JP2007316105A (ja) 表示装置
JP5293240B2 (ja) 表示装置
JP7508336B2 (ja) 半導体基板及び表示装置
JP2008293048A (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees