JP4902010B2 - 液晶装置 - Google Patents

Description

本発明は液晶装置に関し、特に液晶層は電圧が印加されていないときにはスプレイ配向であるが表示等の機能発揮時にはベンド配向である液晶装置の駆動のための立上げ技術に関する。

液晶装置は、液晶素子の電気的動作が、各画素は１表示周期中、明なら明を、暗なら暗を持続する保持型であるため、１表示周期の更に短い時間だけ輝くブラウン管に比較してちらつきの少ない静止画となるのが特徴のひとつであった。

しかし近年、パーソナルコンピュータではＣＰＵやメモリの高速大容量化で動画処理が容易に行えるようになっている。このため、液晶表示装置での動画表示時の画質向上が望まれている。

また、放送受像機としてのテレビは大画面化が進んでいるが、ブラウン管では大画面化と共にどうしても奥行きがある程度大きくなるため薄型テレビの要望に対しては好ましくない。そのための一手段として液晶表示装置を採用することが考えられている。

現在、液晶装置の主流であるＴＮ配向液晶装置は応答速度が遅く、しかもブラウン管では各表示周期内で各画素が瞬間的、極く短時間のみ発光しているのに対して、液晶素子は、ＯＮ（開、発光）ならばその１表示周期内でその表示期間中ずっと発光し続けている保持型である事もあって、動画表示時には尾を引くように見える等、ブラウン管より画質が劣る。

その対策として、例えば特開昭６１−１１６３２９号あるいは特開平７−８４２５４号にあるようなＯＣＢ型（タイプ）と言われるベンド配向を有する液晶を用いれば高速応答、広視野角で動画表示や大画面化に十分対応でき、ブラウン管よりも薄型で低消費電力の大画面ディスプレイを提供することができる。

また、液晶を使用した装置は、単にワードプロセッサー、パソコン、テレビジョン受像機等の表示部のみならず、液晶プラズマディスプレイの表示部、光論理素子を使用した回路や装置等にも使用されだしているが、かかる用途においても、良好な表示性能、高速対応等の面からＯＣＢタイプの液晶が注目されている。

特開昭６１−１１６３２９号公報 特開平７−８４２５４号公報

しかしながら、かかる液晶では図１の（１）や（２）に示すようなスプレイ配向５１から（３）に示すようなベンド配向に転移するためには液晶層に高い電位差を一定時間以上かけ続ける必要があるが、かかる電圧をかけるためには、トランジスタ素子、配線に負担がかかり、高コストともなる。すなわち、現在広く用いられている素子、配線等にて可能な電圧、電流等で容易かつ確実にかかる転移を行なわせる技術は未だ実現されていない。その結果、現在のところこのタイプの液晶は汎用的に使用するには至っていない。

このため、このようなＯＣＢタイプの液晶装置あるいはその駆動回路において、現在のトランジスタ素子、配線等のハードに負担をかけることなく、液晶層を短時間で確実にベンド配向へ転移させるしかも低コストの技術の開発が望まれていた。

また同様に、上述の他の用途への使用に際しても、確実、容易な立上げ技術の開発が望まれていた。

本発明は、以上の課題を解決することを目的としてなされたものであり、液晶を使用した装置の各素子の構造に工夫を凝らしている。また同じく、立上げのために可能な限り高い電圧を印加したり、電圧を印加する際のタイミング等に工夫を凝らしている。具体的には、以下のようにしている。

すなわち、マトリクス状に薄膜トランジスタや画素電極が形成されたＯＣＢタイプの液晶装置であって、第１基板上に配置されたゲート線電極と、この上に配置された絶縁膜と、この絶縁膜の第１領域上に配置された半導体層と、この半導体層に接続されたソース線電極および画素電極と、を有する第１の電極基板と、第２基板上に対向電極が形成された第２の電極基板と、前記第１及び第２の電極基板間に挟み込まれて存在するスプレイ配向の液晶層とを備え、前記ゲート線電極と前記対向電極との間の前記液晶層の厚みが他よりも薄くされていることを特徴とする液晶装置を提供するものである。

第１の発明群の発明では、ＯＣＢタイプの液晶表示装置等の構造に工夫を凝らし、その結果、立上げのために、第１の基板のゲート線と第２の基板の対向電極との間に在る液晶層に、通常の映像の表示時映時よりも高い電界強度が与えられ、これによりその部分がベンド配向をすると、そこが核となってこれが成長し、液晶層全体のベンド配向への移行を図るものである。この際、液晶パネル内の他の部分に比較して高電圧で駆動しているゲート線を用いるため、ソース線駆動ＩＣや画素トランジスタに負担を与えることなく液晶層に高い電界強度を与えることができる。

また、液晶層により高い電界強度を与えるため、ゲート線上の絶縁膜の厚みを薄くして絶縁膜容量を大きくし、ゲート線、対向電極間の電圧の分圧比を変えている。

また同じく、ゲート線上の絶縁膜に比誘電率の高い材料を用いて絶縁膜容量を大きくし、ゲート線、対向電極間の液晶層と絶縁膜の電圧の分圧比を変えている。

また同じく、液晶層との間に他の金属膜や半導体層が無い部分のゲート線を形成する金属の厚みを厚くすることでゲート線上の液晶層の厚みを０．５〜１．５μｍ程度薄くしている。

また同じく、液晶層との間に他の金属膜や半導体層が無い部分のゲート線上にソース線形成金属を電気的に接触させて積層してゲート線の厚みを厚くしてゲート線上の液晶層の厚みを薄くしている。

また同じく、液晶層との間に他の金属膜や半導体層が無い部分のゲート線上にソース線形成金属を電気的に接触させずに積層してゲート線上の液晶層の厚みを薄くしている。

また同じく、第２の基板上の対向電極を第１の基板のゲート線と対峙する部分とそれ以外の部分に分け、ゲート線に対峙する部分の対向電極にそれ以外の部分よりも高い電圧をかける。

また同じく、第２の基板上でゲート線に対峙する部分の対向電極厚みをそれ以外の部分よりも厚くしてゲート線上の液晶層の厚みを薄くしている。

また同じく、第２の基板上のカラーフィルター形成樹脂を第１の基板のゲート線に対峙する部分で積層してゲート線上の液晶層の厚みを薄くしている。

また同じく、第２の基板上で、第１の基板のゲート線に対峙する部分に柱状スペーサを設け、この柱状スペーサと液晶層の間に対向基板電極を形成してゲート線上の液晶層の厚みを薄くしている。

第２の発明群では、液晶装置の立上げ用回路等に工夫を凝らし、第１の基板の画素電極と第２の基板の対向電極との間に、通常の映像の表示時よりも高い電位差を所定の手順、規則にのっとって連続的に付与するものである。

これにより、対向電極の変動が利用可能となる。また、走査タイミングや印加電位差の変更、変更の制御により、ベンド配向への転移を促している。

また同じく、第１の基板の画素電極と第２の基板の対向電極との間に、通常映像表示期間とは異なる第１種の電位差を連続的に付与する期間を設け、できるだけ広い面積で液晶層にかかる電位差を大きくすることでベンド配向への転移核の生成を増やし、ベンド領域の拡大を高速化し、ベンド配向への転移を短時間で行う。

また同じく、第１の基板の画素電極と第２の基板の対向電極との間に、通常映像表示期間とは異なる第１種の電位差を付与する第１種の電位差印加ステップと、第１種の電位差よりも小さい第２種の電位差を付与する第２種の電位差印加ステップを繰り返し制御ステップで以って一回以上交互に与える駆動方式で、これらの期間のうち、５０％から９５％の時間が第１種の電位差印加ステップとし、ベンド配向の核の生成とベンド領域の拡大を行う第１種の電位差印加ステップと、ベンド配向の核の生成ができなかったりベンド領域の拡大が進まなかった部分の液晶層の再整列を行う第２種の電位差印加ステップを交互に与えることにより、パネル全面を高速にベンド配向に転移させることができる。

また同じく、第２種の電位差印加ステップに画素トランジスタをオンからオフにするときにゲート線の電位変動に誘起されて画素電極に生じる電位変動分を対向電極電位に反映した電位をソース線に与えて画素電極の充電を行う充電小ステップを有し、ゲート線のオン・オフタイミングを通常の映像表示期間から変更することなく、画素電極の電位を所望の電位に固定してパネル全面のベンド配向への転移を高速化できる。

また同じく、第２種の電位差印加ステップに画素トランジスタをオンからオフにするときにゲート線の電位変動に誘起されて画素電極に生じる電位変動分を対向電極電位に反映した電位をソース線に与えて画素電極の充電を行う充電小ステップを有し、第１種の電位差印加ステップには第１種の電位差がより大きくなるようにソース線の電位を第２種の電位差印加ステップとは異なる電位にし、ベンド配向の核の生成とベンド領域の拡大をより高速化して、パネル全面でのベンド配向への転移を高速化する。

また同じく、液晶層をベンド配向させるための駆動を行う期間を第２種の電位差印加ステップから開始し、液晶層の整列を先に行うことで画素電極と対向電極の間に第１種の電位差を与える第１種の電位差印加ステップでのベンド核の生成とベンド領域の拡大を高速化し、パネル全面でのベンド配向への転移を高速化する。

また同じく、液晶層をベンド配向させるために画素電極と対向電極間に第１種の電位差を与える第１種の電位差印加ステップと画素電極と対向電極間の電位差を第１種の電位差よりも小さい第２種の電位差にする第２種の電位差印加ステップを１回以上交互に与える駆動方式で、第１種の電位差印加ステップあるいは第２種の電位差印加ステップを終了し通常の入力映像情報表示期間に移行するまでの間に、液晶層にかかる電位差が大きい映像情報を１フィールド以上表示し、ベンド領域の拡大で液晶層のベンド配向への転移を完了することで、パネル全面でのベンド配向への転移を高速化する。

第３の発明群は、液晶層の立上げ時の安定化を図るものである。このため、電源の投入等に工夫を凝らしている。

以上の説明で判るように、本発明によれば、
液晶パネルの中でも広い面積を占める画素電極と対向電極の間に通常映像表示時よりも高い第１種の電位差を付与することにより、液晶層のベンド配向への核の生成およびベンド領域の拡大を行い、パネル全面で液晶層を短時間にベンド配向に転移することができ、高速応答で広視野角な液晶パネルを提供することができる。

また、液晶パネルの画素電極と対向電極の間に通常映像表示時よりも高い第１種の電位差を付与する第１種の電位差印加ステップと、第１種の電位差よりも小さい第２種の電位差を付与する第２種の電位差印加ステップを交互に設けることにより、液晶層のベンド配向への核の生成およびベンド領域の拡大と、液晶層の再整列を交互に行い、結果的にパネル全面で液晶層を短時間にベンド配向に転移することができ、高速応答で広視野角な液晶パネルを提供することができる。

また、画素電極との間に蓄積容量を形成している共通電極の電位を変更することで、画素電極電位をソース線から与えた電位よりも更に対向電極との電位差が大きくなるように変動させ、液晶層に高い電位差を付与することで、パネル全面で液晶層をより短時間にベンド配向に転移することができ、高速応答で広視野角な液晶パネルを提供することができる。

また、画素電極との間に蓄積容量を形成している前段のゲート線の電位を変更することで、画素電極電位をソース線から与えた電位よりも更に対向電極との電位差が大きくなるように変動させ、液晶層に高い電位差を付与することで、パネル全面で液晶層をより短時間にベンド配向に転移することができ、高速応答で広視野角な液晶パネルを提供することができる。

また、ソース線電位に、画素トランジスタがオフする時に画素電極に生じる電位変動分を考慮することで、ゲート線のオン・オフタイミングを通常の映像表示時と変更することなく、画素電極と対向電極間に液晶層のベンド配向への転移に有効な第１種の電位差と第２種の電位差を付与することができ、パネル全面でのベンド配向への転移を高速にすることができる。

また、同じくゲート線のオン・オフタイミングを通常の映像表示時と同様にしながら、画素トランジスタがオフしているときには更にソース線の電位を変動させて、ソース線と対向電極間にも液晶層のベンド配向への転移に有効な第２種の電位差を付与することにより、パネル全面でのベンド配向への転移をより高速化することができる。

また、画素トランジスタのオンによる画素電極充電を液晶層をベンド配向に転移させる駆動期間の初期に少なくとも１回行うことにより、画素トランジスタのオン・オフタイミングを通常映像表示期間とは変えるという煩雑さはあるが、第２種の電位差印加ステップ中の画素電極充電回数が通常タイミングよりも少ないため、画素電極と対向電極間の電位差がゼロの時間が第２種の電位差印加ステップ中に多くなり、パネル全面でのベンド配向への転移をより高速にすることができる。

また、画素トランジスタのオンによる画素電極充電を液晶層をベンド配向させるための第１種の電位差印加ステップ、第２種の電位差印加ステップそれぞれの初期に少なくとも１回行うことにより、画素トランジスタのオン・オフタイミングの制御はより煩雑になるが、各期間の初期に画素電極電位を確定することで対向電極電位の変動の影響を全く排除して第１種の電位差および第２種の電位差を付与することができ、パネル全面でのベンド配向への転移をより高速化することができる。

また、液晶層のベンド配向への転移の駆動期間中、ゲート線のオフ電圧を直流にすることにより、特に第２種の電位差印加ステップで画素電極がゲート線電位変動から受ける影響を排除することができ、パネル全面でのベンド配向への転移を高速にすることができる。

また、第１種の電位差印加ステップと第２種の電位差印加ステップとでソース線の電位を変動させ、第１種の電位差印加ステップでの画素電極と対向電極間の電位差をより大きくすることで、パネル全面でのベンド配向への転移を高速にすることができる。

また、液晶層をベンド配向させるための駆動期間を終了し、通常映像表示期間に移行する前に、画素電極・対向電極間の電位差が大きい映像情報を１フィールド表示することにより、ベンド配向させるための第１種の電位差印加ステップあるいは第２種の電位差印加ステップを追加して転移完了のための時間を数百ミリ秒も増やすことなく、１フィールドすなわち十数ミリ秒の時間の追加でベンド配向への転移を完了することができ、パネル全面での転移完了時間を短縮することができる。

また、電源投入時の液晶層の状態を電源未投入時の状態から過度に乱すことなく第２種の電位差印加ステップを開始することにより、液晶層の整列をより短時間で行い、パネル全面での液晶層のベンド配向への転移を高速にすることができる。

また、ゲート線電極と対向電極間の絶縁膜を薄くすることにより、ゲート線電極と対向電極間の電界強度を高くし、液晶層のベンド配向の核の生成を多量・高速化することにより、パネル全面でのベンド配向への転移を高速にすることができる。

また、ゲート線電極と対向電極間の絶縁膜をパターニングにより薄くすることで、液晶層のベンド配向の核の生成を多量・高速化することができ、パネル全面でのベンド配向への転移を高速にすることができる。

また、ゲート線電極の厚みを厚くすることでゲート線上の液晶層の厚みが薄くなり、液晶層にかかる電界強度が高くなり、液晶層のベンド配向の核の生成を多量・高速化することができ、パネル全面でのベンド配向への転移を高速にすることができる。

また、ゲート線形成金属の上にソース線形成金属を電気的に接触させて積層することにより実質的にゲート線電極の膜厚を厚く、ゲート線上の液晶層の厚みを薄くし、液晶層にかかる電界強度を高くすることでベンド配向への転移を高速にすることができる。

また、ゲート線電極と対向電極の間にソース線形成金属を電気的に絶縁して介在させることでゲート線上の液晶層の厚みを薄くし、液晶層にかかる電界強度を高くすることでベンド配向への転移を高速にすることができる。

また、対向電極を第１の対向電極と第２の対向電極にパターニングし、第１の対向電極と第２の対向電極を電気的に絶縁しているため、電圧変動が液晶層や絶縁膜の容量性負荷を介して画素電極や画素トランジスタに影響することを防ぎながらゲート線電極上の液晶層に任意の電界強度を与えることができ、ベンド配向への転移を高速に行うことができる。通常の映像表示時には第１の対向電極と第２の対向電極を同電位にすることにより、対向電極がパターニングされていない従来の液晶表示装置と全く同等の画質を得ることができる。

また、ゲート線上と向かい合う対向電極を二層にすることでゲート線上の液晶層の厚みが薄くなり電界強度を高くすることができ、ベンド配向への転移を高速に行うことができる。

また、第２の基板上で、第１の基板のゲート線電極と向かい合う部分でカラーフィルター形成樹脂を積層することによりこの部分の対向電極を盛り上げゲート線上の液晶層の厚みを薄くすることにより、液晶層の電界強度を高くすることができ、ベンド配向への転移を高速にすることができる。

また、第２の基板上で、第１の基板のゲート線電極と向かい合う部分に柱状スペーサを形成し、この柱状スペーサと液晶層の間に対向電極を形成することによりゲート線上の液晶層の厚みを薄くし、液晶層の電界強度を高くすることができ、ベンド配向への転移を高速にすることができる。

液晶素子のスプレイ配向（１）、（２）とベンド配向（３）の様子を示す図である。 従来の液晶パネルの１画素分の要部の構造の平面と断面を示す図である。 従来の液晶パネル及び幾つかの実施の形態におけるゲート線電極、対向電極間の容量性負荷を模式的に示した図である。 第１−１の実施の形態の液晶パネルの１画素分の構成を示した図である。 第１−２の実施の形態の液晶パネルの１画素分の構成を示した図である。 第１−３の実施の形態の液晶パネルの１画素分の構成を示した図である。 第１−４の実施の形態の液晶パネルの１画素分の構成を示した図である。 第１−５の実施の形態の液晶パネルの１画素分の構成を示した図である。 第１−６の実施の形態の液晶パネルの１画素分の構成を示した図である。 第１−７の実施の形態の液晶装置の断面図である。 第１−８の実施の形態の液晶装置の断面図である。 第１−９の実施の形態の液晶装置の断面図である。 第２−１の実施の形態等の液晶装置の画素の回路構成を示した図である。 同じく画素の構造を示した図である。 同じく画素の寸法を示した図である。 同じく画素間の各部に印加されたり付加されたりする電圧の様子、作用を示した図である。 第２−２の実施の形態の電圧印加の様子、作用を示した図である。 上記実施の形態の液晶装置の制御手段の構成図である。 第２−２の実施の形態における第１種の電位差印加ステップのデューティ比と転移完了時間の相関を示す図である。 同じく、画素電極と対向電極間の電位差Ｖｐｃの変化に要する時間ｔｒ、ｔｆを示す図である。 同じく、回路の具体的構成を示す図である。 第２−３の実施の形態の電圧印加の様子、作用を示した図である。 上記実施の形態の変形例を示した図である。 第２−４の実施の形態の画素の回路構成を示した図である。 上記実施の形態の画素の構造を示した図である。 上記実施の形態の画素の寸法を示した図である。 第２−４の実施の形態の作用を示した図である。 第２−５の実施の形態の画素の電極電位のタイムチャートである。 画素電極と対向電極間電位差が変化した場合の電位差と転移完了時間の関係の測定結果を示した図である。 第２−６の実施の形態の画素の電極電位のタイムチャートである。 第２−７の実施の形態の画素の電極電位のタイムチャートである。 第２−８の実施の形態の画素の電極電位のタイムチャートである。 第２−９の実施の形態の画素の電極電位のタイムチャートである。 第２−１０の実施の形態の画素の電極電位のタイムチャートである。 第２−５の実施の形態から第２−１１の実施の形態で液晶層をベンド配向させるための駆動期間を第１種の電位差印加ステップから開始した場合と第２種の電位差印加ステップから開始した場合の転移完了時間測定値を示す図である。 第２−１１の実施の形態の画素の電極電位のタイムチャートである。 第３−１の実施の形態のタイムチャートである。 上記実施の形態等の回路の構成を示した図である。

以下、本発明をその実施の形態に基づいて説明する。

｛第１の発明群｝
本発明群は、主に画素の絶縁膜の構造に工夫を凝らして、液晶層の転移用に高い電圧が加わる様にしたものである。

以下、本発明群をその実施の形態に基づいて説明する。

（第１−１の実施の形態）
ここに「（第１−１の実施の形態）」とは、「第１の発明群の第１の実施の形態」という意味である。このため、「本発明群の第２の実施の形態」ならば、「（第１−２の実施の形態）」と記す。他の発明群でも同様である。

なお、実際には、この様な回路構成の画素が基板上に縦、横、幾列、幾行にも、更にケースによっては多段にまで形成されているが、これは自明かつ煩雑となるので、図示は省略する。そしてこれは、他の発明群や実施の形態でも同様である。

図２は、従来の液晶パネルの１画素分の構造の平面（１）と、トランジスタ素子部のＡ−Ａの断面（２）を示したものである。本図において、２１は、透明画素電極である。３は、画素電極である。５は、液晶層である。６４は、チャネル保護膜である。６５は、ａ−Ｓｉ（アモルファスシリコン）層である。６６は、ｎ＋ ａ−Ｓｉ層である。７は、ソース線電極である。７６は、ソース線電極と液晶層間の絶縁膜である。８は、ゲート線電極である。８６は、ゲート線電極とａ−Ｓｉ層間の絶縁膜である。９は、対向電極である。

図２に、図３で示す液晶パネルのゲート線電極、対向電極間の容量性負荷を模式的に示す。

本図において、８は、ゲート線電極である。９は、対向電極である。Ｃ１は、液晶層の容量性負荷である。Ｃ２は、ソース線電極と液晶層間の絶縁膜の容量性負荷である。Ｃ３は、ゲート線電極とａ−Ｓｉ層間の絶縁膜の容量性負荷である。

図４に、本実施の形態の液晶パネルの１画素分の構造の平面（１）とそのＡ−Ａの断面（２）を示す。

本図において、８はゲート線電極、７はソース線電極、３は画素電極、６４はチャネル保護膜、６５はａーＳｉ層、６６はｎ＋ａーＳｉ層、８６はゲート線電極とａーＳｉ層間の第１の絶縁膜、７６２はソース線電極と液晶層間の第２の絶縁膜、５は液晶層、９は対向電極、２１は透明画素電極、８６２はゲート線電極とａーＳｉ層間の第２の絶縁膜、７６１は、ソース線電極とａ−Ｓｉ層間の第１の絶縁膜である。

以下、これら３図を用いて本実施の形態における動作を説明する。

図２において、ゲート線電極８と対向電極９に電圧Ｖを印加すると、液晶層５とソース線電極７と液晶層間の絶縁膜７６２とゲート線電極とａ−Ｓｉ層間の絶縁膜８６それぞれの容量性負荷値の比で決まる電圧が各層にかかる。その分圧をＶ１、Ｖ２、Ｖ３とする。これらの関係を、図３を用いて説明する。

単位面積Ｓあたりの容量性負荷値Ｃは、層の比誘電率をε、層の厚みをｌ、真空の誘電率をε０とすると、以下の（１−１式）で表される。

Ｃ＝ε０×ε×Ｓ／１ …（１−１式）
一方、直列に接続した容量性負荷Ｃ１、Ｃ２、Ｃ３の分圧Ｖ１は、以下の（１−２式）で表される。

Ｖ１＝Ｖ＊Ｃ２＊Ｃ３／（Ｃ１＊Ｃ２＋Ｃ２＊Ｃ３＋Ｃ３＊Ｃ１）（１−２式）となる。

液晶層５、絶縁膜７６２、８６それぞれの比誘電率、厚みをε１、ε２、ε３ｌ１、ｌ２、ｌ３とすると、（１−２式）の分圧Ｖ１は
Ｖ１＝Ｖ＊ε２＊ε３＊ｌ１／（ε１＊ε２＊ｌ３＋ε２＊ε３＊ｌ１＋ε３＊ε１＊ｌ２） （１−３式）
となり、電界強度Ｅ１は
Ｅ１＝Ｖ１／ｌ１
＝Ｖ＊ε２＊ε３／（ε１＊ε２＊ｌ３＋ε２＊ε３＊ｌ１＋ε３＊ε１＊ｌ２）
＝Ｖ／（ｌ１＋ｌ２＊ε１／ε２＋ｌ３＊ε１／ε３） （１−４式）
となる。

図４の構造では、ゲート線電極とａ−Ｓｉ層間の絶縁膜とソース線電極と液晶層間の絶縁膜をそれぞれ２層にしてパターニングすることでゲート線電極とａ−Ｓｉ層間、ソース線電極と液晶層間の絶縁は従来同等のまま、ゲート線電極と液晶層間の絶縁膜を薄くしている。このような構造にすることにより、（１−４式）であらわす電界強度Ｅ１の分母が小さくなり、結果的に液晶層にかかる電界強度を高くすることができ、ベンド配向への高速な転移が可能になる。

液晶層の比誘電率は液晶の透過率によって３〜８程度に変化し、絶縁膜として使用するＳｉＯｘ、ＳｉＮｘ、ＴａＯｘの比誘電率はそれぞれ約３．９、約６．４、約２３で、液晶の比誘電率のばらつきが均等な場合、図１３の液晶層にかかる電界強度の方が従来の構造の電界強度（１−４式）よりも高くなることが多い。ベンド配向を有する液晶層を、初期のホモジニアス状態からベンド配向に高速に転移させるためには液晶層にできるだけ高い電界強度を与えることが非常に有効であるため、本実施の形態のように絶縁膜を薄くすることは大変有効な手段となる。

（第１−２の実施の形態）
図５に、本発明の第１−２の実施の形態の構造図を示す。

本図において、８はゲート線電極、７はソース線電極、３は画素電極、６４はチャネル保護膜、６５はａ−Ｓｉ層、６６はｎ＋ａ−Ｓｉ層、８６はゲート線電極とａ−Ｓｉ層間の絶縁膜、７６はソース線電極と液晶層間の絶縁膜、５は液晶層、９は対向電極、２１は透明画素電極であり、Ａは断面部を示す線である。

先の第１の実施の形態（誤解が生じ無いので第１−１の実施の形態をこの様に略記する。以下同様である。）では絶縁膜をそれぞれ２層にしたが、本図５に示すようにパターニングによりゲート線電極と液晶層間の絶縁膜厚みを薄くしても同等の効果が得られる。

（第１−３の実施の形態）
図６に第１−３の実施の形態の構成図を示す。

本図においても、８はゲート線電極、７はソース線電極、３は画素電極、６４はチャネル保護膜、６５はａ−Ｓｉ層、６６はｎ＋ａ−Ｓｉ層、８６はゲート線電極とａ−Ｓｉ層間の絶縁膜、７６はソース線電極と液晶層間の絶縁膜、５は液晶層、９は対向電極、２１は透明画素電極であり、Ａは断面を示す線である。

この構造では、ゲート線電極の膜厚を厚くした所定部厚膜型ゲート線とすることでゲート線上の液晶層の厚みが薄くなり、液晶層にかかる電界強度が高くなり、ベンド配向への転移を高速にすることができる。

ゲート線電極の膜厚は、通常０．２μｍから０．６μｍ程度だが、これを約２倍にすることで、液晶層の厚みを０．５μｍ程度薄くすることができる。

（第１−４の実施の形態）
図７に第１−４の実施の形態の構成図を示す。

本図においても、８はゲート線電極、７はソース線電極、３は画素電極、６４はチャネル保護膜、６５はａ−Ｓｉ層、６６はｎ＋ａ−Ｓｉ層、８６はゲート線電極とａ−Ｓｉ層間の絶縁膜、７６はソース線電極と液晶層間の絶縁膜、５は液晶層、９は対向電極、２１は透明画素電極であり、Ａは断面部を示す線であり、７０はゲート線電極の上に電気的に接触させて積層したソース線形成金属である。

この構造では、ゲート線形成金属の上にソース線形成金属を電気的に接触させて積層する一部接触型ゲート線とすることにより実質的にゲート線電極の膜厚を厚く、ゲート線上の液晶層の厚みを薄くし、液晶層にかかる電界強度を高くすることでベンド配向への転移を高速にすることができる。

ソース線電極の膜厚は通常０．２μｍから０．６μｍ程度であるため液晶層の厚みをそれだけ薄くすることができる。

（第１−５の実施の形態）
図８に第１−５の実施の形態の構成図を示す。

本図においても、８はゲート線電極、７はソース線電極、３は画素電極、６４はチャネル保護膜、６５はａ−Ｓｉ層、６６はｎ＋ａ−Ｓｉ層、８６はゲート線電極とａ−Ｓｉ層間の絶縁膜、７６はソース線電極と液晶層間の絶縁膜、５は液晶層、９は対向電極、２１は透明画素電極であり、Ａは断面部を示す線であり、７１３はゲート線電極の上に電気的に接触させずに積層したソース線形成金属である。

この構造では、ゲート線電極と対向電極の間にソース線形成金属を電気的に絶縁して介在させる非接触型ゲート線とすることでゲート線上の液晶層の厚みを薄くし、液晶層にかかる電界強度を高くすることでベンド配向への転移を高速にすることができる。

（第１−６の実施の形態）
図９に第１−６の実施の形態の構成図を示す。本図において、１は第１の基板、８はゲート線電極、７はソース線電極、６は画素トランジスタ、２は第２の基板、９１は第１の基板のゲート線電極と向かい合う位置に形成した第１の対向電極、９２は第１の対向電極とは電気的に絶縁された第２の対向電極である。この分割型対向電極の構造では、第１の対向電極と第２の対向電極を電気的に絶縁しているため、電圧変動が液晶層や絶縁膜の容量性負荷を介して画素電極や画素トランジスタに影響することを防ぎながらゲート線電極上の液晶層に任意の電界強度を与えることができ、ベンド配向への転移を高速に行うことができる。通常の映像表示時には第１の対向電極と第２の対向電極を同電位にすることにより、対向電極がパターニングされていない従来の液晶表示装置と全く同等の画質を得ることができる。

（第１−７の実施の形態）
図１０に第１−７の実施の形態の液晶表示装置の断面図を示す。本図において１は第１の基板、８はゲート線電極、７はソース線電極、８７は絶縁膜、２は第２の基板、１１は第１の基板のゲート線電極と向かい合う位置に形成したブラックマトリクス用金属、１２はカラーフィルター、５は液晶層、９１は第２の基板上全面にほぼ均一に形成した１層目の対向電極、９２は第１の基板のゲート線と向かい合う位置に形成した２層目の対向電極である。この対峙部厚膜対向電極の構造では、ゲート線上と向かい合う対向電極を２層にすることでゲート線上の液晶層の厚みが薄くなり電界強度を高くすることができ、ベンド配向への転移を高速に行うことができる。

（第１−８の実施の形態）
図１１に第１−８の実施の形態の液晶表示装置の断面図を示す。本図においても１は第１の基板、８はゲート線電極、７はソース線電極、８７は絶縁膜、２は第２の基板、１１は第１の基板のゲート線電極と向かい合う位置に形成したブラックマトリクス用金属、１２１は赤等第１の色彩のカラーフィルター、１２２は青等他の第２の色彩のカラーフィルター、９は対向電極、５は液晶層である。

この構造では第２の基板上で、第１の基板のゲート線電極と向かい合う部分でカラーフィルター形成樹脂を積層することによりこの部分の対向電極を盛り上げゲート線上の液晶層の厚みを薄くすることにより、液晶層の電界強度を高くすることができ、ベンド配向への転移を高速にすることができる。

（第１−９の実施の形態）
図１２に第１−９の実施の形態の液晶表示装置の断面図を示す。本図においても１は第１の基板、８はゲート線電極、７はソース線電極、８７は絶縁膜、２は第２の基板、１１は第１の基板のゲート線電極と向かい合う位置に形成したブラックマトリクス用金属、１２はカラーフィルター、１１１は第１の基板のゲート線に向かい合う部分に形成した柱状スペーサ、９は対向電極、５は液晶層である。

この構造では第２の基板上で、第１の基板のゲート線電極と向かい合う部分に柱状スペーサを形成し、この柱状スペーサと液晶層の間に対向電極を形成することによりゲート線上の液晶層の厚みを薄くし、液晶層の電界強度を高くすることができ、ベンド配向への転移を高速にすることができる。

なお、ここに第１の実施の形態から第９の実施の形態まで９つの実施の形態で液晶パネルの構造を説明したが、各実施の形態のうち複数を組み合わせてゲート線上の液晶層の厚みを薄くすることはいずれか単独で実施するよりもより高い効果を得やすく、かつ、対向電極を分割してゲート線に向かい合う電極に任意の電圧を印加すればさらに効果は増大する。

｛第２の発明群｝
本発明群は、液晶層の転移のために、画素電極と対向電極間に通常の映像の表示時よりも高い電圧をかけたり、２種の電圧をかけたりし、更にそのための手段、デューティ比等に工夫を凝らしたものである。

（第２−１の実施の形態）
図１３に、本実施の形態の液晶装置の画素の回路を中心とした構成を示す。本図において、３は、画素電極である。６は、画素トランジスタである。７は、ソース線である。７１は、次のソース線である。８は、ゲート線である。８１は、前のゲート線である。９は、対向電極である。１０は、全蓄積容量に接続する共通電極である。Ｃｇｄは、画素トランジスタのゲート・ドレイン間の容量である。Ｃｓｔは、画素電極に接続し、共通電極との間に形成する蓄積容量である。Ｃｌｃは、液晶層の容量である。Ｃｇｓは、画素トランジスタのゲート・ソース間の容量である。

図１４に、この画素の構造を中心とした平面と断面の概略を示す。本図において、６は画素トランジスタ、２１は透明画素電極、Ｃｓｔは画素電極に接続し、共通電極との間に形成する蓄積容量、Ｃｌｃは液晶層の容量、７はソース線、７１は次のソース線、８はゲート線、８１は前のゲート線、９は対向電極、１０は全蓄積容量に接続する共通電極である。

図１５に、１画素当たりの寸法の１例を示す。本図において、Ｗｔは、画素の幅である。Ｌｔは、画素の長さである。Ｗｐは、画素電極の幅である。Ｌｐは、画素電極の長さである。Ｗｓは、ソース線の幅である。Ｗｇは、ゲート線の幅である。そして、１画素当たりの面積３００００［μｍ^２］中で、画素電極の面積は１８２２４μｍ^２となり、１画素の６０．７％となる。

これら図１３、１４、１５に示す本実施の形態の液晶装置の動作を図１６に示す。

図１６において、Ｖｇは、ゲート線の電圧である。Ｖｓは、ソース線の電圧である。Ｖｐは、画素電極の電圧である。Ｖｃｃは、共通電極の電圧である。Ｖｃは、対向電極の電圧である。

通常映像表示時には、ゲート線の電圧Ｖｇを画素トランジスタがオン状態になるまで変化させて、ソース線の電圧Ｖｓを画素電極２１、蓄積容量Ｃｓｔ、液晶容量Ｃｌｃに充電する。画素電極の電圧Ｖｐはソース線の電圧Ｖｓと等しくなる。

対向電極の電圧Ｖｃは画素電極の電圧Ｖｐとの間で液晶の透過率が十分に変化する範囲であれば良く、通常ＶｃとＶｐの電位差Ｖｐｃは０Ｖ〜５Ｖ程度に設定する。液晶層をベンド配向させるには更に高い電位差を連続的に液晶層にかける異電位差連続印加ステップが必要である。ベンド配向に転移するために必要な電位差、時間は液晶材料によって異なるが、６Ｖ以上の電位差を画素電極と対向電極の間に与えることで１秒以内に転移が完了する材料があることが実験的に確認できている。液晶表示装置としては、この転移時間が短いほど良く、数秒から１０秒以内であることが望ましいが、そのためにはより大きな電位差（２０Ｖから３０Ｖ程度）を与えたり、液晶材料を選択することとなる。液晶層がベンド配向に転移するための電位差はできるだけ広い面積で与えることが望ましく、画素電極と対向電極の間に与えることが図１５に示すように面積的にもっとも有効である。

（第２−２の実施の形態）
図１３、図１４、図１５を用いて第２の実施の形態における動作を図１７で説明する。

図１７においてＶｇはゲート線の電圧である。Ｖｓはソース線の電圧である。Ｖｐは画素電極の電圧である。Ｖｃｃは共通電極の電圧である。Ｖｃは対向電極の電圧である。このような構成の液晶パネルにおける通常映像表示時の動作は第１の実施の形態と同様で、ＶｃとＶｐの間の電位差Ｖｐｃは０Ｖ〜５Ｖである。ベンド配向に転移させるために画素電極と対向電極との間に６Ｖ以上の第１種の電位差を連続的に与えた場合、液晶パネルの構造や液晶材料によっては、転移状態が進まず膠着する部分が発生し、そこだけが１０秒以上かかっても転移できないことがある。そのようなパネルあるいは液晶材料の条件の場合には対向電極の電圧Ｖｃを画素電極の電圧Ｖｐに近づけ、液晶層にかかる電位差Ｖｐｃを小さい第２種の電位差にして液晶素子の配向を初期状態に戻してから再度高い第１種の電位差を与える。このことにより、元々ベンド状態に転移していた液晶素子は初期状態に戻してから再度電位差をかけ直しても転移しやすいためすぐに転移し、転移状態が膠着していた部分は新たに電位差をかけ直すことで転移しやすくなるため、結果的にパネル全面において短時間にベンド配向に転移させることができる。

図１８に本発明による液晶装置の制御手段の構成の一例を示す。本図において、２０５は液晶パネル、２０４は液晶パネルコントローラ、２０３は各種電源電圧発生回路である。液晶パネルコントローラ２０４には外部より起動スイッチ２１０が接続されている。この起動スイッチ２１０は液晶パネルコントローラ２０４の内部のカウンタ２１１とそれに続く２１２の切換手段Ａが接続され、起動直後はこのカウンタにより、所定の期間をカウントした後、通常映像信号発生部２１３からの映像信号を液晶パネル２０５へ印加する。所定の期間をカウント中は、２１４の電圧発生手段１と２１５の電圧発生手段２を周期カウンタ２１６で設定された所定の周期で、２１７の切換手段Ｂにより切換える。これらの電圧発生手段は単一の電圧を発生するとは限定されない。液晶パネル２０５がアクティブ・マトリクスであり、この中の画素電極−対向電極間の液晶印加実効電位差がポイントであるため、対向電極電圧は勿論、画素電極電圧を決める要因となるソース線電圧、ゲート線電圧、後述する蓄積容量の共通電極電圧の内、必要な電圧を組み合わせて切換えることとなる。

また、ここで述べた起動直後の所定の期間とは約０．１秒ないし１０秒程度の時間であり、周期カウンタ２１６で設定された所定の周期とは約０．１秒から５秒程度の時間である。

本実施の形態において、画素電極と対向電極の間の電位差Ｖｐｃを第２種の電位差にする時間はベンド配向への転移を初期状態に戻すための時間であるため、画素電極と対向電極の間に第１種の電位差を付与する時間に比べて同等以下の短い時間にするほうが液晶パネル全体でのベンド配向への転移は短時間で終了する。図１９に示すように、Ｖｐｃに高い第１種の電位差をかけている第１種の電位差印加ステップのデューティ比が０．５を超えると転移時間は格段に短くなる。この第１種の電位差印加ステップは大体０．１秒から３秒程度である。また、第１種の電位差印加ステップと第２種の電位差印加ステップの切り替え時に発生する対向電極の電圧変化のスルーレートの高低はベンド配向への転移時間に直接影響しない。このため、対向電極のように高い負荷の電極を駆動する場合であっても小さい電流駆動能力しか持たない駆動素子を用いて緩やかに電圧を変化させても同様の効果を得ることができる。図２０に示すように、周期Ｔの繰り返し制御ステップで電位差Ｖｐｃを変化させるとき、電位差の変化に要する時間ｔｒ、ｔｆはそれぞれ周期Ｔの３０％まで達しても速やかな転移が行える。

図２１で示すような回路で容量Ｃ［Ｆ］をｔ秒でＶ［Ｖ］変化させるために必要な電流ｉ［Ａ］は次式で得られ、
ｉ＝Ｃ＊Ｖ／ｔ
１０［ｕＦ］の容量の対向電極を、３００ミリ秒で１０［Ｖ］変化させるために必要な電流駆動能力は０．３３［ｍＡ］となり、汎用的なオペアンプないしは低消費電力型のオペアンプ等の電流駆動素子で回路を構成することができる。また、図示はしないが、パルス状信号源と直列抵抗によって容量素子を駆動しても良い。

（第２−３の実施の形態）
図１３、図１４、図１５を用いて第１の実施の形態において共通電極の電位変化により第１種の電位差を大きくする共通電極電位変動利用型の場合を第３の実施の形態としてその動作を図２２で説明する。構成は第１の実施の形態と同じである。

図２２においてＶｇはゲート線の電圧である。Ｖｓはソース線の電圧である。Ｖｐは画素電極の電圧である。Ｖｃｃは共通電極の電圧である。Ｖｃは対向電極の電圧である。

画素トランジスタがオンの期間、画素電極にはソース線の電位Ｖｓが書き込まれ、画素トランジスタがオフになるとき、ゲート線の電圧変化ΔＶｇに合わせて（２−１式）で算出される突き抜け電圧分ΔＶｐ１だけ画素電極の電位Ｖｐは変化する。さらに、画素トランジスタがオフの期間に蓄積容量の電極となっている共通電極の電位ＶｃｃをΔＶｃｃだけ変化させると（２−２式）で算出される突き抜け電圧ΔＶｐ２が画素電極に発生する。本図に示す信号変化の場合、ΔＶｐ１よりもΔＶｐ２を大きくすることでソース線から書き込んだ電位Ｖｓよりも高い電位を画素電極に与えることができ、画素電極と対向電極との間の電位差Ｖｐｃがより大きくなり、液晶層のベンド配向への転移時間を短くすることができる。

ΔＶｐ１＝ΔＶｇ＊Ｃｇｄ／（Ｃｓｔ＋Ｃｌｃ＋Ｃｇｄ） （２−１式）
ΔＶｐ２＝ΔＶｃｃ＊Ｃｓｔ／（Ｃｓｔ＋Ｃｌｃ＋Ｃｇｄ） （２−２式）
この時、図２３に示すように共通電極の電圧をゲート信号の電圧と同じにしてもＶｐｃを十分大きくでき、かつ、電圧の共用により電源回路の規模を小さくすることができる。

（第２−４の実施の形態）
図２４は液晶パネルの１画素分の構成図を示す。本図において６は画素トランジスタ、３は画素電極、Ｃｇｄは画素トランジスタのゲート・ドレイン間容量、Ｃｓｔは画素電極に接続し、前段のゲート線との間に形成する蓄積容量、Ｃｌｃは液晶層の容量、Ｃｇｓは画素トランジスタのゲート・ソース間容量、７はソース線、７１は次のソース線、８はゲート線、８１は前のゲート線、１１は対向電極である。このような構成の液晶パネルは前段ゲート方式と呼ばれ、図１３、図１４に示す構成に比べて共通電極を削除できるため開口率を高くできる。

図２５に画素構造の平面・断面概略図を示す。６は画素トランジスタ、２１は透明画素電極、Ｃｓｔは画素電極に接続し、前段のゲート線との間に形成する蓄積容量、Ｃｌｃは液晶層の容量、７はソース線、７１は次のソース線、８はゲート線、８１は前のゲート線、９は対向電極である。

図２６に１画素当たりの寸法の１例を示す。Ｗｔは画素の幅、Ｌｔは画素の長さＬｔ、Ｗｐは画素電極の幅、Ｌｐは画素電極の長さ、Ｗｓはソース線の幅、Ｗｇはゲート線の幅、Ｗｓｔは蓄積容量部の長辺、Ｌｓｔは画素電極とゲート線の間隙であり、１画素当たりの面積３００００［μｍ＾２］中、画素電極の面積は１８５６４［μｍ＾２］で１画素の６１．９％となる。

図２４、図２５、図２６を用いて第２の実施の形態において前段のゲート線の電位変化により第１種の電位差を大きくするゲート線電位変動利用型の場合を第４の実施の形態としてその動作を図２７で説明する。

本図においてＶｇはゲート線の電圧、Ｖｓはソース線７の電圧、Ｖｐは画素電極の電圧、Ｖｇ−は前段のゲート線８１の電圧、Ｖｃは対向電極の電圧である。

通常映像表示時には、ゲート線の電圧Ｖｇを画素トランジスタがオン状態になるまで変化させて、ソース線の電圧Ｖｓを透明画素電極２１、蓄積容量Ｃｓｔ、液晶容量Ｃｌｃに充電する。透明画素電極２１の電圧Ｖｐはソース線７の電圧Ｖｓと等しくなる。

画素トランジスタがオフになるとき、ゲート線の電圧変化ΔＶｇに合わせて（２−３式）で算出される突き抜け電圧分ΔＶｐ３だけ画素電極の電位Ｖｐは変化する。さらに、画素トランジスタがオフの期間に蓄積容量の電極となっている前段のゲート線の電位Ｖｇ−をΔＶｇ−だけ変化させると（２−４式）で算出される突き抜け電圧ΔＶｐ４が画素電極に発生する。図２７に示す信号変化の場合、ΔＶｐ３よりもΔＶｐ４を大きくすることでソース線から書き込んだ電位Ｖｓよりも高い電位を画素電極に与えることができ、画素電極と対向電極との間の電位差Ｖｐｃがより大きくなり、液晶層のベンド配向への転移時間を短くすることができる。

ΔＶｐ３＝ΔＶｇ＊Ｃｇｄ／（Ｃｓｔ＋Ｃｌｃ＋Ｃｇｄ） （２−３式）
ΔＶｐ４＝ΔＶｇ−＊Ｃｓｔ／（Ｃｓｔ＋Ｃｌｃ＋Ｃｇｄ） （２−４式）
図２６に示すように一画素中で画素電極が占める面積割合は６１．９％とかなり大きいため、画素電極と対向電極との間に大きい電位差をかけることは非常に有効である。

このような構成の液晶パネルにおける通常映像表示時のＶｃとＶｐの間の電位差Ｖｐｃは０Ｖ〜５Ｖである。ベンド配向に転移させるために画素電極と対向電極との間に６Ｖ以上の電位差を直流で与えた場合、液晶パネルの構造や液晶材料によっては、転移状態が進まず膠着した液晶素子が１０秒以上かかっても転移できないことがある。そのようなパネルあるいは液晶材料の条件の場合には対向電極の電圧Ｖｃを画素電極の電圧Ｖｓに近づけ、液晶層にかかる電位差Ｖｐｃを小さい第２種の電位差にして液晶素子の配向を初期状態に戻してから再度高い第１種の電位差を与えることにより、転移状態が膠着していた部分に新たに電位差をかけ直し、結果的にパネル全面において短時間にベンド配向に転移させることができる。

本実施の形態では前段のゲート線との間に蓄積容量を設けたが後段のゲート線との間に蓄積容量を設けた場合でも同等の動作で同等の効果が得られる。

（第２−５の実施の形態）
図２８に示す画素の電極電位のタイムチャートと図１３の接続図を用いて第２−５の実施の形態における動作を説明する。

図２８において、太い点線は対向電極電位を、細い点線はゲート線電位を、細い実線はソース線電位を、太い実線は画素電極電位を示す。下部のＶｐｃは画素電極・対向電極間電位差の変動を示す。Ｔｃは通常映像表示期間、Ｔ１２は１回目の第２種の電位差印加ステップ、Ｔ１１は１回目の第１種の電位差印加ステップ、Ｔ２２は２回目の第２種の電位差印加ステップ、Ｔ２１は２回目の第１種の電位差印加ステップである。各種の画素電極電位の変動要因を示している。

本図において、Ｔ１２、Ｔ１１、Ｔ２２、Ｔ２１は繰り返し制御ステップで繰り返している。液晶層をベンド配向させるための駆動期間の１回目の第２種の電位差印加ステップＴ１２が開始すると、対向電極電位を通常映像表示期間とは異なる第２の電位とする。画素電極電位は、液晶容量を介して対向電極と接続し、この瞬間には画素トランジスタがオフで電流の供給がないため、対向電極電位の変化分ΔＶｃｏｍに対して、（２−５式）に示すΔＶｐ５だけ、本図の期間Ｔ１２の左側に示すように対向電極電位が変化した方向に電位が変化する。

ΔＶｐ５＝ΔＶｃｏｍ＊Ｃｌｃ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ） （２−５式）
ゲート線電位が画素トランジスタをオンからオフにするときの電位変動分ΔＶｇが画素電極に影響を与える電位変動分は（２−６式）に示すΔＶｐ６となる。

ソース線電位を、対向電極電位にΔＶｐ６を上乗せした電位とし、画素トランジスタをオフにすると、画素電極電位は本図の期間Ｔ１２の中央ゲート電極電位変動に示すようにΔＶｐ６だけ下がり、対向電極電位との電位差はほぼゼロの第２種の電位差になる。

ΔＶｐ６＝ΔＶｇ＊Ｃｇｄ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ） （２−６式）
以降、１回目の第２種の電位差印加ステップＴ１２中は、画素トランジスタがオンで画素電極にソース線電位を充電している充電小ステップ中を除いては画素電極電位と対向電極電位との電位差はほぼゼロの第２種の電位差になる。

１回目の第２種の電位差印加ステップＴ１２から１回目の第１種の電位差印加ステップＴ１１に移行すると、画素電極電位と対向電極電位との電位差を第１種の電位差にするために対向電極電位を第１の電位に変化させ、画素電極電位はその影響を受けて本図の期間Ｔ１１内左側に示す対向電極電位変動のように対向電極電位が変化した方向に変化する。

ソース線電位を１回目の第２種の電位差印加ステップＴ１２同様、対向電極電位にΔＶｐ６を上乗せした電位として画素トランジスタを充電小ステップで一度オン・オフすると、画素電極電位は第２種の電位差印加ステップの対向電極電位とほぼ等しい電位までは下がるが、第１種の電位差印加ステップでは画素電極電位と対向電極電位の間の電位差が液晶層がベンド配向に転移するのに必要な十分に大きい第１種の電位差になるように対向電極電位を設定する。以降、１回目の第１種の電位差印加ステップＴ１１中は、画素電極電位と対向電極電位の間の電位差は、液晶層のベンド配向への転移に必要な第１種の電位差が与えられている。

２回目の第２種の電位差印加ステップＴ２２が開始すると、対向電極電位が変化するため画素電極電位はその影響で本図の期間Ｔ２２の左側の対向電極電位変動（注、この文の記載は期間Ｔ１２内に在る。）に示すように対向電極電位が変化した方向に電位が変化する。充電小ステップで画素トランジスタのオン・オフを一度行うと、１回目の第２種の電位差印加ステップＴ１２と同様に、画素トランジスタがオンになり画素電極にソース線電位を充電している時以外は画素電極・対向電極間の電位差はほぼゼロの第２種の電位差になる。

２回目の第２種の電位差印加ステップＴ２２から２回目の第１種の電位差印加ステップＴ２１に移行すると、１回目の第１種の電位差印加ステップ同様に画素電極・対向電極間の電位差は、液晶層のベンド配向への転移に必要な第１種の電位差が与えられている。

以降、液晶層のベンド配向への転移が完了するまで繰り返し制御ステップで第２種の電位差印加ステップと第１種の電位差印加ステップを交互に繰り返し、第２種の電位差印加ステップでは期間開始後１回目の画素トランジスタがオンするまでの間および充電小ステップで画素トランジスタがオンしている時以外は画素電極・対向電極間の電位差はほとんどゼロの第２種の電位差になり、第１種の電位差印加ステップでは期間開始後１回目の画素トランジスタがオンするまでの間以外は画素電極・対向電極間は液晶層がベンド配向へ転移するために必要な十分に大きな第１種の電位差が与えられている。

画素電極と対向電極の間の電位差を大きくし，ベンド配向の核の発生とベンド領域の拡大を行う第１種の電位差印加ステップと、画素電極と対向電極の間の電位差を小さくしてベンド配向の核が発生しなかったりベンド領域の拡大が行われなかった部分の液晶層の再整列を行う第２種の電位差印加ステップを交互に与えることで、パネル全面を高速にベンド配向に転移させることができる。

第２種の電位差印加ステップ中の画素電極・対向電極間の第２種の電位差はゼロであることが望ましいが、図２９に示すように±１Ｖの範囲内であれば面内転移完了時間にあまり影響しない。蓄積容量Ｃｓｔ、液晶容量Ｃｌｃ、ゲート・ドレイン間容量Ｃｇｄはその膜厚、膜質によってパネル内部でもパネル相互にもバラツキがあり、ゲート線電位の変化の影響を受ける画素電極電位の変化分ΔＶｐ６にもバラツキが生じるが、そのバラツキが±１Ｖ以内に収まれば、第２種の電位差印加ステップのソース線電位をパ３７毎に調整する必要はなくソース線電位を固定した駆動方法を決定できる。

（第２−６の実施の形態）
図３０、図１３を用いて第５の実施の形態の第２種の電位差印加ステップに画素トランジスタのオン・オフタイミングに合わせてソース線電位を変化させる場合の第６の実施の形態の動作を説明する。

図３０に、図１３で示す画素の電極電位のタイムチャートを示す。

本図において、太い点線は対向電極電位を、細い点線はゲート線電位を、細い実線はソース線電位を、太い実線は画素電極電位を示す。下部のＶｐｃは画素電極・対向電極間電位差、Ｖｓｃはソース線・対向電極間電位差である。Ｔｃは通常映像表示期間、Ｔ１２は１回目の第２種の電位差印加ステップ、Ｔ１１は１回目の第１種の電位差印加ステップ、Ｔ２２は２回目の第２種の電位差印加ステップ、Ｔ２１は２回目の第１種の電位差印加ステップである。また、各種の画素電極電位の変動要因を示す。

本図において、液晶層をベンド配向させるための駆動期間の１回目の第２種の電位差印加ステップＴ１２が開始すると、対向電極電位を通常映像表示期間とは異なる第２の電位とする。画素電極電位は、対向電極電位変動分をΔＶｃｏｍとすると（２−５式）に示す様にΔＶｐ５だけ、本図の対向電極電位変動に示すように対向電極電位が変化した方向に電位が変化する。ソース線電位を、対向電極電位にΔＶｐ６を上乗せした電位とし、充電小ステップで画素トランジスタを一度オン・オフすると、画素電極電位は本図のゲート電極電位変動に示すように、ΔＶｐ６だけ下がり、対向電極との電位差はほぼゼロの第２種の電位差になる。ソース線電位は画素トランジスタがオフしている間は対向電極電位とほぼ等しい電位とし、Ｖｓｃのように、充電小ステップで画素トランジスタのオン・オフタイミングに合わせて変動させる。

以降、１回目の第２種の電位差印加ステップＴ１２中は、通常映像表示期間と同様のタイミングで画素トランジスタがオン・オフし、その都度ソース線電位は変化し、画素トランジスタがオフしているときには画素電極・対向電極および画素電極・ソース線電位間は電位差はほぼゼロの第２種の電位差になる。

この画素トランジスタがオフしているときのソース線電位は、対向電極との間の電位差が±１Ｖの範囲内であれば面内転移完了時間に何ら変わりはない。このことは第５の実施の形態で画素電極と対向電極の間の電位差が±１Ｖの範囲内であれば面内転移完了時間にあまり影響しないと図２９を用いて述べたのと同様である。

１回目の第２種の電位差印加ステップＴ１２から１回目の第１種の電位差印加ステップＴ１１に移行すると、画素電極と対向電極の間の電位差を第１種の電位差にするため対向電極電位を第１の電位にし、画素電極電位はその影響を受けて本図の期間Ｔ１１左側対向電極電位変動に示すように対向電極電位の変化した方向にΔＶｐ５だけ変化する。ソース線電位を１回目の第２種の電位差印加ステップＴ１２同様、対向電極電位にΔＶｐ６を上乗せした電位として充電小ステップで画素トランジスタを一度オン・オフすると、画素電極電位は第２種の電位差印加ステップの対向電極電位とほぼ等しくなる。

この第１種の電位差印加ステップにおいてもソース線電位は画素トランジスタのオン・オフのタイミングで電位を変化し、第１種の電位差印加ステップでは画素電極・対向電極間およびソース線・対向電極間の電位差は、第２種の電位差印加ステップの対向電極電位と第１種の電位差印加ステップの対向電極電位の電位差とほぼ等しい。そこで、第１種の電位差印加ステップの対向電極電位と第２種の電位差印加ステップの対向電極電位の電位差が液晶層の転移に必要な第１種の電位差になるようそれぞれの期間の対向電極電位を設定する。

２回目の第２種の電位差印加ステップＴ２２が開始すると、対向電極電位が変化するため画素電極電位はその影響で本図の期間Ｔ２２内左側の対向電極電位変動で示す（説明の記載は期間Ｔ１２内。）ように対向電極電位の変化した方向に電位が変化する。その後の画素トランジスタによる充電動作で画素電極電位は１回目の第２種の電位差印加ステップと同様の変化をし、対向電極電位とほぼ等しくなる。

２回目の第２種の電位差印加ステップＴ２２から２回目の第１種の電位差印加ステップＴ２１に移行すると、対向電極電位は１回目の第１種の電位差印加ステップと同様に変化し、この期間中も画素トランジスタによる画素電極の充電で、１回目の第１種の電位差印加ステップＴ１１と同様の第１種の電位差が画素電極・対向電極間に与えられる。

以降、液晶層のベンド配向への転移が完了するまで繰り返し制御ステップで第２種の電位差印加ステップと第１種の電位差印加ステップを交互に繰り返し、第２種の電位差印加ステップでは画素電極・対向電極間およびソース線・対向電極間の電位差はほとんどゼロの第２種の電位差になり、第１種の電位差印加ステップでは画素電極・対向電極間には液晶層がベンド配向に転移するために必要な十分に大きな第１種の電位差が与えられる。

この例では、第５の実施の形態で述べた動作に加えて、第２種の電位差印加ステップ中に、面内の大部分の面積を占める画素電極およびソース線と対向電極との電位差をゼロにするので、ソース線電位を変動させる煩雑さはあるが、第５の実施の形態よりも液晶層のベンド配向への転移を更に高速化できる。

（第２−７の実施の形態）
図３１、図１３を用いて第５の実施の形態の画素トランジスタのオンによる画素電極充電を液晶層をベンド配向させるための駆動期間の初期に１回行う場合の第２−７の実施の形態の動作を説明する。

図３１に、図１３で示す画素の電極電位のタイムチャートを示す。

図３１において、太い点線は対向電極電位を、細い点線はゲート線電位を、細い実線はソース線電位を、太い実線は画素電極電位を示す。下部のＶｐｃは画素電極・対向電極間電位差である。Ｔｃは通常映像表示期間、Ｔ１２は１回目の第２種の電位差印加ステップ、Ｔ１１は１回目の第１種の電位差印加ステップ、Ｔ２２は２回目の第２種の電位差印加ステップ、Ｔ２１は２回目の第１種の電位差印加ステップである。また、各種の画素電極電位の変動要因をも示す。

本図において、液晶層をベンド配向させるための駆動期間の１回目の第２種の電位差印加ステップＴ１２が開始すると、対向電極電位を通常映像表示期間とは異なる第２の電位とする。画素電極電位は、対向電極電位変動の影響を受けて、本図の期間Ｔ１２内の対向電極電位変動に示すように対向電極電位が変化した方向にΔＶｐ５だけ電位が変化する。ソース線電位を、対向電極電位にΔＶｐ６を上乗せした電位とし、画素トランジスタを一度オン・オフすると、画素電極電位は本図のゲート電極電位変動に示すようにΔＶｐ６だけ下がり、対向電極電位とほぼ等しくなる。以降、１回目の第２種の電位差印加ステップＴ１２中は、ゲート線電位の変化はなく、画素電極電位と対向電極電位１の電位差はほぼゼロの第２種の電位差のままである。

１回目の第２種の電位差印加ステップＴ１２から１回目の第１種の電位差印加ステップＴ１２に移行すると、画素電極・対向電極間の電位差を第１種の電位差にするため対向電極電位を第１の電位にし、画素電極電位はその影響を受けて本図の期間Ｔ１２内左側対向電極電位変動に示すように対向電極電位の変化した方向にΔＶｐ５だけ変化する。第１種の電位差印加ステップに移行しても画素トランジスタオンによる画素電極の充電は行われないため画素電極の電位は対向電極電位の変動により影響を受けた電位を維持し、画素電極・対向電極間の電位差が液晶層のベンド配向への転移に必要な十分に大きい第１種の電位差になるように対向電極電位を設定する。

２回目の第２種の電位差印加ステップＴ２２が開始すると、対向電極電位を第２の電位に変化するため画素電極電位はその影響で本図の期間Ｔ１２から期間Ｔ２２への移行部に示す対向電極電位変動に示すように対向電極電位が変化した方向に電位が変化するが、その電位は１回目の第２種の電位差印加ステップＴ１２のゲート電極電位変動での画素電極電位と等しく、対向電極電位との電位差はほぼゼロの第２種の電位差になる。

２回目の第２種の電位差印加ステップＴ２２から２回目の第１種の電位差印加ステップＴ２１に移行すると、対向電極電位は１回目の第１種の電位差印加ステップと同様に第１の電位に変化し、この期間中も画素電極の充電は行われず、１回目の第１種の電位差印加ステップと同様の第１種の電位差が画素電極・対向電極間には与えられる。

以降、液晶層のベンド配向への転移が完了するまで繰り返し制御ステップで第２種の電位差印加ステップと第１種の電位差印加ステップを交互に繰り返し、第２種の電位差印加ステップでは画素電極・対向電極間の電位差はほとんどゼロの第２種の電位差になり、第１種の電位差印加ステップでは画素電極・対向電極間には液晶層が転移するために必要な十分に大きな第１種の電位差が与えられる。

この例では、画素トランジスタのオン・オフタイミングを通常映像表示期間とは変えるという煩雑さはあるが、第２種の電位差印加ステップ中の画素トランジスタオンによる画素電極充電回数が通常タイミングよりも少ないため、画素電極・対向電極間電位差がゼロの時間が第２種の電位差印加ステップ中に多くなり、第５の実施の形態よりも液晶層のベンド配向への転移を高速化できる。

なお、画素電極の充電が１回の画素トランジスタのオンでは不十分な場合や、液晶層をベンド配向に転移させるための駆動期間が通常の映像表示期間に対して非同期に開始し、画素トランジスタを確実にオンにするために回数のマージンが必要な場合には、液晶層をベンド配向に転移させるための駆動期間の初めの画素トランジスタオンによる画素電極充電を１回ではなく数回行っても効果にあまり影響しない。

また、１回目の画素トランジスタのオンは、通常の映像表示タイミングから、液晶層をベンド配向させるための駆動への切り替えを済ませた後、１フィールド期間（通常１６．７ミリ秒）以内に行なわれる。

（第２−８の実施の形態）
図３２、図１３を用いて第５の実施の形態の充電小ステップでの画素トランジスタのオンによる画素電極充電を液晶層をベンド配向させるための駆動期間内の第１種の電位差印加ステップ、第２種の電位差印加ステップそれぞれの初期に１回行う場合の第８の実施の形態の動作を説明する。

図３２は、図１３で示す画素の電極電位のタイムチャートを示す。

本図において、太い点線は対向電極電位、細い点線はゲート線電位、細い実線はソース線電位、太い実線は画素電極電位である。下部のＶｐｃは画素電極・対向電極間電位差である。Ｔｃ通常映像表示期間、Ｔ１２は１回目の第２種の電位差印加ステップ、Ｔ１１は１回目の第１種の電位差印加ステップ、Ｔ２２は２回目の第２種の電位差印加ステップ、Ｔ２１は２回目の第１種の電位差印加ステップである。また、各種の画素電極電位の変動要因を示す。

図３２において、液晶層をベンド配向させるための駆動期間の１回目の第２種の電位差印加ステップＴ１２が開始すると、対向電極電位を通常映像表示期間とは異なる第２の電位にする。画素電極電位は対向電極電位変動の影響を受けて、本図の期間Ｔ１２内の左側の対向電極電位変動に示すように対向電極電位が変化した方向に電位がΔＶｐ５だけ変化する。

ソース線電位を、対向電極電位にΔＶｐ６を上乗せした電位とし、充電小ステップで画素トランジスタを一度オン・オフすると、画素電極電位は期間Ｔ１２内中央のゲート電極電位変動に示すようにΔＶｐ６だけ下がり、対向電極電位とほぼ等しくなる。以降、１回目の第２種の電位差印加ステップＴ１２中は、ゲート線電位の変化はなく、画素電極・対向電極間の電位差はほぼゼロの第２種の電位差のままである。

１回目の第２種の電位差印加ステップＴ１２から１回目の第１種の電位差印加ステップＴ１１に移行すると、画素電極・対向電極間の電位差を第１種の電位差にするため対向電極電位を第１の電位にし、画素電極電位はその影響を受けて期間Ｔ１１の左側対向電極電位変動に示すように対向電極電位が変化した方向にΔＶｐ５だけ変化する。ソース線電位を１回目の第２種の電位差印加ステップＴ１２同様、対向電極電位にΔＶｐ６を上乗せした電位として充電小ステップで画素トランジスタを一度オン・オフすると画素電極電位はゲート電極電位変動と同様に、第２種の電位差印加ステップの対向電極電位とほぼ等しくなる。

以降、１回目の第１種の電位差印加ステップＴ１１中は画素トランジスタオンによる画素電極の充電がないので画素電極電位は変化しない。このように第１種の電位差印加ステップでは画素電極と対向電極間の電位差は、第２種の電位差印加ステップの対向電極電位と第１種の電位差印加ステップの対向電極電位の電位差とほぼ等しい。そこで、第１種の電位差印加ステップの対向電極電位と第２種の電位差印加ステップの対向電極電位の電位差が液晶層のベンド配向への転移に必要な電位差になるよう各期間の対向電極電位を設定する。

２回目の第２種の電位差印加ステップＴ２２が開始すると、対向電極電位が変化するため画素電極電位はその影響で期間Ｔ１２と期間Ｔ２２の境部の対向電極電位変動に示すように対向電極電位が変化した方向に電位が変化する。その後の画素トランジスタオンによる画素電極充電動作でその電位は１回目の第２種の電位差印加ステップでの画素電極電位となり、対向電極電位との電位差はほぼゼロの第２種の電位差になる。

２回目の第２種の電位差印加ステップＴ２２から２回目の第１種の電位差印加ステップＴ２１に移行すると、対向電極電位は１回目の第１種の電位差印加ステップと同様に変化するが、この期間中も初期の画素トランジスタオンにより、１回目の第１種の電位差印加ステップと同様の第１種の電位差が画素電極・対向電極間には与えられる。

以降、液晶層のベンド配向への転移が完了するまで繰り返し制御ステップで第２種の電位差印加ステップと第１種の電位差印加ステップを交互に繰り返し、第２種の電位差印加ステップでは画素電極・対向電極間の電位差はほとんどゼロの第２種の電位差になり、第１種の電位差印加ステップでは画素電極・対向電極間の電位差は液晶層が転移するために必要な十分に大きな第１種の電位差が与えられる。

画素電極へのソース線電位の充電を各期間の初期に１回しか行わないことにより、第７の実施の形態よりも画素トランジスタオン・オフタイミングの制御はより煩雑になるが、第２種の電位差印加ステップ中に画素トランジスタがオンになり画素電極と対向電極の電位差がゼロでなくなる時間を減らしつつ、画素電極電位を各期間の初期に確定して対向電極電位の変動の影響を排除し、第５の実施の形態・第７の実施の形態よりもパネル全面でのベンド配向への転移を高速化している。

第７の実施の形態と同様に、画素電極の充電が１回の画素トランジスタのオンでは不十分な場合や、液晶層をベンド配向に転移させるための駆動期間が通常の映像表示期間に対して非同期に開始し画素トランジスタを確実にオンにするために回数のマージンが必要な場合には、各期間の初めの画素トランジスタオンによる画素電極充電は１回ではなく数回行っても効果にあまり影響しない。

（第２−９の実施の形態）
図３３と図２４を用いて第５の実施の形態の液晶層をベンド配向させるための駆動期間中、ゲート線のオフ電圧を直流にする場合の第９の実施の形態の動作を説明する。

図３３に、図２４で示す画素の電極電位のタイムチャートを示す。

本図において、液晶層をベンド配向させるための駆動期間の電気的動作タイミングは第５の実施の形態と同様である。図２４の構造の液晶パネルでは、前段のゲート線８１と透明画素電極２１との間に蓄積容量Ｃｓｔを形成し、通常映像表示期間には画素の隣り合う行の間に電位差を与えるために、前段のゲート線の電位と対向電極の電位をおなじ方向に変化させている。この動作はゲート線が画素トランジスタをオフにする電位すなわちオフ電圧を選択している間中行われる。

液晶層をベンド配向させるための駆動期間中もこの動作が継続すると、前段のゲート線のオフ電圧の変動で式（６）のΔＶｐ６だけ画素電極電位が変動し、特に第２種の電位差印加ステップで画素電極・対向電極間の電位差をほぼゼロの第２種の電位差にしたいにもかかわらず、数ボルトの電位差が生じる。第２種の電位差印加ステップでの画素電極・対向電極間の電位差は図２９に示すように１ボルトを超えると、転移完了時間が長くなる。

そこで、図３３のように液晶層をベンド配向させるための駆動期間中、ゲート線オフ電圧直流保持ステップでゲート線のオフ電圧を直流にすることにより、第２種の電位差印加ステップでの画素電極の電位変動を回避でき、パネル全面でのベンド配向への転移を高速化できる。

（第２−１０の実施の形態）
図３４、図１３を用いて第１０の実施の形態における動作を説明する。

図３４に、図１３で示す画素の電極電位のタイムチャートを示す。

本図において、太い点線は対向電極電位を、細い点線はゲート線電位を、細い実線はソース線電位を、太い実線は画素電極電位を示す。下部のＶｐｃは、画素電極・対向電極間電位差であり、Ｖｓｃはソース線・対向電極間電位差である。Ｔｃは通常映像表示期間、Ｔ１２は１回目の第２種の電位差印加ステップ、Ｔ１１は１回目の第１種の電位差印加ステップ、Ｔ２２は２回目の第２種の電位差印加ステップ、Ｔ２１は２回目の第１種の電位差印加ステップである。また、各種の画素電極電位の変動要因を示す。

図３４において、液晶層をベンド配向させるための駆動期間の１ 回目の第２種の電位差印加ステップＴ１２が開始すると、対向電極電位を通常映像表示期間とは異なる第２の電位とする。画素電極電位４は液晶容量Ｃｌｃを介して対向電極と接続し、この瞬間には画素トランジスタがオフで電流供給がないため、対向電極電位変動分ΔＶｃｏｍに対して式（５）のΔＶｐ５だけＴ１２の左端の対向電極電位変動に示すように対向電極電位の変化した方向に電位が変化する。ソース線電位を、対向電極電位にΔＶｐ６を上乗せした電位とし、充電小ステップで画素トランジスタを一度オン・オフすると、画素電極電位は期間Ｔ１２中央のゲート電極電位変動に示すように、ΔＶｐ６だけ下がり、対向電極電位とほぼ等しくなる。

１回目の第２種の電位差印加ステップＴ１２から１回目の第１種の電位差印加ステップＴ１１に移行すると、画素電極・対向電極間の電位差を第１種の電位差にするため、対向電極電位を第１の電位に変化させ、画素電極電位はその影響を受けて期間Ｔ１１と期間Ｔ１２の境部の対向電極電位変動に示すように対向電極電位の変化した方向にΔＶｐ５だけ変化する。ソース線電位を１回目の第２種の電位差印加ステップＴ１２同様、対向電極電位にΔＶｐ６を上乗せした電位として充電小ステップで画素トランジスタを一度オン・オフすると、画素電極電位は期間Ｔ１１のゲート電極電位変動と同様に、ゲート線電位の電位変動の影響で下がる。

第１種の電位差印加ステップでは画素電極と対向電極の間の電位差が大きいほど液晶層のベンド配向への転移を高速化できるため、第２種の電位差印加ステップから第１種の電位差印加ステップへの対向電極電位の変動とは逆方向にソース線電位を変動させる。対向電極電位は、画素電極電位との電位差が液晶層のベンド配向への転移に必要な第１種の電位差になるように設定する。

２回目の第２種の電位差印加ステップＴ２２が開始すると、対向電極電位が変化するため画素電極電位はその影響で期間Ｔ１２と期間Ｔ２２の境界部の対向電極電位変動に示すように対向電極電位の変化した方向に電位が変化する。その後の画素トランジスタオンによる画素電極充電動作でその電位は１回目の第２種の電位差印加ステップでの画素電極電位となり、対向電極電位との電位差はほぼゼロの第２種の電位差になる。

２回目の第２種の電位差印加ステップＴ２２から２回目の第１種の電位差印加ステップＴ２１に移行すると、対向電極電位は１回目の第１種の電位差印加ステップと同様に変化するが、この期間中も画素トランジスタオンによる画素電極充電により、１回目の第１種の電位差印加ステップと同様の第１種の電位差が画素電極・対向電極間には与えられる。

以降、液晶層のベンド配向への転移が完了するまで繰り返し制御ステップで第２種の電位差印加ステップと第１種の電位差印加ステップを交互に繰り返し、第２種の電位差印加ステップでは期間開始後１回目の画素トランジスタオンまでの間および充電小ステップで画素トランジスタがオンして画素電極を充電している時以外は画素電極・対向電極間の電位差はほとんどゼロの第２種の電位差になり、第１種の電位差印加ステップでは期間開始後１回目の画素トランジスタオンまでの間以外は画素電極・対向電極間は液晶層がベンド配向へ転移するために必要な十分に大きな第１種の電位差が与えられる。

第２種の電位差印加ステップと第１種の電位差印加ステップとでソース線電位を変動することにより、第１種の電位差印加ステップには画素電極・対向電極間の第１種の電位差をより大きくすることができるため、液晶層のベンド配向への転移を高速化できる。

図３５に、第５の実施の形態および第６の実施の形態で液晶層をベンド配向させるための駆動期間を第１種の電位差印加ステップから開始した場合と、第２種の電位差印加ステップから開始した場合での転移が完了するまでの所要時間の測定結果を示す。

横軸に第１種の電位差印加ステップでの画素電極・対向電極間の第１種の電位差を示し、この電位差が大きければ転移完了時間は短くなっているが、いずれの電位差においても第２種の電位差印加ステップから開始した場合の方がより早くベンド配向への転移が完了する。

（第２−１１の実施の形態）
図３６と図１３を用いて第１１の実施の形態における動作を説明する。

図３６において、太い点線は対向電極電位を、細い点線はゲート線電位を、細い実線はソース線電位を、太い点線は画素電極電位と示す。Ｖｐｃは、画素電極・対向電極間電位差である。３つのＴｃは通常映像表示期間、Ｔ１２は１回目の第２種の電位差印加ステップ、Ｔ１１は１回目の第１種の電位差印加ステップ、Ｔ２２は２回目の第２種の電位差印加ステップ、Ｔ２１は２回目の第１種の電位差印加ステップである。また、各種の画素電極電位の変動要因を示す。

本図において、液晶層をベンド配向させるための駆動期間の１回目の第２種の電位差印加ステップＴ１２が開始すると、対向電極電位を通常映像表示期間とは異なる第２の電位とする。画素電極電位は、液晶容量Ｃｌｃを介して対向電極と接続し、この瞬間には画素トランジスタがオフで電流の供給がないため、対向電極電位変動分ΔＶｃｏｍに対してΔＶｐ５だけ本Ｔ１２の左端に示すように対向電極電位が変化した方向に電位が変化する。

ソース線電位を、対向電極電位にΔＶｐ６を上乗せした電位とし、充電小ステップで画素トランジスタを一度オン・オフすると、画素電極電位は本Ｔ１２の中央に示すようにΔＶｐ６だけ下がり、対向電極電位とほぼ等しくなる。以降、１回目の第２種の電位差印加ステップ中は、充電小ステップで画素トランジスタがオンになり画素電極にソース線電位を充電している時以外は画素電極電位と対向電極電位との電位差はほぼゼロの第２種の電位差になる。

１回目の第２種の電位差印加ステップＴ１２から１回目の第１種の電位差印加ステップＴ１１に移行すると、画素電極電位と対向電極電位との電位差を第１種の電位差にするために対向電極電位を第１の電位に変化させ、画素電極電位はその影響を受けて対向電極電位が変化した方向にΔＶｐ５だけ変化する。ソース線電位を１回目の第２種の電位差印加ステップＴ１２同様、対向電極電位にΔＶｐ６を上乗せした電位として充電小ステップで画素トランジスタを一度オン・オフすると、画素電極電位はゲート線電位の電位変動の影響で第２種の電位差印加ステップの対向電極電位とほぼ等しい電位までは下がるが、第１種の電位差印加ステップでは画素電極電位と対向電極電位の間の電位差が液晶層がベンド配向に転移するのに必要な十分に大きい第１種の電位差になるように対向電極電位を設定する。以降、１回目の第１種の電位差印加ステップＴ１１中は、画素電極電位と対向電極電位の間の電位差は、液晶層のベンド配向への転移に必要な第１種の電位差が与えられている。

２回目の第２種の電位差印加ステップＴ２２が開始すると、対向電極電位が変化するため画素電極電位はその影響でＴ２２の最初の対向電極電位変動に示すように対向電極電位が変化した方向に電位が変化するが、画素トランジスタを一度オン・オフすると、１回目の第２種の電位差印加ステップＴ１２と同様に、画素トランジスタがオンになり画素電極にソース線電位を充電している時以外は画素電極・対向電極間の電位差はほぼゼロの第２種の電位差になる。

２回目の第２種の電位差印加ステップＴ２２から２回目の第１種の電位差印加ステップＴ２１に移行すると、対向電極電位は１回目の第１種の電位差印加ステップと同様に変化するが、画素トランジスタがオンになり画素電極にソース線電位を充電している時も画素トランジスタがオフしている時も画素電極電位と対向電極電位の間の電位差は、液晶層のベンド配向への転移に必要な第１種の電位差が与えられている。

以降、液晶層の転移がほぼ完了するまで繰り返し制御ステップで第２種の電位差印加ステップと第１種の電位差印加ステップを交互に繰り返し、第２種の電位差印加ステップでは期間開始後１回目の画素トランジスタがオンするまでの間および画素トランジスタがオンしている時以外は画素電極・対向電極間の電位差はほとんどゼロの第２種の電位差になり、第１種の電位差印加ステップでは期間開始後１回目の画素トランジスタがオンするまでの間以外は画素電極・対向電極間は液晶層がベンド配向へ転移するために必要な十分に大きな第１種の電位差が与えられている。

液晶層のベンド配向への転移がほぼ完了した時点で通常映像表示期間Ｔｃに移行する前に、移行用高電位差印加ステップで画素電極・対向電極間の電位差が大きい映像情報（通常は黒か白の表示）を１フィールド表示すると、液晶層のベンド配向領域の拡大が完了し、以降、本来の入力映像情報を表示するその次の通常映像表示期間Ｔｃに移行する。

通常、第１種の電位差印加ステップ、第２種の電位差印加ステップは数フィールド以上、時間にして数百ミリ秒以上になることが多く、液晶層のベンド配向への転移を完了するために第１種の電位差印加ステップもしくは第２種の電位差印加ステップを１回追加すると、転移完了時間は数百ミリ秒単位で増加する。新たなベンド核の発生は不要でベンド領域の拡大のみで転移が完了する場合には、画素電極・対向電極間の電位差が大きい映像情報を表示することで数十ミリ秒の時間追加で良くなり、転移完了時間を短縮することができる。

｛第３の発明群｝
本発明群は、電源投入時の各部の立上げの制御に関する。

以下、その実施の形態に基づいて本第３の発明群を説明する。

以下、本発明群の実施の形態を、図３７と図３８を参照しつつ説明する。なお、本発明群は、実施の形態は１つである。

図３７において、Ｖｇは、ゲート線電位である。Ｖｓは、ソース線の電位である。Ｖｐは、画素電極の電位である。Ｖｐｃは、画素電極と対向電極間の電位差である。また、Ｔｏは、電源オフ期間であり、Ｔ１２は１回目の第２種の電位差印加ステップである。Ｔ１１は１回目の第１種の電位差印加ステップであり、Ｔｃは、通常の映像の表示期間である。また、各種の画素電極電位の変動要因を示す。

図３８において、３８０１は主電源、３８０２は電源回路コントローラ、３８０３は各種電源電圧発生回路、３８０４は液晶パネルコントローラ、３８０５は液晶パネルである。主電源３８０１と液晶パネルコントローラ３８０４には外部より起動スイッチ３８１０が接続されている。この起動スイッチ３８１０は液晶パネルコントローラ３８０４の内部のカウンタ３８１１とそれに続く３８１２の切換手段Ａが接続され、起動後、液晶パネルコントローラ３８０４に電源が供給された後は、このカウンタにより、所定の期間をカウントした後、通常映像信号発生部３８１３からの映像信号を液晶パネル３８０５へ印加する。所定の期間をカウント中は、３８１４の電圧発生手段１と３８１５の電圧発生手段２を周期カウンタ３８１６で設定された所定の周期で、３８１７の切換手段Ｂにより切換える。

図３８の回路で、電源オフ期間Ｔｏは液晶パネルに入力するすべての信号は不定である。起動スイッチ３８１０を投入して電源をオンにすると、まず３８０２の電源回路コントローラにのみ電源が供給され、３８０２のコントローラが各種電源電圧発生回路を順次制御して液晶パネルコントローラの動作が開始する。このような液晶層安定保持立ち上げ制御ステップを有する回路構成にすることにより、液晶パネルに入力する信号を電源投入後、直ちに第２種の電位差印加ステップの電圧設定にすることが可能になり、電圧無印加状態での液晶層の整列状態を壊すことなく液晶層のベンド配向への転移期間を開始することができ、電源投入後の転移完了時間を短くすることができる。

電圧無印加状態での液晶層はスプレイ配向状態で基板のラビング溝に沿って整列しているが、何等かの電位差印加があると、ベンド配向に転移しやすい液晶素子から順に転移が開始する。液晶パネル面内でスプレイ配向のままの液晶素子と、ベンド配向に移転しかけている液晶素子が無秩序に混在すると、それらの液晶素子に同時に大きい電位差を印加しても潤滑なベンド配向への転移が行なわれない場合がある。本実施の形態では、液晶装置の電源投入直後に無作為な電位差印加によりベンド配向への転移を始める液晶素子の発生を抑えて、全面がスプレイ配向状態の液晶素子に対してベンド配向への転移のための駆動を開始することを目的としている。

表１に本実施の形態の駆動方式による実験結果の一例を示す。

本実施の形態の駆動方式とは、電源投入後、液晶パネルに入力する対向電極電位、ゲート線電位、ソース線電位が全て、第２種の電位差印加ステップで出力されるべき電圧を出力するものである。一方、第２種の電位差印加ステップ前に通常の映像の表示期間がある従来の方式では、電源投入後各種電源電圧発生回路が無制御のまま立ちあがり、第２種の電位差印加ステップの前に通常映像表示期間と同様の電圧が対向電極電位、ゲート線電位、ソース線電位に出力される。これら２方式で第２種の電位差印加ステップの所要時間を変えて転移完了状態を観測すると、本実施の形態の駆動方式のほうが短時間で転移が完了することがわかった。

なお、第２の発明群と本発明群の実施の形態では、第１種の電位差印加ステップと第２種の電位差印加ステップとでソース線電位は同様に変化する必要はなく、各期間において異なるタイミング、異なる電位で変化しても何ら差し支えない。

以上、本発明をその幾つかの実施の形態に基づいて説明してきたが、本発明は何もこれらに限定されないのは勿論である。すなわち例えば以下の様にしていても良い。

１）液晶装置は、液晶表示装置でなく、液晶プラズマディスプレイ、有機ＥＬ等である。

２）液晶表示装置は、反射型、いわゆるＲＯＣＢと言われる型のものである。

３）液晶装置は、光スイッチや光論理素子等である。

１ 第１の基板
２ 第２の基板
３ 画素電極
２１ 透明画素電極
５ 液晶層
６ 画素トランジスタ
７ ソース線、ソース線電極
７０ ソース線形成金属膜
７１ ソース線
８ ゲート線、ゲート線電極
８１ 前のゲート線
９ 対向電極
１０ 共通電極
１１ ブラックマトリクス
１２ カラーフィルター
６４ チャネル保護膜
６５ ａ−Ｓｉ層
６６ ｎ＋ ａ−Ｓｉ層
７６ ソース線電極と液晶層間の絶縁膜
８６ ゲート線電極とａ−Ｓｉ層間の絶縁膜
８７ 絶縁膜
Ｖｃｃ 共通電極の電位
Ｖｃ 対向電極の電位
Ｖｇ ゲート線の電位
Ｖｓ ソース線の電位
Ｖｐ 画素電極の電位
Ｖｐｃ 画素電極と対向電極間の電位差
Ｔｃ 通常の映像の表示期間
Ｃｇｄ ゲート線と画素電極間容量
Ｃｓｔ 画素電極と共通電極間の蓄積容量
Ｃｌｃ 画素電極と対向電極間の液晶容量
Ｃｇｓ ゲート線とソース線間容量
２０４ 液晶パネルコントローラ
２０５ 液晶パネル

Claims (5)

1. マトリクス状に薄膜トランジスタや画素電極が形成されたＯＣＢタイプの液晶装置であって、
   第１基板上に配置されたゲート線電極と、この上に配置された絶縁膜と、この絶縁膜の第１領域上に配置された半導体層と、この半導体層に接続されたソース線電極および画素電極と、を有する第１の電極基板と、
   第２基板上に対向電極が形成された第２の電極基板と、
   前記第１及び第２の電極基板間に挟み込まれて存在するスプレイ配向の液晶層とを備え、
   前記ゲート線電極と前記対向電極との間の前記液晶層の厚みが他よりも薄くされていることを特徴とする液晶装置。
2. 請求項１の液晶装置であって、前記対向電極は、前記第２基板のほぼ全面に配置された第１対向電極と、前記ゲート線電極と向かい合う前記第１対向電極上に配置された第２対向電極とを有していることを特徴とする液晶装置。
3. 請求項１の液晶装置であって、前記第２の電極基板は、前記第２基板と前記対向電極の間に配置されたカラーフィルターを含み、前記カラーフィルターは前記ゲート線電極と向かい合う部分の厚みが他よりも厚いことを特徴とする液晶装置。
4. 請求項３の液晶装置であって、前記カラーフィルターの前記ゲート線電極と向かい合う部分は、カラーフィルター形成樹脂が積層されていることを特徴とする液晶装置。
5. 請求項１の液晶装置であって、前記第２の電極基板は、前記第２基板と前記対向電極の間に配置され前記ゲート線電極と向かい合う部分に柱状スペーサが配置されていることを特徴とする液晶装置。

Images