JP2002368228A - 液晶表示装置とその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート・ドレイン間の寄生容量のばらつきに
よる表示斑、フリッカ発生。 【解決手段】 ドレイン電極をゲート電極上にのみ配置
し、厚い絶縁層を介してドレイン電極に絵素電極を接続
することでゲート・ドレイン間の寄生容量を一定の値に
保つことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像表示機能を有す
る表示装置、とりわけ大面積・高精細のアクティブ型の
液晶表示装置に関するものである。

【０００２】

【従来の技術】近年の微細加工技術、液晶材料技術およ
び高密度実装技術等の進歩により、5〜50ｃｍ対角の液
晶パネルでテレビジョン画像や各種の画像表示機器が商
用ベースで大量に提供されている。また、液晶パネルを
構成する２枚のガラス基板の一方にＲＧＢの着色層を形
成しておくことによりカラー表示も容易に実現してい
る。特にスイッチング素子を絵素毎に内蔵させた、いわ
ゆるアクティブ型の液晶パネルではクロストークも少な
くかつ高速応答で高いコントラスト比を有する画像が保
証されている。

【０００３】これらの液晶画像表示装置（液晶パネル）
は走査線としては200〜1200本、信号線としては200〜16
00本程度のマトリクス編成が一般的であるが、最近は表
示容量の増大に対応すべく大画面化と高精細化とが同時
に進行している。

【０００４】図１１は液晶パネルへの実装状態を示し、
液晶パネル１を構成する一方の透明性絶縁基板、例えば
ガラス基板２上に形成された走査線の電極端子６群に駆
動信号を供給する半導体集積回路チップ３を導電性の接
着剤を用いて接続するＣＯＧ（Chip-On-Glass）方式
や、例えばポリイミド系樹脂薄膜をベースとし、金また
は半田鍍金された銅箔の端子（図示せず）を有するＴＣ
Ｐフィルム４を信号線の電極端子５群に導電性媒体を含
む適当な接着剤で圧接して固定するＴＣＰ（Tape-Carri
er-Package）方式などの実装手段によって電気信号が画
像表示部に供給される。ここでは便宜上二つの実装方式
を同時に図示しているが実際には何れかの方式が適宜選
択される。

【０００５】７，８は液晶パネル１のほぼ中央部に位置
する画像表示部と信号線および走査線の電極端子５，６
との間を接続する配線路で、必ずしも電極端子群５，６
と同一の導電材で構成される必要はない。９は全ての液
晶セルに共通する透明導電性の対向電極を対向面上に有
するもう１枚の透明性絶縁基板である対向ガラス基板ま
たはカラーフィルタである。

【０００６】図１２はスイッチング素子として絶縁ゲー
ト型トランジスタ１０を絵素毎に配置したアクティブ型
液晶パネルの等価回路図を示し、１１（図１１では８）
は走査線、１２（図１１では７）は信号線、１３は液晶
セルであって、液晶セル１３は電気的には容量素子とし
て扱われる。実線で描かれた素子類は液晶パネルを構成
する一方のガラス基板２上に形成され、点線で描かれた
全ての液晶セル１３に共通な対向電極１４はもう一方の
ガラス基板９上に形成されている。絶縁ゲート型トラン
ジスタ１０のOFF抵抗あるいは液晶セル１３の抵抗が低
い場合や表示画像の階調性を重視する場合には、負荷と
しての液晶セル１３の時定数を大きくするための補助の
蓄積容量１５を液晶セル１３に並列に加える等の回路的
工夫が加味される。なお１６は蓄積容量１５の共通母線
（蓄積容量線または共通容量線）である。

【０００７】図１３は液晶パネルの画像表示部の要部断
面図を示し、液晶パネル１を構成する２枚のガラス基板
２，９は樹脂性のファイバやビーズあるいは柱状スペー
サ等のスペーサ材（図示せず）によって数μｍ程度の所
定の距離を隔てて形成され、その間隙（ギャップ）はガ
ラス基板９の周縁部において有機性樹脂よりなるシール
材と封口材（何れも図示せず）とで封止された閉空間に
なっており、この閉空間に液晶１７が充填されている。

【０００８】カラー表示を実現する場合には、ガラス基
板９の閉空間側に着色層１８と称する染料または顔料の
何れか一方もしくは両方を含む厚さ１〜２μｍ程度の有
機薄膜が被着されて色表示機能が与えられるので、その
場合にはガラス基板９は別名カラーフィルタ（Color F
ilter 略語はＣＦ）と呼称される。そして液晶材料１
７の性質によってはガラス基板９の上面またはガラス基
板２の下面の何れかもしくは両面上に偏光板１９が貼付
され、液晶パネル１は電気光学素子として機能する。現
在、市販されている大部分の液晶パネルでは液晶材料に
ＴＮ（ツイスト・ネマチック）系の物を用いており、偏
光板１９は通常２枚必要である。図示はしないが、透過
型液晶パネルでは光源として裏面光源が配置され、下方
より白色光が照射される。

【０００９】液晶１７に接して２枚のガラス基板２，９
上に形成された例えば厚さ0.1μm程度のポリイミド系樹
脂薄膜２０は液晶分子を決められた方向に配向させるた
めの配向膜である。２１は絶縁ゲート型トランジスタ１
０のドレインと透明導電性の絵素電極２２とを接続する
ドレイン配線（電極）であり、信号線（ソース線）１２
と同時に形成されることが多い。信号線１２とドレイン
配線２１との間に位置するのは半導体層２３であり詳細
は後述する。カラーフィルタ９上で隣り合った着色層１
８の境界に形成された厚さ0.1μm程度のＣｒ薄膜層２４
は半導体層２３と走査線１１及び信号線１２に外部光が
入射するのを防止するための光遮蔽で、いわゆるブラッ
クマトリクス（Ｂlack Ｍatrix 略語はＢＭ）として定
着化した技術である。

【００１０】ここでスイッチング素子として絶縁ゲート
型トランジスタの構造と製造方法に関して説明する。絶
縁ゲート型トランジスタには２種類のものが現在多用さ
れており、そのうちの一つを従来例（エッチ・ストップ
型と呼称される）として紹介する。図１４は従来の液晶
パネルを構成するアクティブ基板（表示装置用半導体装
置）の単位絵素の平面図であり、同図のＡ−Ａ’線上の
断面図を図１５に示し、その製造工程を以下に簡単に説
明する。なお、前段の走査線１１に形成された突起部５
０と絵素電極２２とがゲート絶縁層を介して重なってい
る領域５１（右下がり斜線部）が蓄積容量１５を形成し
ているが、ここではその詳細な説明は省略する。

【００１１】先ず、図１５（ａ）に示したように耐熱性
と耐薬品性と透明性が高い絶縁性基板として厚さ0.5〜
1.1mm程度のガラス基板２、例えばコーニング社製の商
品名１７３７の一主面上にＳＰＴ（スパッタ）等の真空
製膜装置を用いて膜厚0.1〜0.3μm程度の第１の金属層
として例えばＣｒ，Ｔａ，Ｍｏ等あるいはそれらの合金
やシリサイドを被着して微細加工技術により絶縁ゲート
型トランジスタのゲート電極も兼ねる走査線１１を選択
的に形成する。走査線の材質は耐熱性と耐薬品性と耐弗
酸性と導電性とを総合的に勘案して選択すると良い。

【００１２】液晶パネルの大画面化に対応して走査線の
抵抗値を下げるためには走査線の材料としてＡＬ（アル
ミニウム）を用いるのが合理的であるが、ＡＬは単体で
は耐熱性が低いので上記した耐熱金属であるＣｒ，Ｔ
ａ，Ｍｏまたはそれらのシリサイドと積層化したり、あ
るいはＡＬの表面に陽極酸化で酸化層（AL2O3）を付加
することも現在では一般的な技術である。すなわち、走
査線１１は１層以上の金属層で構成される。

【００１３】次に、図１５（ｂ）に示したようにガラス
基板２の全面にＰＣＶＤ（プラズマ・シーブイディ）装
置を用いてゲート絶縁層となる第１のSiNx（シリコン窒
化）層、絶縁ゲート型トランジスタのチャネルとなる不
純物をほとんど含まない第１の非晶質シリコン（a-Si）
層、及びチャネルを保護する絶縁層となる第２のSiNx層
と３種類の薄膜層を、例えば0.3-0.05-0.1μm程度の膜
厚で順次被着して３０，３１，３２とする。

【００１４】続いて、微細加工技術によりゲート電極１
１上の第２のSiNx層をゲート電極１１よりも幅細く選択
的に残して３２’として第１の非晶質シリコン層３１を
露出し、同じくＰＣＶＤ装置を用いて全面に不純物とし
て例えば燐を含む第２の非晶質シリコン層３３を例えば
0.05μm程度の膜厚で被着した後、図１５（ｃ）に示し
たようにゲート電極１１の近傍上にのみ第１と第２の非
晶質シリコン層３１，３３を島状３１’，３３’に残し
てゲート絶縁層３０を露出する。

【００１５】引き続き、図１５（ｄ）に示したようにＳ
ＰＴ等の真空製膜装置を用いて膜厚0.1〜0.2μm程度の
透明導電層として例えばＩＴＯ（Indium-Tin-Oxide）を
被着し、微細加工技術により絵素電極２２をゲート絶縁
層３０上に選択的に形成する。

【００１６】さらに、図１５（ｅ）に示したように走査
線１１への電気的接続に必要な画像表示部の周辺部での
走査線１１上のゲート絶縁層３０への選択的開口部６３
形成を行った後、図１５（ｆ）に示したようにＳＰＴ等
の真空製膜装置を用いて膜厚0.1μm程度の耐熱金属層と
して例えばＴｉ，Ｃｒ，Ｍｏ等の耐熱金属薄膜層３４
を、低抵抗配線層として膜厚0.3μm程度のＡＬ薄膜層３
５を順次被着し、微細加工技術により耐熱金属層３４’
と低抵抗配線層３５’との積層よりなり絵素電極２２を
含んで絶縁ゲート型トランジスタのドレイン配線２１と
信号線も兼ねるソース配線１２とを選択的に形成する。
この選択的パターン形成に用いられる感光性樹脂パター
ンをマスクとしてソース・ドレイン配線間の第２の非晶
質シリコン層３３’を除去して第２のSiNx層３２’を露
出するとともに、その他の領域では第1の非晶質シリコ
ン層３1’をも除去してゲート絶縁層３０を露出する。
この工程はチャネルの保護層である第2のSiNx層３２’
が存在して第2の非晶質シリコン層３３’の食刻が自動
的に終了することからエッチ・ストップと呼称される所
以である。なお、画像表示部の周辺部で走査線１１上の
開口部６３を含んで信号線１２と同時に走査線側の電極
端子６、または走査線１１と電極端子６とを接続する配
線路８を形成することも一般的なパターン設計である。

【００１７】絶縁ゲート型トランジスタがオフセット構
造とならぬようソース・ドレイン配線１２，２１はゲー
ト電極１１と一部平面的に重なって（数μｍ）形成され
る。この重なりは寄生容量として電気的に作用するので
小さいほど良いが、露光機の合わせ精度とフォトマスク
の精度とガラス基板の膨張係数及び露光時のガラス基板
温度で決定され、実用的な数値は精々２μｍ程度であ
る。

【００１８】最後に、ガラス基板２の全面に透明性の絶
縁層として、ゲート絶縁層３０と同様にＰＣＶＤ装置を
用いて0.3〜0.7μm程度の膜厚のSiNx層を被着してパシ
ベーション絶縁層３７とし、図１５（ｇ）に示したよう
に絵素電極２２上に開口部３８を形成して絵素電極２２
の大部分を露出してアクティブ基板２の製造工程が終了
する。この時、走査線の電極端子６上と信号線の電極端
子５上にも開口部を形成して大部分の電極端子も露出す
る。

【００１９】信号線１２の配線抵抗が問題とならない場
合、例えば表示サイズが対角２５ｃｍ以下、あるいは表
示容量がＶＧＡ（水平解像力４８０本）以下の液晶表示
装置にはＡＬよりなる低抵抗配線層３５は必ずしも必要
ではなく、その場合にはＣｒ，Ｔａ，Ｍｏ等の耐熱金属
材料を選択すればソース・ドレイン配線１２，２１を単
層化することが可能であり、プロセスの簡略化とコスト
ダウンの観点からは好ましい結果が得られる。なお、絶
縁ゲート型トランジスタの耐熱性については先行例であ
る特開平7-74368号公報に詳細が記載されている。

【００２０】絵素電極２２上のパシベーション絶縁層３
７を除去する理由は、一つには液晶セルに印可される実
効電圧の低下を防止するためと、もう一つはパシベーシ
ョン絶縁層３７の膜質が一般的に劣悪で、パシベーショ
ン絶縁層３７内に電荷が蓄積されて表示画像の焼き付け
を生じることを回避するためである。これは絶縁ゲート
型トランジスタの耐熱性が余り高くないため、パシベー
ション絶縁層３７の製膜温度がゲート絶縁層３０と比較
して数１０℃以上低く２５０℃以下の低温製膜にならざ
るを得ないからである。

【００２１】以上述べたアクティブ基板の製造工程は写
真食刻工程が７回必要で、７枚マスク工程と称されるほ
ぼ標準的な製造方法である。液晶パネルの低価格化を実
現し、さらなる需要の増大に対応していくためにも製造
工程数の削減は液晶パネルメーカにとっては重要な命題
で、合理化された通称５枚マスク工程が最近は定着して
きた。

【００２２】図１６は５枚マスクに対応したアクティブ
基板の単位絵素の平面図で、同図のＡ−Ａ’線上の断面
図を図１７に示し、その製造工程を、絶縁ゲート型トラ
ンジスタに従来のうちのもう一つ（チャネル・エッチ型
と呼称される）を採用した場合について以下に簡単に説
明する。なお、蓄積容量線１６とドレイン配線２１とが
ゲート絶縁層３０を介して重なっている領域５２（右下
がり斜線部）が蓄積容量１５を形成しているが、ここで
はその詳細な説明は省略する。

【００２３】先ず、従来例と同様に図１７（ａ）に示し
たようにガラス基板２の一主面上に、ＳＰＴ等の真空製
膜装置を用いて膜厚0.1〜0.3μm程度の第１の金属層を
被着し、微細加工技術により絶縁ゲート型トランジスタ
のゲート電極も兼ねる走査線１１と蓄積容量線１６とを
選択的に形成する。

【００２４】次に、図１７（ｂ）に示したようにガラス
基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層とな
るSiNx層、絶縁ゲート型トランジスタのチャネルとなる
不純物をほとんど含まない第１の非晶質シリコン層、及
び絶縁ゲート型トランジスタのソース・ドレインとなる
不純物を含む第２の非晶質シリコン層と、３種類の薄膜
層を、例えば0.3-0.2-0.05μm程度の膜厚で順次被着し
て３０，３１，３３とする。

【００２５】続いて、図１７（ｃ）に示したようにゲー
ト１１電極上に第１と第２の非晶質シリコン層よりなる
半導体層を島状３１’，３３’に残してゲート絶縁層３
０を露出する。

【００２６】引き続き、図１７（ｄ）に示したようにＳ
ＰＴ等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金
属層として例えばＴｉ薄膜層３４を、低抵抗配線層とし
て膜厚0.3μm程度のＡＬ薄膜層３５を、膜厚0.1μm程度
の中間導電層として例えばＴｉ薄膜層３６を順次被着
し、微細加工技術によりこれらの３層よりなる絶縁ゲー
ト型トランジスタのドレイン配線２１と信号線も兼ねる
ソース配線１２とを選択的に形成する。この選択的パタ
ーン形成は、ソース・ドレイン配線の形成に用いられる
感光性樹脂パターンをマスクとしてＴｉ薄膜層３６、Ａ
Ｌ薄膜層３５、Ｔｉ薄膜層３４、第２の非晶質シリコン
層３３’及び第１の非晶質シリコン層３１’を順次食刻
し、第１の非晶質シリコン層３１’は0.05〜0.1μm程度
残して食刻することによりなされるので、チャネル・エ
ッチと呼称される。

【００２７】さらに上記感光性樹脂パターンを除去した
後、図１７（ｅ）に示したようにガラス基板２の全面に
透明性の絶縁層として、ゲート絶縁層と同様にＰＣＶＤ
装置を用いて0.3μm程度の膜厚のＳｉＮｘ層を被着して
パシベーション絶縁層３７とし、ドレイン配線２１上に
開口部６２と走査線１１の電極端子６が形成される位置
上に開口部６３を形成してドレイン配線２１と走査線１
１の一部分を露出する。また信号線の電極端子５が形成
される位置上にも開口部６４を形成して信号線１２の一
部分を露出する。

【００２８】最後に図１７（ｆ）に示したようにＳＰＴ
等の真空製膜装置を用いて膜厚0.1〜0.2μm程度の透明
導電層として例えばＩＴＯを被着し、微細加工技術によ
り開口部６２を含んでパシベーション絶縁層３７上に絵
素電極２２を選択的に形成してアクティブ基板２として
完成する。開口部６３内の露出している走査線１１の一
部を電極端子６としても良く、図１６に示したように開
口部６３を含んでパシベーション絶縁層３７上にＩＴＯ
よりなる電極端子６’を選択的に形成しても良い。同様
に開口部６４内の露出している信号線１２の一部を電極
端子５としても良く、図示したように開口部６４を含ん
でパシベーション絶縁層３７上にＩＴＯよりなる電極端
子５’を選択的に形成しても良い。

【００２９】このように５枚マスク工程は７枚マスク工
程と比較すると、半導体層の島化工程の合理化で１回、
また走査線への開口部（コンタクト）形成工程と絵素電
極への開口部形成工程と２回必要であったコンタクト形
成工程が１回合理化されることで２回の写真食刻工程を
削減することができている。また、絵素電極２２がアク
ティブ基板２の最上層に位置するため、パシベーション
絶縁層３７を透明性の樹脂薄膜を用いて例えば 1.5 μm
以上に厚く形成しておけば、絵素電極２２が走査線１
１や信号線１２と重なり合っても静電容量による干渉が
小さく画質の劣化が避けられるので、絵素電極２２を大
きく形成できて開口率が向上する等の利点も多い。

【００３０】

【発明が解決しようとする課題】既に述べたように絶縁
ゲート型トランジスタがオフセット構造とならぬようソ
ース・ドレイン配線１２，２１はゲート電極１１と一部
平面的に重なって形成される。この重なりは寄生容量と
して電気的に作用するので小さいほど良いが、露光機の
合わせ精度とフォトマスクの精度とガラス基板の膨張係
数及び露光時のガラス基板温度で決定され、実用的な数
値は精々２μｍ程度である。むしろ量産時の製造裕度と
いう観点からは３μｍ程度の方が好ましい。単結晶シリ
コンデバイスのように自己整合型の絶縁ゲート型トラン
ジスタとするのが最も望ましいが、様々な理由によって
実現あるいは定着していないのが現状である。

【００３１】図１８には蓄積容量（Ｃｓｔ）１５が各画
素に共通する蓄積容量線１６で構成された場合の、また
図１９には蓄積容量１５が前段の走査線１１との間で構
成された場合の等価回路図に各種の寄生容量を記載す
る。何れの場合でも、これらの寄生容量の中では絶縁ゲ
ート型トランジスタのゲート・ドレイン間の寄生容量Ｃ
ｇｄとゲート・ソース間の寄生容量Ｃｇｓが特に重要な
パラメータである。中でもゲート・ドレイン間の寄生容
量Ｃｇｄの影響が重要である。すなわち絶縁ゲート型ト
ランジスタを制御する走査線信号（振幅をＶｇとする）
が、負荷である蓄積容量Ｃｓｔと液晶容量Ｃｌｃとの関
係で次式のように分割されてドレイン電極に重畳される
結果、ドレインの電位Ｖｄは ΔＶｄ＝Ｖｇ×Ｃｇｄ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ） だけ走査線信号の立ち上がり時と立下り時に変動する。

【００３２】走査線信号の立下り後はフィールド周波数
に対応した時間（１６．６ｍＳ）ドレイン電位は保持さ
れ、次のフィールドでは極性の反転した映像信号が印加
され、保持されることで液晶セル１３は交流駆動され
る。立下り後の変動量ΔＶｄが表示面内で均一であれ
ば、対向電極１４に補償電圧を印加して打ち消すことが
できるので、液晶セルに印加される実効電圧に直流分が
含まれることは原理的には避けられる。

【００３３】ところが、現実にはＣｇｄを始めとする寄
生容量は様々な理由により表示画面内で均一とはなり難
い。その結果、同一の映像信号を与えても画素電位が表
示画面内で部分的に異なって表示斑として観察される。
表示斑の程度が大きくなると直流電圧が発生して液晶セ
ルはフリッカ（ちらつき）を呈することになる。これら
の寄生容量を構成するパターン同士の重なり精度、パタ
ーン精度、あるいは絶縁層の膜厚や膜質とそのパラメー
タは多岐にわたるが、特に上記したようにゲート電極パ
ターンとソース・ドレイン配線パターンとの合わせずれ
が現実的には一番の課題である。

【００３４】本発明はかかる現状に鑑みなされたもの
で、ゲート・ドレイン間の寄生容量Ｃｇｄがマスク合せ
によらず一定の値を保つ絶縁ゲート型トランジスタを提
供することを目的とする。

【００３５】

【課題を解決するための手段】本発明においては、絶縁
ゲート型トランジスタのドレイン電極をマスク合わせ精
度も含めてゲート電極上にのみ形成するものである。こ
の構成により、ゲート・ドレイン間の寄生容量Ｃｇｄは
常に一定となるので、残された課題はドレイン配線と絵
素電極との接続方法に集約される。そこで従来の５枚マ
スクプロセスのように、絵素電極は厚い絶縁層を介して
ドレイン配線と接続することにより、ゲート電極との間
で構成される静電容量を小さくすることができる。

【００３６】請求項１に記載の絶縁ゲート型トランジス
タは、絶縁基板上に形成された１層以上の金属層をゲー
ト電極とし、前記ゲート電極上に１層以上のゲート絶縁
層を介して不純物を含まない半導体層が形成され、前記
不純物を含まない半導体層上にゲート電極と一部重なる
ように形成された金属層をソース・ドレイン配線とし、
前記ドレイン電極がゲート電極上にのみ形成されている
ことを特徴とする。

【００３７】この構成により、ゲート電極とドレイン配
線間の寄生容量は一定となる。

【００３８】請求項２に記載の絶縁ゲート型トランジス
タは、請求項１に記載の絶縁ゲート型トランジスタのチ
ャネル半導体層とソース・ドレイン配線との接続に関し
て、前記不純物を含まない半導体層上に一対の不純物を
含む半導体層が形成され、一対の不純物を含む半導体層
上に形成された金属層をソース・ドレイン配線とするこ
とを特徴とする。

【００３９】この構成により、チャネル半導体層とソー
ス・ドレイン配線との間のオーミック接触が確保され、
良好なトランジスタ特性が得られる。

【００４０】請求項３に記載の絶縁ゲート型トランジス
タは、請求項１に記載の絶縁ゲート型トランジスタのチ
ャネル半導体層とソース・ドレイン配線との接続に関し
て、前記不純物を含まない半導体層はゲート電極よりも
幅細く形成され、前記不純物を含まない半導体層に接し
て一対の不純物を含む半導体層が形成され、前記一対の
不純物を含む半導体層上に形成された金属層をソース・
ドレイン配線とすることを特徴とする。

【００４１】この構成により、チャネル半導体層とソー
ス・ドレイン配線との間のオーミック接触が確保され、
良好なトランジスタ特性が得られる。

【００４２】請求項４に記載の絶縁ゲート型トランジス
タは、請求項１に記載の絶縁ゲート型トランジスタのチ
ャネル半導体層とソース・ドレイン配線との接続に関し
て、前記不純物を含まない半導体層上にゲート電極より
も幅細く保護絶縁層と一対の不純物を含む半導体層とが
形成され、前記一対の不純物を含む半導体層上に形成さ
れた金属層をソース・ドレイン配線とすることを特徴と
する。

【００４３】この構成により、チャネル半導体層とソー
ス・ドレイン配線との間のオーミック接触が確保されて
良好なトランジスタ特性が得られるだけでなく、チャネ
ル上に保護層が存在するのでチャネルが汚染されず、か
つ製造工程において物理的な損傷を受けにくく、高い移
動度が得られる。

【００４４】請求項５に記載の絶縁ゲート型トランジス
タは、請求項１に記載の絶縁ゲート型トランジスタのチ
ャネル半導体層とソース・ドレイン配線との接続に関し
て、前記不純物を含まない半導体層上にゲート電極より
も幅細く保護絶縁層が形成され、前記不純物を含まない
半導体層に接して一対の不純物を含む半導体層が形成さ
れ、前記一対の不純物を含む半導体層上に形成された金
属層をソース・ドレイン配線とすることを特徴とする。

【００４５】この構成により、チャネル半導体層とソー
ス・ドレイン配線との間のオーミック接触が確保され、
良好なトランジスタ特性が得られるだけでなく、チャネ
ル上に保護層が存在するのでチャネルが汚染されず、か
つ製造工程において物理的な損傷を受けにくく、高い移
動度が得られる。

【００４６】請求項６に記載の液晶表示装置は、一主面
上に少なくとも絶縁ゲート型トランジスタと、前記絶縁
ゲート型トランジスタのゲート電極も兼ねる走査線とソ
ース配線も兼ねる信号線と、ドレイン配線に接続された
絵素電極とを有する単位絵素が二次元のマトリクスに配
列された絶縁基板と、前記絶縁基板と対向する透明性絶
縁基板またはカラーフィルタとの間に液晶を充填してな
る液晶表示装置において、絶縁ゲート型トランジスタが
請求項１に記載のものであって、少なくともドレイン配
線上に開口部を有する絶縁層が全面に形成され、前記開
口部を含んで絵素電極が絶縁層上に形成され、前記ドレ
イン配線と前段の走査線との間で蓄積容量を構成してい
ることを特徴とする。

【００４７】この構成により、ゲート電極とドレイン配
線との間の寄生容量は略一定となり、表示斑の発生が防
止される。

【００４８】請求項７は請求項６に記載の液晶表示装置
の駆動方法であって、走査線が４値の走査信号で駆動さ
れることを特徴とする。

【００４９】この構成により、ゲート・ドレイン間の寄
生容量によって絵素電極に生じるオフセット電圧を走査
線より補償することが可能となり、映像信号の振幅を小
さくすることができるので消費電力を下げることが可能
となる。

【００５０】請求項８に記載の液晶表示装置は、一主面
上に少なくとも絶縁ゲート型トランジスタと、前記絶縁
ゲート型トランジスタのゲート電極も兼ねる走査線とソ
ース配線も兼ねる信号線と、ドレイン配線に接続された
絵素電極とを有する単位絵素が二次元のマトリクスに配
列された絶縁基板と、前記絶縁基板と対向する透明性絶
縁基板またはカラーフィルタとの間に液晶を充填してな
る液晶表示装置において、絶縁ゲート型トランジスタが
請求項１に記載のものであって、少なくともドレイン配
線上に開口部を有する絶縁層が全面に形成され、前記開
口部を含んで絵素電極が絶縁層上に形成され、前記ドレ
イン配線とドレイン配線に共通する蓄積容量線との間で
蓄積容量を構成していることを特徴とする。

【００５１】この構成により、ゲート電極とドレイン配
線との間の寄生容量は略一定となり、表示斑の発生が防
止される。

【００５２】請求項９は請求項８に記載の液晶表示装置
の駆動方法であって、走査線が２値の走査信号で駆動さ
れ、蓄積容量線から２値の補償電圧が供給されることを
特徴とする。

【００５３】この構成により、ゲート・ドレイン間の寄
生容量によって絵素電極に生じるオフセット電圧を蓄積
容量線より補償することが可能となり、映像信号の振幅
を小さくすることができので消費電力を下げることが可
能となる。

【００５４】

【実施の形態】本発明の実施の形態について図１〜図１
０を参照しながら本発明の実施の形態について説明す
る。なお、従来例と同一の機能を有する部位については
同じ符号を付与し、詳細な説明は省略することにする。

【００５５】（第１の実施形態）本発明の第１の実施形
態による絶縁ゲート型トランジスタを用いた表示装置用
半導体装置の平面図を図１に、同図のＡ−Ａ’線上の断
面図を図２に示し、その製造方法について簡単に記載す
る。第１の実施形態による製造方法は従来のチャネル・
エッチ型の絶縁ゲート型トランジスタを用いた表示装置
用半導体装置の製造方法と同一である。

【００５６】先ず、ガラス基板２の一主面上にＳＰＴ等
の真空製膜装置を用いて膜厚0.1〜0.3μm程度の第１の
金属層として耐熱性の高いＣｒ，Ｔａ，Ｍｏ等あるいは
それらの合金やシリサイドを被着し、微細加工技術によ
り絶縁ゲート型トランジスタのゲート電極も兼ねる走査
線１１を選択的に形成する。

【００５７】次に、ガラス基板２の全面にＰＣＶＤ装置
を用いてゲート絶縁層となるSiNx層、絶縁ゲート型トラ
ンジスタのチャネルとなる不純物をほとんど含まない第
１の非晶質シリコン層、及び絶縁ゲート型トランジスタ
のソース・ドレインとなる不純物を含む第２の非晶質シ
リコン層と３種類の薄膜層を、例えば0.3-0.2-0.05μm
程度の膜厚で順次被着して３０，３１，３３とする。

【００５８】そして、ゲート１１電極近傍上に第１と第
２の非晶質シリコン層よりなる半導体層を島状３１’，
３３’に残してゲート絶縁層３０を露出する。

【００５９】続いて、ＳＰＴ等の真空製膜装置を用いて
膜厚0.1μm程度の耐熱金属層として例えばＴｉ薄膜層３
４を、低抵抗配線層として膜厚0.3μm程度のＡl薄膜層
３５を、さらに膜厚0.1μm程度の中間導電層として例え
ばＴｉ薄膜層３６を順次被着し、微細加工技術によりこ
れらの３層よりなる絶縁ゲート型トランジスタのドレイ
ン配線２１と信号線も兼ねるソース配線１２とを選択的
に形成する（図１７も参照されたい）。この選択的パタ
ーン形成は、ソース・ドレイン配線の形成に用いられる
感光性樹脂パターンをマスクとしてＴｉ薄膜層３６、Ａ
l薄膜層３５、Ｔｉ薄膜層３４、第２の非晶質シリコン
層３３’及び第１の非晶質シリコン層３１’を順次食刻
し、第１の非晶質シリコン層３１’は0.05〜0.1μm程度
残して食刻することによりなされることは既に述べた通
りである。この時、ドレイン配線２１がゲート電極１１
上にのみ配置されるように設計ルールと露光機の合わせ
精度及び食刻（エッチング）精度とを考慮することが本
発明のポイントであり、例えば図１においてドレイン配
線２１はゲート電極１１を基準にして３μｍずれても良
いように設計されている。なお、ソース・ドレイン配線
１２，２１と同時に蓄積容量１５を構成する一方の蓄積
電極５５も同時に形成する。蓄積容量１５は前段の走査
線１１上に形成される。

【００６０】引き続き、ガラス基板２の全面に透明性の
絶縁層として、少なくとも１μm以上の膜厚を有する絶
縁層３７を形成するがその理由については後述する。こ
のためには、例えば日本合成ゴム製の商品名オプトマー
ＰＣ３０２等、透明性の高い感光性アクリル樹脂を用い
るのが合理的である。なお詳細は略すが、同じような材
質のものとして感光性ポリイミド樹脂を用いても良い。
ただし、絶縁層３７は第１と第２の実施の形態では絶縁
ゲート型トランジスタのチャネル３１’上に位置するの
で界面における汚染や界面準位の発生等に留意する必要
があり、場合によっては従来のシリコン窒化層（ＳｉＮ
ｘ）を 0.2 μm 程度併用して上記透明樹脂を積層する
ことが好ましい。そしてドレイン配線２１上に開口部６
２と、走査線１１の電極端子６が形成される位置上に開
口部６３と、信号線の電極端子５が形成される位置上に
開口部６４とを形成し、開口部内の薄膜を選択的に除去
してドレイン配線２１の一部と走査線１１の一部と信号
線１２の大部分とを露出する。さらに蓄積電極５５上に
も開口部６５を形成して蓄積電極５５の一部分も露出す
る。

【００６１】最後にＳＰＴ等の真空製膜装置を用いて膜
厚0.1〜0.2μm程度の透明導電層として例えばＩＴＯを
被着し、微細加工技術により開口部６２と開口部６５を
含んで絶縁層３７上に絵素電極２２を選択的に形成して
アクティブ基板２として完成する。開口部６３内の露出
している走査線１１の一部を電極端子６としても良く、
あるいは開口部６３を含んで絶縁層３７上にＩＴＯより
なる電極端子６’を選択的に形成しても良い。同様に開
口部６４内の露出している信号線１２の一部を電極端子
５としても良く、あるいは開口部６４を含んでパシベー
ション絶縁層３７上にＩＴＯよりなる電極端子５’を選
択的に形成しても良い。一般的には電極端子５，６が夫
々独立していると静電気に対して耐性が弱いので、ＩＴ
Ｏよりなる電極端子５’，６’を同じくＩＴＯよりなる
短絡線８０で接続して静電気対策の一環とするのが合理
的である。

【００６２】絵素電極２２が厚い絶縁層３７を介してゲ
ート電極１１と平面的な重なりを形成する領域は絶縁ゲ
ート型トランジスタのゲート・ドレイン間の寄生容量Ｃ
ｇｄと同一の性質の寄生容量になるので、この領域の面
積値は小さいほど良く、またデザイン・ルールにもよる
が絶縁層３７の厚みは１μm以上が望ましい。同じ理由
で、絶縁層３７の比誘電率は小さい方が好ましいことを
念頭においた材料開発が重要である。

【００６３】このようにして得られたアクティブ基板２
とカラーフィルタとを貼り合わせて液晶パネル化し、本
発明の第１の実施形態が完了する。蓄積容量１５の構成
に関しては、前段の走査線１１上にソース・ドレイン配
線１２，２１と同時に形成された蓄積電極５５と前段の
走査線１１とがゲート絶縁層３０’と不純物を含まない
非晶質シリコン層３１’と不純物を含む非晶質シリコン
層３３’とを介して構成している例を図１に例示してい
る。蓄積電極５５が開口部６５と絵素電極２２とを介し
てドレイン配線２１に接続されていることは説明を要し
ないだろう。蓄積容量１５の構成はこれに限られるもの
ではなく、ドレイン配線２１と蓄積容量線１６との間に
ゲート絶縁層３０を含む薄膜層を介して構成しても良
い。また、その他の構成も可能であるが詳細な説明は省
略する。

【００６４】さらに信号線１２の配線抵抗が問題となら
ない場合、例えば表示サイズが対角２５ｃｍ以下、ある
いは表示容量がＶＧＡ（水平解像力４８０本）以下の液
晶表示装置にはＡＬよりなる低抵抗配線層３５は必ずし
も必要ではなく、その場合にはＣｒ，Ｔａ，Ｍｏ等の耐
熱金属材料を選択すればソース・ドレイン配線１２，２
１を単層化することが可能であることは、本発明の他の
実施形態も含めて当てはまることである。

【００６５】（第２の実施形態）本発明の第２の実施形
態による絶縁ゲート型トランジスタを用いた表示装置用
半導体装置の平面図は図１と同様であるが、断面構造は
異なり、図１のＡ−Ａ’線上の断面図を図３に示し、そ
の製造方法について簡単に記載する。第２の実施形態に
よる製造方法は従来のチャネル・エッチ型の絶縁ゲート
型トランジスタを用いた表示装置用半導体装置と類似で
ある。

【００６６】先ず、ガラス基板２の一主面上にＳＰＴ等
の真空製膜装置を用いて膜厚0.1〜0.3μm程度の第１の
金属層を被着し、微細加工技術によりゲート電極も兼ね
る走査線１１を選択的に形成する。

【００６７】次に、ガラス基板２の全面にＰＣＶＤ装置
を用いてゲート絶縁層となるSiNx層、および絶縁ゲート
型トランジスタのチャネルとなる不純物をほとんど含ま
ない第１の非晶質シリコン層の２種類の薄膜層を、例え
ば0.3-0.1μm程度の膜厚で順次被着して３０，３１とす
る。さらに第１の非晶質シリコン層３１上にマスク層と
して例えば0.2μm程度の膜厚のモリブデン（Mо）層
（図示せず）を被着する。

【００６８】そして、第１の非晶質シリコン層３１のチ
ャネルとなる領域上にのみモリブデン層を選択的に残し
た後、イオンシャワー装置により不純物として例えば燐
を露出している第１の非晶質シリコン層３１に注入して
不純物を含む非晶質シリコン層３３’に変質してソース
・ドレイン領域とする。

【００６９】続いて、ＳＰＴ等の真空製膜装置を用いて
膜厚0.1μm程度の耐熱金属層として例えばＴｉ薄膜層３
４を、低抵抗配線層として膜厚0.3μm程度のＡl薄膜層
３５を、さらに膜厚0.1μm程度の中間導電層として例え
ばＴｉ薄膜層３６を順次被着し、ソース・ドレイン領域
上に微細加工技術によりこれらの３層よりなる絶縁ゲー
ト型トランジスタのドレイン配線２１と信号線も兼ねる
ソース配線１２とを選択的に形成する（図１７も参照さ
れたい）。この選択的パターン形成は、ソース・ドレイ
ン配線の形成に用いられる感光性樹脂パターンをマスク
としてＴｉ薄膜層３６、ＡＬ薄膜層３５、Ｔｉ薄膜層３
４、及び不純物を含む非晶質シリコン層３３’を順次食
刻し、ゲート絶縁層３０を露出することによりなされ、
前記感光性樹脂パターンの除去後に露出したマスク層を
除去（リフトオフ）することによりマスク層上のＴｉ薄
膜層３６、Ａl薄膜層３５、Ｔｉ薄膜層３４も除去さ
れ、チャネルである不純物を含まない非晶質シリコン層
３１’が露出する。なお、ドレイン配線２１をゲート電
極１１上にのみ配置することと、ソース・ドレイン配線
１２，２１と同時に蓄積容量１５を構成する一方の蓄積
電極５５も同時に形成することは第１の実施形態と同様
である。

【００７０】引き続き、ガラス基板２の全面に透明性の
絶縁層として、少なくとも１μm以上の膜厚を有する絶
縁層３７を形成する。そしてドレイン配線２１上に開口
部６２と走査線１１の電極端子６が形成される位置上に
開口部６３と信号線の電極端子５が形成される位置上に
開口部６４とを形成する。さらに蓄積電極５５上にも開
口部６５を形成して蓄積電極５５の一部分も露出する。

【００７１】最後にＳＰＴ等の真空製膜装置を用いて膜
厚0.1〜0.2μm程度の透明導電層として例えばＩＴＯを
被着し、微細加工技術により開口部６２と開口部６５を
含んで絶縁層３７上に絵素電極２２を選択的に形成して
アクティブ基板２として完成する。電極端子の構成も先
に述べた通り、透明導電層であるＩＴＯよりなる電極端
子５’，６’としている。

【００７２】このようにして得られたアクティブ基板２
とカラーフィルタとを貼り合わせて液晶パネル化し、本
発明の第２の実施形態が完了する。蓄積容量１５の構成
に関しては前段の走査線１１上にソース・ドレイン配線
１２，２１と同時に形成された蓄積電極５５と前段の走
査線１１とがゲート絶縁層３０’と不純物を含む非晶質
シリコン層３３’とを介して構成している例を図１に例
示している。

【００７３】（第３の実施形態）本発明の第３の実施形
態による絶縁ゲート型トランジスタを用いた表示装置用
半導体装置の平面図を図４に示し、同図のＡ−Ａ’線上
の断面図を図５に示し、その製造方法について簡単に記
載する。第３の実施形態による製造方法は従来のエッチ
・ストップ型の絶縁ゲート型トランジスタの絶縁ゲート
型トランジスタを用いた表示装置用半導体装置と同一で
ある。

【００７４】先ず、ガラス基板２の一主面上にＳＰＴ等
の真空製膜装置を用いて膜厚0.1〜0.3μm程度の第１の
金属層として例えばＣｒ，Ｔａ，Ｍｏ等あるいはそれら
の合金やシリサイドを被着して微細加工技術により絶縁
ゲート型トランジスタのゲート電極も兼ねる走査線１１
と蓄積容量線１６とを選択的に形成する。

【００７５】次に、ガラス基板２の全面にＰＣＶＤ装置
を用いてゲート絶縁層となる第１のSiNx（シリコン窒
化）層、絶縁ゲート型トランジスタのチャネルとなる不
純物をほとんど含まない第１の非晶質シリコン（a-Si）
層、及びチャネルを保護する絶縁層となる第２のSiNx層
と３種類の薄膜層を、例えば0.3-0.05-0.1μm程度の膜
厚で順次被着して３０，３１，３２とする。

【００７６】続いて、微細加工技術によりゲート電極１
１上の第２のSiNx層をゲート電極１１よりも幅細く選択
的に残して３２’として第１の非晶質シリコン層３１を
露出し、同じくＰＣＶＤ装置を用いて全面に不純物とし
て例えば燐を含む第２の非晶質シリコン層３３を例えば
0.05μm程度の膜厚で被着する。

【００７７】引き続き、ＳＰＴ等の真空製膜装置を用い
て膜厚0.1μm程度の耐熱金属層として例えばＴｉ薄膜層
３４を、低抵抗配線層として膜厚0.3μm程度のＡl薄膜
層３５を、さらに膜厚0.1μm程度の中間導電層として例
えばＴｉ薄膜層３６を順次被着し、微細加工技術により
チャネルを保護する絶縁層３２’と一部重なるように絶
縁ゲート型トランジスタのドレイン配線２１と信号線も
兼ねるソース配線１２とを選択的に形成する（図１７も
参照されたい）。この時、ドレイン配線２１がゲート電
極１１上にのみ配置されるように設計ルールと露光機の
合わせ精度及び食刻（エッチング）精度とを考慮するこ
とが本発明のポイントであり、図４においてもドレイン
配線２１はゲート電極１１を基準にして３μｍずれても
良いように設計されている。この選択的パターン形成
は、ソース・ドレイン配線１２，２１の形成に用いられ
る感光性樹脂パターンをマスクとしてＴｉ薄膜層３６、
Ａl薄膜層３５、Ｔｉ薄膜層３４及び第２と第１の非晶
質シリコン層３３，３１を順次食刻し、ゲート絶縁層３
０を露出することによりなされる。なお、ソース・ドレ
イン配線１２，２１と同時に蓄積容量１５を構成する一
方の蓄積電極５５を蓄積容量線１６上に形成する。

【００７８】さらに、ガラス基板２の全面に透明性の絶
縁層として、少なくとも１μm以上の膜厚を有する絶縁
層３７を形成する。第３の実施の形態ではチャネル形成
当初からチャネル上に保護絶縁層３２’が存在するの
で、絶縁層３７に透明樹脂を用いても絶縁ゲート型トラ
ンジスタの特性が変動する要因は少ない利点がある。そ
してドレイン配線２１上に開口部６２と、走査線１１の
電極端子６が形成される位置上に開口部６３と、信号線
の電極端子５が形成される位置上に開口部６４とを形成
する。さらに蓄積電極５５上にも開口部６５を形成して
蓄積電極５５の一部分も露出する。

【００７９】最後にＳＰＴ等の真空製膜装置を用いて膜
厚0.1〜0.2μm程度の透明導電層として例えばＩＴＯを
被着し、微細加工技術により開口部６２と開口部６５を
含んで絶縁層３７上に絵素電極２２を選択的に形成して
アクティブ基板２として完成する。電極端子の構成は第
１と第２の実施形態同様に透明導電層であるＩＴＯより
なる電極端子５’，６’とし、短絡線８０で電気的な接
続を与えて静電気対策を施している。

【００８０】このようにして得られたアクティブ基板２
とカラーフィルタとを貼り合わせて液晶パネル化し、本
発明の第３の実施形態が完了する。蓄積容量１５の構成
に関しては、蓄積容量線１６上にソース・ドレイン配線
１２，２１と同時に形成された蓄積電極５５と蓄積容量
線１６とがゲート絶縁層３０’と不純物を含まない非晶
質シリコン層３１’と不純物を含む非晶質シリコン層３
３’とを介して構成している例を図４に例示している
が、蓄積容量１５の構成はこれに限られるものではな
く、絵素電極２２（またはドレイン配線２１）と前段の
走査線１１との間にゲート絶縁層３０を含む薄膜層を介
して構成しても良い。また、その他の構成も可能である
が詳細な説明は省略する。

【００８１】（第４の実施形態）本発明の第４の実施形
態による絶縁ゲート型トランジスタを用いた表示装置用
半導体装置の平面図は図４と同様であるが、断面構造は
異なり、図４のＡ−Ａ’線上の断面図を図６に示し、そ
の製造方法について簡単に記載する。第４の実施形態に
よる製造方法は従来のエッチ・ストップ型の絶縁ゲート
型トランジスタを用いた表示装置用半導体装置と類似で
ある。

【００８２】先ず、ガラス基板２の一主面上にＳＰＴ
（スパッタ）等の真空製膜装置を用いて膜厚0.1〜0.3μ
m程度の第１の金属層として例えばＣｒ，Ｔａ，Ｍｏ等
あるいはそれらの合金やシリサイドを被着して微細加工
技術により絶縁ゲート型トランジスタのゲート電極も兼
ねる走査線１１と蓄積容量線１６とを選択的に形成す
る。

【００８３】次に、ガラス基板２の全面にＰＣＶＤ装置
を用いてゲート絶縁層となる第１のSiNx（シリコン窒
化）層、不純物をほとんど含まず絶縁ゲート型トランジ
スタのチャネルとなる不純物をほとんど含まない第１の
非晶質シリコン（a-Si）層、及びチャネルを保護する絶
縁層となる第２のSiNx層と３種類の薄膜層を、例えば0.
3-0.05-0.1μm程度の膜厚で順次被着して３０，３１，
３２とする。さらに保護絶縁層３２上にマスク層として
例えば0.2μm程度の膜厚のモリブデン（Mо）層を被着
する。

【００８４】そして、第１の非晶質シリコン層３１のチ
ャネルとなる領域上にのみマスク層と保護絶縁層３２’
とを選択的に残して第１の非晶質シリコン層３１を露出
した後、イオンシャワー装置により不純物として例えば
燐を第１の非晶質シリコン層３１に注入して不純物を含
む非晶質シリコン層３３’に変質してソース・ドレイン
領域とする。

【００８５】この後、マスク層４０’を除去してからＳ
ＰＴ等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金
属層として例えばＴｉ薄膜層３４を、低抵抗配線層とし
て膜厚0.3μm程度のＡl薄膜層３５を、さらに膜厚0.1μ
m程度の中間導電層として例えばＴｉ薄膜層３６を順次
被着し、微細加工技術によりチャネルを保護する絶縁層
３２’と一部重なるように絶縁ゲート型トランジスタの
ドレイン配線２１と信号線も兼ねるソース配線１２とを
選択的に形成する（図１７も参照されたい）。この選択
的パターン形成は、ソース・ドレイン配線１２，２１の
形成に用いられる感光性樹脂パターンをマスクとしてＴ
ｉ薄膜層３６、Ａl薄膜層３５、Ｔｉ薄膜層３４及び不
純物を含む非晶質シリコン層３３’を順次食刻し、ゲー
ト絶縁層３０を露出することによりなされる。なお、ド
レイン配線２１をゲート電極１１上にのみ配置すること
と、ソース・ドレイン配線１２，２１と同時に蓄積容量
１５を構成する一方の蓄積電極５５を蓄積容量線１６上
に形成することは第３の実施形態と同様である。

【００８６】引き続き、ガラス基板２の全面に透明性の
絶縁層として、少なくとも１μm以上の膜厚を有する絶
縁層３７を形成する。そしてドレイン配線２１上に開口
部６２と走査線１１の電極端子６が形成される位置上に
開口部６３と信号線の電極端子５が形成される位置上に
開口部６４とを形成する。さらに蓄積電極５５上にも開
口部６５を形成して蓄積電極５５の一部分も露出する。

【００８７】最後にＳＰＴ等の真空製膜装置を用いて膜
厚0.1〜0.2μm程度の透明導電層として例えばＩＴＯを
被着し、微細加工技術により開口部６２と開口部６５を
含んで絶縁層３７上に絵素電極２２を選択的に形成して
アクティブ基板２として完成する。電極端子の構成は他
の実施形態同様に透明導電層であるＩＴＯよりなる電極
端子５’，６’とし、短絡線８０で電気的な接続を与え
て静電気対策を施している。

【００８８】このようにして得られたアクティブ基板２
とカラーフィルタとを貼り合わせて液晶パネル化し、本
発明の第４の実施形態が完了する。蓄積容量１５の構成
に関しては、蓄積容量線１６上にソース・ドレイン配線
１２，２１と同時に形成された蓄積電極５５と蓄積容量
線１６とがゲート絶縁層３０’と不純物を含む非晶質シ
リコン層３３’とを介して構成している例を図４に例示
している。

【００８９】以上述べたように絶縁ゲート型トランジス
タは４種類、液晶表示装置としては蓄積容量の構成に関
して２種類の選択枝が与えられた。以下に本発明による
液晶画像表示装置の駆動方法に関して説明する。

【００９０】（第５の実施形態）本発明の第５の実施形
態による液晶表示装置の等価回路を図７に、液晶表示装
置への駆動波形図を図８に示し、図と共に説明する。図
７において、基本的要素は図１９にて説明してあり、同
一番号を付し、詳しい説明は省略する。前段に形成され
た蓄積容量１５から一定のバイアス電圧を絵素電圧（ド
レイン側の電圧に等しい）に印加することが可能とな
り、その電圧分、信号線側の駆動電圧振幅を減少せしめ
ることができる。その波形を図８に示す。図中、上段の
電圧波形図はｎライン目の走査線の電圧Vg、ドレイン
（電極）の電圧Vd、対向電極の電圧Vcを、下段の電圧波
形図は次段のｎ＋１ライン目の走査線の電圧Vg、ドレイ
ン（電極）の電圧Vd、対向電極の電圧Vcを示す。走査線
波形Vgはトランジスタ１０を導通状態にするVonと非導
通状態に保つVoffを基本にVe+,Ve-という計４値の電位
が存在する。

【００９１】次に動作を波形図８と共に順を追って説明
する。ｎ＋１ラインの最初のトランジスタ１０のVon期
間において、ドレイン電位Vdは信号線で最も低い電位に
充電される。その後、トランジスタ１０は非導通とな
り、次いで前段の走査線ｎラインがVe+からVoffに低下
すると、ここに蓄積容量が接続されているのでほぼ電位
差に相当する電圧がドレインVdを下げる。つまり、信号
線の電位以下の電位に引っ張ることになる。１フィール
ド後、今度はドレイン電位Vdを信号線の一番高い電位に
充電するVon期間があり、ここまでドレインが充電され
る。充電後、今度は前段のｎラインがVe-からVoffへと
アップし、その分ドレインVdを上げ、信号線以上の電位
が得られる。これを繰り返すことにより信号線の振幅を
通常のTNでは５V以下に保ったまま、ピークからピーク
で１０V以上の振幅を得ることができ、白から黒まで十
分な振幅を得ることが可能となる。本発明では、ゲート
電極１１上にドレイン電極２１が形成される関係上、Ｃ
ｇｄが大きくなりがちではあるが、その値は一定である
ので本駆動法によって、Ve+、Ve-ないし対向電極電位Vc
を適切に設定することにより残留直流分を無くすことが
できる。すなわち、表示斑やフリッカの発生を抑止する
ことができる。

【００９２】（第６の実施形態）本発明の第６の実施形
態による液晶表示装置の等価回路を図９に、液晶表示装
置への駆動波形図を図１０に示し、図と共に説明する。
図９において、基本的要素は図１８と同様であり、同一
番号を付し、詳しい説明は省略する。図９において、図
１８と異なるのは液晶の蓄積容量１５が行側に共通の独
立した蓄積電極１６’から成る点である。この実施形態
ではドレインVdに加える一定のバイアス電圧を、この独
立の蓄積電極１６’から加えることが特徴である。よっ
て走査線１１のドライバはトランジスタを導通、非導通
にするVon,Voffの２値、蓄積電極１６’のドライバは電
位のアップ、ダウンに相当するVe+,Ve-の２値のみで構
成することが可能となる。

【００９３】次に動作を波形図１０と共に説明する。上
段のｎラインでは、最初のVon期間では信号線はハイ側
に充電し、その後トランジスタ１０が非導通になると蓄
積電極１６’がVe-からVe+へとアップするので蓄積容量
１５を通じてよりハイになる。１フィールド期間後、今
度のVon期間は信号線ロウ側へとなり、その後トランジ
スタ１０が非導通になると、蓄積電極１６’がVe+からV
e-へとダウンするのでよりロウへと電位が引っ張られ
る。その結果、実施形態５と同様に少ない信号線振幅で
大きな液晶駆動電圧を得ることができる。第５の実施例
同様、Ｃｇｄ一定の条件より残留直流成分を無くすこと
が可能な点は同様である。この図１０においては次段ｎ
＋１ラインは逆相となる電圧印加例をしめしているが、
必ずしも必須ではない。同位相でも駆動可能であるが、
フリッカを同一画面でキャンセルするいわゆるフリッカ
フリーの観点から、逆相が好ましいと言える。

【００９４】

【発明の効果】以上述べたように本発明に記載の液晶表
示装置によれば、実施形態１から４までの共通の効果と
して、ドレイン配線（電極）をゲート電極上のみに設け
ることにより、寄生容量Ｃｇｄを露光機のマスク合わせ
に左右されることなく一定とできるので、画面内均一に
残留する直流電圧成分をなくすことが可能となる。すな
わち、表示斑やフリッカの発生を抑制できた。

【００９５】また、ドレイン配線（電極）をゲート電極
上のみに設けるので、ゲート（走査線）エッジの形状に
よるゲート・ドレイン配線間の耐圧不良や短絡は回避可
能となり、点欠陥の抑制の観点からも大きな効果が得ら
れる。

【００９６】第１の実施形態ではオーミックコンタクト
に不純物を含む非晶質シリコンを用いるチャネル・エッ
チ型の絶縁ゲート型トランジスタに本発明が適用可能で
あることを述べた。第２の実施形態ではオーミックコン
タクトにインワシャワー注入による非晶質シリコンを用
いるチャネル・エッチ型に類似の絶縁ゲート型トランジ
スタに本発明が適用可能であることを述べた。第３の実
施形態ではオーミックコンタクトに不純物を含む非晶質
シリコンを用いるエッチ・ストップ型の絶縁ゲート型ト
ランジスタに本発明が適用可能であることを述べた。さ
らに第４の実施形態ではオーミックコンタクトにインワ
シャワー注入による非晶質シリコンを用いるエッチ・ス
トップ型に類似の絶縁ゲート型トランジスタに本発明が
適用可能であることを述べた。

【００９７】そして、第５の実施形態では走査線側から
一定バイアスを付加することで信号線側の振幅を減少せ
しめる効果がある。第６の実施形態では各ライン（行）
毎に共通の蓄積電極から２値のパルス電圧を付加するこ
とで信号線側の振幅を減少せしめる効果がある点につい
て述べた。信号線側の振幅を小さくできることは駆動消
費電力の低下をもたらし、地球環境に優しいものである
だけでなく、電池使用の形態情報端末機器においては格
別なセールス・ポイントとなり、本発明の実用的価値は
大なるものがある。

【図面の簡単な説明】

【図１】本発明の第１、２の実施形態にかかる表示装置
用半導体装置の平面図

【図２】本発明の第１の実施形態にかかる表示装置用半
導体装置の断面構造図

【図３】本発明の第２の実施形態にかかる表示装置用半
導体装置の断面構成図

【図４】本発明の第３、４の実施形態にかかる表示装置
用半導体装置の平面図

【図５】本発明の第３の実施形態にかかる表示装置用半
導体装置の断面構造図

【図６】本発明の第４の実施形態にかかる表示装置用半
導体装置の断面構造図

【図７】本発明の第５の実施形態にかかる液晶表示装置
の等価回路図

【図８】本発明の第５の実施形態にかかる液晶表示装置
の駆動方法の波形図

【図９】本発明の第６の実施形態にかかる液晶表示装置
の等価回路図

【図１０】本発明の第６の実施形態にかかる液晶表示装
置の駆動方法の波形図

【図１１】液晶パネルの斜視構成図

【図１２】液晶パネルの等価回路図

【図１３】液晶パネルの画像表示部の要部断面図

【図１４】従来例のアクティブ基板の単位絵素の平面図

【図１５】従来のアクティブ基板の製造工程断面図

【図１６】合理化されたアクティブ基板の単位絵素の平
面図

【図１７】合理化されたアクティブ基板の製造工程断面
図

【図１８】アクティブ基板の絵素の等価回路図

【図１９】アクティブ基板の絵素の等価回路図

【符号の説明】

１ 液晶表示装置（液晶パネル） ２ アクティブ基板（絶縁基板、ガラス基板） ３ 半導体集積回路チップ ４ ＴＣＰフィルム ５，６ 電極端子 ９ カラーフィルタ（対向するガラス基板） １０ 絶縁ゲート型トランジスタ １１ 走査線（ゲート電極） １２ 信号線（ソース電極、ソース配線） １６ （全ての画素に共通の）蓄積容量線 １６’ （行毎に独立した）蓄積容量線 １７ 液晶 ２１ ドレイン配線（電極） ２２ （透明導電性）絵素電極 ３０ ゲート絶縁層（である第１のＳｉＮｘ層） ３１ （第１の半導体層である）不純物を含まない非晶
質シリコン層 ３２ （チャネルを保護する絶縁層である）第２のＳｉ
Ｎｘ層 ３３ （第２の半導体層である）不純物を含む非晶質シ
リコン層 ３４ 耐熱金属層 ３５ 低抵抗金属層（ＡＬ） ３６ 中間導電層 ３７ （パシベーション）絶縁層 ６２ （ドレイン電極上の）開口部 ６３ （走査線上の）開口部 ６４ （信号線上の）開口部 ６５ （蓄積電極上の）開口部 ８０ （静電気対策用）短絡線

フロントページの続き Ｆターム(参考） 2H092 GA40 GA45 GA50 GA60 JA21 JA34 JA37 JA41 JA47 JB22 JB57 JB61 KA03 KA05 KB24 MA05 MA07 NA27 PA01 PA03 PA08 QA07 2H093 NA16 NC32 NC35 ND43 ND60 NF01 NF05 5F110 AA30 BB01 CC07 CC08 DD02 EE04 EE05 EE24 EE44 FF03 FF30 GG02 GG15 GG24 GG35 GG45 HJ01 HJ12 HK03 HK04 HK09 HK16 HK22 HK33 HK35 HL07 HL23 HM04 HM05 NN03 NN04 NN12 NN24 NN27 NN72 NN73 QQ14

Claims (9)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に形成された１層以上の金属
   層をゲート電極とし、前記ゲート電極上に１層以上のゲ
   ート絶縁層を介して不純物を含まない半導体層が形成さ
   れ、前記半導体層上にゲート電極と一部重なるように形
   成された金属層をソース・ドレイン配線とし、前記ドレ
   イン配線がゲート電極上にのみ形成されていることを特
   徴とする絶縁ゲート型トランジスタ。
2. 【請求項２】 前記不純物を含まない半導体層上に一対
   の不純物を含む半導体層（ソース・ドレイン）が形成さ
   れ、 前記一対の不純物を含む半導体層上に形成された
   金属層をソース・ドレイン配線とすることを特徴とする
   請求項１に記載の絶縁ゲート型トランジスタ。
3. 【請求項３】 ゲート電極よりも幅細く形成された前記
   不純物を含まない半導体層に接して一対の不純物を含む
   半導体層（ソース・ドレイン）が形成され、前記一対の
   不純物を含む半導体層上に形成された金属層をソース・
   ドレイン配線とすることを特徴とする請求項１に記載の
   絶縁ゲート型トランジスタ。
4. 【請求項４】 前記不純物を含まない半導体層上にゲー
   ト電極よりも幅細く保護絶縁層と一対の不純物を含む半
   導体層（ソース・ドレイン）とが形成され、前記一対の
   不純物を含む半導体層上に形成された金属層をソース・
   ドレイン配線とすることを特徴とする請求項１に記載の
   絶縁ゲート型トランジスタ。
5. 【請求項５】 前記不純物を含まない半導体層上にゲー
   ト電極よりも幅細く保護絶縁層と前記不純物を含まない
   半導体層に接して一対の不純物を含む半導体層（ソース
   ・ドレイン）とが形成され、前記一対の不純物を含む半
   導体層上に形成された金属層をソース・ドレイン配線と
   することを特徴とする請求項１に記載の絶縁ゲート型ト
   ランジスタ。
6. 【請求項６】 一主面上に少なくとも絶縁ゲート型トラ
   ンジスタと、前記絶縁ゲート型トランジスタのゲート電
   極も兼ねる走査線とソース配線も兼ねる信号線と、ドレ
   イン配線に接続された絵素電極とを有する単位絵素が二
   次元のマトリクスに配列された絶縁基板と、前記絶縁基
   板と対向する透明性絶縁基板またはカラーフィルタとの
   間に液晶を充填してなる液晶表示装置において、 絶縁基板の一主面上に１層以上の金属層よりなる走査線
   が形成され、 前記ゲート電極上に１層以上のゲート絶縁層を介して不
   純物を含まない半導体層が形成され、 前記不純物を含まない半導体層上にゲート電極と一部重
   なるように１層以上の金属層よりなるソース（信号線）
   ・ドレイン配線が形成され、 前記ドレイン配線は前記ゲート電極上にのみ形成され、 少なくとも前記ドレイン電極上に開口部を有する絶縁層
   が全面に形成され、 前記開口部を含んで絵素電極が絶縁層上に形成され、 前記ドレイン配線と前段の走査線との間で蓄積容量を構
   成していることを特徴とする液晶表示装置。
7. 【請求項７】 絶縁基板の一主面上に１層以上の金属層
   よりなる走査線が形成され、 前記ゲート電極上に１層以上のゲート絶縁層を介して不
   純物を含まない半導体層が形成され、 前記不純物を含まない半導体層上にゲート電極と一部重
   なるように１層以上の金属層よりなるソース（信号線）
   ・ドレイン配線が形成され、 前記ドレイン配線は前記ゲート電極上にのみ形成され、 少なくとも前記ドレイン配線上に開口部を有する絶縁層
   が全面に形成され、 前記開口部を含んで絵素電極が絶縁層上に形成され、 前記ドレイン配線と前段の走査線との間で蓄積容量を構
   成しているアクティブマトリクス基板と、 前記アクティブマトリクス基板と対向する透明性絶縁基
   板またはカラーフィルタとの間に液晶を充填してなる液
   晶表示装置において、 前記走査線が４値の走査信号で駆動されることを特徴と
   する液晶表示装置の駆動方法。
8. 【請求項８】 一主面上に少なくとも絶縁ゲート型トラ
   ンジスタと、前記絶縁ゲート型トランジスタのゲート電
   極も兼ねる走査線とソース配線も兼ねる信号線と、ドレ
   イン配線に接続された絵素電極とを有する単位絵素が二
   次元のマトリクスに配列された絶縁基板と、前記絶縁基
   板と対向する透明性絶縁基板またはカラーフィルタとの
   間に液晶を充填してなる液晶表示装置において、 絶縁基板の一主面上に１層以上の金属層よりなる走査線
   が形成され、 前記ゲート電極上に１層以上のゲート絶縁層を介して不
   純物を含まない半導体層が形成され、 前記不純物を含まない半導体層上にゲート電極と一部重
   なるように１層以上の金属層よりなるソース（信号線）
   ・ドレイン配線が形成され、 前記ドレイン配線は前記ゲート電極上にのみ形成され、 少なくとも前記ドレイン配線上に開口部を有する絶縁層
   が全面に形成され、 前記開口部を含んで絵素電極が絶縁層上に形成され、 走査線と平行して形成された蓄積容量線と前記ドレイン
   配線との間で蓄積容量を構成していることを特徴とする
   液晶表示装置。
9. 【請求項９】 絶縁基板の一主面上に１層以上の金属層
   よりなる走査線が形成され、 前記ゲート電極上に１層以上のゲート絶縁層を介して不
   純物を含まない半導体層が形成され、 前記不純物を含まない半導体層上にゲート電極と一部重
   なるように１層以上の金属層よりなるソース（信号線）
   ・ドレイン配線が形成され、 前記ドレイン配線は前記ゲート電極上にのみ形成され、 少なくとも前記ドレイン配線上に開口部を有する絶縁層
   が全面に形成され、 前記開口部を含んで絵素電極が絶縁層上に形成され、 走査線と平行して形成された蓄積容量線と前記ドレイン
   配線との間で蓄積容量を構成しているアクティブマトリ
   クス基板と、 前記アクティブマトリクス基板と対向する透明性絶縁基
   板またはカラーフィルタとの間に液晶を充填してなる液
   晶画像表示装置において、 前記走査線が２値の走査信号で駆動され、 前記蓄積容量線から２値の補償電圧が供給されることを
   特徴とする液晶表示装置の駆動方法。